JP4304927B2 - Solid-state imaging device and manufacturing method thereof - Google Patents
Solid-state imaging device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4304927B2 JP4304927B2 JP2002206899A JP2002206899A JP4304927B2 JP 4304927 B2 JP4304927 B2 JP 4304927B2 JP 2002206899 A JP2002206899 A JP 2002206899A JP 2002206899 A JP2002206899 A JP 2002206899A JP 4304927 B2 JP4304927 B2 JP 4304927B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- photoelectric conversion
- conductivity type
- soi
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 107
- 238000006243 chemical reaction Methods 0.000 claims description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 66
- 229910052710 silicon Inorganic materials 0.000 claims description 66
- 239000010703 silicon Substances 0.000 claims description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、各種の撮像システムに用いられるCCDイメージセンサやCMOSイメージセンサ等の固体撮像素子及びその製造方法に関する。
【0002】
【従来の技術】
従来より、CCDイメージセンサやCMOSイメージセンサ等の固体撮像素子が提供されている。
図11は、CCDイメージセンサの光電変換部周辺の素子構造の一例を示す断面図である。
このCCDイメージセンサは、シリコン基板10のN+層12上に設けたPウェル領域14に、光電変換部となるフォトダイオード16や電荷転送部18等を設けたものである。
フォトダイオード16は、上層のP+領域16Aと下層のN領域16Bとからなり、シリコン基板10の表面から受光した光を電荷に変換してN領域16Bに蓄積する。
【0003】
また、フォトダイオード16の一方の側部には、N+領域18Aよりなる電荷転送部18が設けられており、フォトダイオード16のN領域16Bと電荷転送部18のN+領域18Aの一部は読み出し部20として接続されている。
また、フォトダイオード16の他方の側部には、P+領域による素子分離領域22が形成され、隣接画素への電荷の漏洩を防止している。
また、シリコン基板10の上面には、絶縁膜24Aを介して電荷転送部18の転送電極26が配置され、その上に絶縁膜24Bを介して遮光膜28が設けられ、フォトダイオード16の受光領域に対応して開口されている。
【0004】
図12は、CMOSイメージセンサの画素回路の一例を示す回路図である。なお、図12では、4つの画素を示しているが、実際には、より多数の画素が2次元配列されて画素領域を構成しているものとする。
このCMOSイメージセンサは、各画素毎に、1つの光電変換部となるフォトダイオード30と、4つの画素トランジスタ(MOSトランジスタ)32、34、36、38を設けたものである。
また、画素領域の外側には、各画素トランジスタ32、34、36、38を駆動制御して、信号の読み出し動作を行う垂直シフトレジスタ40及び水平シフトレジスタ42が設けられている。
【0005】
読み出しトランジスタ32は、読み出しパルスに基づいてフォトダイオード30によって生成した信号電荷を読み出して電荷検出部(FD;フローティングデフュージョン)に転送するものであり、リセットトランジスタ34は、リセットパルスに基づいて電荷検出部の電位を電源電位にリセットするものである。
また、アンプトランジスタ36は、電荷検出部の電位をゲート入力し、その電位に対応した電圧信号を出力する電荷電圧変換部として機能するものであり、アドレストランジスタ38は、アドレスパルスに基づいて該当する画素行が選択されたタイミングでアンプトランジスタ36の出力信号を信号線に出力するものである。
また、垂直シフトレジスタ40及び水平シフトレジスタ42は、各トランジスタ32、34、36、38に対する各駆動パルスを所定のタイミングで出力し、画素信号の出力動作を制御するものであり、垂直シフトレジスタ40で画素行を選択し、水平シフトレジスタ42で画素列を選択することにより、各画素信号を画素列毎にトランジスタ44を介して垂直信号線46から水平信号線48に出力する。
【0006】
【発明が解決しようとする課題】
ところで、上述した図11に示すCCDイメージセンサにおいては、光電変換領域(フォトダイオード16)、電荷読み出し部20、及び電荷転送部18の各領域は2次元的な平面に配置されていたために、それぞれを独立して配置することができず、配置スペース等の制約を受けるという問題があった。特に、電荷読み出し部20と電荷転送部18が隣接していたために、光電変換部の面積を大きくすることができず、飽和出力、感度の低下を招いていた。
【0007】
また、上述した図12に示すCMOSイメージセンサにおいても、各画素トランジスタが2次元的な平面に配置され、それぞれのトランジスタを3次元的な多層配線で接続していたために、光電変換部の面積を大きくすることができない、また、光電変換部上の配線が集光を阻害するなどの問題があった。また、図12に示すように、全画素一斉にリセット動作(グローバルシャッタ動作)を行って読み出すような動作が行なえず、各画素(各画素行)毎に蓄積時間が異なるという問題もあった。
【0008】
本発明は、このような実情に鑑み、光電変換部とその読み出し用の素子等を別平面に形成でき、受光感度の向上やノイズ低減、さらにはグローバルシャッタ動作等の機能向上を実現できる固体撮像素子及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は前記目的を達成するため、第1シリコン基板の片面にSOI絶縁層を設けたSOI基板と、前記SOI基板のSOI絶縁層側に接合された第2シリコン基板と、前記第1シリコン基板または第2シリコン基板のいずれか一方に設けられ、光電変換を行う第1の導電型領域と前記第1の導電型領域の表面に設けられた第2の導電型領域とを有する光電変換部と、前記第1シリコン基板または第2シリコン基板のいずれか他方に設けられた電荷読み出し部と、前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通する状態で形成されたコンタクトホールの内部に位置し、前記光電変換部によって生成された電荷によって変動する、前記第1の導電型領域の信号電位を前記電荷読み出し部側に伝送するプラグ部とを有し、前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、前記絶縁膜によって形成されるキャパシタが前記光電変換部と電荷読み出し部との間の信号線の一部を構成しており、前記第2の導電型領域の前記第1の導電型領域と逆側の表面には透明電極を配置し、前記透明電極に前記前記第1の導電型領域より低い電位を与えることにより、前記光電変換部にて光電変換した電荷を前記透明電極に排出するようにしたことを特徴とする。
また、本発明は、第1シリコン基板の片面にSOI絶縁層を設けたSOI基板と、前記SOI基板のSOI絶縁層側に接合された第2シリコン基板と、前記第1シリコン基板または第2シリコン基板のいずれか一方に設けられ、光電変換を行う第1の導電型領域と前記第1の導電型領域の表面に設けられた第2の導電型領域とを有する光電変換部と、前記第1シリコン基板または第2シリコン基板のいずれか他方に設けられた電荷読み出し部と、前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通する状態で形成されたコンタクトホールの内部に位置し、前記光電変換部によって生成された電荷によって変動する、前記光電変換部の第1の導電型領域の信号電位を前記電荷読み出し部側に伝送するプラグ部とを有し、前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、前記絶縁膜によって形成されるキャパシタが前記光電変換部と電荷読み出し部との間の信号線の一部を構成しており、前記第2の導電型領域の前記第1の導電型領域と逆側の表面には透明電極を配置し、前記透明電極に前記第1の導電型領域より低い電位を与えることにより、前記光電変換部にて光電変換した電荷を前記透明電極に排出するようにした固体撮像素子の製造方法であって、前記第1シリコン基板の片面にSOI絶縁層を設けて、SOI基板を生成する工程と、前記第1シリコン基板または第2シリコン基板のいずれか一方に光電変換部を形成する工程と、前記第1シリコン基板または第2シリコン基板のいずれか他方に電荷読み出し部を形成する工程と、前記SOI基板のSOI絶縁層側に第2シリコン基板を接合する工程と、前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通するコンタクトホールを形成する工程と、前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜を形成した後に、前記コンタクトホール内に前記プラグ部を形成することにより、キャパシタを前記光電変換部と電荷読み出し部との間の信号線の一部として形成する工程とを有することを特徴とする。
【0010】
本発明の固体撮像素子及びその製造方法では、SOI基板のSOI絶縁層の両側に配置された2つのシリコン基板に光電変換部と電荷読み出し部を分けて配置し、SOI絶縁層を貫通するコンタクトホールの内部に設けたプラグ部により、光電変換部で生成された電荷によって変動する、前記第1の導電型領域の信号電位を電荷読み出し部側に伝送するようにした。
このため、光電変換部とその読み出し用の素子等を別平面に形成でき、光電変換部の開口率を向上でき、受光感度の向上やノイズ低減を実現できる。
また、本発明の固体撮像素子及びその製造方法では、コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、この絶縁膜によって形成されるキャパシタが光電変換部と電荷読み出し部との間の信号線の一部を構成するようにした。
このため、光電変換部70と電位伝達の配線(ポリシリコンプラグ68)とが良質の絶縁膜(熱酸化膜)を介して絶縁されているため、界面準位等に代表されるノイズ発生源が少なく、信号電荷に対するノイズ量の小さな構造になっている。
また、本発明の固体撮像素子及びその製造方法では、光電変換部や電荷読み出し部の各素子を形成する基板にSOI基板を用いることから、各素子を形成するためのウェル領域等を形成する工程を省略でき、製造が容易で、低消費電力で高速動作に適した固体撮像素子を提供することが可能となる。
【0011】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
本実施の形態例による固体撮像素子は、素子基板に貼り合わせSOI(Silicon On Insulator)基板を用いることにより、光電変換部と電荷読み出し部を積層構造とし、光電変換部と電荷読み出し部を光入射方向に対して垂直に積層した構造によって開口率の向上を図るものである。
また、貼り合わせSOI基板にコンタクトホールを形成し、その内周端面に熱酸化により形成した絶縁膜を形成し、その絶縁膜を利用してキャパシタを形成し、そのキャパシタを信号線の一部に利用する。また、ポリシリコンを配線材料として使用することにより、高温のSOI貼り合わせ工程を利用できるようにした。
また、光電変換部の上部に透明電極が接続された構造とすることにより、グローバルシャッタ動作を実現できるようにし、また、余剰電荷を排出できるようにしたものである。
さらに、光電変換部と電荷電圧変換部の間にキャパシタを直列に配した構造により、暗時出力の低減を可能としたものである。
【0012】
以下、本発明の具体的実施例を図面に基づき説明する。
図1は、本発明の実施例による固体撮像素子の画素回路を示す回路図である。図示のように本例の固体撮像素子は、図12に示したCMOSイメージセンサを変更したものであり、図12と同一の構成については同一符号を付し、ここでは図12との相違点を中心に説明する。
【0013】
本例のCMOSイメージセンサにおいて、光電変換部70はアノード側を共通接続された一対のダイオード70A、70Bよりなり、一方のダイオード70Aのカソードがグランドに接地され、他方のダイオード70Bのカソードがリセット端子RSTに接続されている。
したがって、本例においては、リセット端子RSTからのリセットパルス入力によってダイオード70A、70Bを直接リセットすることができる。また、これにより、図12に示した画素構成からリセットトランジスタを削除した構成となっている。
そして、この光電変換部70は、各ダイオード70A、70Bのアノード接続点がコンデンサC1、C2を介してアドレストランジスタ38のソースに接続されている。したがって、アドレストランジスタ38がオンすると、光電変換部70の電位がアンプトランジスタ36のゲートに印加され、この電位変動が負荷トランジスタ50を介したソースフォロワ回路の出力として垂直信号線46に伝えられる。この電位を水平シフトレジスタ42を順次走査させることにより出力させる。
【0014】
図2は、図1に示すCMOSイメージセンサの素子構造の一例を示す断面図である。
本例のCMOSイメージセンサは、貼り合わせ型のSOI基板を用いたものであり、SOI絶縁層60の上面側(上層Si基板80A)に光電変換部70を形成し、下面側に読み出し回路及び駆動回路を構成する各種トランジスタ32、36、38等の素子を形成したものである。
本例の光電変換部70の各フォトダイオード70A、70Bは、SOI絶縁層60の上部に、下層から順番にN+領域71、P領域72、表面N+領域73の各不純物層を設けたものである。また、各フォトダイオード70A、70Bの境界領域には、N型の不純物層62が設けられ、隣接する素子と電気的に分離されている。
【0015】
また、各フォトダイオード70A、70Bの表面は、表面N+領域73を介して一層の透明電極64に接続されている。
さらに、一対のフォトダイオード70A、70Bの境界部には、絶縁膜66を介して多結晶シリコン縦配線(ポリシリコンプラグ)68が配置されている。
この多結晶シリコン縦配線68は、キャパシタ(コンデンサC1)を構成するものであり、SOI絶縁層60を上下に貫通する状態で形成され、SOI絶縁層60の下面側に配置された底部で下層多結晶シリコン電極82に接続されている。
この下層多結晶シリコン電極82は、下層Si基板80Bに設けられたN+層84と絶縁膜86を介して配置されており、この下層多結晶シリコン電極82とN+層84とでキャパシタ(コンデンサC2)が構成されている。
なお、多結晶シリコン縦配線68の上端と透明電極64との間は、絶縁膜67によって分離されている。
【0016】
また、下層Si基板80Bには、絶縁膜86の下側に各トランジスタ32、36、38のソース及びドレインを構成するN+層84、85が形成されており、そのうち読み出しトランジスタ32のソースとして働くN+層84が上述した下層多結晶シリコン電極82に対応して配置されたものである。
また、絶縁膜86の上面には、上述した下層多結晶シリコン電極82以外にも、各トランジスタ32、36、38等のゲートに対応して下層多結晶シリコンゲート電極83が設けられており、また、各トランジスタ32、36、38等の配線は、一層のポリシリコン配線89で構成され、図1に示した回路構成を実現している。
また、絶縁膜86の一部は下層に延在され、素子分離領域86Aを構成している。さらに、絶縁膜86の上層は、CVD等による酸化膜90が積層され、下層多結晶シリコン電極82、83やポリシリコン配線89等を絶縁状態で包囲している。
【0017】
次に、以上のような本実施の形態例によるCMOSイメージセンサの動作について説明する。
光電変換部70のフォトダイオード70A、70Bに入射した光により、各フォトダイオード70A、70Bに電荷が発生し、P領域72に蓄積される。
この時、フォトダイオード70A、70Bの表面に接続された透明電極64の電位を適宜変化させることにより、最大蓄積量が決定されるとともに、Si表面のN+層73と透明電極64の界面で発生した界面順位に起因するノイズ成分は透明電極64側へ排出される。
また、この透明電極64にP領域72よりも低い電位を与えることにより、フォトダイオード70A、70Bの光電変換領域に蓄積された電荷は全て透明電極64側へ排出され、フォトダイオード70A、70Bのリセットが行なえる。
この時、全フォトダイオードに対し一斉に電圧を加えると、グローバルシャッタ動作が行なえる。
【0018】
また、透明電極64の電位を保ちつつ、一定期間の光を当てると、光電変換により発生した電荷によって、フォトダイオード70A、70Bの電位、すなわちポリシリコンプラグ68の電位を変動させ、この電位が読み出しトランジスタ32のソース部分(N+層84)の電位を変化させ、この変化した電位をアンプトランジスタ36のゲートに伝え、ソースフォロワ回路を介して出力させる。
また、この構造は、光電変換部70と電位伝達の配線(ポリシリコンプラグ68)とが良質の絶縁膜(熱酸化膜)を介して絶縁されているため、界面準位等に代表されるノイズ発生源が少ないため、信号電荷に対するノイズ量の小さな構造になっている。
【0019】
次に、以上のような本実施の形態例によるCMOSイメージセンサの製造方法について説明する。
図3〜図10は、図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
まず、図3は、SOI絶縁層60と上層Si基板80Aを構成する第1基板を示している。この第1基板は、N型Si基板の表面に熱酸化等の方法を用いて酸化膜を形成し、SOI絶縁層60とする。そして、このSOI絶縁層60側から、Si基板側にイオン打ち込みを行うことにより、そのSi基板の表面にN+層を形成する。
これにより、上層Si基板80AとSOI絶縁層60の境界に上述したフォトダイオードのN+領域71を有する第1基板を作製できる。
【0020】
また、図4は下層Si基板80Bを構成する第2基板を示している。この第2基板は、Si基板に一般的な半導体工程を用いて所望のトランジスタを形成し、さらに、後のSOI貼り合わせ工程での高温処理に耐えられるよう、ポリシリコン膜で配線(ポリシリコン配線89)を形成し、全ての形成物を被うように酸化膜90をCVD等の手法により成膜したものである。
そして、この第2基板では、酸化膜90の表面をCMP等の手法を用いて平坦化している。
【0021】
次に、図3及び図4に示した第1基板と第2基板を、図5に示すように、互いの酸化膜、すなわち、SOI絶縁層60と酸化膜90が正対するように一般的なSOI貼り合わせ手法により貼り合わせる。
そして、トランジスタが形成されていないSi基板、すなわち上層Si基板80Aを表面にしてCMP等の方法を用いて所望の厚さになるまでN型Si基板層を薄くする。
【0022】
次に、図6に示すように、研磨されたSi基板表面の除去と、その後のイオン打ち込み制御を目的として、熱酸化によりSi基板80Aの表面を酸化し、酸化膜92を形成する。
そして、この酸化膜92を通して、Si基板80Aの深部にP型イオンを打ち込み、P領域72を形成した後、最表面にN+型イオンを打ち込み、N+領域73を形成する。
次に、図7に示すように、フォトレジストをマスクに画素分離(N型不純物層62)用のN型イオン打ち込みを行い、その後、再びフォトレジストをマスクにコンタクトホール94をエッチング法によって形成する。
次に、図8に示すように、コンタクトホール94の形成直後に、コンタクトホール94の内周面に露呈した上層Si基板80AのSi面に熱酸化による酸化膜(絶縁膜66)を形成し、次いでポリシリコンプラグ68を形成するための電極材料96をCVD等の方法で成膜する。
【0023】
次に、図9に示すように、電極材料96をCMP、エッチバック等の方法で酸化膜92の部分まで除去する。
そして、図10に示すように、最表面の酸化膜92を除去した後に酸化、CVD、あるいはその双方の方法を用いて絶縁膜65となる酸化膜(図示せず)を形成し、フォトレジストを用いて画素分離領域、プラグ表面部分以外の酸化膜を除去し、絶縁膜65を形成する。ただし、出力端子として使用するプラグ部表面の酸化膜は一緒に除去しておくものとする。
最後に、図2に示したように、ITO、ZnO等の透明電極64を成膜する。なお、必要に応じて、この後、絶縁膜(酸化膜等)や電極材料を成膜してエッチングを行い、上部配線(図示せず)を形成する。
【0024】
以上のように、本実施の形態例では、電荷読み出し回路部と光電変換部を別平面に配置でき、その結果として光電変換部を大きくすることができるので、最大電荷蓄積量、感度等の撮像素子としての基本特性が大幅に向上できる。
また、透明電極をフォトダイオード表面に接続したことにより、入射光量の低減を招くことなく電荷蓄積量を制御できるようになり、場合によっては、全画素一斉の電荷排出が行なえる。しかも、各画素のフォトダイオードのリセット動作がフォトダイオード単体で行なえるため、リセット動作に必要であったリセットトランジスタが不要になり、読み出し回路の構成が単純化でき、その結果として多層の配線が必要で無くなり、一層のポリシリコン配線で全ての配線が形成できる。
さらに、信号読み出し経路に良質な酸化膜によって形成されたキャパシタを直列に配置することにより、フォトダイオードの完全リセットとノイズの発生抑制が同時に行なえ、ノイズ成分の少ない信号が取り出せる。
【0025】
なお、以上の実施例において、光電変換部で取り扱う電荷を電子ではなく正孔とし、排出する正孔を電子とした場合には、説明図のP型がN型に、N型がP型にそれぞれ入れ替わるものとする。
また、以上の例は、CMOSイメージセンサについて説明したが、上述したSOI基板を用いて光電変換部と電荷転送部とを別平面に形成する構成及び製造方法は、CCDイメージセンサ等においても応用が可能である。
【0026】
【発明の効果】
以上説明したように本発明の固体撮像素子及びその製造方法によれば、SOI基板のSOI絶縁層の両側に配置された2つのシリコン基板に光電変換部と電荷読み出し部を分けて配置し、SOI絶縁層を貫通するコンタクトホールの内部に設けたプラグ部によって光電変換部の信号電荷を電荷読み出し部側に伝送するようにしたことから、光電変換部とその読み出し用の素子等を別平面に形成でき、光電変換部の開口率を向上でき、受光感度の向上やノイズ低減を実現できる効果がある。
また、光電変換部の受光側に透明電極を配置すれば、グローバルシャッタ動作を実行したり、余剰電荷の排出等を行うことも容易に行える利点がある。
また、本発明の固体撮像素子及びその製造方法によれば、コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、この絶縁膜によって形成されるキャパシタが光電変換部と電荷読み出し部との間の信号線の一部を構成するようにしたことから、光電変換部70と電位伝達の配線(ポリシリコンプラグ68)とが良質の絶縁膜(熱酸化膜)を介して絶縁されているため、界面準位等に代表されるノイズ発生源が少なく、信号電荷に対するノイズ量の小さな構造が実現できる効果がある。
また、本発明の固体撮像素子及びその製造方法によれば、光電変換部や電荷読み出し部の各素子を形成する基板にSOI基板を用いることから、各素子を形成するためのウェル領域等を形成する工程を省略でき、製造が容易で、低消費電力で高速動作に適した固体撮像素子を提供することができる効果がある。
【図面の簡単な説明】
【図1】 本発明の実施例による固体撮像素子(CMOSイメージセンサ)の画素回路を示す回路図である。
【図2】 図1に示すCMOSイメージセンサの素子構造の一例を示す断面図である。
【図3】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図4】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図5】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図6】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図7】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図8】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図9】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図10】 図2に示す素子構造を作製する場合の各段階における素子構造を示す断面図である。
【図11】 従来のCCDイメージセンサの光電変換部周辺の素子構造の一例を示す断面図である。
【図12】 従来のCMOSイメージセンサの画素回路の一例を示す回路図である。
【符号の説明】
32……読み出しトランジスタ、36……アンプトランジスタ、38……アドレストランジスタ、60……SOI絶縁層、64……透明電極、68……多結晶シリコン縦配線(ポリシリコンプラグ)、70……光電変換部、70A、70B……フォトダイオード、71……N+領域、72……P領域、73……表面N+領域、80A……上層Si基板、80B……下層Si基板、82、83……多結晶シリコン電極、94……コンタクトホール。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device such as a CCD image sensor or a CMOS image sensor used in various imaging systems, and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, solid-state imaging devices such as CCD image sensors and CMOS image sensors have been provided.
FIG. 11 is a cross-sectional view showing an example of an element structure around a photoelectric conversion unit of a CCD image sensor.
In this CCD image sensor, a
The
[0003]
In addition, a
In addition, an
A transfer electrode 26 of the
[0004]
FIG. 12 is a circuit diagram illustrating an example of a pixel circuit of a CMOS image sensor. In FIG. 12, four pixels are shown, but in actuality, it is assumed that a larger number of pixels are two-dimensionally arranged to form a pixel region.
This CMOS image sensor is provided with a
Further, outside the pixel region, a
[0005]
The
The
The
[0006]
[Problems to be solved by the invention]
In the CCD image sensor shown in FIG. 11 described above, the photoelectric conversion region (photodiode 16), the
[0007]
In the CMOS image sensor shown in FIG. 12 described above, each pixel transistor is arranged in a two-dimensional plane, and each transistor is connected by a three-dimensional multilayer wiring. There is a problem that it cannot be made large, and that the wiring on the photoelectric conversion unit obstructs light collection. Further, as shown in FIG. 12, there is a problem that the operation for reading out by performing the reset operation (global shutter operation) for all the pixels at the same time cannot be performed, and the accumulation time is different for each pixel (each pixel row).
[0008]
In view of such a situation, the present invention can form a photoelectric conversion unit and its reading element on different planes, and can improve the light receiving sensitivity, reduce noise, and improve functions such as global shutter operation. An object is to provide an element and a method for manufacturing the element.
[0009]
[Means for Solving the Problems]
To achieve the above object, the present invention provides an SOI substrate having an SOI insulating layer provided on one side of a first silicon substrate, a second silicon substrate bonded to the SOI insulating layer side of the SOI substrate, and the first silicon substrate. Alternatively, a photoelectric conversion unit that is provided on either one of the second silicon substrates and includes a first conductivity type region that performs photoelectric conversion and a second conductivity type region provided on a surface of the first conductivity type region ; A charge readout portion provided on the other of the first silicon substrate and the second silicon substrate, and a contact hole formed so as to penetrate the SOI insulating layer from the first silicon substrate to the second silicon substrate . located inside, it varies by generated charges by the photoelectric conversion unit, and a plug portion for transmitting the signal potential of the first conductive type region in the charge readout portion A, a part of the signal line between the insulating film by thermal oxidation of the silicon surface is formed on the inner peripheral portion of the contact hole, the capacitor formed by the insulating film the photoelectric conversion part and the charge reading unit And a transparent electrode is disposed on a surface of the second conductivity type region opposite to the first conductivity type region, and a potential lower than that of the first conductivity type region is applied to the transparent electrode. Thus, the charge photoelectrically converted by the photoelectric conversion unit is discharged to the transparent electrode.
Also, the present invention includes a SOI substrate provided with a SOI insulating layer on one surface of the first silicon substrate, and a second silicon substrate on which the bonded to SOI insulator layer side of the SOI substrate, the first silicon substrate or the second A photoelectric conversion unit provided on any one of the silicon substrates and having a first conductivity type region for performing photoelectric conversion and a second conductivity type region provided on a surface of the first conductivity type region; A charge readout portion provided on either one of the first silicon substrate and the second silicon substrate, and a contact hole formed so as to penetrate the SOI insulating layer from the first silicon substrate to the second silicon substrate. and varies with the charge generated by the photoelectric conversion unit, chromatic and a plug portion for transmitting the signal potential of the first conductivity type region of the photoelectric conversion part to the charge readout portion , Insulating film by thermal oxidation of the silicon surface is formed on the inner peripheral portion of the contact hole, a capacitor formed by the insulating film constitutes a part of the signal line between the electric charge readout portion and the photoelectric conversion portion A transparent electrode is disposed on the surface of the second conductivity type region opposite to the first conductivity type region, and a potential lower than that of the first conductivity type region is applied to the transparent electrode, A method of manufacturing a solid-state imaging device in which charges photoelectrically converted by the photoelectric conversion unit are discharged to the transparent electrode, and an SOI insulating layer is provided on one surface of the first silicon substrate to generate an SOI substrate. forming a step, a step of forming a photoelectric conversion unit in one of the first silicon substrate and the second silicon substrate, a charge reading part to the other of the first silicon substrate and the second silicon substrate That a step, a step of bonding a second silicon substrate to the SOI insulating layer side of the SOI substrate, forming a contact hole penetrating the SOI insulating layer over the second silicon substrate from the first silicon substrate, wherein After forming an insulating film by thermal oxidation of the silicon surface on the inner peripheral portion of the contact hole, the plug portion is formed in the contact hole, whereby the capacitor is connected to the signal line between the photoelectric conversion portion and the charge readout portion. And forming as a part of the structure.
[0010]
In the solid-state imaging device and the method of manufacturing the same according to the present invention, the photoelectric conversion unit and the charge readout unit are separately arranged on two silicon substrates arranged on both sides of the SOI insulating layer of the SOI substrate, and the contact hole penetrates the SOI insulating layer. more plug unit provided inside the varies by generated electric charges in the photoelectric conversion unit, and the signal potential of the first conductivity type region so as to transmit the electric charge readout portion.
For this reason, the photoelectric conversion unit and the reading element and the like can be formed on different planes, the aperture ratio of the photoelectric conversion unit can be improved, and the light receiving sensitivity can be improved and noise can be reduced.
Further, in the solid-state imaging device and the manufacturing method thereof according to the present invention, an insulating film is formed by thermal oxidation of the silicon surface on the inner peripheral portion of the contact hole, and the capacitor formed by this insulating film includes a photoelectric conversion unit, a charge readout unit, Part of the signal line between the two was configured.
For this reason, since the
Further, in the solid-state imaging device and the manufacturing method thereof according to the present invention, since an SOI substrate is used as a substrate on which each element of the photoelectric conversion unit and the charge readout unit is formed, a step of forming a well region or the like for forming each element Therefore, it is possible to provide a solid-state imaging device that is easy to manufacture, low power consumption, and suitable for high-speed operation.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a solid-state imaging device and a method for manufacturing the same according to the present invention will be described below.
In the solid-state imaging device according to the present embodiment, the photoelectric conversion unit and the charge readout unit are stacked by using a SOI (Silicon On Insulator) substrate bonded to the element substrate, and the photoelectric conversion unit and the charge readout unit are incident on the light. The aperture ratio is improved by a structure laminated vertically to the direction.
In addition, a contact hole is formed in the bonded SOI substrate, an insulating film formed by thermal oxidation is formed on the inner peripheral end surface, a capacitor is formed using the insulating film, and the capacitor is formed as a part of the signal line. Use. Further, by using polysilicon as a wiring material, a high temperature SOI bonding process can be used.
In addition, by adopting a structure in which a transparent electrode is connected to the upper part of the photoelectric conversion unit, a global shutter operation can be realized, and surplus charges can be discharged.
Furthermore, the structure in which a capacitor is arranged in series between the photoelectric conversion unit and the charge-voltage conversion unit enables reduction in dark output.
[0012]
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram illustrating a pixel circuit of a solid-state imaging device according to an embodiment of the present invention. As shown in the figure, the solid-state imaging device of this example is a modification of the CMOS image sensor shown in FIG. 12, and the same components as those in FIG. The explanation is centered.
[0013]
In the CMOS image sensor of this example, the
Therefore, in this example, the
In the
[0014]
FIG. 2 is a sectional view showing an example of the element structure of the CMOS image sensor shown in FIG.
The CMOS image sensor of this example uses a bonded SOI substrate. The
The
[0015]
Further, the surface of each of the
Further, a polycrystalline silicon vertical wiring (polysilicon plug) 68 is disposed through an insulating
The polycrystalline silicon
The lower
The upper end of the polycrystalline silicon
[0016]
Further, N + layers 84 and 85 constituting the sources and drains of the
In addition to the lower
In addition, a part of the insulating
[0017]
Next, the operation of the CMOS image sensor according to the present embodiment as described above will be described.
Electric charges are generated in the
At this time, the maximum accumulation amount is determined by appropriately changing the potential of the
Further, by applying a potential lower than that of the
At this time, if a voltage is applied to all the photodiodes simultaneously, a global shutter operation can be performed.
[0018]
Further, when light is applied for a certain period while maintaining the potential of the
Further, in this structure, since the
[0019]
Next, a method for manufacturing a CMOS image sensor according to the present embodiment as described above will be described.
3 to 10 are cross-sectional views showing the element structure at each stage when the element structure shown in FIG. 2 is manufactured.
First, FIG. 3 shows a first substrate constituting the
Thereby, a first substrate having the above-described photodiode N +
[0020]
FIG. 4 shows a second substrate constituting the lower
In the second substrate, the surface of the
[0021]
Next, as shown in FIG. 5, the first substrate and the second substrate shown in FIGS. 3 and 4 are generally arranged so that their oxide films, that is, the
Then, the Si substrate on which the transistor is not formed, that is, the
[0022]
Next, as shown in FIG. 6, for the purpose of removing the polished Si substrate surface and subsequent ion implantation control, the surface of the
Then, through this
Next, as shown in FIG. 7, N-type ion implantation for pixel separation (N-type impurity layer 62) is performed using a photoresist as a mask, and then contact holes 94 are formed again by etching using the photoresist as a mask. .
Next, as shown in FIG. 8, immediately after the formation of the contact hole 94, an oxide film (insulating film 66) is formed by thermal oxidation on the Si surface of the
[0023]
Next, as shown in FIG. 9, the
Then, as shown in FIG. 10, after removing the
Finally, as shown in FIG. 2, a
[0024]
As described above, in this embodiment, the charge readout circuit unit and the photoelectric conversion unit can be arranged on different planes, and as a result, the photoelectric conversion unit can be enlarged, so that the maximum charge accumulation amount, sensitivity, and the like can be imaged. Basic characteristics as an element can be greatly improved.
Further, since the transparent electrode is connected to the surface of the photodiode, the charge accumulation amount can be controlled without causing a reduction in the amount of incident light. In some cases, all pixels can be discharged simultaneously. In addition, since the reset operation of the photodiode of each pixel can be performed by a single photodiode, the reset transistor required for the reset operation is not necessary, and the configuration of the readout circuit can be simplified, resulting in the need for multilayer wiring. Therefore, all the wirings can be formed with a single layer of polysilicon wiring.
Furthermore, by arranging a capacitor formed of a high-quality oxide film in the signal readout path in series, a complete reset of the photodiode and suppression of noise generation can be performed simultaneously, and a signal with less noise component can be extracted.
[0025]
In the above embodiment, when the charge handled in the photoelectric conversion unit is not an electron but a hole and the discharged hole is an electron, the P type in the explanatory diagram is the N type, and the N type is the P type. Each shall be replaced.
In the above example, the CMOS image sensor has been described. However, the above-described configuration and manufacturing method in which the photoelectric conversion unit and the charge transfer unit are formed on different planes using the SOI substrate can be applied to a CCD image sensor or the like. Is possible.
[0026]
【The invention's effect】
As described above, according to the solid-state imaging device and the method of manufacturing the same of the present invention, the photoelectric conversion unit and the charge readout unit are separately arranged on the two silicon substrates arranged on both sides of the SOI insulating layer of the SOI substrate. Since the signal charge of the photoelectric conversion part is transmitted to the charge readout part side by the plug part provided inside the contact hole that penetrates the insulating layer, the photoelectric conversion part and the readout element, etc. are formed on different planes. The aperture ratio of the photoelectric conversion unit can be improved, and the light receiving sensitivity can be improved and noise can be reduced.
In addition, if a transparent electrode is disposed on the light receiving side of the photoelectric conversion unit, there is an advantage that a global shutter operation can be easily performed, excess charges can be discharged, and the like.
In addition, according to the solid-state imaging device and the manufacturing method thereof of the present invention, an insulating film is formed by thermal oxidation of the silicon surface on the inner peripheral portion of the contact hole, and the capacitor formed by the insulating film serves as a photoelectric conversion unit and a charge readout. The
In addition, according to the solid-state imaging device and the manufacturing method thereof of the present invention, the SOI substrate is used as the substrate on which each element of the photoelectric conversion unit and the charge readout unit is formed, so that a well region for forming each element is formed. Thus, there is an effect that it is possible to provide a solid-state imaging device that can be omitted, can be easily manufactured, and has low power consumption and suitable for high-speed operation.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a pixel circuit of a solid-state imaging device (CMOS image sensor) according to an embodiment of the present invention.
2 is a cross-sectional view showing an example of an element structure of the CMOS image sensor shown in FIG.
3 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured. FIG.
4 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured. FIG.
5 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured. FIG.
6 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured.
7 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured.
8 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured.
9 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured.
10 is a cross-sectional view showing an element structure at each stage when the element structure shown in FIG. 2 is manufactured.
FIG. 11 is a cross-sectional view showing an example of an element structure around a photoelectric conversion unit of a conventional CCD image sensor.
FIG. 12 is a circuit diagram showing an example of a pixel circuit of a conventional CMOS image sensor.
[Explanation of symbols]
32... Readout transistor, 36... Amplifier transistor, 38... Address transistor, 60... SOI insulation layer, 64... Transparent electrode, 68 ... Polycrystalline silicon vertical wiring (polysilicon plug), 70. 70A, 70B ... photodiode, 71 ... N + region, 72 ... P region, 73 ... surface N + region, 80A ... upper Si substrate, 80B ... lower Si substrate, 82, 83 ... polycrystal Silicon electrode, 94 …… Contact hole.
Claims (14)
前記SOI基板のSOI絶縁層側に接合された第2シリコン基板と、
前記第1シリコン基板または第2シリコン基板のいずれか一方に設けられ、光電変換を行う第1の導電型領域と前記第1の導電型領域の表面に設けられた第2の導電型領域とを有する光電変換部と、
前記第1シリコン基板または第2シリコン基板のいずれか他方に設けられた電荷読み出し部と、
前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通する状態で形成されたコンタクトホールの内部に位置し、前記光電変換部によって生成された電荷によって変動する、前記第1の導電型領域の信号電位を前記電荷読み出し部側に伝送するプラグ部とを有し、
前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、前記絶縁膜によって形成されるキャパシタが前記光電変換部と電荷読み出し部との間の信号線の一部を構成しており、
前記第2の導電型領域の前記第1の導電型領域と逆側の表面には透明電極を配置し、
前記透明電極に前記前記第1の導電型領域より低い電位を与えることにより、前記光電変換部にて光電変換した電荷を前記透明電極に排出するようにした、
ことを特徴とする固体撮像素子。An SOI substrate having an SOI insulating layer provided on one side of the first silicon substrate;
A second silicon substrate bonded to the SOI insulating layer side of the SOI substrate;
A first conductivity type region that is provided on either the first silicon substrate or the second silicon substrate and performs photoelectric conversion, and a second conductivity type region provided on the surface of the first conductivity type region. A photoelectric conversion unit having,
A charge readout portion provided on the other of the first silicon substrate and the second silicon substrate;
The first conductivity type is located in a contact hole formed in a state of penetrating the SOI insulating layer from the first silicon substrate to the second silicon substrate , and fluctuates according to the electric charge generated by the photoelectric conversion unit. A plug portion that transmits the signal potential of the region to the charge readout portion side,
An insulating film is formed by thermal oxidation of the silicon surface on the inner periphery of the contact hole, and a capacitor formed by the insulating film forms a part of a signal line between the photoelectric conversion unit and the charge reading unit. And
A transparent electrode is disposed on the surface of the second conductivity type region opposite to the first conductivity type region ,
By applying a potential lower than that of the first conductivity type region to the transparent electrode, the electric charge photoelectrically converted by the photoelectric conversion unit was discharged to the transparent electrode.
The solid-state image sensor characterized by the above-mentioned.
前記SOI基板のSOI絶縁層側に接合された第2シリコン基板と、
前記第1シリコン基板または第2シリコン基板のいずれか一方に設けられ、光電変換を行う第1の導電型領域と前記第1の導電型領域の表面に設けられた第2の導電型領域とを有する光電変換部と、
前記第1シリコン基板または第2シリコン基板のいずれか他方に設けられた電荷読み出し部と、
前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通する状態で形成されたコンタクトホールの内部に位置し、前記光電変換部によって生成された電荷によって変動する、前記光電変換部の第1の導電型領域の信号電位を前記電荷読み出し部側に伝送するプラグ部とを有し、
前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜が形成され、前記絶縁膜によって形成されるキャパシタが前記光電変換部と電荷読み出し部との間の信号線の一部を構成しており、
前記第2の導電型領域の前記第1の導電型領域と逆側の表面には透明電極を配置し、
前記透明電極に前記第1の導電型領域より低い電位を与えることにより、前記光電変換部にて光電変換した電荷を前記透明電極に排出するようにした固体撮像素子の製造方法であって、
前記第1シリコン基板の片面にSOI絶縁層を設けて、SOI基板を生成する工程と、
前記第1シリコン基板または第2シリコン基板のいずれか一方に光電変換部を形成する工程と、
前記第1シリコン基板または第2シリコン基板のいずれか他方に電荷読み出し部を形成する工程と、
前記SOI基板のSOI絶縁層側に第2シリコン基板を接合する工程と、
前記第1シリコン基板から第2シリコン基板にわたって前記SOI絶縁層を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールの内周部にシリコン面の熱酸化による絶縁膜を形成した後に、前記コンタクトホール内に前記プラグ部を形成することにより、キャパシタを前記光電変換部と電荷読み出し部との間の信号線の一部として形成する工程と、
を有することを特徴とする固体撮像素子の製造方法。An SOI substrate having an SOI insulating layer provided on one side of the first silicon substrate;
A second silicon substrate bonded to the SOI insulating layer side of the SOI substrate;
A first conductivity type region that is provided on either the first silicon substrate or the second silicon substrate and performs photoelectric conversion, and a second conductivity type region provided on the surface of the first conductivity type region. A photoelectric conversion unit having,
A charge readout portion provided on the other of the first silicon substrate and the second silicon substrate;
The first of the photoelectric conversion units is located in a contact hole formed in a state of penetrating the SOI insulating layer from the first silicon substrate to the second silicon substrate , and fluctuates according to charges generated by the photoelectric conversion unit. A plug portion that transmits a signal potential of one conductivity type region to the charge readout portion side,
An insulating film is formed by thermal oxidation of the silicon surface on the inner periphery of the contact hole, and a capacitor formed by the insulating film forms a part of a signal line between the photoelectric conversion unit and the charge reading unit. And
A transparent electrode is disposed on the surface of the second conductivity type region opposite to the first conductivity type region ,
A method of manufacturing a solid-state imaging device in which the electric charge photoelectrically converted by the photoelectric conversion unit is discharged to the transparent electrode by applying a lower potential to the transparent electrode than the first conductivity type region,
Providing an SOI insulating layer on one side of the first silicon substrate to generate an SOI substrate;
Forming a photoelectric conversion portion on either the first silicon substrate or the second silicon substrate;
Forming a charge readout portion on either the first silicon substrate or the second silicon substrate;
Bonding a second silicon substrate to the SOI insulating layer side of the SOI substrate;
Forming a contact hole penetrating the SOI insulating layer from the first silicon substrate to the second silicon substrate ;
An insulating film formed by thermal oxidation of a silicon surface is formed on the inner periphery of the contact hole, and then the plug is formed in the contact hole, whereby a capacitor is connected between the photoelectric conversion unit and the charge readout unit. Forming as part of a line;
A method for manufacturing a solid-state imaging device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206899A JP4304927B2 (en) | 2002-07-16 | 2002-07-16 | Solid-state imaging device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206899A JP4304927B2 (en) | 2002-07-16 | 2002-07-16 | Solid-state imaging device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004055590A JP2004055590A (en) | 2004-02-19 |
JP2004055590A5 JP2004055590A5 (en) | 2005-10-20 |
JP4304927B2 true JP4304927B2 (en) | 2009-07-29 |
Family
ID=31931499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206899A Expired - Fee Related JP4304927B2 (en) | 2002-07-16 | 2002-07-16 | Solid-state imaging device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4304927B2 (en) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7157300B2 (en) * | 2004-11-19 | 2007-01-02 | Sharp Laboratories Of America, Inc. | Fabrication of thin film germanium infrared sensor by bonding to silicon wafer |
JP4725095B2 (en) * | 2004-12-15 | 2011-07-13 | ソニー株式会社 | Back-illuminated solid-state imaging device and manufacturing method thereof |
FR2910707B1 (en) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | IMAGE SENSOR WITH HIGH DENSITY INTEGRATION |
JP2009065161A (en) * | 2007-09-07 | 2009-03-26 | Dongbu Hitek Co Ltd | Image sensor, and manufacturing method thereof |
DE102008051929A1 (en) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co., Ltd. | Image sensor and method for its production |
KR101063651B1 (en) | 2007-12-27 | 2011-09-14 | 주식회사 동부하이텍 | Image Sensor and Method for Manufacturing Thereof |
KR100882468B1 (en) * | 2007-12-28 | 2009-02-09 | 주식회사 동부하이텍 | Image sensor and method for manufacturing thereof |
KR100856942B1 (en) * | 2008-01-07 | 2008-09-04 | 주식회사 동부하이텍 | Method for manufacturing an image sensor |
KR100997316B1 (en) | 2008-07-29 | 2010-11-30 | 주식회사 동부하이텍 | Image Sensor and Method for Manufacturing thereof |
KR101016512B1 (en) * | 2008-09-11 | 2011-02-24 | 주식회사 동부하이텍 | Image sensor and manufacturing method of image sensor |
KR101116574B1 (en) * | 2008-11-11 | 2012-02-28 | 주식회사 동부하이텍 | Method for manufacturing an image sensor |
TWI498786B (en) | 2009-08-24 | 2015-09-01 | Semiconductor Energy Lab | Touch sensor and method for driving the same and display device |
KR101648200B1 (en) * | 2009-10-22 | 2016-08-12 | 삼성전자주식회사 | Image sensor and method of manufacturing the same |
KR101605984B1 (en) | 2009-11-06 | 2016-03-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
JP5509962B2 (en) * | 2010-03-19 | 2014-06-04 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
JP5585232B2 (en) | 2010-06-18 | 2014-09-10 | ソニー株式会社 | Solid-state imaging device, electronic equipment |
JPWO2012164829A1 (en) * | 2011-05-31 | 2015-02-23 | パナソニック株式会社 | Imaging device |
JP6012262B2 (en) | 2012-05-31 | 2016-10-25 | キヤノン株式会社 | Manufacturing method of semiconductor device |
JP6128494B2 (en) | 2012-06-27 | 2017-05-17 | パナソニックIpマネジメント株式会社 | Solid-state imaging device |
JP6247918B2 (en) * | 2013-12-09 | 2017-12-13 | 浜松ホトニクス株式会社 | Radiation image sensor |
TWI656631B (en) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | Imaging device |
CN111968998A (en) * | 2014-12-26 | 2020-11-20 | 松下知识产权经营株式会社 | Image pickup apparatus |
-
2002
- 2002-07-16 JP JP2002206899A patent/JP4304927B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004055590A (en) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4304927B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4224036B2 (en) | Image sensor with embedded photodiode region and method of manufacturing the same | |
US9559242B2 (en) | Back-illuminated type solid-state imaging device | |
KR101163624B1 (en) | Solid-state imager device, drive method of solid-state imager device and camera apparatus | |
KR101679864B1 (en) | Solid-state imaging device, manufacturing method therefor, and electronic device | |
US7235826B2 (en) | Solid-state image pickup device | |
US9799690B2 (en) | Solid-state image pickup device | |
JP3719947B2 (en) | Solid-state imaging device and manufacturing method thereof | |
US11955502B2 (en) | Solid-state image sensor to reduce display unevenness of a captured image | |
TW201222802A (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus | |
WO2015198878A1 (en) | Solid-state imaging element, manufacturing method therefor, and electronic device | |
KR20170111594A (en) | Image sensor and method for fabricating the same | |
JP2005019781A (en) | Solid-state image pickup device and manufacturing method thereof | |
WO2022091592A1 (en) | Solid-state imaging device and manufacturing method therefor, and electronic equipment | |
CN115053348A (en) | Solid-state image pickup element and electronic device | |
US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
JP2008130795A (en) | Semiconductor device | |
KR20070071053A (en) | Cmos image sensor, and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |