KR101669723B1 - Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF - Google Patents

Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF Download PDF

Info

Publication number
KR101669723B1
KR101669723B1 KR1020140126721A KR20140126721A KR101669723B1 KR 101669723 B1 KR101669723 B1 KR 101669723B1 KR 1020140126721 A KR1020140126721 A KR 1020140126721A KR 20140126721 A KR20140126721 A KR 20140126721A KR 101669723 B1 KR101669723 B1 KR 101669723B1
Authority
KR
South Korea
Prior art keywords
thin film
active layer
inzno
film transistor
target
Prior art date
Application number
KR1020140126721A
Other languages
Korean (ko)
Other versions
KR20160035304A (en
Inventor
이문석
임용진
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020140126721A priority Critical patent/KR101669723B1/en
Publication of KR20160035304A publication Critical patent/KR20160035304A/en
Application granted granted Critical
Publication of KR101669723B1 publication Critical patent/KR101669723B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터에 있어서, 기판; 상기 기판상에 형성된 게이트 전극; 상기 게이트 전극상에 형성된 절연체층; 상기 절연체층상에 형성되고 적층구조로 이루어진 제1 활성층박막 및 제2 활성층박막을 포함하는 활성층; 및 상기 활성층과 연결된 소스전극 및 드레인전극을 포함하며, 상기 제1 활성층박막은 InZnO를 포함하고, 상기 제2 활성층박막은 게르마늄이 도핑된 InZnO를 포함하는 산화물 박막 트랜지스터가 개시된다.In the oxide thin film transistor of the present invention, a substrate; A gate electrode formed on the substrate; An insulator layer formed on the gate electrode; An active layer including a first active layer thin film and a second active layer thin film formed on the insulator layer and having a laminated structure; And a source electrode and a drain electrode connected to the active layer, wherein the first active layer thin film comprises InZnO and the second active layer thin film comprises germanium-doped InZnO.

Description

게르마늄이 도핑된 InZnO 활성층을 적용한 박막 트랜지스터 및 이의 제조방법{Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF}FIELD OF THE INVENTION [0001] The present invention relates to a thin film transistor using an InZnO active layer doped with germanium and a method of manufacturing the same.

본 발명은 적층구조의 두 층으로 이루어진 활성층을 포함하는 박막 트랜지스터 및 이의 제조방법에 관한 것으로, 보다 상세하게는 적층구조로 이루어진 InZnO(인듐-아연-옥사이드)층 및 게르마늄이 도핑된 InZnO층으로 이루어진 활성층을 포함하는 박막 트랜지스터 및 이의 제조방법에 관한 것이다. The present invention relates to a thin film transistor including an active layer composed of two layers of a laminate structure and a method of manufacturing the same, and more particularly, to a thin film transistor including a layered structure of InZnO (indium- zinc-oxide) layer and germanium-doped InZnO layer A thin film transistor including an active layer, and a method of manufacturing the same.

디스플레이 산업이 발전함에 따라, 디스플레이에 필수적으로 사용되는 박막 트랜지스터(TFT : Thin Film Transistor) 기술 역시 발전하고 있다. 박막 트랜지스터는 주로 액정 디스플레이, 유기발광 소자 디스플레이 등과 같은 평판 디스플레이에 주로 사용되고 있다. 디스플레이의 대면적화 및 고해상도의 요구가 높아짐에 따라, 기존의 a-Si TFT, 폴리 크리스탈 실리콘 등보다 더욱 높은 균일도와 전자이동도를 가지는 산화물 TFT에 대한 관심이 집중되고 있다. 이러한 산화물 TFT의 활성층으로 주로 사용되는 것이 InZnO층이다.As the display industry develops, thin film transistor (TFT) technology, which is indispensable for displays, is also developing. Thin film transistors are mainly used in flat panel displays such as liquid crystal displays, organic light emitting diode displays and the like. As displays have become larger in size and higher in resolution, attention has been focused on oxide TFTs having higher uniformity and electron mobility than conventional a-Si TFTs, poly-crystal silicones, and the like. An InZnO layer is mainly used as an active layer of such an oxide TFT.

InZnO는 인듐-아연-산화물로서 반도체 활성층 박막으로 가장 많이 사용되는 물질로서, 전자이동도가 뛰어나고 투명하다는 장점이 있다. 하지만 InZnO는 캐리어의 농도를 제어하기 쉽지 않아 높은 off 전류가 문제되고, 전압이 소자에 장시간 인가된 경우 소자의 스위칭을 위한 문턱전압이 변화하게 되어 소자의 신뢰성이 떨어지는 문제점이 있다. 이러한 단점을 극복하기 위해 발견한 것이 InGaZnO인데, Ga는 희토류 금속으로서 매장량이 적어 비용이 비싼 문제가 있다. 따라서 Ga의 효과를 가지면서 저렴한 비용으로 Ga를 대체할 물질이 필요하게 되었다.InZnO is an indium-zinc-oxide material most widely used as a semiconductor active layer thin film, and has an advantage of being excellent in electron mobility and being transparent. However, since InZnO is not easy to control the carrier concentration, a high off current is a problem, and when a voltage is applied to the device for a long time, a threshold voltage for switching the device changes, thereby decreasing the reliability of the device. In order to overcome this disadvantage, InGaZnO has been discovered. Ga is a rare earth metal, which has a low storage capacity and is expensive. Therefore, it is necessary to substitute Ga at low cost with the effect of Ga.

기존의 박막 트랜지스터 및 제조방법에 대한 발명은 한국등록특허 10-1354883호(2012년 9월 12일 공개)가 참조된다.An existing thin film transistor and its manufacturing method are disclosed in Korean Patent No. 10-1354883 (published on September 12, 2012).

본 발명이 해결하고자 하는 기술적 과제는, 게르마늄이 도핑된 InZnO층 및 InZnO층이 적층구조로 이루어진 활성층을 포함한 박막 트랜지스터를 제조함으로서 높은 전자이동도를 가지고 캐리어의 농도 제어가 가능한 박막 트랜지스터를 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor capable of controlling carrier concentration with high electron mobility by fabricating a thin film transistor including an active layer having a laminated structure of germanium-doped InZnO layer and InZnO layer .

본 발명이 해결하고자 하는 기술적 과제는, 게르마늄이 도핑된 InZnO층 및 InZnO층이 적층구조로 이루어진 활성층을 포함한 박막 트랜지스터를 제조함으로서 높은 전자이동도를 가지고 캐리어의 농도 제어가 가능한 박막 트랜지스터를 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor capable of controlling carrier concentration with high electron mobility by fabricating a thin film transistor including an active layer having a laminated structure of germanium-doped InZnO layer and InZnO layer .

과제의 해결 수단Solution to the Problem

상기와 같은 기술적 과제를 해결하기 위해, 본 발명인 산화물 박막 트랜지스터는 기판; 게이트 전극; 절연체층; 활성층 및 소스전극과 드레인전극을 포함한다.According to an aspect of the present invention, there is provided an oxide thin film transistor comprising: a substrate; A gate electrode; An insulator layer; An active layer, and a source electrode and a drain electrode.

상기 게이트 전극은 상기 기판 상에 형성된다.The gate electrode is formed on the substrate.

상기 절연체층은 상기 게이트 전극상에 형성된다. The insulator layer is formed on the gate electrode.

상기 활성층은 상기 절연체층에 형성되는 제2 활성층박막을 포함한다. The active layer includes a second active layer thin film formed on the insulator layer.

일 실시예에 있어서, 상기 제2 활성층박막은 게르마늄 및 상기 InZnO를 포함할 수 있다. 일 예로, 상기 제2 활성층박막은 게르마늄이 도핑된 InZnO층으로 이루어 질 수 있다.In one embodiment, the second active layer thin film may include germanium and the InZnO. For example, the second active layer may comprise a germanium-doped InZnO layer.

일 실시예에 있어서, 상기 활성층은 상기 제2 활성층박막 하부에서 상기 제2 활성층박막과 적층구조를 이루고 InZnO를 포함하는 제1 활성층박막을 더 포함할 수 있다. 또 다른 실시예에 있어서, 상기 활성층은 상기 제2 활성층박막 상부에서 상기 제2 활성층박막과 적층구조를 이루고 InZnO를 포함하는 제1 활성층박막을 더 포함할 수 있다. 자세히 설명하면, 일 실시예로 상기 적층 구조는 상기 제1 활성층박막 상부에 상기 제2 활성층박막이 형성된 구조일 수 있고, 또 다른 실시예로, 상기 적층 구조는 상기 제2 활성층박막 상부에 상기 제1 활성층박막이 형성된 구조일 수 있다. 즉, 상기 적층구조에서 상기 제1 활성층박막 및 상기 제2 활성층박막의 적층 순서는 제한되지 않는다. In one embodiment, the active layer may further include a first active layer thin film having a laminated structure with the second active layer thin film below the second active layer thin film and including InZnO. In still another embodiment, the active layer may further include a first active layer thin film having a laminated structure with the second active layer thin film on the second active layer thin film and including InZnO. In an embodiment, the laminated structure may be a structure in which the second active layer thin film is formed on the first active layer thin film. In another embodiment, the laminated structure may be formed on the second active layer thin film, 1 active layer may be formed. That is, the stacking order of the first active layer thin film and the second active layer thin film in the laminated structure is not limited.

상기 소스전극 및 드레인전극은 상기 활성층과 연결될 수 있다. The source electrode and the drain electrode may be connected to the active layer.

본 발명의 또 다른 실시예에 따르면, 절연체층 상에 제1 활성층박막 및 제2 활성층박막을 포함한 활성층이 형성된 산화물 박막 트랜지스터를 제조하는 방법은 준비 단계; 제1 스퍼터링 단계; 제2 스퍼터링 단계를 포함한다.According to another embodiment of the present invention, a method of fabricating an oxide thin film transistor in which an active layer including a first active layer thin film and a second active layer thin film is formed on an insulator layer includes the steps of: preparing; A first sputtering step; And a second sputtering step.

상기 준비 단계는 하나의 챔버부 내에 게르마늄 포함 타겟, InZnO 타겟 및 상기 제1 활성층박막 및 제2 활성층박막이 증착되는 절연체층이 형성된 게이트 전극 기판을 준비한다.In the preparation step, a gate electrode substrate having a germanium-containing target, an InZnO target, and an insulator layer on which the first active layer thin film and the second active layer thin film are deposited is prepared in one chamber portion.

상기 챔버부는 상기 게르마늄 포함 타겟, 상기 InZnO 타겟 및 상기 절연체층이 형성된 게이트 전극 기판을 내부에 수용할 수 있고, 상기 제1 스퍼터링 단계 및 상기 제2 스퍼터링 단계가 이루어질 수 있는 공간을 내부에 포함할 수 있다.The chamber portion may internally accommodate the germanium-containing target, the InZnO target, and the gate electrode substrate on which the insulator layer is formed, and may include therein a space in which the first sputtering step and the second sputtering step can be performed have.

상기 게르마늄 포함 타겟은 상기 제2 활성층박막의 InZnO에 게르마늄을 도핑하기 위한 물질이다.The germanium-containing target is a material for doping germanium to InZnO in the second active layer thin film.

일 실시예에 있어서, 상기 게르마늄 포함 타겟은 GeO2 타겟일 수 있다.In one embodiment, the germanium-containing target may be a GeO 2 target.

상기 InZnO 타겟은 상기 제1 활성층박막 및 상기 제2 활성층박막의 InZnO 형성을 위한 물질이다.The InZnO target is a material for forming InZnO in the first active layer thin film and the second active layer thin film.

상기 대상 물질은 상기 제1 활성층박막 및 제2 활성층박막이 증착될 물질로서, 일 실시예로 기판, 게이트 전극 및 절연체층을 포함한 물질일 수 있다. The target material may be a material containing the first active layer thin film and the second active layer thin film, and may include a substrate, a gate electrode, and an insulator layer.

상기 제1 스퍼터링 단계는 InZnO를 포함하는 상기 제1활성층박막을 형성하기 위해 상기 InZnO 타겟에 전력을 인가하는 단계이다.The first sputtering is a step of applying electric power to the InZnO target to form the first active layer thin film including InZnO.

상기 제2 스퍼터링 단계는 게르마늄이 도핑된 InZnO를 포함하는 상기 제2 활성층박막을 형성하기 위해 상기 게르마늄을 포함한 타겟 및 상기 InZnO 타겟에 동시에 전력을 인가하는 단계이다. 상기 제2 스퍼터링 단계는 코-스퍼터링 단계이다. The second sputtering is a step of simultaneously applying power to the target including germanium and the InZnO target to form the second active layer thin film including germanium-doped InZnO. The second sputtering step is a co-sputtering step.

일 실시예에 있어서, 상기 제1 스퍼터링 단계 후에 상기 제2 스퍼터링 단계가 이루어질 수 있다. 일 예로, 상기 제1 스퍼터링 단계를 통해 상기 절연체층이 형성된 게이트 전극 기판 상부에 상기 제1 활성층박막이 형성되고, 상기 제2 스퍼터링 단계를 통해 상기 제1 활성층박막 상부에 상기 제2 활성층박막이 형성될 수 있다. In one embodiment, the second sputtering step may be performed after the first sputtering step. For example, the first active layer thin film is formed on the gate electrode substrate on which the insulator layer is formed through the first sputtering step, and the second active layer thin film is formed on the first active layer thin film through the second sputtering step .

일 실시예에 있어서, 상기 제2 스퍼터링 단계 후에 상기 제1 스퍼터링 단계가 이루어질 수 있다. 일 예로, 상기 제2 스퍼터링 단계를 통해 상기 절연체층이 형성된 게이트 전극 기판 상부에 상기 제2 활성층박막이 형성되고, 상기 제1 스퍼터링 단계를 통해 상기 제2 활성층박막 상부에 상기 제1 활성층박막이 형성될 수 있다.In one embodiment, the first sputtering step may be performed after the second sputtering step. For example, the second active layer thin film is formed on the gate electrode substrate on which the insulator layer is formed through the second sputtering step, and the first active layer thin film is formed on the second active layer thin film through the first sputtering step .

일 실시예에 있어서, 상기 게르마늄 포함 타겟에 인가되는 전력은 0W초과 10W이하 일 수 있다.In one embodiment, the power applied to the germanium-containing target may be greater than 0 W and less than or equal to 10W.

일 실시예에 있어서, 상기 GeO2 타겟에 인가되는 전력은 상기 InZnO 타겟에 인가되는 전력의 1/5 이하의 크기를 가질 수 있다.In one embodiment, the power applied to the GeO 2 target may be less than 1/5 of the power applied to the InZnO target.

일 실시예에 있어서, 상기 챔버부 내의 산소 분압은 2 내지 4%일 수 있다.In one embodiment, the oxygen partial pressure in the chamber portion may be between 2 and 4%.

상기와 같은 본 발명은 일반적으로 박막 트랜지스터의 활성층으로 사용되는 InZnO층에 비해 높은 균일도와 전자 이동도를 가지는 효과가 있다.The present invention as described above has an effect of having high uniformity and electron mobility as compared with the InZnO layer used as an active layer of a thin film transistor.

또한, 기존의 InGaZnO의 Ga를 대체하여 게르마늄을 사용하기 때문에 박막 트랜지스터의 제조 단가가 낮아지고, 이에 따라 상기 박막 트랜지스터의 대량 생산이 가능하다는 효과가 있다. In addition, since germanium is used instead of the Ga of the conventional InGaZnO, the manufacturing cost of the thin film transistor is lowered, thereby enabling mass production of the thin film transistor.

마지막으로, InZnO층과 게르마늄이 도핑된 InZnO층이 적층 구조로 이루어진 활성층을 사용함으로서, 기존의 InZnO 활성층을 사용한 경우보다 높은 전자이동도와 Ion/Ioff 비율을 가져 박막 트랜지스터의 성능이 향상되는 효과가 있다.
Finally, the use of an active layer made of a laminated structure of InZnO layer and germanium-doped InZnO layer has higher electron mobility and higher Ion / Ioff ratio than conventional InZnO active layer, thereby improving the performance of the thin film transistor .

도 1a 및 도 1b는 본 발명의 실시예에 따른 박막 트랜지스터의 구조를 도시한 도면이다.
도 2는 게르마늄 포함 타겟에 인가되는 전력에 따른 게르마늄이 도핑된 InZnO층의 전도도, 캐리어 농도(Carrier Concentration), 홀이동도(Hall Mobility)를 보여주는 그래프이다.
도 3은 게르마늄 포함 타겟에 인가되는 전력에 따른 게르마늄이 도핑된 InZnO의 XRD 분석 그래프이다.
도 4는 제1활성층박막 및 제2활성층박막의 적층 구조로 이루어진 활성층을 적용한 박막 트랜지스터와 적용하지 않은 박막 트랜지스터에 게이트 전압을 인가한 경우 출력특성을 나타낸 도면이다.
도 5는 게르마늄이 도핑된 InZnO 박막의 가시광선 영역에서의 투과율을 보여주는 그래프이다.
도 6a는 본 발명의 기존 활성층의 XPS 분석 그래프이고, 도 6b는 본 발명의 활성층의 XPS 분석 그래프이다.
도 7 본 발명의 활성층과 기존 활성층의 출력 특성 그래프이다.
FIGS. 1A and 1B are views showing a structure of a thin film transistor according to an embodiment of the present invention.
FIG. 2 is a graph showing conductivity, carrier concentration, and Hall mobility of a germanium-doped InZnO layer according to electric power applied to a germanium-containing target.
3 is an XRD analysis graph of germanium-doped InZnO according to the power applied to the germanium-containing target.
FIG. 4 is a graph showing output characteristics when a gate voltage is applied to a thin film transistor to which an active layer having a stacked structure of a first active layer thin film and a second active layer thin film is applied and a thin film transistor not used.
5 is a graph showing the transmittance of germanium-doped InZnO thin film in the visible light region.
FIG. 6A is an XPS analysis graph of the existing active layer of the present invention, and FIG. 6B is an XPS analysis graph of the active layer of the present invention.
7 is a graph of output characteristics of the active layer and the conventional active layer of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들에 대해서만 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 구성요소 등이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 등이 존재하지 않거나 부가될 수 없음을 의미하는 것은 아니다. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "having" is intended to designate the presence of stated features, elements, etc., and not one or more other features, It does not mean that there is none.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1a 및 도 1b는 본 발명의 실시예에 따른 박막 트랜지스터의 구조를 도시한 도면이다. FIGS. 1A and 1B are views showing a structure of a thin film transistor according to an embodiment of the present invention.

도 1a 및 도 1b를 참조하면, 본 발명의 산화물 박막 트랜지스터는 기판; 상기 기판(1) 상부에 형성된 게이트 전극(2); 상기 게이트 전극(2) 상부에 형성된 SiO2 절연체(3); 상기 SiO2 절연체(3) 상부에 형성된 활성층(4, 5) 및 상기 활성층과 연결된 소스전극(6) 및 게이트 전극(7)을 포함한다. 1A and 1B, an oxide thin film transistor of the present invention includes a substrate; A gate electrode (2) formed on the substrate (1); An SiO 2 insulator 3 formed on the gate electrode 2; Active layers 4 and 5 formed on the SiO 2 insulator 3 and a source electrode 6 and a gate electrode 7 connected to the active layer.

상기 활성층은 InZnO를 포함한 제1 활성층박막(4) 및 게르마늄이 도핑된 InZnO를 포함한 제2 활성층박막(5)을 포함하고, 상기 제1 활성층박막(4) 및 제2 활성층박막(5)은 적층 구조를 이룬다. 이 경우 상기 활성층은 도 1의 (a)와 같이 제1 활성층박막(4) 상부에 제2 활성층박막(5)이 형성된 적층구조일 수 있고, 도 2의 (b)와 같이 제2 활성층박막(5) 상부에 상기 제1 활성층박막(4)이 형성된 적층구조일 수 있다.The active layer includes a first active layer thin film 4 containing InZnO and a second active layer thin film 5 containing germanium-doped InZnO. The first active layer thin film 4 and the second active layer thin film 5 are stacked Structure. In this case, the active layer may have a laminated structure in which the second active layer thin film 5 is formed on the first active layer thin film 4 as shown in FIG. 1 (a), and the second active layer thin film 5 5) having the first active layer thin film 4 formed thereon.

상기 산화물 박막 트랜지스터를 다음과 같은 단계를 거쳐 제조하였다.The oxide thin film transistor was fabricated through the following steps.

<실시예 1>&Lt; Example 1 >

우선, 게이트 전극층으로 사용가능한 실리콘에 아세닉(Arsenic)을 도핑시켜 기판 상부에 실리콘 웨이퍼를 증착시켰다. 상기 실리콘 웨이퍼 표면의 오염을 제거하기 위해 TCE(Trichloroethylene), 아세톤, 메탄올 및 탈이온(DI : De-ionized)수를 초음파와 병행하여 상기 실리콘 웨이퍼 표면을 10분마다 세정하였다. 그리고 상기 실리콘 웨이퍼 상부에 절연체층으로서 SiO2를 200nm의 두께로 증착하였다. 그 후 게이트 전압을 인가하는 부분을 제조하기 위해 상기 절연체층의 게이트 전압과 접촉하기 위한 패턴을 제외한 나머지 부분에 식각마스크를 덮어 씌우고, SiO2 에칭제 중 하나인 BOE(Buffered Oxide Etchant)에 상기 절연체층을 담구어 상기 식각마스크가 씌워지지 않은 상기 패턴부분의 SiO2를 식각하여 게이트 전압과 접촉하기 위한 패턴을 형성하였다. First, Arsenic was doped into silicon that can be used as a gate electrode layer, and a silicon wafer was deposited on the substrate. TCE (Trichlorethylene), acetone, methanol, and deionized water (DI) were washed simultaneously with ultrasonic waves to clean the surface of the silicon wafer every 10 minutes to remove contamination on the surface of the silicon wafer. SiO 2 was deposited as an insulator layer to a thickness of 200 nm on the silicon wafer. Then the insulator in order to produce the part for applying a gate voltage putting covers the etch mask, the remaining portion other than the pattern for the contact and the gate voltage of the insulating layer, SiO 2 etching, one of the BOE (Buffered Oxide Etchant) of the Layer was deposited and the SiO 2 of the pattern portion not covered with the etch mask was etched to form a pattern for contact with the gate voltage.

하나의 챔버 내에 게르마늄 포함 타겟으로 GeO2 타겟과 InZnO 타겟 및 상기 절연체층이 증착된 상기 실리콘 웨이퍼를 준비하였다. 이 후 상온에서 제1 활성층박막으로서 InZnO 막을 제조하기 위해 InZnO 타겟만을 사용하여 제1 스퍼터링 공정으로 상기 제1 활성층박막을 상기 절연체층 상에 증착시켰다. 이 때, 상기 챔버 내에 아르곤(Ar)과 산소(O2) 가스를 혼합시켰고, 상기 챔버 내 상기 가스의 공정 압력은 2 X 10-3 torr로 유지하였다. 상기 제1 스퍼터링 공정에서 InZnO 타겟에 인가되는 전력은 50W로 일정하게 유지하였다. 또한, 상기 제1 스퍼터링 공정에서 GeO2 타겟에 인가되는 전력은 0W로 설정하여 공정을 진행하였다. 상기 챔버 내 가스의 산소 분압 [O2/(O2+Ar)]을 0, 2, 4%로 변화시켜가며 상기 제1 스퍼터링 공정을 진행하였다. 이 후 상기 제1 활성층박막을 퍼너스(Furnace)를 이용하여 열처리하였다.A GeO 2 target, an InZnO target and a silicon wafer on which the insulator layer was deposited were prepared as a germanium-containing target in one chamber. Then, to form an InZnO film as a first active layer thin film at room temperature, the first active layer thin film was deposited on the insulator layer by a first sputtering process using only an InZnO target. At this time, argon (Ar) and oxygen (O 2 ) gas were mixed in the chamber, and the process pressure of the gas in the chamber was maintained at 2 × 10 -3 torr. In the first sputtering process, the power applied to the InZnO target was kept constant at 50W. Also, in the first sputtering process, the power applied to the GeO 2 target was set to 0 W, and the process proceeded. The first sputtering process was performed while varying the oxygen partial pressure [O 2 / (O 2 + Ar)] of the gas in the chamber to 0, 2, and 4%. Thereafter, the first active layer thin film was heat-treated using a furnace.

상기 제1 활성층박막을 포함한 상기 활성층 상부에 소스전극 및 드레인전극을 전자빔 증착기를 이용하여 증착하였다. 이 경우, 상기 소스전극 및 드레인전극은 알루미늄이고, 상기 소스전극 및 드레인전극의 두께는 100nm로 증착되었다.A source electrode and a drain electrode were deposited on the active layer including the first active layer thin film using an electron beam evaporator. In this case, the source and drain electrodes are aluminum, and the source and drain electrodes have a thickness of 100 nm.

상기와 같은 과정을 통해 InZnO층을 활성층으로 하는 산화물 박막 트랜지스터를 제조하였다.Through the above process, an oxide thin film transistor using an InZnO layer as an active layer was manufactured.

<실시예 2>&Lt; Example 2 >

스퍼터링 공정을 제외한 나머지 공정의 조건은 상기 실시예 1의 공정 조건과 동일한 바, 반복적인 기재는 생략한다. 실시예 2의 박막 트랜지스터는 실시예 1의 박막 트랜지스터와 활성층만 다른 바, 활성층을 제조하는 스퍼터링 공정에 대해서만 기재한다.The remaining process conditions except for the sputtering process are the same as the process conditions of the first embodiment, and repetitive description will be omitted. The thin film transistor of Embodiment 2 is described only for the sputtering process for manufacturing the active layer, which is different from the thin film transistor of Embodiment 1 and the active layer.

실시예 2의 박막 트랜지스터를 제조하기 위해 하나의 챔버 내에 게르마늄 포함 타겟으로 GeO2 타겟과 InZnO 타겟 및 상기 절연체층이 증착된 상기 실리콘 웨이퍼를 준비하였다. 이 후 상온에서 제2 활성층박막으로서 Ge가 도핑된 InZnO 막을 제조하기 위해 InZnO 타겟 및 GeO2 타겟을 사용하여 제2 스퍼터링 공정을 상기 InZnO 타겟 및 상기 GeO2 타겟에 동시에 전력을 인가하는 코스퍼터링 방식으로 진행하여 상기 제2 활성층박막을 상기 절연체 층 상에 증착시켰다. 이 때, 상기 챔버 내에 아르곤(Ar)과 산소(O2) 가스를 혼합시켰고, 상기 챔버 내 상기 가스의 공정 압력은 2 X 10-3 torr로 유지하였다. 상기 제2 스퍼터링 공정에서 InZnO 타겟에 인가되는 전력은 50W로 일정하게 유지하였고, GeO2 타겟에 인가되는 전력은 5, 10, 15, 20, 25, 30W로 변화시키면서 공정을 진행하여 6개의 결과를 얻었다. 상기 챔버 내 가스의 산소 분압 [O2/(O2+Ar)]을 0, 2, 4%로 변화시켜가며 상기 제2 스퍼터링 공정을 진행하였다. 이 후 생성된 상기 제2 활성층박막을 퍼너스(Furnace)를 이용하여 열처리하였다.In order to manufacture the thin film transistor of Example 2, a GeO 2 target, an InZnO target and a silicon wafer on which the insulator layer was deposited were prepared as a germanium-containing target in one chamber. A second sputtering process using the InZnO target and the GeO 2 target in order in the post room temperature to produce the second of Ge is doped as the active layer thin film InZnO film in the InZnO target and the co-sputtering method of applying the electric power at the same time in the GeO 2 target And the second active layer thin film was deposited on the insulator layer. At this time, argon (Ar) and oxygen (O 2 ) gas were mixed in the chamber, and the process pressure of the gas in the chamber was maintained at 2 × 10 -3 torr. In the second sputtering process, the power applied to the InZnO target was kept constant at 50 W and the power applied to the GeO 2 target was changed to 5, 10, 15, 20, 25, and 30 W, . The second sputtering process was performed while changing the oxygen partial pressure [O 2 / (O 2 + Ar)] of the gas in the chamber to 0, 2, and 4%. The second active layer thin film thus formed was heat-treated using a furnace.

상기와 같은 과정을 통해 게르마늄이 도핑된 InZnO층을 활성층으로 하는 산화물 박막 트랜지스터를 제조하였다.An oxide thin film transistor using an InZnO layer doped with germanium as an active layer was fabricated through the above process.

<실시예 3>&Lt; Example 3 >

스퍼터링 공정을 제외한 나머지 공정의 조건은 상기 실시예 1의 공정 조건과 동일한 바, 반복적인 기재는 생략한다. 실시예 3의 박막 트랜지스터는 실시예 1의 박막 트랜지스터와 활성층만 다른 바, 활성층을 제조하는 스퍼터링 공정에 대해서만 기재한다.The remaining process conditions except for the sputtering process are the same as the process conditions of the first embodiment, and repetitive description will be omitted. The thin film transistor of Embodiment 3 is described only for the sputtering process for manufacturing the active layer, which is different from the thin film transistor of Embodiment 1 only in the active layer.

실시예 3의 박막 트랜지스터를 제조하기 위해 하나의 챔버 내에 게르마늄 포함 타겟으로 GeO2 타겟과 InZnO 타겟 및 상기 절연체층이 증착된 상기 실리콘 웨이퍼를 준비하였다. 이 후 상온에서 제1 활성층박막 및 제2 활성층박막을 제조하기 위해 InZnO 타겟 및 GeO2 타겟을 사용하여 제1 스퍼터링 공정을 진행하고, 그 후 제2 스퍼터링 공정을 진행하였다. 우선 상기 제1 스퍼터링 공정을 통해 상기 절연체 상부에 상기 제1 활성층박막을 증착하였다.. 그 후, 상기 제2 스퍼터링 공정을 통해 상기 제1 활성층박막 상부에 상기 제2 활성층박막을 증착하였다. 이 때, 상기 챔버 내에 아르곤(Ar)과 산소(O2) 가스를 혼합시켰고, 상기 챔버 내 상기 가스의 공정 압력은 2 X 10-3 torr로 유지하였다. 상기 제1 스퍼터링 공정에서 InZnO 타겟에 인가되는 전력은 50W로 일정하게 유지하였고, 상기 제2 스퍼터링 공정에서 InZnO 타겟에 인가되는 전력은 50W로 일정하게 유지하고, GeO2 타겟에 인가되는 전력은 10W 로 변화시키면서 스퍼터링 공정을 진행하였다. 상기 챔버 내 가스의 산소 분압 [O2/(O2+Ar)]을 2% 로 변화시켜가며 상기 제1 스퍼터링 공정 및 상기 제2 스퍼터링 공정을 진행하였다. 이 후 상기 제1 활성층박막 및 제2 활성층박막을 퍼너스(Furnace)를 이용하여 열처리하였다.In order to manufacture the thin film transistor of Example 3, a GeO 2 target, an InZnO target and a silicon wafer on which the insulator layer was deposited were prepared as a target containing germanium in one chamber. Thereafter, a first sputtering process was performed using an InZnO target and a GeO 2 target in order to produce the first active layer thin film and the second active layer thin film at room temperature, and then a second sputtering process was performed. First, the first active layer thin film is deposited on the insulator through the first sputtering process. Thereafter, the second active layer thin film is deposited on the first active layer thin film through the second sputtering process. At this time, argon (Ar) and oxygen (O 2 ) gas were mixed in the chamber, and the process pressure of the gas in the chamber was maintained at 2 × 10 -3 torr. In the first sputtering process, the power applied to the InZnO target was kept constant at 50 W, the power applied to the InZnO target was kept constant at 50 W in the second sputtering process, and the power applied to the GeO 2 target was set at 10 W The sputtering process was carried out. The first sputtering process and the second sputtering process were performed while changing the oxygen partial pressure of the gas in the chamber [O 2 / (O 2 + Ar)] to 2%. Thereafter, the first active layer thin film and the second active layer thin film were heat-treated using a furnace.

상기와 같은 과정을 통해 InZnO층 및 상기 InZnO층 상부에서 적층구조로 이루어진 게르마늄이 도핑된 InZnO층을 활성층으로 하는 산화물 박막 트랜지스터를 제조하였다.Through the above process, an oxide thin film transistor having an InZnO layer doped with a germanium-doped InZnO layer as a active layer was fabricated on the InZnO layer and the InZnO layer.

<실시예 4><Example 4>

스퍼터링 공정을 제외한 나머지 공정의 조건은 상기 실시예 1의 공정 조건과 동일한 바, 반복적인 기재는 생략한다. 실시예 3의 박막 트랜지스터는 실시예 1의 박막 트랜지스터와 활성층만 다른 바, 활성층을 제조하는 스퍼터링 공정에 대해서만 기재한다.The remaining process conditions except for the sputtering process are the same as the process conditions of the first embodiment, and repetitive description will be omitted. The thin film transistor of Embodiment 3 is described only for the sputtering process for manufacturing the active layer, which is different from the thin film transistor of Embodiment 1 only in the active layer.

또한, 실시예 4의 박막 트랜지스터는 상기 실시예 3의 박막 트랜지스터 공정에서 상기 제2 스퍼터링 공정을 진행하고, 그 후 제1 스퍼터링 공정을 진행한다는 점을 제외하고는 모두 동일한 바 중복 기재는 생략한다. 따라서 실시예 4의 박막 트랜지스터는 상기 절연체 상부에 상기 제2 활성층박막을 증착하고, 상기 제2 활성층박막 상부에 상기 제1 활성층박막을 증착하여 제조하였다.In addition, the thin film transistor of Example 4 is the same as the thin film transistor of Example 3 except that the second sputtering process is performed and then the first sputtering process is performed. Therefore, the thin film transistor of Example 4 was manufactured by depositing the second active layer thin film on the insulator and depositing the first active layer thin film on the second active layer thin film.

상기와 같은 과정을 통해 게르마늄이 도핑된 InZnO층 및 상기 게르마늄이 도핑된 InZnO층 상부에서 적층구조로 이루어진 InZnO층을 활성층으로 하는 산화물 박막 트랜지스터를 제조하였다.
Through the above process, an oxide thin film transistor having an InZnO layer doped with germanium and an InZnO layer having a stacked structure above the germanium doped InZnO layer was manufactured.

<실시예 2 박막 트랜지스터의 특성 분석><Example 2 Characteristic Analysis of Thin Film Transistor>

우선 실시예 2의 박막 트랜지스터의 공정 조건 변화에 따른 전기적 특성을 분석하였다.First, the electrical characteristics of the thin film transistor according to the variation of the process conditions of the second embodiment are analyzed.

도 2는 게르마늄 포함 타겟에 인가되는 전력에 따른 실시예 2의 박막 트랜지스터의 전도도, 캐리어 농도(Carrier Concentration), 홀이동도(Hall Mobility)를 보여주는 그래프이다.FIG. 2 is a graph showing the conductivity, carrier concentration, and Hall mobility of the thin film transistor of Example 2 according to power applied to the germanium-containing target.

도 3은 실시예 2의 GeO2 타겟에 인가되는 전력에 따른 XRD 결과를 도시한 그래프이다.3 is a graph showing the XRD results according to the power applied to the GeO2 target of the second embodiment.

도 2를 참조하면, 실시예 2의 GeO2 타겟에 0W 초과 10W 이하의 전력이 인가되는 경우의 전도도, 캐리어 농도 및 홀이동도가 실시예 1의 GeO2 타겟에 전력이 인가되지 않는 경우의 전도도, 캐리어 농도 및 홀이동도보다 높게 나타난 것을 확인할 수 있다. 이는 상기 0W 초과 10W 이하의 전압이 실시예 2의 GeO2 타겟에 인가되는 경우, 소량의 게르마늄 이온이 InZnO층에 도핑됨으로서 추가적인 전자를 생성하여 실시예 1의 박막 트랜지스터에 비해 캐리어 농도를 높이는 효과를 발생시키기 때문이다. 전도도 및 홀이동도의 증가는 캐리어 농도의 증가에 기인하는데, 이는 상기 캐리어 농도가 증가함에 따라 상기 박막 트랜지스터 내의 캐리어가 많아져 홀 이동도가 증가하게 되고, 홀 이동도가 증가하면 전자의 이동이 활발해져 전도도가 높아지기 때문이다. Referring to FIG. 2, the conductivity, carrier concentration, and hole mobility in the case where electric power of more than 0 W but less than 10 W is applied to the GeO 2 target of Example 2 are the conductivity when no electric power is applied to the GeO 2 target of Example 1, Concentration and hole mobility were higher. This is because when a voltage of more than 0 W and less than 10 W is applied to the GeO 2 target of Embodiment 2, a small amount of germanium ions are doped in the InZnO layer, thereby generating additional electrons, thereby increasing the carrier concentration as compared with the thin film transistor of Embodiment 1 I will. The increase in the conductivity and the hole mobility is caused by the increase in the carrier concentration. As the carrier concentration increases, the number of carriers in the thin film transistor increases and the hole mobility increases. When the hole mobility increases, It becomes active and the conductivity becomes high.

그러나, 실시예 2의 GeO2 타겟에 인가되는 전력이 10W를 초과하는 경우, 상기 전도도, 캐리어 농도 및 홀이동도가 지속적으로 감소하는 것을 확인할 수 있었다. 특히, 실시예 2의 GeO2 타겟에 15W의 전력이 인가된 경우의 캐리어 농도는 실시예 1의 경우보다 높게 나왔으나, 전도도 및 홀이동도는 실시예 1에 비해 오히려 떨어지는 결과를 확인할 수 있었다. 이는 InZnO에 도핑되는 게르마늄의 조성이 일정수준을 벗어나면, 게르마늄 이온이 InZnO층의 산소와 결합하게 되어 캐리어 농도를 감소시키기 때문일 것으로 생각한다. 도 3을 참조하면 GeO2 타겟에 0 내지 30W 로 전력이 높아짐에 따라 In2O3(321)픽이 점점 증가하는 것을 볼 수 있다. 도 3의 그래프에서 (a), (b), (c) 및 (d)의 픽선은 각각 GeO2 타겟에 0W, 10W, 20W 및 30W의 전력이 인가된 경우의 픽선을 나타낸다. 이는 In2O3 성분이 증가함을 의미하는데, 이는 게르마늄 이온이 일정수준을 넘어 도핑되는 경우 InZnO층의 결합을 약하게 만들고 결정화된 In2O3를 분리시키기 때문에 나타나는 현상으로 해석된다. 따라서 GeO2 타겟에 인가되는 전력이 10W인 경우에 상기 전도도, 캐리어 농도 및 홀이동도가 가장 높은 것을 확인할 수 있다. However, when the electric power applied to the GeO2 target of Example 2 was more than 10 W, it was confirmed that the conductivity, the carrier concentration and the hole mobility were continuously decreased. In particular, the carrier concentration when the power of 15 W was applied to the GeO 2 target of Example 2 was higher than that of Example 1, but it was confirmed that the conductivity and the hole mobility were rather lower than those of Example 1. The reason for this is that if the composition of germanium doped in InZnO is out of a certain level, the germanium ion bonds with the oxygen of the InZnO layer to decrease the carrier concentration. Referring to FIG. 3, it can be seen that the In2O3 (321) peak gradually increases as the power increases from 0 to 30 W for the GeO2 target. In the graph of FIG. 3, the (a), (b), (c) and (d) picture lines represent the picture lines when 0W, 10W, 20W and 30W power is applied to the GeO2 target, respectively. This means that the In2O3 component is increased, which is interpreted as a phenomenon that occurs when the germanium ions are doped beyond a certain level to weaken the bonding of the InZnO layer and to separate the crystallized In2O3. Therefore, it can be confirmed that the conductivity, the carrier concentration, and the hole mobility are the highest when the electric power applied to the GeO2 target is 10W.

표 1은 게르마늄 포함 타겟에 인가되는 전력이 10W일 때, 상기 챔버부 내 가스의 산소 분압의 변화에 따라 제작된 활성층을 포함하는 박막 트랜지스터의 문턱전압(Vth), 포화이동도(sat), Ion/Ioff 비율 및 SS(Subthreshole Swing)을 비교한 표이다.Table 1 shows the threshold voltage (Vth), the saturation mobility ( sat ), the saturation mobility ( sat ) of the thin film transistor including the active layer fabricated in accordance with the change of the oxygen partial pressure of the gas in the chamber portion when the power applied to the germanium- on / off ratio and Subthreshole Swing (SS).

GeO2 인가전력(W)GeO2 applied power (W)
산소분압
(%)

Oxygen partial pressure
(%)
문턱전압
(V)
Threshold voltage
(V)
usat
(cm2/Vs)
u sell
(cm 2 / Vs)

Ion/Ioff비율

I on / I off ratio
SS(Subthreshole Swing)
(V/dec)
SS (Subthreshole Swing)
(V / dec)

10

10

4

4
-7.2-7.2
21.97

21.97
1 X 107 1 X 10 7
1.42

1.42

10

10

2

2
00
13.05

13.05
3 X 107 3 X 10 7
0.95

0.95

표 1을 참조하면 산소분압이 4%인 경우의 문턱 전압값은 7.2V로서, 문턱 전압값이 음의 값을 가지기 때문에 반도체 소자로서의 응용이 불가능한 문제점이 있다. 이에 비해, 산소분압이 2%인 경우, 문턱전압값이 0V로서 음의 값이 아니고, 따라서 반도체 소자로서의 응용이 가능하다. 또한, 산소분압이 2%인 경우의 박막 트랜지스터는 산소분압이 4%인 경우의 박막 트랜지스터보다 포화이동도 값은 낮게 나왔으나, 다른 전기적인 특성인 Ion/Ioff비율이 3배 높게 나왔고, SS값도 2/3 크기로 낮게 가지는 것으로 확인되었다. 따라서, 산소 분압이 2%인 경우의 박막 트랜지스터의 산소 분압이 4%인 박막 트랜지스터의 경우보다 전기적 특성이 향상된 것을 확인할 수 있었다.Referring to Table 1, there is a problem that the threshold voltage value when the oxygen partial pressure is 4% is 7.2 V and the threshold voltage value is negative, so that the semiconductor device can not be used as a semiconductor device. On the other hand, when the oxygen partial pressure is 2%, the threshold voltage is 0V, which is not a negative value, and thus the semiconductor device can be applied. In addition, the saturation mobility value of the thin film transistor at the oxygen partial pressure of 2% was lower than that of the thin film transistor at the oxygen partial pressure of 4%, but the I on / I off ratio, which is another electrical characteristic, The SS value was also found to be as low as 2/3. Therefore, it was confirmed that the electrical characteristics were improved compared with the case of the thin film transistor having the oxygen partial pressure of 2% and the oxygen partial pressure of the thin film transistor of 4%.

도 4는 실시예 2의 박막 트랜지스터가 산소분압이 2%의 조건에서 제조된 경우, 게르마늄 농도에 따른 전기적 특성을 보여주는 그래프이다. 4 is a graph showing the electrical characteristics according to the concentration of germanium when the thin film transistor of Example 2 is manufactured under the condition of 2% oxygen partial pressure.

도 4를 참조하면, 실시예 2의 GeO2 타겟에 인가되는 전력이 0 내지 10 W 미만의 전력이 GeO2 타겟에 인가되는 경우 음의 값을 가지나, 10 내지 20W의 전력이 인가되는 경우 Vth(문턱전압)이 증가하여 0 이상의 값을 가지는 것을 확인할 수 있다. 그러나 GeO2 타겟에 인가되는 전력이 20W를 초과하는 경우, 상기 활성층에서 게르마늄이 구조적인 장애를 일으켜 Vth가 다시 감소하는 것을 확인할 수 있다. 따라서 Vth는 10 내지 20W의 전력이 인가되는 경우 가장 좋은 특성을 가지는 것을 확인하였다. SS의 경우, GeO2 타겟에 0 초과 10W이하의 전력이 인가되는 경우 급격하게 감소하여 10 내지 20W까지의 전력이 인가되는 경우에는 비슷한 값을 유지하다가 20W 초과의 전력이 인가되는 경우 급격하게 증가함을 확인할 수 있었다. 따라서 SS 값은 10 내지 20W의 전력이 인가되는 경우 가장 좋은 특성을 가지는 것을 확인하였다. 포화 이동도의경우, GeO2 타겟에 전력이 인가되지 않은 경우보다 0 내지 5W의 전력이 인가되는 경우 높게 나왔는데, 이러한 결과를 통해 5W의 전력이 인가되는 경우 가장 좋은 특성을 나타내었다. 이를 종합하면, 본 발명의 박막 트랜지스터는 GeO2 타겟에 10W의 전력이 인가되는 경우 비록 포화 이동도는 약간 떨어지지만 다른 전기적인 특성이 크게 향상하여 가장 좋은 성능을 발휘하는 것으로 확인되었다. 이는 표 1의 결과와 동일함을 확인할 수 있었다. Referring to FIG. 4, the power applied to the GeO2 target of the second embodiment has a negative value when a power less than 0 to 10 W is applied to the GeO2 target, but when a power of 10 to 20 W is applied, Vth ) Is increased to have a value of 0 or more. However, when the power applied to the GeO2 target exceeds 20 W, it can be confirmed that the germanium causes a structural disorder in the active layer and the Vth decreases again. Therefore, it is confirmed that Vth has the best characteristics when power of 10 to 20 W is applied. In the case of SS, when the power exceeding 0 but less than 10W is applied to the GeO2 target, the power decreases sharply. When the power of 10 to 20W is applied, the value is maintained to be similar but rapidly increases when the power of 20W is applied I could confirm. Therefore, it is confirmed that SS value has the best characteristics when power of 10 to 20 W is applied. In the case of saturation mobility, when the power of 0 to 5 W is applied to the GeO 2 target, the power is higher than when the power is not applied to the GeO 2 target. It is confirmed that the thin film transistor according to the present invention exhibits the best performance even when the power of 10 W is applied to the GeO2 target, although the saturation mobility is slightly lowered, but the other electrical characteristics are greatly improved. The results are shown in Table 1.

이를 통해 실시예 2의 박막 트랜지스터는 GeO2 타겟에 10W의 전력이 인가되고, 산소분압 2%에서 활성층이 제작된 경우, 가장 좋은 것으로 확인되었다.It was confirmed that the thin film transistor of Example 2 was the best when the power of 10 W was applied to the GeO2 target and the active layer was fabricated at an oxygen partial pressure of 2%.

도 5는 실시예 2의 박막 트랜지스터의 투과 스펙트럼을 보여주는 그래프이다.5 is a graph showing the transmission spectrum of the thin film transistor of Example 2. FIG.

도 5를 참조하면 상기 실시예 2의 박막 트랜지스터는 GeO2 타겟에 인가전력 10W, 산소분압 2%에서 제작하였다. 도 4의 그래프에서 실시예 2의 박막 트랜지스터는 가시광선 주파수 영역인 380nm 내지 800nm에서 투과도가 80 내지 90%인 것을 확인할 수 있다. 이를 통해, 상기 실시예 2의 박막 트랜지스터가 투명 소자에 응용 가능하다는 것을 확인할 수 있다. Referring to FIG. 5, the thin film transistor of Example 2 was fabricated on a GeO 2 target with an applied power of 10 W and an oxygen partial pressure of 2%. In the graph of FIG. 4, it can be seen that the transmittance of the thin film transistor of Example 2 is 80 to 90% at a visible light frequency range of 380 nm to 800 nm. Thus, it can be confirmed that the thin film transistor of the second embodiment can be applied to a transparent device.

<실시예 1 및 실시예 2 박막 트랜지스터의 전기적 특성 비교 분석><Example 1 and Example 2 Comparative Analysis of Electrical Characteristics of Thin Film Transistors>

다음은 상기 실시예 1 및 상기 실시예 2의 박막 트랜지스터의 전기적 특성을 비교 분석하였다. Next, electrical characteristics of the thin film transistors of Example 1 and Example 2 were compared and analyzed.

도 6a 및 도 6b는 각각 실시예 1의 박막 트랜지스터와 실시예 2의 박막 트랜지스터의 XPS 분석 그래프이다.6A and 6B are XPS analysis graphs of the thin film transistor of Example 1 and the thin film transistor of Example 2, respectively.

도 6a 및 도 6b를 참조하면, 두 그래프에서 O1 픽은 박막 트랜지스터의 활성층 내의 산소 이온과 금속원자와의 결합 정도와 관련된 픽이고, O2 픽은 상기 활성층 내의 산소 결핍 영역과 관련된 픽이다. 전체 산소에서 산소 결핍 영역의 면적 비율이 높을수록 캐리어 농도와 전도도가 증가된다. 우선 도 6a의 실시예 1과 관련된 그래프를 참조하면, O1픽은 530.24eV에서 관측 가능하고, O2픽은 513.74eV에서 관측 가능하였다. 그리고 도 6b의 실시예 2와 관련된 그래프를 참조하면, O1 픽은 530.24eV에서 관측 가능하고, O2픽은 531.70eV에서 관측 가능하였다. 이러한 결과를 통해, 전체 산소 면적에서 산소 결핍 영역의 면적을 나누어 %값으로 환산하여 계산한 결과, 실시예 1의 경우 43.24%, 실시예 2의 경우 44.67%로 측정되어, 실시예 2의 전체 산소에서 산소 결핍 영역의 면적 비율이 높은 것을 확인할 수 있었다. Referring to FIGS. 6A and 6B, in the two graphs, the O1 pick is a pick associated with the degree of bonding between oxygen ions and metal atoms in the active layer of the thin film transistor, and the O2 pick is a pick associated with the oxygen deficiency region in the active layer. The higher the area ratio of the oxygen-deficient region in total oxygen, the more the carrier concentration and conductivity are increased. First, referring to the graph related to the first embodiment of FIG. 6A, the O1 peak can be observed at 530.24 eV, and the O2 peak can be observed at 513.74 eV. Referring to the graph relating to Example 2 of FIG. 6B, the O1 pick was observable at 530.24 eV, and the O2 pick was observable at 531.70 eV. From the results, it was found that the area of the oxygen-deficient area was divided by the area of the total oxygen area and converted into the% value. As a result, it was measured to be 43.24% in Example 1 and 44.67% in Example 2. As a result, The area ratio of the oxygen-deficient region was high.

도 7은 실시예 1 및 실시예 2의 박막 트랜지스터에 게이트 전압을 인가한 경우 출력특성을 비교한 그래프이다. 도 7에서 세모표시된 그래프는 실시예 1의 박막 트랜지스터에 게이트 전압을 인가한 경우의 출력특성을 나타내고, 네모표시된 그래프는 실시예 2의 박막 트랜지스터에게이트 전압을 인가한 경우의 출력특성을 나타낸다. 7 is a graph comparing output characteristics when gate voltages are applied to the thin film transistors of the first and second embodiments. 7 shows the output characteristics when the gate voltage is applied to the thin film transistor of the first embodiment, and the graph shown by the squares shows the output characteristics when the gate voltage is applied to the thin film transistor of the second embodiment.

도 7을 참조하면, 실시예 1 및 실시예 2의 박막 트랜지스터에 동일한 게이트 전압(5V 또는 10V) 및 동일한 드레인 전압(Vd)이 인가되는 경우, 실시예 2의 드레인 전류(Id)가 실시예 1의 드레인 전류에 비해 높게 나타남을 확인할 수 있다. 특히, 게이트 전압(Vg)이 10V가 인가되는 경우, 실시예 2의 드레인 전류값은 실시예 1의 드레인 전류값보다 약 1.5 내지 2배 높은 것을 확인할 수 있었다. 따라서, 실시예 2의 박막 트랜지스터가 실시예 1의 박막 트랜지스터에 비해 더 높은 출력효율을 보여주는 것으로 확인되었다 . 이러한 결과는 상기 도 6a 및 도 6b의 결과와 동일하여 실시예 2의 박막 트랜지스터의 성능이 실시예 1의 박막 트랜지스터의 성능에 비해 뛰어난 것을 확인할 수 있었다. 또한, 이러한 결과는 도 2의 결과와 동일함을 확인할 수 있었다.7, when the same gate voltage (5V or 10V) and the same drain voltage (Vd) are applied to the thin film transistors of Embodiment 1 and Embodiment 2, the drain current Id of Embodiment 2 is the same as Embodiment 1 Which is higher than the drain current of the transistor. Particularly, when the gate voltage Vg is 10 V, it is confirmed that the drain current value of the second embodiment is about 1.5 to 2 times higher than the drain current value of the first embodiment. Therefore, it was confirmed that the thin film transistor of Example 2 showed higher output efficiency than the thin film transistor of Example 1. [ These results are the same as those of FIGS. 6A and 6B, and it is confirmed that the performance of the thin film transistor of the second embodiment is superior to that of the thin film transistor of the first embodiment. It is also confirmed that these results are the same as those of FIG.

<실시예 3 또는 실시예 4 및 실시예 2 박막 트랜지스터의 전기적 특성 비교 분석>&Lt; Comparative Example of Electrical Characteristics of Thin Film Transistor of Example 3 or Example 4 and Example 2 >

표 2는 제1활성층박막 및 제2활성층박막의 적층 구조로 이루어진 활성층을 적용한 실시예3 또는 실시예4의 박막 트랜지스터와 실시예 2의 박막 트랜지스터의 포화이동도(sat), Ion/Ioff 비율 및 SS(Subthreshole Swing)을 비교한 표이다. 실시예 3 및 실시예 4의 특성은 동일하게 측정되었는 바, 이하에서는 실시예 3의 박막 트랜지스터와 실시예 2의 박막 트랜지스터를 비교 분석하였다. Table 2 shows the saturation mobility ( sat ), I on / I off ( t ) of the thin film transistor of Example 3 or Example 4 and the thin film transistor of Example 2 in which the active layer made of the laminated structure of the first active layer thin film and the second active layer thin film was applied. Ratio and SS (Subthreshole Swing). The characteristics of Example 3 and Example 4 were measured in the same manner. Hereinafter, the thin film transistor of Example 3 and the thin film transistor of Example 2 were compared and analyzed.

제1활성층박막 및 제2활성층박막 포함 활성층The active layer including the first active layer thin film and the second active layer thin film μsat
(cm2/Vs)
μ sat
(cm 2 / Vs)

Ion/Ioff 비율

I on / I off ratio
SS(Subthreshole Swing)
(V/dec)
SS (Subthreshole Swing)
(V / dec)

적용

apply

33.50

33.50
2 X 107
2 X 10 7

1.83

1.83

미적용

Unapplied

13.05

13.05
1 X 107 1 X 10 7
0.98

0.98

상기 표 2를 참조하면, 실시예 3의 박막 트랜지스터의 포화이동도 및 Ion/Ioff 비율은 각각 33.50cm2/Vs, 2 X 107으로, 실시예 2의 박막 트랜지스터의 포화 이동도 및 Ion/Ioff 비율인 13.05cm2/Vs, 1 X 107에 비해 2배 이상 높은 값을 가지는 것을 확인할 수 있다. 비록 실시예 3의 박막 트랜지스터의 SS값은 1.83V/dec로 실시예 2의 박막 트랜지스터의 SS값인 0.98V/dec에 비해 높긴 하지만 상기 포화 이동도 및 Ion/Ioff 비율이 높은 것을 확인하였다.Referring to Table 2, the saturation mobility and I on / I off ratio of the thin film transistor of Example 3 were 33.50 cm 2 / Vs and 2 × 10 7 , respectively, and the saturated mobility of the thin film transistor of Example 2 and I the on / off ratio of 13.05 cm 2 / Vs and 1 × 10 7 . Although the SS value of the thin film transistor of Example 3 was 1.83 V / dec, which was higher than the SS value of 0.98 V / dec of the thin film transistor of Example 2, it was confirmed that the saturation mobility and the I on / I off ratio were high.

따라서 실시예 1의 박막 트랜지스터가 실시예 2의 박막 트랜지스터에 비해 더 향상된 성능을 보여줌을 상기 표를 통해 확인할 수 있었다.
Therefore, it can be confirmed from the above table that the thin film transistor of Example 1 has a higher performance than the thin film transistor of Example 2.

Claims (10)

기판;
상기 기판상에 형성된 게이트 전극;
상기 게이트 전극상에 형성된 절연체층;
상기 절연체층상에 형성되고 제2 활성층박막을 포함하는 활성층; 및
상기 활성층과 연결된 소스전극 및 드레인전극을 포함하며,
상기 제2 활성층박막은 게르마늄이 도핑된 InZnO를 포함하고,
상기 제2 활성층박막 상부 또는 하부에서 상기 제2 활성층박막과 적층구조를 이루는 InZnO를 포함하는 제1 활성층박막을 더 포함하는,
산화물 박막 트랜지스터.
Board;
A gate electrode formed on the substrate;
An insulator layer formed on the gate electrode;
An active layer formed on the insulator layer and including a second active layer thin film; And
And a source electrode and a drain electrode connected to the active layer,
Wherein the second active layer thin film comprises germanium-doped InZnO,
And a first active layer thin film including InZnO having a laminated structure with the second active layer thin film above or below the second active layer thin film,
Oxide thin film transistor.
삭제delete 삭제delete 절연체층 상에 제1 활성층박막 및 제2 활성층박막을 포함한 활성층이 형성된 산화물 박막 트랜지스터 제조방법에 있어서,
하나의 챔버부 내에 게르마늄 포함 타겟, InZnO 타겟 및 상기 제1 활성층박막 및 제2 활성층박막이 증착되는 절연체층이 형성된 게이트 전극 기판을 준비하는 단계;
InZnO를 포함하는 상기 제1활성층박막을 형성하기 위해 상기 InZnO 타겟에 전력을 인가하는 제1 스퍼터링 단계;
상기 제1 스퍼터링 단계 전 또는 후에 게르마늄이 도핑된 InZnO를 포함하는 상기 제2 활성층박막을 형성하기 위해 상기 게르마늄을 포함한 타겟 및 상기 InZnO 타겟에 동시에 전력을 인가하는 제2 스퍼터링 단계;
를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법.
A method of manufacturing an oxide thin film transistor in which an active layer including a first active layer thin film and a second active layer thin film is formed on an insulator layer,
Preparing a gate electrode substrate having a germanium-containing target, an InZnO target, and an insulator layer on which the first active layer thin film and the second active layer thin film are deposited, in one chamber portion;
A first sputtering step of applying electric power to the InZnO target to form the first active layer thin film including InZnO;
A second sputtering step of simultaneously applying power to the target including germanium and the InZnO target to form the second active layer film including germanium-doped InZnO before or after the first sputtering step;
Wherein the oxide thin film transistor is formed on the substrate.
삭제delete 삭제delete 제4항에 있어서,
상기 게르마늄 포함 타겟은 GeO2 타겟인,
산화물 박막 트랜지스터 제조방법.
5. The method of claim 4,
Wherein the germanium-containing target is a GeO 2 target,
Oxide thin film transistor.
제4항에 있어서,
상기 게르마늄 포함 타겟에 인가되는 전력은 0W초과 10W이하인,
산화물 박막 트랜지스터 제조방법.
5. The method of claim 4,
Wherein the power applied to the germanium-containing target is greater than 0 W but less than or equal to 10 W,
Oxide thin film transistor.
제4항에 있어서,
상기 챔버부 내 산소 분압은 2 내지 4%인,
산화물 박막 트랜지스터 제조방법.
5. The method of claim 4,
Wherein the oxygen partial pressure in the chamber portion is 2 to 4%
Oxide thin film transistor.
제4항에 있어서,
상기 게르마늄 포함 타겟에 인가되는 전력은 상기 InZnO 타겟에 인가되는 전력의 1/5 이하의 크기를 갖는 것을 특징으로 하는,
산화물 박막 트랜지스터 제조방법.


5. The method of claim 4,
Wherein the power applied to the germanium-containing target has a magnitude of 1/5 or less of a power applied to the InZnO target.
Oxide thin film transistor.


KR1020140126721A 2014-09-23 2014-09-23 Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF KR101669723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140126721A KR101669723B1 (en) 2014-09-23 2014-09-23 Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126721A KR101669723B1 (en) 2014-09-23 2014-09-23 Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF

Publications (2)

Publication Number Publication Date
KR20160035304A KR20160035304A (en) 2016-03-31
KR101669723B1 true KR101669723B1 (en) 2016-10-26

Family

ID=55652042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126721A KR101669723B1 (en) 2014-09-23 2014-09-23 Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF

Country Status (1)

Country Link
KR (1) KR101669723B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034767B1 (en) * 2017-11-07 2019-10-21 순천대학교 산학협력단 Method for manufacturing oxide thin film transistor and oxide thin film transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110133317A (en) * 2010-06-04 2011-12-12 한국과학기술연구원 Thin film transistor with oxide semiconductor comprising silicon
KR20140044598A (en) * 2012-10-05 2014-04-15 한국전자통신연구원 Thin film transistor and forming the same
KR20140090452A (en) * 2013-01-09 2014-07-17 삼성코닝어드밴스드글라스 유한회사 Indium oxide based sputtering target containing gallium oxide and germanium oxide, thin film transistor using the same, and display device comprising the thin film transistor

Also Published As

Publication number Publication date
KR20160035304A (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR100971579B1 (en) Manufacturing method of semiconductor device
KR101774520B1 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
JP5015473B2 (en) Thin film transistor array and manufacturing method thereof
KR101345378B1 (en) Fabrication method of ZnO family Thin film transistor
KR101963226B1 (en) Transistor, method of manufacturing the same and electronic device including transistor
JP2015109315A (en) Thin film transistor, manufacturing method of the same, oxide semiconductor layer, display device and semiconductor device
US20160118501A1 (en) Thin-film transistor and method for manufacturing same
JP2009016844A (en) Oxide semiconductor, and thin film transistor having the same and its manufacturing method
KR20090056590A (en) Fabrication method of oxide semiconductor thin film transistor
KR20160012165A (en) Stable high mobility motft and fabrication at low temperature
JP2008108985A (en) Method of manufacturing semiconductor element
KR20120021454A (en) Transistor, method of manufacturing the same and electronic device comprising transistor
JP6498745B2 (en) Thin film transistor manufacturing method
EP3295475B1 (en) Thin film transistor, array substrate and display device having the same, and method of manufacturing thereof
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
WO2018074083A1 (en) Oxide semiconductor device and method for manufacturing same
KR101562932B1 (en) Oxide semiconductor device and method for fabricating the same
US10629746B2 (en) Array substrate and manufacturing method thereof
KR20080112091A (en) Fabrication method of zno family thin film transistor
KR20160137129A (en) Thin film transistor, display with the same, and method of fabricating the same
KR101669723B1 (en) Ge DOPING InZnO ACTIVE-LAYER APPLICATED THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF
US9614104B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
CN113348562A (en) Oxide semiconductor thin film, thin film transistor, and sputtering target
KR20180061751A (en) Display device, and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant