JP2009016844A - Oxide semiconductor, and thin film transistor having the same and its manufacturing method - Google Patents

Oxide semiconductor, and thin film transistor having the same and its manufacturing method Download PDF

Info

Publication number
JP2009016844A
JP2009016844A JP2008175404A JP2008175404A JP2009016844A JP 2009016844 A JP2009016844 A JP 2009016844A JP 2008175404 A JP2008175404 A JP 2008175404A JP 2008175404 A JP2008175404 A JP 2008175404A JP 2009016844 A JP2009016844 A JP 2009016844A
Authority
JP
Japan
Prior art keywords
oxide
group
film transistor
thin film
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008175404A
Other languages
Japanese (ja)
Inventor
Dong-Hoon Kang
東 勳 姜
I-Hun Song
利 憲 宋
Young-Soo Park
永 洙 朴
Chang-Jung Kim
昌 ジョン 金
Ginga Ri
銀 河 李
Jae-Cheol Lee
在 チョル 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009016844A publication Critical patent/JP2009016844A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys

Abstract

<P>PROBLEM TO BE SOLVED: To provide an oxide semiconductor containing Ga<SB>x</SB>In<SB>y</SB>Zn<SB>z</SB>oxide and a new material, and to provide a thin film transistor whose property is improved by adding the Ga<SB>x</SB>In<SB>y</SB>Zn<SB>z</SB>oxide and the new material as the channels of the thin film transistor, and its manufacturing method. <P>SOLUTION: The oxide semiconductor contains the Ga<SB>x</SB>In<SB>y</SB>Zn<SB>z</SB>oxide, and at least one material selected from groups consisting of a 4A-group material, oxide of the 4A-group material and a rare earth material. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は酸化物半導体及びこれを有する薄膜トランジスタに係り、より詳細には、Zn酸化物系に新たな物質を添加した酸化物半導体、並びにこれをチャンネルとして形成した薄膜トランジスタ及びその製造方法に関する。   The present invention relates to an oxide semiconductor and a thin film transistor including the oxide semiconductor, and more particularly to an oxide semiconductor obtained by adding a new substance to a Zn oxide system, a thin film transistor formed using the oxide semiconductor as a channel, and a method for manufacturing the same.

現在、薄膜トランジスタ(Thin film transistor、以下、TFT)は、ディスプレイ分野でスイッチング及び駆動素子として利用されており、クロスポイント型メモリ素子の選択スイッチとしても使われていて、多様な応用分野に利用されている。   Currently, a thin film transistor (hereinafter referred to as TFT) is used as a switching and driving element in the display field, and is also used as a selection switch for a cross-point memory element, and is used in various application fields. Yes.

ディスプレイの駆動及びスイッチング素子として使われるものとして、非晶質シリコン薄膜トランジスタ(amorphous−Silicon TFT:以下、a−Si TFTと記す)がある。これは、低コストで2m以上の大型基板上に均一に形成される素子であり、現在最も広く使われる素子である。しかし、ディスプレイの大型化及び高画質化の勢いによって素子性能も高性能が要求されて、移動度0.5cm/Vsレベルの既存のa−Si TFTは限界に到達してきていると判断される。したがってa−Si TFTより高い移動度を持つ高性能TFT及び製造技術が必要となってきている。 An amorphous silicon thin film transistor (amorphous-silicon TFT: hereinafter referred to as a-Si TFT) is used as a display driving and switching element. This is an element that is uniformly formed on a large substrate of 2 m or more at low cost, and is currently the most widely used element. However, due to the trend toward larger displays and higher image quality, high device performance is required, and it is judged that existing a-Si TFTs with a mobility of 0.5 cm 2 / Vs have reached their limits. . Therefore, there is a need for high performance TFTs and manufacturing techniques that have higher mobility than a-Si TFTs.

a−Si TFTに比べて非常に高い性能を持つ多結晶シリコン薄膜トランジスタ(poly−Si TFT)は、数十〜数百cm/Vsの高い移動度を持つために、既存のa−Si TFTで実現し難かった高解像度ディスプレイに適用できる性能を持つ。
また、a−Si TFTに比べて素子特性の劣化問題が非常に少ない。しかし、ポリ−Si TFTを製造するためには、a−Si TFTに比べて複雑な工程が必要であり、それによる追加コストも増加する。
A polycrystalline silicon thin film transistor (poly-Si TFT) having a very high performance as compared with an a-Si TFT has a high mobility of several tens to several hundreds cm 2 / Vs, and thus is an existing a-Si TFT. It has performance that can be applied to high-resolution displays that were difficult to achieve.
In addition, there is very little problem of deterioration of element characteristics as compared with a-Si TFT. However, in order to manufacture the poly-Si TFT, a complicated process is required as compared with the a-Si TFT, and the additional cost is increased accordingly.

したがって、p−Si TFTは、ディスプレイの高解像度化やOLED(Organic Light Emitting Diode)のような製品に応用されるのに適しているが、コスト面では既存のa−Si TFTに比べて劣るため、応用が制限的であるという短所がある。そして、p−Si TFTの場合、製造設備の限界や均一度不良のような技術的な問題で、現在までは1m以上の大型基板を利用した製造工程が実現されていないために、TV製品への応用が困難であるというような問題があった。   Therefore, the p-Si TFT is suitable for application to a product such as high resolution display and OLED (Organic Light Emitting Diode), but it is inferior to the existing a-Si TFT in terms of cost. There is a disadvantage that the application is limited. In the case of p-Si TFTs, because of technical problems such as limitations on manufacturing facilities and poor uniformity, a manufacturing process using a large substrate of 1 m or more has not been realized so far. There was a problem that the application of was difficult.

これにより、a−Si TFTの長所とポリ−Si TFTの長所とをいずれも持つ新たなTFT技術が要求されている。これについての研究が活発に進んでいるが、その代表的なものには酸化物半導体素子がある。
酸化物半導体素子として最近注目されているものとして、ZnO、IZO(InZnO)、GIZO(GaInZnO)などが紹介された。
酸化物半導体素子は低温工程で製造でき、非晶質相であるために大面積化に容易な長所を持つ。また、酸化物半導体フィルムは高移動度の物質を有し、多結晶シリコンのような非常に良好な電気的特性を持つ。現在、移動度の高い酸化物半導体物質層、すなわち、酸化物物質層を薄膜トランジスタのチャンネル領域に使用するための研究が進んでいる。
Accordingly, there is a demand for new TFT technology having both the advantages of a-Si TFTs and the advantages of poly-Si TFTs. Research on this is actively progressing, and a typical example is an oxide semiconductor element.
ZnO, IZO (InZnO), GIZO (GaInZnO), and the like have been introduced as oxide semiconductor elements that have recently attracted attention.
An oxide semiconductor element can be manufactured at a low temperature and has an advantage that it can be easily enlarged because of an amorphous phase. In addition, an oxide semiconductor film has a high mobility material and has very good electrical characteristics like polycrystalline silicon. Currently, research is being conducted to use an oxide semiconductor material layer with high mobility, that is, an oxide material layer in a channel region of a thin film transistor.

そこで、本発明は上記従来の半導体素子における問題点に鑑みてなされたものであって、本発明の目的は、GaInZn酸化物及び新たな物質を含む酸化物半導体を提供することにある。
また、本発明の他の目的は、薄膜トランジスタのチャンネルとしてGaInZn酸化物及び新たな物質を付加して、その特性を向上させた酸化物半導体を含む薄膜トランジスタとその製造方法を提供することにある。
Therefore, the present invention has been made in view of the problems in the above-described conventional semiconductor elements, and an object of the present invention is to provide an oxide semiconductor containing a Ga x In y Zn z oxide and a new substance. It is in.
Another object of the present invention is to provide a thin film transistor including an oxide semiconductor in which a Ga x In y Zn z oxide and a new substance are added as a channel of the thin film transistor to improve the characteristics, and a method for manufacturing the thin film transistor. There is.

上記目的を達成するためになされた本発明による酸化物半導体は、酸化物半導体であって、GaInZn酸化物に、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が含まれることを特徴とする。 An oxide semiconductor according to the present invention made to achieve the above object is an oxide semiconductor, and is composed of a Ga x In y Zn z oxide, a Group 4A material, a Group 4A material oxide, and a rare earth material. It contains at least one substance selected from the group.

前記GaInZn酸化物内に、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質がドーピングされるか、又は前記GaInZn酸化物と4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質の混合物が含まれることが好ましい。
前記4A族物質は、Ti、Zr、及びHfからなる群より選択される少なくとも1つであることが好ましい。
前記酸化物半導体は、TiInZn酸化物又はTiGaInZn酸化物であることが好ましい。
前記GaInZn酸化物内に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が0.01〜10.00at%の範囲で含まれることが好ましい。
前記酸化物半導体は、前記GaInZn酸化物で形成される第1酸化物層と、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で形成される物質層とを有してなることが好ましい。
The Ga x In y Zn z oxide is doped with at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material, or the Ga x In y Zn It is preferable to include a mixture of at least one material selected from the group consisting of z oxides, Group 4A materials, Group 4A material oxides, and rare earth materials.
The group 4A material is preferably at least one selected from the group consisting of Ti, Zr, and Hf.
The oxide semiconductor is preferably a TiInZn oxide or a TiGaInZn oxide.
The Ga x In y Zn z oxide includes at least one substance selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material in a range of 0.01 to 10.00 at%. Is preferred.
The oxide semiconductor includes at least one selected from the group consisting of a first oxide layer formed of the Ga x In y Zn z oxide, a group 4A material, a group 4A oxide, and a rare earth material. It is preferable to have a substance layer formed of a substance.

前記物質層は、5〜20nmの厚さで形成されることが好ましい。
前記物質層上に形成され、GaInZn酸化物を含む第2酸化物層をさらに有することが好ましい。
前記酸化物半導体は、多結晶構造又はナノ結晶構造を有することが好ましい。
前記酸化物半導体は、多結晶構造、又はナノ結晶構造と非晶質構造との混合相を有することが好ましい。
前記GaInZn酸化物において、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすことが好ましい。
The material layer is preferably formed with a thickness of 5 to 20 nm.
It is preferable to further include a second oxide layer formed on the material layer and containing a Ga x In y Zn z oxide.
The oxide semiconductor preferably has a polycrystalline structure or a nanocrystalline structure.
The oxide semiconductor preferably has a polycrystalline structure or a mixed phase of a nanocrystalline structure and an amorphous structure.
In the Ga x In y Zn z oxide, x, y, and z represent an atomic ratio, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1. It is preferable.

上記目的を達成するためになされた本発明による薄膜トランジスタは、薄膜トランジスタであって、ゲートと、前記ゲートに対応する位置に形成され、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を含むチャンネルと、前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、前記チャンネルの両側部とそれぞれ接触して形成されるソース及びドレインとを有することを特徴とする。 The thin film transistor according to the present invention, which has been made to achieve the above object, is a thin film transistor formed at a gate and a position corresponding to the gate, and is oxidized into a Ga x In y Zn z oxide with a 4A group material and a 4A group material oxidized. And a channel including at least one material selected from the group consisting of a rare earth material, a gate insulator formed between the gate and the channel, and both sides of the channel. It has a source and a drain.

上記目的を達成するためになされた本発明による薄膜トランジスタの製造方法は、薄膜トランジスタの製造方法であって、ゲート及び該ゲート上にゲート絶縁層を形成する工程と、前記ゲートに対応する位置の前記ゲート絶縁層上にGaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を含むチャンネルを形成する工程と、前記チャンネルの両側部とそれぞれ接触するソース及びドレインを形成する工程とを有することを特徴とする。 A method of manufacturing a thin film transistor according to the present invention made to achieve the above object is a method of manufacturing a thin film transistor, the step of forming a gate and a gate insulating layer on the gate, and the gate at a position corresponding to the gate. Forming a channel containing at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material on a Ga x In y Zn z oxide on an insulating layer; And a step of forming a source and a drain which are respectively in contact with the portion.

前記チャンネルは、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質をスパッタリング、CVD、ALD(Atomic Layer Deposition)、レーザーによる蒸着法、イオン注入、及びイオンシャワーからなる群より選択される少なくとも1つの方法でドーピングして形成することが好ましい。
前記チャンネルは、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を蒸着した後、熱処理して前記GaInZn酸化物内に拡散させて形成することが好ましい。
前記チャンネルを形成する工程は、GaInZn酸化物で第1酸化物層を形成する工程と、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で物質層を形成する工程とを含むことが好ましい。
前記物質層は、5〜20nmの厚さで形成することが好ましい。
The channels, Ga x In y Zn z 4A Group material oxide, 4A Group material oxides, and sputtering at least one material selected from the group consisting of a rare earth material, CVD, ALD (Atomic Layer Deposition ), laser Preferably, it is formed by doping by at least one method selected from the group consisting of vapor deposition method, ion implantation, and ion shower.
The channels, Ga x In y Zn z oxide 4A group substances, group 4A material oxide, and after depositing at least one material selected from the group consisting of a rare earth material, the heat-treated Ga x an In y It is preferably formed by diffusing in the Znz oxide.
The step of forming the channel is at least selected from the group consisting of a step of forming a first oxide layer with a Ga x In y Zn z oxide, a group 4A material, a group 4A material oxide, and a rare earth material. And forming a material layer with one material.
The material layer is preferably formed with a thickness of 5 to 20 nm.

前記チャンネルを形成する工程は、前記物質層上にGaInZn酸化物を含む第2酸化物層をさらに形成する工程を含むことが好ましい。
前記ソース及びドレインの形成後、100〜450℃の温度で加熱炉(furnace)、RTA(Rapid Thermal Annealing)、レーザー又はホットプレートなどを利用して熱処理する工程をさらに有することが好ましい。
前記GaInZn酸化物において、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすことが好ましい。
The step of forming the channel preferably includes a step of further forming a second oxide layer including a Ga x In y Zn z oxide on the material layer.
After the formation of the source and drain, it is preferable to further include a step of performing heat treatment using a heating furnace, RTA (Rapid Thermal Annealing), laser, hot plate or the like at a temperature of 100 to 450 ° C.
In the Ga x In y Zn z oxide, x, y, and z represent an atomic ratio, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1. It is preferable.

本発明に係る酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法によれば、GaInZn酸化物に新たな物質と共に単層または多層構造のチャンネルを形成することで、移動度などの電気的特性が向上したGaInZn酸化物薄膜トランジスタを提供できるという効果がある。 According to the oxide semiconductor, the thin film transistor including the oxide semiconductor, and the manufacturing method thereof according to the present invention, by forming a channel of a single layer or a multilayer structure with a new substance in a Ga x In y Zn z oxide, mobility, etc. There is an effect that a Ga x In y Zn z oxide thin film transistor having improved electrical characteristics can be provided.

次に、本発明に係る酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。   Next, specific examples of the best mode for carrying out an oxide semiconductor according to the present invention, a thin film transistor having the oxide semiconductor, and a method for manufacturing the same will be described with reference to the drawings.

ここで、図面に示した各層の厚さ及び幅は説明のために多少の誇張を含んで表現していることは当然のことながら理解されるべきである。   Here, it should be understood that the thickness and width of each layer shown in the drawings are expressed with some exaggeration for the purpose of explanation.

図1は、本発明の実施形態による酸化物半導体を含む薄膜トランジスタの構造を示す断面図である。
図1では、ボトムゲート型薄膜トランジスタのみを示したが、本発明の実施形態による薄膜トランジスタは、トップゲート型及びボトムゲート型薄膜トランジスタのいずれも可能である。
FIG. 1 is a cross-sectional view illustrating a structure of a thin film transistor including an oxide semiconductor according to an embodiment of the present invention.
Although only the bottom gate type thin film transistor is shown in FIG. 1, the thin film transistor according to the embodiment of the present invention can be either a top gate type or a bottom gate type thin film transistor.

図1を参照すると、本発明の実施形態による薄膜トランジスタは、その表面に絶縁層12が形成された基板11、基板11の一領域上に形成されたゲート13、基板11及びゲート13上に形成されたゲート絶縁層14、ゲート13に対応する位置のゲート絶縁層14上に形成され、GaInZn酸化物に4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が含まれるチャンネル15、及びチャンネル15の両側部に形成されたソース16a及びドレイン16bを備える構造を持つ。 Referring to FIG. 1, a thin film transistor according to an embodiment of the present invention is formed on a substrate 11 having an insulating layer 12 formed on a surface thereof, a gate 13 formed on a region of the substrate 11, a substrate 11 and the gate 13. The gate insulating layer 14 is formed on the gate insulating layer 14 at a position corresponding to the gate 13 and is selected from the group consisting of an oxide of a 4A group material, an oxide of a 4A group material, and a rare earth material as a Ga x In y Zn z oxide. The channel 15 includes at least one material, and the source 16 a and the drain 16 b are formed on both sides of the channel 15.

本発明の実施形態による薄膜トランジスタを形成する各層の物質について説明すれば、次の通りである。
基板11は、半導体素子に使われる基板を使用でき、例えば、シリコン、ガラス、プラスチックまたは有機物材料を使用できる。基板11をシリコンで形成する場合には、熱酸化工程などにより基板11の表面にSiO熱酸化物質を形成して絶縁層12を形成できる。
The materials of each layer forming the thin film transistor according to the embodiment of the present invention will be described as follows.
As the substrate 11, a substrate used for a semiconductor element can be used. For example, silicon, glass, plastic, or an organic material can be used. When the substrate 11 is formed of silicon, the insulating layer 12 can be formed by forming a SiO 2 thermally oxidized material on the surface of the substrate 11 by a thermal oxidation process or the like.

ゲート13は、導電性物質で形成でき、金属または導電性金属酸化物などで使用できる。ゲート絶縁層14は、半導体素子に使われる絶縁物質を使用して形成でき、シリコン酸化物または窒化物を使用できる。具体的には、SiO又はSiOより誘電率の高いHigh−K物質であるHfO、Al、Si、又はこれらの混合物を使用できる。
ソース16a及びドレイン16bは、導電性物質を使用して形成でき、例えば、Cr、Pt、Ru、Au、Ag、Mo、Al、W、Cu、AlNdなどのような金属、又はITO、GIZO、GZO、AZO、IZO(InZnO)、AZO(AlZnO)などのような金属または導電性酸化物を使用できる。
The gate 13 can be formed of a conductive material, and can be used of a metal or a conductive metal oxide. The gate insulating layer 14 can be formed using an insulating material used for a semiconductor device, and silicon oxide or nitride can be used. Specifically, HfO 2, Al 2 O 3 , Si 3 N 4 having a high dielectric constant than SiO 2 or SiO 2 High-K material, or a mixture thereof can be used.
The source 16a and the drain 16b can be formed using a conductive material, for example, a metal such as Cr, Pt, Ru, Au, Ag, Mo, Al, W, Cu, AlNd, or ITO, GIZO, GZO. A metal such as AZO, IZO (InZnO), AZO (AlZnO), or a conductive oxide can be used.

本発明の実施形態による薄膜トランジスタでは、チャンネル15は、GaInZn酸化物に4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を含む酸化物半導体で形成されることを特徴とする。
GaInZn酸化物は、GaIn酸化物、InZn酸化物、GaInZn酸化物、及びZn酸化物がある。ここで、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすものである。
In the thin film transistor according to the embodiment of the present invention, the channel 15 is an oxide containing at least one material selected from the group consisting of a Group 4A material, a Group 4A material oxide, and a rare earth material in a Ga x In y Zn z oxide. It is formed by a physical semiconductor.
Examples of the Ga x In y Zn z oxide include GaIn oxide, InZn oxide, GaInZn oxide, and Zn oxide. Here, x, y, and z represent atomic ratios, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1.

4A族物質としては、Ti、Zr、Hf及びそれらの混合物などがある。希土類は、Yi、La、Pr、Nd、Dy、Ce、Y、Tb、Gd、Er、Yb及びそれらの混合物などがある。チャンネル15は、酸化物半導体内に4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質がドーピングされた構造であるか、GaInZn酸化物と4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質の混合物構造でありうる。 Examples of Group 4A materials include Ti, Zr, Hf, and mixtures thereof. The rare earth includes Yi, La, Pr, Nd, Dy, Ce, Y, Tb, Gd, Er, Yb, and mixtures thereof. The channel 15 has a structure in which at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material is doped in an oxide semiconductor, or a Ga x In y Zn z oxidation. And a mixture structure of at least one material selected from the group consisting of a material, a group 4A material, a group 4A material oxide, and a rare earth material.

この場合、Zn酸化物内に4A族物質、4A族物質の酸化物、又は希土類物質が0.01〜10.00at%添加される。チャンネルは、200nm以下の厚さ範囲で形成されるものである。   In this case, 0.01 to 10.00 at% of a 4A group material, a 4A group oxide, or a rare earth material is added to the Zn oxide. The channel is formed in a thickness range of 200 nm or less.

また、チャンネル15は、GaInZn酸化物で形成された第1酸化物層及び4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で形成された物質層を含む多層構造で形成することもできる。そして、選択的に物質層上にGaInZn酸化物を含む第2酸化物層がさらに形成された構造で形成することもでき、第1酸化物層と物質層とが交互に形成された構造であり、従って第1酸化物層と第2酸化物層は同じか或いは異なるGaInZn酸化物を含み得る。 The channel 15 is at least one material selected from the group consisting of a first oxide layer formed of a Ga x In y Zn z oxide, a Group 4A material, a Group 4A material oxide, and a rare earth material. A multilayer structure including the formed material layer may also be used. In addition, a second oxide layer including a Ga x In y Zn z oxide may be selectively formed on the material layer, and the first oxide layer and the material layer may be alternately formed. Therefore, the first oxide layer and the second oxide layer may include the same or different Ga x In y Zn z oxide.

次に、図2〜図6を参照して本発明の実施形態による薄膜トランジスタの製造方法について詳細に説明する。
図2を参照すると、まず、基板11を用意した後、基板11の表面に絶縁層12を形成する。次に基板11上に金属または導電性金属酸化物などの導電性物質13aを蒸着等により形成する。基板11は、シリコン、ガラスまたは有機物材料を利用して形成できる。基板11をシリコンで形成する場合、熱酸化工程により基板11の表面に絶縁層12を形成できる。
Next, a method of manufacturing a thin film transistor according to an embodiment of the present invention will be described in detail with reference to FIGS.
Referring to FIG. 2, first, a substrate 11 is prepared, and then an insulating layer 12 is formed on the surface of the substrate 11. Next, a conductive material 13a such as metal or conductive metal oxide is formed on the substrate 11 by vapor deposition or the like. The substrate 11 can be formed using silicon, glass, or an organic material. When the substrate 11 is formed of silicon, the insulating layer 12 can be formed on the surface of the substrate 11 by a thermal oxidation process.

図3を参照すると、導電性物質13aをパターニングしてゲート13を形成する。そして図4を参照すると、ゲート13の上部にSiO又はSiOより誘電率の高いHigh−K物質であるHfO、Al、Si、またはこれらの混合物などの絶縁物質を蒸着等により形成及びパターニングしてゲート絶縁層14を形成する。 Referring to FIG. 3, a gate 13 is formed by patterning a conductive material 13a. Referring to FIG. 4, an insulating material such as HfO 2 , Al 2 O 3 , Si 3 N 4 , or a mixture thereof having a higher dielectric constant than SiO 2 or SiO 2 is formed on the gate 13. The gate insulating layer 14 is formed by forming and patterning by vapor deposition or the like.

図5を参照すると、ゲート絶縁層14上にチャンネル物質を蒸着等により形成した後、ゲート13に対応する領域のチャンネル物質が残留するようにパターニングすることでチャンネル15を形成する。ここで、チャンネル15を酸化物半導体で形成する工程について詳細に説明すれば、次の通りである。   Referring to FIG. 5, after forming a channel material on the gate insulating layer 14 by vapor deposition or the like, the channel 15 is formed by patterning so that the channel material in the region corresponding to the gate 13 remains. Here, the step of forming the channel 15 with an oxide semiconductor will be described in detail as follows.

例えば、スパッタリングによりチャンネル15を形成する工程を説明すると、
GaInZn酸化物ターゲットと4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質ターゲットを工程チャンバー内に装着した後、GaInZn酸化物と4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質をゲート絶縁層14上に形成する。
For example, a process of forming the channel 15 by sputtering will be described.
At least one material target selected from the group consisting of a Ga x In y Zn z oxide target, a Group 4A material, a Group 4A material oxide, and a rare earth material is mounted in the process chamber, and then Ga x In y Zn. At least one material selected from the group consisting of a z oxide, a group 4A material, a group 4A material oxide, and a rare earth material is formed on the gate insulating layer 14.

GaInZn酸化物の形成にはDC(direct current)スパッタリング法、RF(radio frequency)スパッタリング法共に使用できる。
GaInZn酸化物の形成にDC(direct current)スパッタリング法を用いる時、GaInZn酸化物の形成に用いる物質は同時に添加することができる。また、GaInZn酸化物の形成にRF(radio frequency)スパッタリング法を用いる時、TiOのような酸化物上にスパッタリングできる。この時、GaInZn酸化物内に含まれる4A族物質、4A族物質の酸化物又は希土類物質の量を調節するために、スパッタ・ガンのパワーを調節する。チャンバー内の不活性ガス及び酸素ガスのガス分圧は、酸素の量を調節することによって制御できる。
For the formation of the Ga x In y Zn z oxide, both DC (direct current) sputtering and RF (radio frequency) sputtering can be used.
When using Ga x In y Zn z DC to the formation of oxide (direct current) sputtering method, materials used for forming the Ga x In y Zn z oxide may be added simultaneously. Further, when an RF (radio frequency) sputtering method is used to form a Ga x In y Zn z oxide, sputtering can be performed on an oxide such as TiO 2 . At this time, the power of the sputtering gun is adjusted in order to adjust the amount of the 4A group material, 4A group oxide or rare earth material contained in the Ga x In y Zn z oxide. The gas partial pressures of the inert gas and the oxygen gas in the chamber can be controlled by adjusting the amount of oxygen.

チャンネル内に4A族物質、4A族物質の酸化物又は希土類物質を注入する工程として、スパッタリング、CVD(Chemical Vapor Deposition)、ALD(Atomic Layer Deposition)、レーザーによる蒸着法、イオン注入又はイオンシャワーなどの工程を利用できる。また、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を蒸着した後、熱アニーリングまたはレーザーアニーリングなどによる熱処理をしてGaInZn酸化物内に拡散させてチャンネルを形成できる。Tiが添加される場合、TiInZn酸化物又はTiGaInZn酸化物に形成される。 As a process of injecting a Group 4A material, Group 4A material oxide or rare earth material into the channel, sputtering, CVD (Chemical Vapor Deposition), ALD (Atomic Layer Deposition), laser deposition, ion implantation or ion shower, etc. Process can be used. In addition, after depositing at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material on a Ga x In y Zn z oxide, heat treatment such as thermal annealing or laser annealing is performed. Thus, the channel can be formed by diffusing into the Ga x In y Zn z oxide. When Ti is added, TiInZn oxide or TiGaInZn oxide is formed.

多層構造のチャンネル15を形成する場合には、ゲート絶縁層14上にGaInZn酸化物をまず蒸着等により形成し、その上部に4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を蒸着等により形成する。ここで、さらにその上に選択的にGaInZn酸化物を蒸着等により形成することができる。
図9は、GaInZn酸化物(GIZO)にTiを約30及び50Wのスパッタリングパワーで添加してチャンネル15を形成した後、SIMSで分析した結果を示すものである。
In the case of forming the channel 15 having a multilayer structure, a Ga x In y Zn z oxide is first formed on the gate insulating layer 14 by vapor deposition or the like, and an oxide of a 4A group material, a 4A group material, and a rare earth are formed thereon. At least one substance selected from the group consisting of substances is formed by vapor deposition or the like. Here, a Ga x In y Zn z oxide can be selectively formed thereon by vapor deposition or the like.
FIG. 9 shows the result of SIMS analysis after forming channel 15 by adding Ti to GaInZn oxide (GIZO) with sputtering power of about 30 and 50 W. FIG.

図6を参照すると、チャンネル15を形成した後、金属又は導電性金属酸化物などの物質をチャンネル15及びゲート絶縁層14上に蒸着等により形成し、チャンネル15の上部をパターニングしてチャンネル15両側部に接続されるソース16a及びドレイン16bを形成する。   Referring to FIG. 6, after the channel 15 is formed, a material such as a metal or a conductive metal oxide is formed on the channel 15 and the gate insulating layer 14 by vapor deposition or the like, and the upper portion of the channel 15 is patterned to form both sides of the channel 15. A source 16a and a drain 16b connected to the part are formed.

最後に、100〜450℃で、加熱炉(furnace)、RTA(Rapid thermal annealing)、レーザー又はホットプレートなどを利用してチャンネルに熱処理工程を実施する。   Finally, a heat treatment process is performed on the channel at 100 to 450 ° C. using a furnace, RTA (Rapid Thermal Annealing), laser or hot plate.

4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質をZn酸化物にドーピングしてチャンネル15を形成した場合、チャンネル15は、多結晶、又はナノ結晶構造を含むか、或いは多結晶又はナノ結晶構造と非晶質相の混合構造を含むことができる。
チャンネル15が単層構造の場合には、チャンネル15にナノクリスタル又はマイクロクリスタル結晶相が生じ、多層構造のチャンネル15を形成した場合には、チャンネル15にはポリクリスタル結晶相が生じうる。
When the channel 15 is formed by doping Zn oxide with at least one material selected from the group consisting of Group 4A material, Group 4A material oxide, and rare earth material, the channel 15 may be polycrystalline or nanocrystalline. The structure may be included, or a mixed structure of a polycrystalline or nanocrystalline structure and an amorphous phase may be included.
When the channel 15 has a single layer structure, a nanocrystal or microcrystal crystal phase is generated in the channel 15, and when a channel 15 having a multilayer structure is formed, a polycrystal crystal phase can be generated in the channel 15.

図7は、従来技術及び本発明の実施形態による薄膜トランジスタの電気的特性を示すグラフであり、ゲート電圧(Vg)−ドレイン電流(Id)変化を示すグラフである。G31は、別途の物質を添加しないGIZOでチャンネルを形成した後、350℃で熱処理した薄膜トランジスタであり、G32は、GIZO 200W(スパッタパワー)、Ti 30Wの条件でチャンネルを形成した後、400℃で熱処理して形成した薄膜トランジスタであり、G33は、GIZO 200W(スパッタパワー)、Ti 30Wの条件でチャンネルを形成した後、350℃で熱処理して形成した薄膜トランジスタである。   FIG. 7 is a graph showing electrical characteristics of the thin film transistor according to the related art and the embodiment of the present invention, and is a graph showing a change in gate voltage (Vg) −drain current (Id). G31 is a thin film transistor that is formed by GIZO without adding a separate substance and then heat-treated at 350 ° C., and G32 is formed at 400 ° C. after forming the channel under the conditions of GIZO 200 W (sputter power) and Ti 30 W. A thin film transistor formed by heat treatment, and G33 is a thin film transistor formed by forming a channel under the conditions of GIZO 200W (sputtering power) and Ti 30W and then performing heat treatment at 350 ° C.

図7を参照すると、On電流は約10−5Aであり、オフ電流が10−13A以下であり、On/Off電流比は10以上であるということが分かる。G31、G32、G33の薄膜トランジスタいずれも、その電気的特性は薄膜トランジスタとして使用するのに問題がないということが分かる。 Referring to FIG. 7, it can be seen that the On current is about 10 −5 A, the off current is 10 −13 A or less, and the On / Off current ratio is 10 8 or more. It can be seen that the electrical characteristics of any of the thin film transistors G31, G32, and G33 are satisfactory for use as a thin film transistor.

図8は、従来技術及び本発明の実施形態による薄膜トランジスタの移動度特性を示すグラフである。G41は、別途の物質を添加せずにGIZOでチャンネルを形成した後、350℃で熱処理した薄膜トランジスタであり、G42、G43及びG44は、GIZO 200W(スパッタパワー)、Ti 30Wの条件でチャンネルを形成した後、それぞれ350℃、400℃及び450℃で熱処理して形成した薄膜トランジスタである。   FIG. 8 is a graph showing mobility characteristics of a thin film transistor according to an embodiment of the prior art and the present invention. G41 is a thin film transistor formed by GIZO without forming a separate material and then heat-treated at 350 ° C., and G42, G43, and G44 are formed under the conditions of GIZO 200W (sputter power) and Ti 30W. Then, the thin film transistors formed by heat treatment at 350 ° C., 400 ° C., and 450 ° C., respectively.

図8を参照すると、G42及びG43は、従来技術による薄膜トランジスタG41に比べて移動度が約2倍向上したことが分かる。しかし、450℃で熱処理した薄膜トランジスタG44の場合、かえって、移動度が従来技術による薄膜トランジスタG41より減少したことが分かる。したがって、450℃より低温で熱処理することが素子特性向上に有利なことが分かる。   Referring to FIG. 8, it can be seen that the mobility of G42 and G43 is improved about twice as compared with the thin film transistor G41 according to the prior art. However, in the case of the thin film transistor G44 heat-treated at 450 ° C., it can be seen that the mobility is reduced compared to the thin film transistor G41 according to the prior art. Therefore, it can be seen that heat treatment at a temperature lower than 450 ° C. is advantageous for improving the device characteristics.

上記のような実施形態を通じて、当業者ならば、本発明の技術的思想により酸化物薄膜トランジスタを利用して、ディスプレイ又はクロスポイント型メモリ素子などの多様な電子素子を製造できるであろう。本発明の実施形態による酸化物薄膜トランジスタは、ボトムゲート型又はトップゲート型に使われうる。   Through the above embodiments, those skilled in the art will be able to manufacture various electronic devices such as a display or a cross-point type memory device using the oxide thin film transistor according to the technical idea of the present invention. The oxide thin film transistor according to an embodiment of the present invention may be used in a bottom gate type or a top gate type.

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。   The present invention is not limited to the embodiment described above. Various modifications can be made without departing from the technical scope of the present invention.

本発明は、酸化物半導体及びこれを備える薄膜トランジスタを用いるディスプレイ又はクロスポイント型メモリ素子などに適用されうる。   The present invention can be applied to a display using an oxide semiconductor and a thin film transistor including the oxide semiconductor, a cross-point memory element, or the like.

本発明の実施形態による酸化物半導体を含む薄膜トランジスタを示す断面図である。It is sectional drawing which shows the thin-film transistor containing the oxide semiconductor by embodiment of this invention. 本発明の実施形態による薄膜トランジスタの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the thin-film transistor by embodiment of this invention. 本発明の実施形態による薄膜トランジスタの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the thin-film transistor by embodiment of this invention. 本発明の実施形態による薄膜トランジスタの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the thin-film transistor by embodiment of this invention. 本発明の実施形態による薄膜トランジスタの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the thin-film transistor by embodiment of this invention. 本発明の実施形態による薄膜トランジスタの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the thin-film transistor by embodiment of this invention. 従来技術及び本発明の実施形態による薄膜トランジスタの電気的特性を示すものであり、ゲート電圧(Vg)−ドレイン電流(Id)変化を示すグラフである。4 is a graph showing electrical characteristics of a thin film transistor according to an embodiment of the prior art and the present invention, and is a graph showing a change in gate voltage (Vg) −drain current (Id). 従来技術及び本発明の実施形態による薄膜トランジスタの移動度特性を示すグラフである。5 is a graph illustrating mobility characteristics of a thin film transistor according to an embodiment of the prior art and the present invention. GIZOにTiを約30及び50Wのスパッタリングパワーで添加してチャンネルを形成した後、SIMSで分析した結果を示すグラフである。It is a graph which shows the result analyzed by SIMS, after adding Ti to GIZO with the sputtering power of about 30 and 50 W and forming a channel.

符号の説明Explanation of symbols

11 基板
12 絶縁層
13 ゲート
14 ゲート絶縁層
15 チャンネル
16a ソース
16b ドレイン
11 Substrate 12 Insulating layer 13 Gate 14 Gate insulating layer 15 Channel 16a Source 16b Drain

Claims (30)

酸化物半導体であって、
GaInZn酸化物に、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が含まれることを特徴とする酸化物半導体。
An oxide semiconductor,
An oxide semiconductor, wherein the Ga x In y Zn z oxide includes at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material.
前記GaInZn酸化物内に、4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質がドーピングされるか、又は前記GaInZn酸化物と4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質の混合物が含まれることを特徴とする請求項1に記載の酸化物半導体。 The Ga x In y Zn z oxide is doped with at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material, or the Ga x In y Zn 2. The oxide semiconductor according to claim 1, comprising a mixture of at least one material selected from the group consisting of a z oxide, a group 4A material, a group 4A material oxide, and a rare earth material. 前記4A族物質は、Ti、Zr、及びHfからなる群より選択される少なくとも1つであることを特徴とする請求項2に記載の酸化物半導体。   3. The oxide semiconductor according to claim 2, wherein the 4A group material is at least one selected from the group consisting of Ti, Zr, and Hf. 前記酸化物半導体は、TiInZn酸化物又はTiGaInZn酸化物であることを特徴とする請求項3に記載の酸化物半導体。   The oxide semiconductor according to claim 3, wherein the oxide semiconductor is a TiInZn oxide or a TiGaInZn oxide. 前記GaInZn酸化物内に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が0.01〜10.00at%の範囲で含まれることを特徴とする請求項1に記載の酸化物半導体。 The Ga x In y Zn z oxide includes at least one substance selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material in a range of 0.01 to 10.00 at%. The oxide semiconductor according to claim 1. 前記酸化物半導体は、前記GaInZn酸化物で形成される第1酸化物層と、
4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で形成される物質層とを有してなることを特徴とする請求項1に記載の酸化物半導体。
The oxide semiconductor includes a first oxide layer formed of the Ga x In y Zn z oxide,
2. The oxide according to claim 1, comprising a material layer formed of at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material. semiconductor.
前記物質層は、5〜20nmの厚さで形成されることを特徴とする請求項6に記載の酸化物半導体。   The oxide semiconductor according to claim 6, wherein the material layer is formed with a thickness of 5 to 20 nm. 前記物質層上に形成され、GaInZn酸化物を含む第2酸化物層をさらに有することを特徴とする請求項6に記載の酸化物半導体。 The oxide semiconductor according to claim 6, further comprising a second oxide layer formed on the material layer and containing a Ga x In y Zn z oxide. 前記酸化物半導体は、多結晶構造又はナノ結晶構造を有することを特徴とする請求項1に記載の酸化物半導体。   The oxide semiconductor according to claim 1, wherein the oxide semiconductor has a polycrystalline structure or a nanocrystalline structure. 前記酸化物半導体は、多結晶構造、又はナノ結晶構造と非晶質構造との混合相を有することを特徴とする請求項1に記載の酸化物半導体。   The oxide semiconductor according to claim 1, wherein the oxide semiconductor has a polycrystalline structure or a mixed phase of a nanocrystalline structure and an amorphous structure. 前記GaInZn酸化物において、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすことを特徴とする請求項1に記載の酸化物半導体。 In the Ga x In y Zn z oxide, x, y, and z represent an atomic ratio, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1. The oxide semiconductor according to claim 1. 薄膜トランジスタであって、
ゲートと、
前記ゲートに対応する位置に形成され、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を含むチャンネルと、
前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、
前記チャンネルの両側部とそれぞれ接触して形成されるソース及びドレインとを有することを特徴とする薄膜トランジスタ。
A thin film transistor,
The gate,
A channel formed at a position corresponding to the gate and including at least one material selected from the group consisting of a Group 4A material, a Group 4A material oxide, and a rare earth material in a Ga x In y Zn z oxide;
A gate insulator formed between the gate and the channel;
A thin film transistor comprising a source and a drain formed in contact with both sides of the channel.
前記チャンネルは、前記GaInZn酸化物内に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質がドーピングされた構造、または前記GaInZn酸化物と4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質の混合物を含むことを特徴とする請求項12に記載の薄膜トランジスタ。 The channel has a structure in which at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material is doped in the Ga x In y Zn z oxide, or the Ga x In y Zn z oxide and 4A group substance, group 4A material oxide, and a thin film transistor according to claim 12, characterized in that it comprises a mixture of at least one material selected from the group consisting of a rare earth material. 前記4A族物質は、Ti、Zr、及びHfからなる群より選択される少なくとも1つであることを特徴とする請求項13に記載の薄膜トランジスタ。   The thin film transistor of claim 13, wherein the group 4A material is at least one selected from the group consisting of Ti, Zr, and Hf. 前記チャンネルは、TiInZn酸化物又はTiGaInZn酸化物であることを特徴とする請求項14に記載の薄膜トランジスタ。   The thin film transistor according to claim 14, wherein the channel is a TiInZn oxide or a TiGaInZn oxide. 前記チャンネルは、前記GaInZn酸化物内に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質が0.01〜10.00at%の範囲で含まれることを特徴とする請求項12に記載の薄膜トランジスタ。 The channel, the Ga x In y Zn z 4A Group material oxides within, 4A Group material oxide, and a range of at least one material selected from the group consisting of rare earth material is 0.01~10.00At% The thin film transistor according to claim 12, wherein the thin film transistor is included. 前記チャンネルは、GaInZn酸化物で形成される第1酸化物層と、
4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で形成される物質層とを有することを特徴とする請求項12に記載の薄膜トランジスタ。
The channel includes a first oxide layer formed of Ga x In y Zn z oxide;
13. The thin film transistor according to claim 12, further comprising: a material layer formed of at least one material selected from the group consisting of a group 4A material, a group 4A material oxide, and a rare earth material.
前記物質層は、5〜20nmの厚さで形成されることを特徴とする請求項17に記載の薄膜トランジスタ。   The thin film transistor of claim 17, wherein the material layer has a thickness of 5 to 20 nm. 前記チャンネルは、物質層上に形成され、GaInZn酸化物を含む第2酸化物層をさらに有することを特徴とする請求項17に記載の薄膜トランジスタ。 The channel is formed on material layer, a thin film transistor according to claim 17, further comprising a second oxide layer comprising Ga x In y Zn z oxide. 前記チャンネルは、多結晶構造又はナノ結晶構造を有することを特徴とする請求項12に記載の薄膜トランジスタ。   The thin film transistor of claim 12, wherein the channel has a polycrystalline structure or a nanocrystalline structure. 前記チャンネルは、多結晶構造、又はナノ結晶構造と非晶質構造との混合相を有することを特徴とする請求項12に記載の薄膜トランジスタ。   The thin film transistor of claim 12, wherein the channel has a polycrystalline structure or a mixed phase of a nanocrystalline structure and an amorphous structure. 前記GaInZn酸化物において、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすことを特徴とする請求項12に記載の薄膜トランジスタ。 In the Ga x In y Zn z oxide, x, y, and z represent an atomic ratio, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1. The thin film transistor according to claim 12. 薄膜トランジスタの製造方法であって、
ゲート及び該ゲート上にゲート絶縁層を形成する工程と、
前記ゲートに対応する位置の前記ゲート絶縁層上にGaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を含むチャンネルを形成する工程と、
前記チャンネルの両側部とそれぞれ接触するソース及びドレインを形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。
A method for manufacturing a thin film transistor, comprising:
Forming a gate and a gate insulating layer on the gate;
A channel containing at least one material selected from the group consisting of a Group 4A material, a Group 4A material oxide, and a rare earth material in a Ga x In y Zn z oxide on the gate insulating layer at a position corresponding to the gate. Forming, and
Forming a source and a drain which are in contact with both side portions of the channel, respectively.
前記チャンネルは、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質をスパッタリング、CVD、ALD(Atomic Layer Deposition)、レーザーによる蒸着法、イオン注入、及びイオンシャワーからなる群より選択される少なくとも1つの方法でドーピングして形成することを特徴とする請求項23に記載の薄膜トランジスタの製造方法。 The channels, Ga x In y Zn z 4A Group material oxide, 4A Group material oxides, and sputtering at least one material selected from the group consisting of a rare earth material, CVD, ALD (Atomic Layer Deposition ), laser 24. The method of manufacturing a thin film transistor according to claim 23, wherein the thin film transistor is formed by doping by at least one method selected from the group consisting of vapor deposition method, ion implantation, and ion shower. 前記チャンネルは、GaInZn酸化物に4A族物質、4A族物質酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質を蒸着した後、熱処理して前記GaInZn酸化物内に拡散させて形成することを特徴とする請求項23に記載の薄膜トランジスタの製造方法。 The channels, Ga x In y Zn z oxide 4A group substances, group 4A material oxide, and after depositing at least one material selected from the group consisting of a rare earth material, the heat-treated Ga x an In y 24. The method of manufacturing a thin film transistor according to claim 23, wherein the thin film transistor is formed by diffusing in a Znz oxide. 前記チャンネルを形成する工程は、GaInZn酸化物で第1酸化物層を形成する工程と、
4A族物質、4A族物質の酸化物、及び希土類物質からなる群より選択される少なくとも1つの物質で物質層を形成する工程とを含むことを特徴とする請求項23に記載の薄膜トランジスタの製造方法。
Forming the channel comprises forming a first oxide layer of Ga x In y Zn z oxide;
24. The method of manufacturing a thin film transistor according to claim 23, further comprising: forming a material layer with at least one material selected from the group consisting of a group 4A material, a group 4A oxide, and a rare earth material. .
前記物質層は、5〜20nmの厚さで形成することを特徴とする請求項26に記載の薄膜トランジスタの製造方法。   27. The method of claim 26, wherein the material layer is formed with a thickness of 5 to 20 nm. 前記チャンネルを形成する工程は、前記物質層上にGaInZn酸化物を含む第2酸化物層をさらに形成する工程を含むことを特徴とする請求項26に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin film transistor according to claim 26, characterized in that it comprises a step of further forming a second oxide layer comprising Ga x In y Zn z oxide on said material layer forming the channel . 前記ソース及びドレインの形成後、100〜450℃の温度で加熱炉(furnace)、RTA(Rapid Thermal Annealing)、レーザー又はホットプレートなどを利用して熱処理する工程をさらに有することを特徴とする請求項23に記載の薄膜トランジスタの製造方法。   The method further comprises a step of performing heat treatment using a heating furnace, a RTA (Rapid Thermal Annealing), a laser, a hot plate, or the like at a temperature of 100 to 450 ° C. after forming the source and drain. 24. A method for producing the thin film transistor according to 23. 前記GaInZn酸化物において、x、y、zは原子比を表し、x+y+z=1、x+y=1、x+z=1、y+z=1及びz=1のうちの少なくとも1つの関係を満たすことを特徴とする請求項23に記載の薄膜トランジスタの製造方法。
In the Ga x In y Zn z oxide, x, y, and z represent an atomic ratio, and satisfy at least one of x + y + z = 1, x + y = 1, x + z = 1, y + z = 1, and z = 1. 24. The method of manufacturing a thin film transistor according to claim 23.
JP2008175404A 2007-07-04 2008-07-04 Oxide semiconductor, and thin film transistor having the same and its manufacturing method Pending JP2009016844A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067131A KR20090002841A (en) 2007-07-04 2007-07-04 Oxide semiconductor, thin film transistor comprising the same and manufacturing method

Publications (1)

Publication Number Publication Date
JP2009016844A true JP2009016844A (en) 2009-01-22

Family

ID=40213971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175404A Pending JP2009016844A (en) 2007-07-04 2008-07-04 Oxide semiconductor, and thin film transistor having the same and its manufacturing method

Country Status (4)

Country Link
US (1) US20090008638A1 (en)
JP (1) JP2009016844A (en)
KR (1) KR20090002841A (en)
CN (1) CN101339954A (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100106208A (en) * 2009-03-23 2010-10-01 삼성전자주식회사 Oxide semiconductor and thin film transistor comprising the same
WO2011027467A1 (en) * 2009-09-04 2011-03-10 株式会社 東芝 Thin-film transistor and method for manufacturing the thin-film transistor
JP2011119713A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device
CN102110718A (en) * 2010-10-20 2011-06-29 华南理工大学 Oxide semiconductor film for thin film transistor and preparation method thereof
JP2011129892A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011129900A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011129893A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011151383A (en) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011155249A (en) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011170951A (en) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd Semiconductor memory device
KR20120035846A (en) * 2010-08-25 2012-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Menufacturing method of semiconductor device
JP2013012764A (en) * 2009-12-18 2013-01-17 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013055329A (en) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013110401A (en) * 2011-10-28 2013-06-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
WO2013141197A1 (en) * 2012-03-23 2013-09-26 独立行政法人科学技術振興機構 Thin film transistor and method for manufacturing thin film transistor
JP2014017500A (en) * 2009-10-30 2014-01-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014112720A (en) * 2009-11-06 2014-06-19 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014123751A (en) * 2009-02-27 2014-07-03 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method of oxide semiconductor layer
JP2015201667A (en) * 2009-10-21 2015-11-12 株式会社半導体エネルギー研究所 semiconductor device
JP2015216393A (en) * 2011-06-10 2015-12-03 株式会社半導体エネルギー研究所 Semiconductor device
JP2016106419A (en) * 2009-10-29 2016-06-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2016136632A (en) * 2009-10-30 2016-07-28 株式会社半導体エネルギー研究所 Semiconductor device
JP2016139816A (en) * 2009-12-11 2016-08-04 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2016154257A (en) * 2009-11-28 2016-08-25 株式会社半導体エネルギー研究所 Semiconductor device
US9484200B2 (en) 2013-05-30 2016-11-01 Samsung Display Co., Ltd. Oxide sputtering target, thin film transistor using the same, and method for manufacturing thin film transistor
JP2017011296A (en) * 2009-11-06 2017-01-12 株式会社半導体エネルギー研究所 Semiconductor device
US9666678B2 (en) 2009-10-16 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9673337B2 (en) 2009-10-30 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017103469A (en) * 2009-09-16 2017-06-08 株式会社半導体エネルギー研究所 Semiconductor device
JP2017152736A (en) * 2009-10-08 2017-08-31 株式会社半導体エネルギー研究所 Manufacturing method for liquid crystal display device
JP2017183757A (en) * 2009-10-21 2017-10-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2017195418A (en) * 2009-12-11 2017-10-26 株式会社半導体エネルギー研究所 Semiconductor device
JP2017199917A (en) * 2009-11-06 2017-11-02 株式会社半導体エネルギー研究所 Semiconductor device
JP2018050062A (en) * 2009-11-06 2018-03-29 株式会社半導体エネルギー研究所 Semiconductor device
JP2019075581A (en) * 2009-11-27 2019-05-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2019091939A (en) * 2009-09-04 2019-06-13 株式会社半導体エネルギー研究所 Semiconductor device

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468594B1 (en) * 2008-07-31 2014-12-04 삼성전자주식회사 Oxide Semiconductor and Thin Film Transistor comprising the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
CN101719493B (en) 2008-10-08 2014-05-14 株式会社半导体能源研究所 Display device
JP5361651B2 (en) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (en) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP5616012B2 (en) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR101552975B1 (en) * 2009-01-09 2015-09-15 삼성전자주식회사 Oxide semiconductor and thin film transistor comprising the same
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (en) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 Semiconductor device including a transistor, and manufacturing method of the semiconductor device
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2010110571A2 (en) * 2009-03-23 2010-09-30 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
JP5564331B2 (en) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9663405B2 (en) 2009-06-05 2017-05-30 Jx Nippon Mining & Metals Corporation Oxide sintered compact, its production method, and raw material powder for producing oxide sintered compact
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101470811B1 (en) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR102180761B1 (en) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and semiconductor device
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104282691B (en) * 2009-10-30 2018-05-18 株式会社半导体能源研究所 Semiconductor device
KR102450568B1 (en) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20110056127A (en) 2009-11-20 2011-05-26 삼성전자주식회사 Method of manufacturing semiconductor for transistor and method of manufacturing the transistor
CN103426935A (en) 2009-11-27 2013-12-04 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
KR101396102B1 (en) 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101097322B1 (en) 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor
KR102067919B1 (en) 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of display device and display device
KR101866734B1 (en) 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
CN102812547B (en) * 2010-03-19 2015-09-09 株式会社半导体能源研究所 Semiconductor device
JP2012124446A (en) * 2010-04-07 2012-06-28 Kobe Steel Ltd Oxide for semiconductor layer of thin film transistor and sputtering target, and thin film transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (en) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd Memory device
KR102110496B1 (en) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide semiconductor film and semiconductor device
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012151453A (en) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd Semiconductor device and driving method of the same
JP5731369B2 (en) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR102026718B1 (en) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Memory device, semiconductor device, and detecting method
CN102163625A (en) * 2011-03-17 2011-08-24 复旦大学 Semiconductor layer material-indium zinc titanium oxide for oxide thin film transistor
KR102128369B1 (en) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20140074384A (en) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20130040706A (en) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
JP6081171B2 (en) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 Storage device
JP6220526B2 (en) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN102618843A (en) * 2012-03-23 2012-08-01 复旦大学 Method for producing amorphous indium gallium zinc oxide thin film by atomic layer deposition
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US9160195B2 (en) * 2012-07-17 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Charging device
CN102832235A (en) * 2012-09-14 2012-12-19 华南理工大学 Oxide semiconductor and method for manufacturing same
TWI681233B (en) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 Liquid crystal display device, touch panel and method for manufacturing liquid crystal display device
JP6351947B2 (en) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
KR20220150439A (en) 2012-11-08 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
TWI621270B (en) * 2013-02-07 2018-04-11 群創光電股份有限公司 Thin-film transistor device and thin-film transistor display apparatus
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (en) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 Oxide semiconductor film and formation method thereof
CN103325842B (en) * 2013-07-04 2015-11-18 华南理工大学 Oxide semiconductor thin-film and a kind of thin-film transistor
JP6516978B2 (en) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 Semiconductor device
TWI608523B (en) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102204137B1 (en) * 2014-06-27 2021-01-19 엘지디스플레이 주식회사 Display device and method for fabricating the same
KR102458660B1 (en) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
CN107316872A (en) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 Array base palte and its manufacture method, liquid crystal display panel
US20220190121A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Transistor channel materials

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7491431B2 (en) * 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition

Cited By (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997638B2 (en) 2009-02-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9064899B2 (en) 2009-02-27 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018152574A (en) * 2009-02-27 2018-09-27 株式会社半導体エネルギー研究所 Semiconductor device
JP2014123751A (en) * 2009-02-27 2014-07-03 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method of oxide semiconductor layer
TWI688104B (en) * 2009-02-27 2020-03-11 日商半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
US9660102B2 (en) 2009-02-27 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20100106208A (en) * 2009-03-23 2010-10-01 삼성전자주식회사 Oxide semiconductor and thin film transistor comprising the same
KR101600051B1 (en) 2009-03-23 2016-03-07 삼성전자주식회사 Oxide Semiconductor and Thin Film Transistor comprising the same
WO2011027467A1 (en) * 2009-09-04 2011-03-10 株式会社 東芝 Thin-film transistor and method for manufacturing the thin-film transistor
US9209311B2 (en) 2009-09-04 2015-12-08 Kabushiki Kaisha Toshiba Thin film transistor and method for manufacturing the same
JP2019091939A (en) * 2009-09-04 2019-06-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2017103469A (en) * 2009-09-16 2017-06-08 株式会社半導体エネルギー研究所 Semiconductor device
US9935202B2 (en) 2009-09-16 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device comprising oxide semiconductor layer
KR101928721B1 (en) * 2009-09-16 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20180133542A (en) * 2009-09-16 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
KR102111264B1 (en) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
JP2017152736A (en) * 2009-10-08 2017-08-31 株式会社半導体エネルギー研究所 Manufacturing method for liquid crystal display device
US10115831B2 (en) 2009-10-08 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor layer comprising a nanocrystal
US11837461B2 (en) 2009-10-16 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101772639B1 (en) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9666678B2 (en) 2009-10-16 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10777682B2 (en) 2009-10-16 2020-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10074747B2 (en) 2009-10-16 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015201667A (en) * 2009-10-21 2015-11-12 株式会社半導体エネルギー研究所 semiconductor device
JP2020160470A (en) * 2009-10-21 2020-10-01 株式会社半導体エネルギー研究所 Semiconductor device
JP2017183757A (en) * 2009-10-21 2017-10-05 株式会社半導体エネルギー研究所 Semiconductor device
US9806079B2 (en) 2009-10-29 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016106419A (en) * 2009-10-29 2016-06-16 株式会社半導体エネルギー研究所 Semiconductor device
US10720433B2 (en) 2009-10-29 2020-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9685447B2 (en) 2009-10-30 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor including oxide semiconductor
US9673337B2 (en) 2009-10-30 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11963374B2 (en) 2009-10-30 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10103275B2 (en) 2009-10-30 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11322498B2 (en) 2009-10-30 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014017500A (en) * 2009-10-30 2014-01-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US10811417B2 (en) 2009-10-30 2020-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722086B2 (en) 2009-10-30 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
JP2016136632A (en) * 2009-10-30 2016-07-28 株式会社半導体エネルギー研究所 Semiconductor device
US10510757B2 (en) 2009-10-30 2019-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage element
US20210288079A1 (en) 2009-11-06 2021-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8659934B2 (en) 2009-11-06 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10249647B2 (en) 2009-11-06 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device comprising oxide semiconductor layer
JP2017011296A (en) * 2009-11-06 2017-01-12 株式会社半導体エネルギー研究所 Semiconductor device
US11107838B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor comprising an oxide semiconductor
US11107840B2 (en) 2009-11-06 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device comprising an oxide semiconductor
JP2019117934A (en) * 2009-11-06 2019-07-18 株式会社半導体エネルギー研究所 Semiconductor device
US9117713B2 (en) 2009-11-06 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a gate of an amplifier transistor under an insulating layer and a transfer transistor channel over the insulating layer the amplifier transistor and transfer transistor overlapping
JP6993535B1 (en) 2009-11-06 2022-02-03 株式会社半導体エネルギー研究所 Image sensor
JP2022032053A (en) * 2009-11-06 2022-02-24 株式会社半導体エネルギー研究所 Image sensor
US10868046B2 (en) 2009-11-06 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device applying an oxide semiconductor
JP2022046697A (en) * 2009-11-06 2022-03-23 株式会社半導体エネルギー研究所 Semiconductor device
US11315954B2 (en) 2009-11-06 2022-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013201444A (en) * 2009-11-06 2013-10-03 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2022069545A (en) * 2009-11-06 2022-05-11 株式会社半導体エネルギー研究所 Semiconductor device
US11710745B2 (en) 2009-11-06 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017199917A (en) * 2009-11-06 2017-11-02 株式会社半導体エネルギー研究所 Semiconductor device
US11776968B2 (en) 2009-11-06 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
JP2014112720A (en) * 2009-11-06 2014-06-19 Semiconductor Energy Lab Co Ltd Semiconductor device
US11961842B2 (en) 2009-11-06 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10079251B2 (en) 2009-11-06 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8811067B2 (en) 2009-11-06 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9905596B2 (en) 2009-11-06 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a channel region of a transistor with a crystalline oxide semiconductor and a specific off-state current for the transistor
JP2018050062A (en) * 2009-11-06 2018-03-29 株式会社半導体エネルギー研究所 Semiconductor device
JP2011119713A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device
US10056385B2 (en) 2009-11-06 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including write access transistor whose oxide semiconductor layer including channel formation region
US9135958B2 (en) 2009-11-20 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012253365A (en) * 2009-11-20 2012-12-20 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2011129892A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US8476626B2 (en) 2009-11-20 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including semiconductor and oxide semiconductor transistors
JP2020017333A (en) * 2009-11-20 2020-01-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2011129900A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2022016512A (en) * 2009-11-20 2022-01-21 株式会社半導体エネルギー研究所 Semiconductor device
JP2011129893A (en) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US9705005B2 (en) 2009-11-20 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7256246B2 (en) 2009-11-20 2023-04-11 株式会社半導体エネルギー研究所 semiconductor equipment
JP2020129662A (en) * 2009-11-27 2020-08-27 株式会社半導体エネルギー研究所 Semiconductor device
JP2019075581A (en) * 2009-11-27 2019-05-16 株式会社半導体エネルギー研究所 Semiconductor device
US9887298B2 (en) 2009-11-28 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10263120B2 (en) 2009-11-28 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and method for manufacturing liquid crystal display panel
US11710795B2 (en) 2009-11-28 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor with c-axis-aligned crystals
JP2016154257A (en) * 2009-11-28 2016-08-25 株式会社半導体エネルギー研究所 Semiconductor device
US11133419B2 (en) 2009-11-28 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10608118B2 (en) 2009-11-28 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11545579B2 (en) 2009-12-11 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10103272B2 (en) 2009-12-11 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016139816A (en) * 2009-12-11 2016-08-04 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
JP2017195418A (en) * 2009-12-11 2017-10-26 株式会社半導体エネルギー研究所 Semiconductor device
US9893204B2 (en) 2009-12-11 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transistor including two oxide semiconductor layers having different lattice constants
JP2021068915A (en) * 2009-12-11 2021-04-30 株式会社半導体エネルギー研究所 Transistor
US10804409B2 (en) 2009-12-11 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013012764A (en) * 2009-12-18 2013-01-17 Semiconductor Energy Lab Co Ltd Semiconductor device
US9978757B2 (en) 2009-12-18 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9123574B2 (en) 2009-12-18 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014013907A (en) * 2009-12-18 2014-01-23 Semiconductor Energy Lab Co Ltd Semiconductor device
US8610187B2 (en) 2009-12-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10553589B2 (en) 2009-12-25 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11825665B2 (en) 2009-12-25 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011151383A (en) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd Semiconductor device
US11456296B2 (en) 2009-12-25 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991265B2 (en) 2009-12-25 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349735B2 (en) 2009-12-25 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10141425B2 (en) 2009-12-28 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9054134B2 (en) 2009-12-28 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859401B2 (en) 2009-12-28 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011155249A (en) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011170951A (en) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd Semiconductor memory device
KR20120035846A (en) * 2010-08-25 2012-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Menufacturing method of semiconductor device
KR101943549B1 (en) * 2010-08-25 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Menufacturing method of semiconductor device
CN102110718A (en) * 2010-10-20 2011-06-29 华南理工大学 Oxide semiconductor film for thin film transistor and preparation method thereof
US9837545B2 (en) 2011-06-10 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2015216393A (en) * 2011-06-10 2015-12-03 株式会社半導体エネルギー研究所 Semiconductor device
US10833202B2 (en) 2011-06-10 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2013055329A (en) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013110401A (en) * 2011-10-28 2013-06-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US9816173B2 (en) 2011-10-28 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9536993B2 (en) 2012-03-23 2017-01-03 Japan Science And Technology Agency Thin film transistor and method for manufacturing thin film transistor
US10847657B2 (en) 2012-03-23 2020-11-24 Japan Science And Technology Agency Method for manufacturing thin film transistor with oxide semiconductor channel
JPWO2013141197A1 (en) * 2012-03-23 2015-08-03 独立行政法人科学技術振興機構 THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
WO2013141197A1 (en) * 2012-03-23 2013-09-26 独立行政法人科学技術振興機構 Thin film transistor and method for manufacturing thin film transistor
US9484200B2 (en) 2013-05-30 2016-11-01 Samsung Display Co., Ltd. Oxide sputtering target, thin film transistor using the same, and method for manufacturing thin film transistor

Also Published As

Publication number Publication date
US20090008638A1 (en) 2009-01-08
KR20090002841A (en) 2009-01-09
CN101339954A (en) 2009-01-07

Similar Documents

Publication Publication Date Title
JP2009016844A (en) Oxide semiconductor, and thin film transistor having the same and its manufacturing method
US8253134B2 (en) Oxide thin film transistor
KR101468594B1 (en) Oxide Semiconductor and Thin Film Transistor comprising the same
US8450732B2 (en) Oxide semiconductors and thin film transistors comprising the same
KR101468591B1 (en) Oxide semiconductor and thin film transistor comprising the same
KR101552975B1 (en) Oxide semiconductor and thin film transistor comprising the same
JP5526023B2 (en) Oxide semiconductor and thin film transistor including the same
JP2008141119A (en) Display device using oxide semiconductor and manufacturing method thereof
KR20080102029A (en) Fabrication method of zno family thin film transistor
KR101496150B1 (en) Oxide Semiconductor and Thin Film Transistor comprising the same
JP2007134496A (en) Thin-film transistor
WO2015119385A1 (en) Thin-film transistor having active layer made of molybdenum disulfide, method for manufacturing same, and display device comprising same
JP5098152B2 (en) Thin film transistor manufacturing method
KR20100034634A (en) Thin film transistor and manufacturing method of the same
JP2007123698A (en) Thin-film transistor and method of manufacturing same
KR101468590B1 (en) Oxide Semiconductor and Thin Film Transistor comprising the same
KR101417932B1 (en) Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor
KR20100030995A (en) Thin film transistor and manufacturing methof of the same
JP5553868B2 (en) Display device using oxide semiconductor and manufacturing method thereof
KR101600051B1 (en) Oxide Semiconductor and Thin Film Transistor comprising the same
KR101519480B1 (en) Oxide Semiconductor and Thin Film Transistor comprising the same
KR102230653B1 (en) Thin Film Transistor and Method of manufacturing the same
KR20150019355A (en) Compound semiconductor, method of manufacturing compound semiconductor and transistor including compound semiconductor
KR20080111736A (en) Oxide semiconductor and thin film transistor comprising the same
KR20140050993A (en) Zn compound semiconductor and thin film transistor comprising the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20121016