JP2007123698A - Thin-film transistor and method of manufacturing same - Google Patents

Thin-film transistor and method of manufacturing same Download PDF

Info

Publication number
JP2007123698A
JP2007123698A JP2005316393A JP2005316393A JP2007123698A JP 2007123698 A JP2007123698 A JP 2007123698A JP 2005316393 A JP2005316393 A JP 2005316393A JP 2005316393 A JP2005316393 A JP 2005316393A JP 2007123698 A JP2007123698 A JP 2007123698A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
active layer
thin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005316393A
Other languages
Japanese (ja)
Inventor
Masato Kon
真人 今
Mamoru Ishizaki
守 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005316393A priority Critical patent/JP2007123698A/en
Publication of JP2007123698A publication Critical patent/JP2007123698A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin-film transistor in which an amorphous oxide semiconductor thin film containing no In and having small environmental load is deposited as an active layer, and to provide a method of manufacturing the same. <P>SOLUTION: Using a target made of ZnGa2O4 or SnGa2O5, a thin film made of any one of ZnGa2Ox (3≤x≤4) or SnGa2Ox (4≤x≤5) is deposited on a flexible board at a room temperature by a sputtering method, thereby forming the active layer of the thin-film transistor which contains no In. Thus, the problem is solved. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子回路を構成する素子として用いることができる非単結晶材料薄膜を活性層として用いる薄膜トランジスタおよびその製造方法に関する。 The present invention relates to a thin film transistor using a non-single crystal material thin film that can be used as an element constituting an electronic circuit as an active layer, and a method for manufacturing the same.

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ(以下TFT)としてよく知られている。   Field effect transistors are used as various switching elements such as unit electronic elements of semiconductor memory integrated circuits, high frequency signal amplifying elements, liquid crystal driving elements, and the thinned transistors are well known as thin film transistors (hereinafter referred to as TFTs). .

これらトランジスタの活性層には、シリコンまたはシリコン化合物が広く用いられている。また、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。   Silicon or silicon compounds are widely used for the active layers of these transistors. In addition, silicon single crystals are used for high-frequency amplifying elements and integrated circuit elements that require high-speed operation, and amorphous silicon is used for display elements that are sufficient for low-speed operation due to the demand for large area. ing.

一方、フレキシブルディスプレイには、フレキシブル基板を用いたTFTが必要とされる。このようなTFTを作製するための基板は、一般に耐熱温度が低いため、薄膜を形成するプロセス温度のさらなる低下が必要となる。
前述のアモルファスシリコン薄膜の作製にはCVDが広く用いられており、特にプラズマCVDは、プラズマが原料ガスであるシランを分解して薄膜を形成するため、熱CVDと比較して低い温度で成膜できる。
しかし、このプラズマCVD薄膜形成であっても、200〜300℃の反応温度が必要である。このため、耐熱性の低い基板への薄膜の形成は困難である。
On the other hand, a TFT using a flexible substrate is required for a flexible display. Since a substrate for producing such a TFT generally has a low heat-resistant temperature, it is necessary to further lower the process temperature for forming a thin film.
CVD is widely used for the production of the above-mentioned amorphous silicon thin film, and in particular, plasma CVD decomposes silane, which is a raw material gas, to form a thin film, so that it is formed at a lower temperature than thermal CVD. it can.
However, even for this plasma CVD thin film formation, a reaction temperature of 200 to 300 ° C. is required. For this reason, it is difficult to form a thin film on a substrate having low heat resistance.

また、近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の機能を有する材料として、酸化物半導体InGaZnO4が提案され、薄膜トランジスタを構成する活性層としての可能性が示された(非特許文献1参照)。   In recent years, an oxide semiconductor InGaZnO 4 has been proposed as a material that can be formed at room temperature and has a field effect mobility equivalent to or higher than that of amorphous silicon, and has shown the possibility of being an active layer constituting a thin film transistor ( Non-patent document 1).

K.Nomura,H.Ohta,A.Takagi,T.Kamiyama,M.Hirano,H.Hosono: Nature 432(2004)488.K. Nomura, H .; Ohta, A .; Takagi, T .; Kamiyama, M .; Hirano, H .; Hosono: Nature 432 (2004) 488.

前記非特許文献1に記載のInGaZnO4は、透明導電膜として知られていた材料であるが、成膜時に酸素分圧を制御することで、キャリア源となっている酸素空孔を低減し、off電流を低減させることに成功している。また容易にアモルファス状態の薄膜が得られるため、フレキシブルディスプレイへの応用に適していることが示唆されている。   InGaZnO 4 described in Non-Patent Document 1 is a material known as a transparent conductive film. By controlling the oxygen partial pressure during film formation, oxygen vacancies serving as carrier sources are reduced, and off. It has succeeded in reducing the current. In addition, since an amorphous thin film can be easily obtained, it is suggested that it is suitable for application to a flexible display.

しかし、前述の酸化物半導体InGaZnO4に用いられているInは地殻埋蔵量が少ないことから生産量が減少している。また、Inは、透明電極の材料として多方面に用いられており、特にフラットパネルディスプレイ(FPD)の生産量増大ともに使用量は急増しているため、価格は高騰している。
このため、FPD用途拡大のため、Inを含まない材料の開発が求められており、TFTに用いる薄膜も同様に、環境負荷の小さいInを含まない材料が求められている。
本発明の目的は、前記課題を鑑み、Inを含まない非単結晶酸化物半導体および前記半導体からなる薄膜を形成したTFTおよびその製造方法を提供することである。
本発明の他の目的は、室温で薄膜形成可能な非単結晶酸化物半導体からなる薄膜トランジスタを提供することである。
However, the amount of In used in the above-described oxide semiconductor InGaZnO 4 is decreased because the amount of buried crust is small. In addition, In is used in many fields as a material for transparent electrodes, and the amount of use has increased rapidly with the increase in production of flat panel displays (FPDs) in particular, so the price is rising.
For this reason, in order to expand the application of FPD, development of a material that does not contain In is demanded, and a thin film used for a TFT is also demanded of a material that does not contain In that has a small environmental load.
In view of the above problems, an object of the present invention is to provide a non-single-crystal oxide semiconductor containing no In, a TFT in which a thin film made of the semiconductor is formed, and a method for manufacturing the TFT.
Another object of the present invention is to provide a thin film transistor made of a non-single-crystal oxide semiconductor capable of forming a thin film at room temperature.

上記の課題を達成するために、まず、第1の発明は、ZnGa2Ox(3≦x≦4)薄膜からなる活性層を有することを特徴とする薄膜トランジスタである。
前記活性層の材料は、結晶化した場合スピネル構造をもち、キャリアの移動経路は、GaO6の酸素面体構造の稜共有によるものと考えられ、アモルファスにおいても基本的にこの経路を踏襲するものと考えられる。Inを含まない材料であるが、電界効果移動度を有し半導体特性を有する。
In order to achieve the above object, a first invention is a thin film transistor having an active layer made of a ZnGa2Ox (3≤x≤4) thin film.
The material of the active layer has a spinel structure when crystallized, and the carrier movement path is considered to be due to the sharing of the edge of the GaO6 oxygen face structure, and this path is basically followed even in the amorphous state. It is done. Although it is a material that does not contain In, it has field effect mobility and semiconductor characteristics.

本発明の第2の発明は、SnGa2Ox(4≦x≦5)薄膜からなる活性層を有することを特徴とする薄膜トランジスタである。
前記活性層の材料は、Inを含まない材料であるが、電界効果移動度を有し半導体特性を有する。
According to a second aspect of the present invention, there is provided a thin film transistor having an active layer made of a SnGa2Ox (4 ≦ x ≦ 5) thin film.
The material of the active layer is a material that does not contain In, but has field effect mobility and semiconductor characteristics.

本発明の第3の発明は、前記活性層が、非単結晶薄膜であることを特徴とする請求項1乃至2のいずれかに記載の薄膜トランジスタである。
このように、非単結晶材料にすることで曲げに対する耐性が高まるうえ、低温でも成膜できるようになり、製造が容易になり、フレキシブルディスプレイへの応用が可能となった。
A third aspect of the present invention is the thin film transistor according to any one of claims 1 and 2, wherein the active layer is a non-single crystal thin film.
Thus, by using a non-single crystal material, resistance to bending is increased, and film formation can be performed even at a low temperature, which facilitates manufacturing and enables application to a flexible display.

本発明の第4の発明は、前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項1乃至3いずれかに記載の薄膜トランジスタである。
適当なゲート絶縁膜や電極材料を選定しこれらも含めフレキシブル基板上に形成することで、トランジスタを含めた基板全体を曲げることが可能になるほか、ガラス基板を使用しないでも形成でき、量産化が図れる。
According to a fourth aspect of the present invention, there is provided the thin film transistor according to any one of claims 1 to 3, wherein the active layer is formed on a flexible substrate.
By selecting appropriate gate insulating films and electrode materials and forming them on a flexible substrate, including these, it is possible to bend the entire substrate including the transistor, and it can be formed without the use of a glass substrate. I can plan.

本発明の第5の発明は、前記活性層が、スパッタリング法を用いて形成された薄膜であることを特徴とする請求項1乃至4のいずれかに記載の薄膜ランジスタである。
このようにスパッタリング法を用いることで、大面積に均一な活性層の成膜が可能となった。
The fifth invention of the present invention is the thin film transistor according to any one of claims 1 to 4, wherein the active layer is a thin film formed by a sputtering method.
By using the sputtering method in this way, a uniform active layer can be formed over a large area.

本発明の第6の発明は、ZnGa2O4ターゲットを用い、スパッタリング法によりZnGa2Ox(3≦x≦4)薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法である。
このように、ZnGa2O4ターゲットを使用することで、ZnGa2Ox(3≦x≦4)薄膜からなる活性層の形成が容易となった。
A sixth invention of the present invention is a method of manufacturing a thin film transistor, wherein an active layer made of a ZnGa2Ox (3 ≦ x ≦ 4) thin film is formed by a sputtering method using a ZnGa2O4 target.
As described above, the use of the ZnGa2O4 target facilitates the formation of an active layer made of a ZnGa2Ox (3 ≦ x ≦ 4) thin film.

本発明の第7の発明は、SnGa2O5ターゲットを用い、スパッタリング法によりSnGa2Ox(4≦x≦5)薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法である。
このように、SnGa2Oxターゲットを使用することで、SnGa2Ox(4≦x≦5)薄膜からなる活性層の形成が容易となった。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a thin film transistor, wherein an active layer made of a SnGa2Ox (4 ≦ x ≦ 5) thin film is formed by a sputtering method using a SnGa2O5 target.
As described above, the use of the SnGa2Ox target facilitates the formation of an active layer made of a SnGa2Ox (4 ≦ x ≦ 5) thin film.

以上の構成からなるので、本発明には、活性層の材料として、Inを含まない、ZnGa2Ox(3≦x≦4)、またはSnGa2Ox(4≦x≦5)を用いた薄膜トランジスタとすることができた。
また、前記活性層は、Inを使用することなく、低温で成膜可能なので、フレキシブル基板を用いた室温で、環境負荷の小さい薄膜トランジスタが安価に製造可能となった。
With the above structure, the present invention can be a thin film transistor using ZnGa2Ox (3 ≦ x ≦ 4) or SnGa2Ox (4 ≦ x ≦ 5) that does not contain In as the material of the active layer. It was.
In addition, since the active layer can be formed at a low temperature without using In, a thin film transistor having a low environmental load can be manufactured at a low temperature at a room temperature using a flexible substrate.

本発明の実施の形態について、図1及び図2を用いて、以下詳細に説明する。
本発明の薄膜トランジスタの一例を、図1に示す。以下、ボトムゲート型に基づいて説明するが、トップゲート型薄膜トランジスタでもよいことはいうまでもない。
まず、基板1を用意する(図2(a)参照)。
ここで、基板1の材料としては、各種材料の使用が可能であり、軽量、フレキシブルなプラスチック基板も使用可能である。
前記プラスチック基板として、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン等が使用可能である。なお、密着性向上のためにUVやプラズマ等による表面処理を行うことが好ましい。
Embodiments of the present invention will be described below in detail with reference to FIGS.
An example of the thin film transistor of the present invention is shown in FIG. The following description is based on the bottom gate type, but it goes without saying that a top gate thin film transistor may be used.
First, the substrate 1 is prepared (see FIG. 2A).
Here, various materials can be used as the material of the substrate 1, and a lightweight and flexible plastic substrate can also be used.
Examples of the plastic substrate include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyimide (PI), polyetherimide (PEI), polystyrene (PS), and polyvinyl chloride (PVC). Polyethylene (PE), polypropylene (PP), nylon and the like can be used. In addition, it is preferable to perform surface treatment with UV, plasma, or the like in order to improve adhesion.

次に、基板1上にゲート電極2を形成する(図2(b)参照)。
ゲート電極2の材料や作製法、パターニング方法は特に限定されない。金属、合金や透明導電材料を用い膜のマスク蒸着(スパッタリングを含む)により形成する方法、前記材料をスクリーン印刷等が一例として挙げられる。しかし、前記内容に限定されるものではない。なお、スクリーン印刷の場合、Pt、Au、Ag、Cu、Ni等の金属のペーストや、ポリエチレンジオキシンチオフェン(PEDOT)、ポリアニリン(PANI)等の有機導電体ペーストを使用できる。
Next, the gate electrode 2 is formed on the substrate 1 (see FIG. 2B).
The material, manufacturing method, and patterning method of the gate electrode 2 are not particularly limited. Examples thereof include a method of forming a film by vapor deposition (including sputtering) using a metal, an alloy, or a transparent conductive material, and screen printing of the material. However, it is not limited to the above contents. In the case of screen printing, a metal paste such as Pt, Au, Ag, Cu, or Ni, or an organic conductor paste such as polyethylene dioxinthiophene (PEDOT) or polyaniline (PANI) can be used.

次に、ゲート絶縁膜3を作製する(図2(c)参照)。
このゲート絶縁膜3の材料や作製法、パターニング法は特に限定されない。
例えば、材料は、SiO2、SiN、Al2O3、HfO2やY2O3等が使用でき、特に、HfO2やY2O3などの高誘電率(high−k)材料を用いるのが好ましい。
Next, the gate insulating film 3 is produced (see FIG. 2C).
The material, manufacturing method, and patterning method of the gate insulating film 3 are not particularly limited.
For example, SiO2, SiN, Al2O3, HfO2 or Y2O3 can be used as the material, and it is particularly preferable to use a high dielectric constant (high-k) material such as HfO2 or Y2O3.

次に、活性層4を形成する(図2(d)参照)。
前記活性層4の材料は、ZnGa2Ox(3≦x≦4)またはSnGa2Ox(4≦x≦5)を用いることができる。また、活性層4の形成方法は、大面積均一成膜ができるスパッタリング法が好ましく、それぞれZnGa2O4ターゲットまたはSnGa2O5ターゲットを用いると容易に形成できる。前記スパッタリング法以外の方法として、パルスレーザーデポジション(PLD)など他の方法でも可能である。
Next, the active layer 4 is formed (see FIG. 2D).
As the material of the active layer 4, ZnGa2Ox (3 ≦ x ≦ 4) or SnGa2Ox (4 ≦ x ≦ 5) can be used. The active layer 4 is preferably formed by a sputtering method capable of forming a large-area uniform film, and can be easily formed by using a ZnGa2O4 target or a SnGa2O5 target, respectively. As a method other than the sputtering method, other methods such as pulse laser deposition (PLD) are possible.

次に、ソース・ドレイン電極5を形成する(図2(e)参照)。
前記ソース・ドレイン電極の材料や作製法、パターニング方法は特に限定されない。金属、合金や透明導電材料を用い膜のマスク蒸着(スパッタリングを含む)により形成する方法、前記材料をスクリーン印刷等が一例として挙げられる。しかし、前記内容に限定されるものではない。なお、スクリーン印刷の場合、Pt、Au、Ag、Cu、Ni等の金属のペーストや、PEDOT、PANI等の有機導電体ペーストを使用できる。
以上の工程により薄膜トランジスタが得られた(図1参照)。
Next, the source / drain electrodes 5 are formed (see FIG. 2E).
The material, production method, and patterning method of the source / drain electrodes are not particularly limited. Examples thereof include a method of forming a film by vapor deposition (including sputtering) using a metal, an alloy, or a transparent conductive material, and screen printing of the material. However, it is not limited to the above contents. In the case of screen printing, a metal paste such as Pt, Au, Ag, Cu, or Ni, or an organic conductor paste such as PEDOT or PANI can be used.
Through the above steps, a thin film transistor was obtained (see FIG. 1).

(実施例1)
基板1としてPENを用い(図2(a)参照)、前記基材1にAlをdcマグネトロンスパッタリング法により、50nmの膜厚のAl層を成膜し、パターニングしてゲート電極2を形成した(図2(b)参照)。
前記ゲート電極2を形成するためのパターニングは、一般的なリソグラフィーを用い、ウェットエッチングによってAl層を加工することにより形成した。
次に、プラズマCVDを用いて50℃以下の基板温度で、厚さ300nmのSiO2膜を形成し、ゲート絶縁膜3とした(図2(c)参照)。
次に、ZnGa2O4ターゲットを用いて、rfマグネトロンスパッタリング法により、厚さ50nmのZnGa2Ox(3≦x≦4)薄膜を成膜し、一般的なリソグラフィーを用いてパターニングし、活性層4を形成した(図2(d)参照)。
最後に、Alをdcマグネトロンスパッタ法により50nmの膜厚でAl層を成膜し、パターニングしてソース・ドレイン電極5を形成した(図2(e)参照)。
このようにして、チャネル長が、50μm、チャネル幅が、800μmの非単結晶薄膜トランジスタを製造した(図1参照)。
Example 1
Using PEN as the substrate 1 (see FIG. 2A), an Al layer having a thickness of 50 nm was formed on the base material 1 by dc magnetron sputtering and patterned to form a gate electrode 2 ( (Refer FIG.2 (b)).
The patterning for forming the gate electrode 2 was performed by processing the Al layer by wet etching using general lithography.
Next, a SiO 2 film having a thickness of 300 nm was formed by plasma CVD at a substrate temperature of 50 ° C. or less to form a gate insulating film 3 (see FIG. 2C).
Next, a ZnGa2Ox (3 ≦ x ≦ 4) thin film having a thickness of 50 nm was formed by a rf magnetron sputtering method using a ZnGa2O4 target, and patterned using general lithography to form an active layer 4 ( (Refer FIG.2 (d)).
Finally, an Al layer was formed to a thickness of 50 nm by dc magnetron sputtering and patterned to form source / drain electrodes 5 (see FIG. 2E).
In this way, a non-single-crystal thin film transistor having a channel length of 50 μm and a channel width of 800 μm was manufactured (see FIG. 1).

(実施例2)
活性層4として、実施例1で用いたZnGa2O4の代わりにSnGa2O5を用い、形成した活性層をSnGa2Ox(4≦x≦5)とした以外は、実施例1と同様の材料を用い、同様の条件でチャネル長が、50μm、チャネル幅が、800μmの非単結晶薄膜トランジスタを製造した。
(Example 2)
The same conditions as in Example 1 were used except that SnGa2O5 was used as the active layer 4 instead of ZnGa2O4 used in Example 1, and the formed active layer was SnGa2Ox (4 ≦ x ≦ 5). A non-single-crystal thin film transistor having a channel length of 50 μm and a channel width of 800 μm was manufactured.

本発明の薄膜トランジスタの一例を示す上面図と側面図。4A and 4B are a top view and a side view illustrating an example of a thin film transistor of the present invention. 本発明の薄膜トランジスタの製造工程の一例を示す説明図。Explanatory drawing which shows an example of the manufacturing process of the thin-film transistor of this invention.

符号の説明Explanation of symbols

1・・・基板
2・・・ゲート電極
3・・・ゲート絶縁膜
4・・・活性層
5・・・ソース・ドレイン電極
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Gate electrode 3 ... Gate insulating film 4 ... Active layer 5 ... Source / drain electrode

Claims (7)

ZnGa2Ox(3≦x≦4)薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。 A thin film transistor comprising an active layer made of a ZnGa2Ox (3≤x≤4) thin film. SnGa2Ox(4≦x≦5)薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。 A thin film transistor having an active layer made of a SnGa2Ox (4 ≦ x ≦ 5) thin film. 前記活性層が、非単結晶薄膜であることを特徴とする請求項1乃至2のいずれかに記載の薄膜トランジスタ。 The thin film transistor according to claim 1, wherein the active layer is a non-single crystal thin film. 前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項1乃至3いずれかに記載の薄膜トランジスタ。 4. The thin film transistor according to claim 1, wherein the active layer is formed on a flexible substrate. 前記活性層が、スパッタリング法を用いて形成された薄膜であることを特徴とする請求項1乃至4のいずれかに記載の薄膜ランジスタ。 5. The thin film transistor according to claim 1, wherein the active layer is a thin film formed by a sputtering method. ZnGa2O4ターゲットを用い、スパッタリング法によりZnGa2Ox(3≦x≦4)薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor, wherein an active layer made of a ZnGa2Ox (3≤x≤4) thin film is formed by sputtering using a ZnGa2O4 target. SnGa2O5ターゲットを用い、スパッタリング法によりSnGa2Ox(4≦x≦5)薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor, wherein an active layer made of a SnGa2Ox (4 ≦ x ≦ 5) thin film is formed by a sputtering method using a SnGa2O5 target.
JP2005316393A 2005-10-31 2005-10-31 Thin-film transistor and method of manufacturing same Pending JP2007123698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005316393A JP2007123698A (en) 2005-10-31 2005-10-31 Thin-film transistor and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316393A JP2007123698A (en) 2005-10-31 2005-10-31 Thin-film transistor and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2007123698A true JP2007123698A (en) 2007-05-17

Family

ID=38147185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316393A Pending JP2007123698A (en) 2005-10-31 2005-10-31 Thin-film transistor and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007123698A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207442A (en) * 2013-03-19 2014-10-30 株式会社半導体エネルギー研究所 Oxide semiconductor film and process of manufacturing the same
US8963146B2 (en) 2009-11-05 2015-02-24 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate
US9701849B2 (en) 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
WO2019203222A1 (en) * 2018-04-20 2019-10-24 ソニー株式会社 Imaging element, multilayer imaging element, and solid-state imaging device
KR20210004976A (en) * 2018-04-20 2021-01-13 소니 주식회사 Image pickup device, stacked image pickup device, and solid-state image pickup device
WO2022196435A1 (en) * 2021-03-15 2022-09-22 Agc株式会社 Thin-film transistor and method for manufacturing thin-film transistor
WO2022196431A1 (en) * 2021-03-15 2022-09-22 Agc株式会社 Thin film transistor and method for producing thin film transistor
US11744091B2 (en) 2017-12-05 2023-08-29 Sony Corporation Imaging element, stacked-type imaging element, and solid-state imaging apparatus to improve charge transfer
KR102653048B1 (en) * 2018-04-20 2024-04-01 소니그룹주식회사 Imaging devices, stacked imaging devices, and solid-state imaging devices

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963146B2 (en) 2009-11-05 2015-02-24 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive substrate using the film, as well as device using the substrate
US9701849B2 (en) 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
JP2014207442A (en) * 2013-03-19 2014-10-30 株式会社半導体エネルギー研究所 Oxide semiconductor film and process of manufacturing the same
US11744091B2 (en) 2017-12-05 2023-08-29 Sony Corporation Imaging element, stacked-type imaging element, and solid-state imaging apparatus to improve charge transfer
JPWO2019203222A1 (en) * 2018-04-20 2021-05-13 ソニーグループ株式会社 Image sensor, stacked image sensor and solid-state image sensor
KR20210004976A (en) * 2018-04-20 2021-01-13 소니 주식회사 Image pickup device, stacked image pickup device, and solid-state image pickup device
CN111971799A (en) * 2018-04-20 2020-11-20 索尼公司 Image pickup element, laminated image pickup element, and solid-state image pickup device
US20210288099A1 (en) * 2018-04-20 2021-09-16 Sony Corporation Imaging element, laminated imaging element, and solid-state imaging device
TWI800636B (en) * 2018-04-20 2023-05-01 日商索尼股份有限公司 Imaging element, multilayer imaging element, and solid-state imaging device
WO2019203222A1 (en) * 2018-04-20 2019-10-24 ソニー株式会社 Imaging element, multilayer imaging element, and solid-state imaging device
KR102596578B1 (en) 2018-04-20 2023-11-02 소니그룹주식회사 Imaging devices, stacked imaging devices, and solid-state imaging devices
KR102653048B1 (en) * 2018-04-20 2024-04-01 소니그룹주식회사 Imaging devices, stacked imaging devices, and solid-state imaging devices
WO2022196435A1 (en) * 2021-03-15 2022-09-22 Agc株式会社 Thin-film transistor and method for manufacturing thin-film transistor
WO2022196431A1 (en) * 2021-03-15 2022-09-22 Agc株式会社 Thin film transistor and method for producing thin film transistor

Similar Documents

Publication Publication Date Title
JP6421446B2 (en) Field effect transistor, display element, image display apparatus and system
CN102132413B (en) Field-effect transistor, display element, image display device and system
JP3913756B2 (en) Semiconductor device and display device using the same
JP2007123700A (en) Method of patterning oxide semiconductor and method of manufacturing thin-film transistor
JP5098152B2 (en) Thin film transistor manufacturing method
WO2011132418A1 (en) Deposition method
JP2007123698A (en) Thin-film transistor and method of manufacturing same
JP2009016844A (en) Oxide semiconductor, and thin film transistor having the same and its manufacturing method
KR20080052107A (en) Filed-effect thin film transistor including a oxidized semiconductor
JP2007281486A (en) ZnO THIN FILM TRANSISTOR
JP2009272427A (en) Thin-film transistor and method of manufacturing the same
JP2011192971A (en) Field-effect transistor, display element, image display device, and system
CN101309864A (en) Semiconductor thin film, method for manufacturing the same, and thin film transistor
WO2007058232A1 (en) Semiconductor thin film and method for manufacturing same, and thin film transistor
JP2010199307A (en) Top gate type field-effect transistor, manufacturing method therefor, and display including the same
JP2011129923A (en) Thin film transistor, method for manufacturing the same, and organic electroluminescence device equipped with the same
JP2007123702A (en) Thin-film transistor and manufacturing method thereof
JP2008072011A (en) Method of manufacturing thin-film transistor
JP5274165B2 (en) Thin film field effect transistor and method of manufacturing the same
JP2012038891A (en) Bottom-gate type thin film transistor
KR101132989B1 (en) Method for producing thin film transistor and method for producing electronic optical device
TWI640098B (en) Semiconductor device and manufacturing method of semiconductor device
JP5098151B2 (en) Thin film transistor manufacturing method
JP2010219214A (en) Method of manufacturing semiconductor thin film, and thin film transistor including the semiconductor thin film
JP6904444B2 (en) Field effect transistors, display elements, image display devices and systems