KR101663388B1 - Rc 추출을 위한 수정 레이아웃 생성 방법 - Google Patents

Rc 추출을 위한 수정 레이아웃 생성 방법 Download PDF

Info

Publication number
KR101663388B1
KR101663388B1 KR1020140193457A KR20140193457A KR101663388B1 KR 101663388 B1 KR101663388 B1 KR 101663388B1 KR 1020140193457 A KR1020140193457 A KR 1020140193457A KR 20140193457 A KR20140193457 A KR 20140193457A KR 101663388 B1 KR101663388 B1 KR 101663388B1
Authority
KR
South Korea
Prior art keywords
layout
width
type
subset
tables
Prior art date
Application number
KR1020140193457A
Other languages
English (en)
Other versions
KR20160016509A (ko
Inventor
샤밍 호
케잉 수
시엔신 시언 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160016509A publication Critical patent/KR20160016509A/ko
Application granted granted Critical
Publication of KR101663388B1 publication Critical patent/KR101663388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K5/00—Irradiation devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명의 방법은, 제1 유형의 폭변동에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 결정하는 것을 포함한다. 여기서 최초 레이아웃은 N개의 마스크에 대응하는 레이아웃 패턴들의 N개의 세트를 갖는데, 여기서 레이아웃 패턴들의 i번째 세트는 N개 마스크 중 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수이다. 제2 유형의 폭변동에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제2 세트가 결정된다. 레이아웃 패턴들의 i번째 세트의 제1 세트 및 폭 편차 값들의 제2 세트에 기초하여 수정된 레이아웃이 생성된다.

Description

RC 추출을 위한 수정 레이아웃 생성 방법{METHOD OF GENERATING MODIFIED LAYOUT FOR RC EXTRACTION}
<관련 출원>
본 출원은 미국 특허 출원 14/030,672(명칭: "다중 패터닝 레이아웃 설계를 위한 RC 추출(RC EXTRACTION FOR MULTIPLE PATTERNING LAYOUT DESIGN)", 출원일 2013년 9월 18일)(대리인 문서 번호 TSMC2013-0863)에 관련된 출원이다. 이 출원의 전체 내용을 참고문헌으로서 본원에 포함시킨다.
반도체 제조 공정에서, 특징형태(feature)들로 이루어지는 하나의 층은, 특정 층의 공간 분해능(해상도)을 향상시키기 위해 다중 노광 또는 다중 패터닝(패턴형성) 기술을 이용하여 형성된다. 예를 들어 특징형태의 층을 N회의 노광 또는 패터닝 공정(즉, N-노광 또는 N-패터닝)을 이용하여 형성한다(여기서, N은 1보다 큰 양의 정수임). 특징형태의 층에 대한 레이아웃 설계에 상응하는 레이아웃 패턴은, 해당 노광 또는 패터닝 공정별로 N개의 상이한 마스크에 할당된다. 다중 패터닝 기술을 이용하여 N개의 마스크에 기초하여 형성되는 실제 특징형태들과, 레이아웃 패턴들은 그 성분들의 물리적 특성, 예컨대, 크기, 형상, 위치, 전기적 속성 등이 상이하다. 예를 들어, N을 2라고 할 경우, 제1 마스크는 금속 성분(metal component)들의 제1 세트를 형성하기 위해 사용되고, 제2 마스크는 금속 성분들의 제2 세트를 형성하기 위해 사용된다. 제1 마스크에 의해 금속 성분들의 제1 세트를 형성한 후, 이 금속 성분들의 제1 세트를 둘러싸도록 스페이서(spacer)를 형성한다. 이어서 제2 마스크 및 스페이서의 구조물은 금속 성분들의 제2 세트를 정의하는 데에 사용된다. 금속 성분들의 제1 세트 및 스페이서 구조물의 형성 중에 발생하는 변동(variation)은 금속 성분들의 제2 세트의 물리적 특성에 영향을 미칠 것이다.
본 발명의 방법은, 제1 유형의 폭변동에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 결정하는 것을 포함한다. 최초 레이아웃은 N개의 마스크에 대응하는 레이아웃 패턴들의 N개의 세트들을 갖는데, 여기서 레이아웃 패턴들의 i번째 세트는 N개 마스크들 중 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수이다. 제2 유형의 폭변동에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제2 세트가 결정된다. 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트 및 제2 세트에 기초하여 수정된 레이아웃이 생성된다.
다음의 상세한 설명과 첨부 도면으로부터, 본 발명의 특징들은 최상으로 이해될 것이다. 업계의 표준 관행에 따라 여러 특징형태들을 그 축척에 맞게 도시하지 않았음을 유의해야 한다. 실제로, 설명의 명확성을 위해 각종 특징형태들의 치수를 임의로 늘이거나 줄일 수 있다.
도 1a는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 예시적인 적용을 설명하기 위한 레이아웃의 일부분의 평면도이다.
도 1b는 일부 실시예에 따른, 도 1a의 레이아웃의 레이아웃 패턴들의 제1 세트에 대응하는 N개의 제1 유형 테이블을 나타낸다.
도 1c는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 다른 예시적 적용을 설명하기 위한 다른 레이아웃의 일부분의 평면도이다.
도 1d는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 다른 예시적 적용을 설명하기 위한 또다른 레이아웃의 일부분의 평면도이다.
도 2a는 일부 실시예에 따른, 도 2b에 나타낸 테이블의 예시적 적용을 설명하기 위한 레이아웃의 일부분의 평면도이다.
도 2b는 일부 실시예에 따른, 도 2a의 레이아웃의 레이아웃 패턴들의 제2 세트에 대응하는 하나 이상의 제2 유형 테이블을 나타낸다.
도 3은 일부 실시예에 따른, 도 1a, 1c, 1d, 2a의 레이아웃을 도 1b 및 도 2b의 테이블에 따라 수정하고, 이 수정된 레이아웃에 기초하여 전기저항-정전용량 추출을 수행하는 방법의 흐름도이다.
도 4는 일부 실시예에 따른 도 3의 흐름도의 기능 블록을 설명하기 위해 사용할 수 있는, 제1 유형 테이블에 기초하여 폭 편차 값을 결정하는 방법의 흐름도이다.
도 5는 일부 실시예에 따른 도 3의 흐름도의 기능 블록을 설명하기 위해 사용할 수 있는, 제2 유형 테이블에 기초하여 폭 편차 값을 결정하는 방법의 흐름도이다.
도 6a는 일부 실시예에 따른, 도 3~5에 나타낸 단계가 수행되기 전의 레이아웃의 일부분의 평면도이다.
도 6b는 일부 실시예에 따른, 도 6a의 레이아웃에 따라 형성된 실제 성분들의 일부분의 평면도이다.
도 6c는 일부 실시예에 따른, 도 3의 LAYOUT[1]에 대응하는 첫 번째 수정된 레이아웃의 일부분의 평면도이다.
도 6d는 일부 실시예에 따른, 도 3의 LAYOUT[2]에 대응하는 두 번째 수정된 레이아웃의 일부분의 평면도이다.
도 6e는 일부 실시예에 따른, 도 3의 LAYOUT[3]에 대응하는 최종 수정된 레이아웃의 일부분의 평면도이다.
도 7은 일부 실시예에 따른, 도 3~5과 관련하여 설명한 방법을 수행하기 위해 사용가능한 전기저항-정전용량 추출 시스템의 블록도이다.
이하의 설명에서는 제시된 기술 주제의 다양한 특징을 구현하기 위한 많은 다양한 실시예 또는 예시를 제시한다. 발명을 간략화하기 위해 이하에서는 특정의 구성요소 및 구조를 예를 들어 설명한다. 이들은 물론, 단지 예시일 뿐이며 제한의 목적으로 의도된 것은 아니다. 예를 들어, 이하의 설명에서 제2 특징형태(feature 위에 제1 특징형태를 형성한다고 하면, 여기에는, 제1 및 제2 특징형태들이 직접 접촉되도록 형성하는 실시예들이 포함될 수도 있고, 제1 및 제2 특징형태가 직접 접촉하지 않도록 추가적인 특징형태들을 제1 및 제2 특징형태 사이에 형성할 수 있는 실시예들이 포함될 수도 있다. 또한, 본 설명에서는 각 예에서 참조 번호 및/또는 문자를 반복 사용할 수 있다. 이러한 반복 사용은 단순성 및 명료성을 위한 것이며, 그 자체가, 다양한 실시예 및/또는 구성들 간의 관계성을 나타내는 것은 아니다.
또한, 도면에 도시한 하나의 요소 또는 특징형태와 다른 요소(들) 또는 특징형태(들) 간의 관계를 설명하는 데 있어서의 편의를 위해 본원에서는 예컨대, "아래(underlying, below)", "하부(lower)", "위(overlying)", "상부(upper)" 등과 같은 상대적 공간상 용어가 사용될 수 있다. 이러한 상대적 공간상 용어들은 도면에 묘사된 방향뿐만 아니라, 사용하거나 운용하는 소자의 다른 방향도 포함하는 것으로 의도된 것이다. 소자는 다른 방향을 향할 수도 있고(90도 또는 다른 방향으로 회전), 본원에 사용한 상대적 공간상 표현을 그에 상응하도록 해석할 수도 있다.
일부 실시예에서, 도 3-5와 관련하여 설명한 프로세스는 다중 패터닝 공정을 시행함으로써 발생하는 폭변동(width variations)을 모델링하는 수정 레이아웃(modified layout)을 생성 가능하다. 후속적으로, 최초 레이아웃(original layout)이 아닌, 다중 패터닝 공정을 이용하여 형성되는 실제 성분(component)의 물리적 특성을 모델링하는 수정 레이아웃에 기초하여 전기저항-정전용량 추출이 수행된다.
일부 응용에서, 레이아웃 패턴에 따라 형성되는 실제 성분의 크기는 다른 레이아웃 패턴에 의한 간섭에 따라 변동된다. 실제 성분의 크기와 이에 상응하는 레이아웃 패턴의 크기의 차이는 하나 이상의 폭 편차 값(width bias value)의 형태로 기록된다. 이하의 실시예에서, 희생자 성분(victim component)이란 해당 폭 편차 값을 결정하기 위해 처리해야 할 선택된 레이아웃 패턴을 지칭하고, 공격자 성분(aggressor component)이란 희생자 성분에 폭 편차 값을 일으키는 레이아웃을 지칭한다. 일부 실시예에서, 공격자 성분, 기타 성분, 및 공정 편차가 모여서 희생자 성분에 폭변동을 일으키며, 공격자 성분은 폭변동을 모델링하는 데 사용할 수 있는 폭 편차 값을 결정하는 대리자로서 사용할 수 있다.
도 1a는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 예시적인 적용을 설명하기 위한 레이아웃(100A)의 일부분의 평면도이다. 이 레이아웃(100A)은 레이아웃 패턴 102, 104, 112 및 122를 포함하는데, 이들은 X 방향을 따라 연장되어 있다. 이 실시예에서, 레이아웃 패턴에는 세 개의 상이한 마스크가 할당되는데, 레이아웃 패턴 102와 104는 제1 마스크를 할당받고, 레이아웃 패턴 112는 제2 마스크를 할당받는다. 그리고 레이아웃 패턴 122는 제3 마스크를 할당받는다. 일부 실시예에서는, 세 개보다 더 많거나 적은 마스크가 할당된다. 일부 실시예에서, 제1, 제2, 및 제3 마스크의 할당은 제조 과정에서 순서대로 적용되는 제1, 제2 및 제3 마스크에 해당된다.
제1 유형의 폭변동은 가장 가까운 성분 편차 효과를 모델링한다. 일부 실시예에서, 가장 가까운 성분 편차 효과는, 모든 마스크에 대응하는 모든 성분이 제작된 후에 실제 특징형태의 물리적 특성의 변동을 일으킨다. 일부 실시예에서, 가장 가까운 성분 편차 효과는 국부적 에칭 효과, 아니면 평탄화 공정, 가령, 화학적 기계적 평탄화(CMP) 공정에 의한 변동에 기인한다. 희생자 성분의 제1 유형의 폭변동은 공격자 성분처럼, 방향 X에 수직인 제2의 방향 Y로의 가장 가까운 성분, 희생자 성분의 폭, 그리고 희생자 성분과 공격자 성분 사이의 제2 방향 Y를 따른 거리의 함수이다. 희생자 성분은 레이아웃 패턴 104와 같이, 본 발명에 따라 처리하기 위하여 선택된 레이아웃 패턴을 의미한다. 공격자 성분은 희생자 성분의 폭변동의 원인을 나타내는 가장 가까운 레이아웃 패턴들의 세트를 의미한다. 이 실시예에서, 레이아웃 패턴 122는 이 예에서는 희생자 성분인 레이아웃 패턴 104의 제1 유형의 폭변동을 일으키기 위하여 공격자 성분으로서 식별된다. 도 1a는 레이아웃 패턴 104의 좌측(＋Y 방향에 해당됨)으로의 레이아웃 패턴 112에 의한 제1 유형의 폭변동을 설명하는 데 사용할 수 있다. 이와 동일한 원리를, 레이아웃 패턴 104의 우측(－Y 방향에 해당), 상측(＋Y 방향에 해당), 또는 하측(－X 방향에 해당)으로의 레이아웃 패턴에 의한 제1 유형의 폭변동을 결정하는 데에도 적용 가능하다.
도 1b는 일부 실시예에 따른 레이아웃(100A)의 레이아웃 패턴들의 제1 세트(제1 마스크가 할당된 레이아웃 패턴들)에 대응하는 N개의 제1 유형 테이블 130[1], 130[2], 130[N]을 나타낸다. 제1 마스크가 할당되는 레이아웃 패턴에 대응하는 여러 폭 편차 값 B11~B55가 테이블 130[1]에 배열되고, 희생자 성분 및 공격자 성분 사이의 거리 S1, S2, S3, S4, 및 S5에 따라 그리고 희생자 성분의 폭 W2, W3, W4 및 W5에 따라 색인되어 있다. 일부 실시예에서, 테이블 130[1]에는 5개보다 많거나 적은 상이한 거리가 있고, 테이블 130[1]에는 5개보다 많거나 적은 폭이 있다. 일부 실시예에서, 테이블 130[1]에는 희생자 성분의 좌측에 위치하는 공격자 성분에 의한 폭변동에 대응하는 폭 편차 값 B11~B55가 기록되어 있다. 일부 실시예에서는 또한, 테이블 130[1]의 폭 편차 값 B11~B55를 희생자 성분의 우측에 위치하는 공격자 성분에 의한 폭변동에 적용할 수 있다. 일부 실시예에서, 테이블 130[1]의 폭 편차 값 B11~B55는 또한, 희생자 성분의 상측 또는 하측에 위치하는 공격자 성분에 의한 폭변동에도 적용할 수 있다. 일부 실시예에서, 희생자 성분의 상측 또는 하측에 위치하는 공격자 성분에 의한 폭변동은 테이블 130[1] 대신에 다른 테이블에 기록되어 있다.
일부 실시예에서, 테이블 130[2]~테이블 130[N]의 형식은 테이블 130[1]의 형식과 유사하다. 공격자 성분이 제1 마스크 할당을 받는 경우 테이블 130[1]을 적용할 수 있다. 공격자 성분이 제2 마스크 할당을 받는 경우 테이블 130[2]를 적용할 수 있다. 공격자 성분이 N번째 마스크 할당을 받는 경우 테이블 130[N]을 적용할 수 있다.
일부 실시예에서, 테이블 130[1]~130[N]은, 소정의 다중 패터닝 공정에 따른 하나 이상의 테스트키 반도체 웨이퍼(test-key semiconductor wafer)에 따라서 컴파일된다. 테스트키 반도체 웨이퍼는 특정 제조 공정 노드와 연관된 각종 전기적, 물리적 특성과 성능을 얻기 위하여 제작된 웨이퍼를 의미한다. 일부 실시예에서, 테이블 130[1]~130[N]은 소정의 다중 패터닝 공정에 따라 사전에 제작된 반도체 웨이퍼의 측정에 기초하여 컴파일된다.
예를 들어, 도 1a의 레이아웃 패턴 104는 희생자 성분으로서 선택되고, 도 1b의 테이블 130[1]~130[N]은 레이아웃 패턴 104의 좌측 또는 우측으로의 희생자 성분에 의한 적절한 폭 편차 값을 식별하기 위하여 적용 가능하다. 도 1a에 도시된 바와 같이, 레이아웃 패턴 122는 레이아웃 패턴 104의 좌측에 가장 가까운 레이아웃 패턴이다. 여기서 레이아웃 패턴은 제3 마스크 할당을 받기 때문에, 폭 편차 값(예컨대 폭 편차 값 132)은 테이블 130[3]에 따라(예를 들어 130[N], N=3), 레이아웃 패턴 104의 해당 폭 W104와, 레이아웃 패턴 122와 레이아웃 패턴 104 사이의 거리 S122에 기초하여 결정된다. 이렇게 얻어진 폭 편차 값(132)은 레이아웃 패턴 104의 측면 104a가 폭 편차 값(132)만큼 좌측으로 이동하여 측면 104a'가 된 것을 나타낸다. 레이아웃 패턴 104(또한 104')는 따라서, 제1 유형 폭편차 테이블들의 세트에 기초한 제1 유형 변동에 따라 폭 W104'을 갖도록 수정된다.
일부 실시예에서, 테이블 130[1]~130[N]은 가능한 폭 및 거리의 조합을 포함하고, 따라서, 편차값은 테이블 130[1]~130[N] 내의 해당 항목을 찾음으로써 얻을 수 있다. 일부 실시예에서, 편차값은 테이블 130[1]~130[N]의 해당 항목에 기초한 보간 또는 외삽에 의해 얻을 수 있다. 일부 실시예에서, 테이블 130[1]~130[N]은 다른 수단에 의해 교체된다. 다른 수단의 예를 들면, 위에서 정의한 거리 S1, S2, S3, S4, 또는 S5 및 폭 W1, W2, W3, W4, 또는 W5에 기초하여 해당 폭 편차 값을 나타내는 하나 이상의 수학식 또는 곡선을 들 수 있다.
도 1c는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 다른 예시적 적용을 설명하기 위한 다른 레이아웃(100C)의 일부분의 평면도이다. 도 1a에 있는 구성요소와 동일 또는 유사한 도 1c의 구성요소에 대해서는 동일한 참조번호를 부여하였다. 이 레이아웃(100C)은 레이아웃 패턴 102, 104, 114 및 124를 포함한다. 이 실시예에서, 레이아웃 패턴들에는 세 개의 다른 마스크가 할당되는데, 레이아웃 패턴 102와 104는 제1 마스크가 할당되고 레이아웃 패턴 114는 제2 마스크 할당을 받고, 레이아웃 패턴 124는 제3 마스크 할당을 받는다.
레이아웃 패턴 104의 측면(104a)(도 1a 참조)은 세 부분으로, 즉, 세그먼트 104b, 세그먼트 104c, 세그먼트 104d로 분할된다. 레이아웃 패턴 104의 좌측면(104a)은 세그먼트 단위로 체크하여 수정한다. 레이아웃 패턴 124는 레이아웃 패턴 104의 좌측면의 세그먼트 104b에서 Y 방향으로 투영되며 제3 마스크가 할당되는, 세그먼트 104b에 가장 가까운 레이아웃 패턴으로서, 폭 편차 값 134는 제3 마스크에 대응하는 테이블 130[3]에 의거하여 결정된다. 레이아웃 패턴 114는 레이아웃 패턴 104의 좌측면의 세그먼트 104c에서 Y 방향으로 투영되며 제2 마스크가 할당되는, 세그먼트 104c에 가장 가까운 레이아웃 패턴으로서, 폭 편차 값 136은 제2 마스크에 대응하는 테이블 130[2]에 의거하여 결정된다. 레이아웃 패턴 104의 좌측면의 세그먼트 104d에 가장 가까운 레이아웃 패턴은 구성되어 있지 않다. 일부 실시예에서, 테이블 130[1]~130[N]은 색인된 편차값들로 이루어진 행, 예컨대, 임계 거리 S5와 같거나 이보다 큰 거리에 적용가능한 테이블 130[1] 내의 거리 S5에 상응하는 값들의 행 B51~B55를 포함하며, 폭 편차 값 138은 임계 거리 S5로 색인된 행에 따라 결정된다. 폭 편차 값 138은, 소정의 임계값의 거리 내에 공격자 성분이 없는 결과로서 폭변동에 상응한다.
도 1c는 레이아웃 패턴 104의 좌측(즉, ＋Y 방향)으로의 레이아웃 패턴에 의한 폭변동을 설명하고 도시하는 데 사용가능하다. 이와 동일한 원리를, 레이아웃 패턴 104의 우측(즉, －Y 방향)으로의 레이아웃 패턴에 의한 폭변동을 결정하는 데에도 적용 가능하다.
도 1d는 일부 실시예에 따른, 도 1b에 나타낸 테이블의 다른 예시적 적용을 설명하기 위한 또다른 레이아웃(100D)의 일부분의 평면도이다. 이 레이아웃(100D)은 제1 레이아웃 패턴 142 및 제2 레이아웃 패턴 144를 갖는다. 레이아웃 패턴 142에는 제2 마스크가 할당되며, 레이아웃 패턴 144는 L자 형상을 갖고 제1 마스크가 할당된다. 레이아웃 패턴 144는 X 방향으로 전개되는 측면 세그먼트 144a 및 144b에 상응하는 다리(leg)와, Y 방향으로 전개되는 측면 세그먼트 144c, 144d, 및 144e에 상응하는 다리를 갖는다. 레이아웃 패턴 144는 Y 방향으로 길이 확장한다. 이 실시예에서, 도 1a 내지 도 1c와 관련하여 설명한 원리에 따라, 세그먼트 144a 및 144b에 대응하는 여러 폭 편차 값은 Y 방향을 따라 발견되는 가장 가까운 성분에 따라 결정되고, 세그먼트 144c, 144d 및 144e에 대응하는 여러 폭 편차 값은 X 방향을 따라 발견되는 가장 가까운 성분에 따라 결정된다.
도 1d는 레이아웃 패턴 104의 좌측 및 상측으로의 레이아웃 패턴에 의한 폭변동을 설명하고 도시하는 데 사용가능하다. 이와 동일한 원리를, 레이아웃 패턴 104의 우측 및 하측으로의 레이아웃 패턴에 의한 폭변동을 결정하는 데에도 적용 가능하다.
도 2a는 일부 실시예에 따른, 도 2b에 나타낸 테이블의 예시적 적용을 설명하기 위한 레이아웃(200)의 일부분의 평면도이다. 도 1a에 있는 구성요소와 동일 또는 유사한 도 2a의 구성요소에 대해서는 동일한 참조번호를 부여하였다.
제2 유형의 폭변동은 2차 성분 편차 효과를 모델링하기 위한 것이다. 일부 실시예에서, 2차 성분 편차 효과는 희생자 레이아웃 패턴보다 먼저 또는 이와 동시에 제작되는 성분에 의해 일어난다. 예를 들어, k 번째 마스크가 할당되는 레이아웃 패턴들의 k번째 세트에 있어서, 2차 성분 편차 효과는, 제1 내지 (k-1) 번째 마스크가 할당되는 레이아웃 패턴들에 대응하는 리소그래피 공정 또는 스페이서 형성 공정에 의해 일어나는 변동에 의한 것이다. 제2 유형의 폭변동은 처음 (k-1)개의 마스크 할당들 각각에 대응하는 레이아웃 패턴들의 각 세트 중 하나의 가장 가까운 성분(즉, 공격자 성분이라고 할 수 있음), 희생자 성분의 폭, 및 희생자 성분과 공격자 성분 사이의 거리의 함수이다. 희생자 성분은 레이아웃 패턴 104와 같이, 본 발명에 따라 처리하도록 선택된 레이아웃 패턴을 의미한다. 공격자 성분은 동일한 마스크(즉, k번째 마스크)가 할당되거나 제1 내지 (k-1) 번째 마스크가 할당(예를 들어, 제1, 제2, ..., k번째 마스크가 할당)되는 가장 가까운 레이아웃 패턴들의 세트를 의미한다.
예를 들어, 레이아웃 패턴 102, 104는 제1 마스크 할당을 받고 레이아웃 패턴 112는 제2 마스크 할당을 받고, 레이아웃 패턴 122는 제3 마스크 할당을 받는다. 레이아웃 패턴 102 또는 104의 제2 유형의 폭변동은 제1 마스크 할당을 받는 레이아웃 패턴에 기인한다. 레이아웃 패턴 112의 제2 유형의 폭변동은 제1 마스크 할당을 받는 레이아웃 패턴에 기인한다. 또한 레이아웃 패턴 122의 제2 유형의 폭변동은 제1 마스크 할당을 받는 레이아웃 패턴, 제2 마스크 할당을 받는 레이아웃 패턴, 그리고 제3 마스크 할당을 받는 레이아웃 패턴에 기인한다. 희생자 성분 및 공격자 성분의 각 조합에 대해서, 이러한 조합에 기인한 해당 폭 편차 값은 도 1a 내지 도 1d와 관련하여 설명된 것과 유사한 방식으로 결정되며, 이에 대해선 도 2a 내지 2b와 관련하여 이하에서 설명될 것이다.
도 2a는 레이아웃 패턴 104의 좌측의 레이아웃 패턴 102에 의한 제2 유형의 폭변동을 설명하기 위해 사용할 수 있다. 이와 동일한 원리를, 레이아웃 패턴 104의 우측으로의 제2 방향 Y의 반대 방향으로의 레이아웃 패턴에 의한 제2 유형의 폭변동을 결정하는 데에도 적용 가능하다.
도 2b는 일부 실시예에 따른, 도 2a의 레이아웃의 레이아웃 패턴들의 k번째 세트에 대응하는 하나 이상의 제2 유형 테이블 230[1], 230[k]를 나타낸다.
제1 마스크가 할당되는 레이아웃 패턴에서 k 번째 마스크가 할당되는 레이아웃 패턴까지에 상응하는 여러 폭 편차 값 B11~B55가 테이블 230[1]에 배치되는데, 희생자 성분 및 공격자 성분 사이의 거리 S1, S2, S3, S4, 및 S5에 따라 그리고 희생자 성분의 폭 W2, W3, W4 및 W5에 따라 색인되어 있다. 일부 실시예에서, 테이블 230[1]에는 5개보다 많거나 적은 상이한 거리가 있고, 테이블 230[1]에는 5개보다 많거나 적은 희생자 성분의 폭이 있다. 일부 실시예에서, 테이블 230[k]는 테이블 203[1]과 유사한 형식을 갖는다. 공격자 성분이 제1 마스크 할당을 받는 경우에는 테이블 230[1]을 적용가능하고, 공격자 성분이 희생자 레이아웃 패턴과 동일한 k 번째 마스크 할당을 받는 경우에는 테이블 230[k]를 적용할 수 있다.
일부 실시예에서, 테이블 230[1]~230[k]는, 소정의 다중 패터닝 공정에 따른 하나 이상의 테스트키 반도체 웨이퍼에 따라서 컴파일된다. 일부 실시예에서, 테이블 230[1]~230[k]는 소정의 다중 패터닝 공정에 따라 사전에 제작된 반도체 웨이퍼의 측정에 기초하여 컴파일된다. 일부 실시예에서, 테이블 230[1]~230[N]은 다른 수단에 의해 교체된다. 다른 수단의 예를 들면, 위에서 정의한 거리 S1, S2, S3, S4, 또는 S5 및 폭 W1, W2, W3, W4, 또는 W5에 기초하여 해당 폭 편차 값을 나타내는 하나 이상의 수학식 또는 곡선을 들 수 있다.
예를 들어서, 해당 폭 편차 값을 결정하기 위하여 처리해야 할 희생자 성분으로서 도 2a의 레이아웃 패턴 104를 선택한다. 레이아웃 패턴 104의 좌측면(104a)은 두 개의 세그먼트 204a 및 204b의 조합으로 정할 수 있으며, 세그먼트 단위로 체크 및 수정된다. 도 2a에서, 레이아웃 패턴 102는 Y 방향으로 투영되며 또한 제1 마스크가 할당되는, 레이아웃 패턴 104의 좌측의 세그먼트 204a에 가장 가까운 레이아웃 패턴이다. 폭 편차 값 232는 레이아웃 패턴 104의 해당 폭 및 레이아웃 패턴 102와 104 사이의 거리에 기초하여 테이블 230[1]에 의거하여 결정된다. 제1 마스크 할당을 받는 레이아웃 패턴 104의 좌측면의 세그먼트 204b에 가장 가까운 레이아웃 패턴은 구성되어 있지 않다. 폭 편차 값 234는, 소정의 임계값의 거리 내에 공격자 성분이 없는 결과로서 폭변동에 상응한다. 일부 실시예에서, 폭 편차 값 234는 소정의 임계값과 같거나 더 큰 거리에 해당하는 테이블 230[1]에 따라 결정된다. 따라서, 레이아웃 패턴 104의 좌측면(104a)은 폭 편차 값 232 및 234에 따라 세그먼트 단위로 수정된다.
도 2a는 레이아웃 패턴 104의 좌측(즉, ＋Y 방향)으로의 레이아웃 패턴에 의한 폭변동을 설명하고 도시하는 데 사용가능하다. 이와 동일한 원리를, 레이아웃 패턴 104의 우측(즉, －Y 방향)으로의 레이아웃 패턴에 의한 폭변동을 결정하는 데에 적용 가능하다.
도 3은 일부 실시예에 따라, 도 1b 및 도 2b의 테이블에 따라 레이아웃(예컨대, 도 1a, 1c, 1d, 2a의 레이아웃)을 수정하고, 이 수정된 레이아웃에 기초하여 전기저항-정전용량 추출을 수행하는 방법(300)의 흐름도이다. 도 3에 도시된 방법(300) 이전에, 도중에, 그리고/또는 이후에 추가적으로 단계를 수행할 수 있음을, 그리고 몇 가지의 다른 프로세스는 여기서 간략히 설명한 것으로만 될 수 있음을 이해해야 한다.
이 방법(300)은, (LAYOUT[0]으로 표시한) 최초 레이아웃을 수신하는 단계(310)에서부터 시작한다. 순서 지수 i를 1로 설정한다. 이 순서 지수는 각종 단계의 흐름을 설명하는 데 사용된다. 일부 실시예에서, 방법(300)의 다양한 단계들의 순서는 하드와이어링(hard-wire)되거나 또는 프로그램에 고정되고, 방법(300)의 수행은 따라서, 순서 지수 i에 상응하여, 컴퓨터 시스템 내에서 변수를 실제로 생성 및/또는 설정할 필요가 없다. 이 실시예에서, 최초 레이아웃은 N개 마스크에 다양하게 대응하는 레이아웃 패턴들의 N개의 세트들을 갖는데, 여기서 레이아웃 패턴들의 i번째 세트는 N개 마스크 중의 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 순서 지수 i는 1부터 N까지의 정수인데, N은 1보다 큰 정수이다.
예를 들어, 도 1a 또는 도 2a의 레이아웃 패턴 102와 104에 연관된 제1 마스크 할당은 순서 지수 i=1에 해당되고, 레이아웃 패턴 112에 연관된 제2 마스크 할당은 순서 지수 i=2에 해당되고, 레이아웃 패턴 122에 연관된 제3 마스크 할당은 순서 지수 i=3에 해당된다.
이어서, 프로세스(300)는 단계 320으로 진행하는데, 여기서는 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 N개의 제1 유형 폭편차 테이블들(예컨대, 도 1a~1d에 관련하여 설명한 제1 유형 폭편차 테이블)에 따라 결정한다. 단계 320의 자세한 설명은 도 4에 대해서 추후 설명한다.
다음에 프로세스는 단계 330으로 진행하는데, 여기서는 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제2 세트를 i개의 제2 유형 폭편차 테이블(예컨대, 도 2a-2b에 관련하여 설명한 제2 유형 폭편차 테이블)에 따라 결정한다. 단계 330의 자세한 설명은 도 5에 대해서 추후 설명한다.
그 다음에, 프로세스(300)는 단계 340으로 진행하는데, 여기서는, 레이아웃 LAYOUT[i-1] 내의 레이아웃 패턴들의 i번째 세트를, 단계 320과 330에서 결정된 폭 편차 값에 기초하여 수정된 레이아웃 패턴들의 i번째 세트로 교체함으로써 레이아웃 LAYOUT[i]를 생성한다. 일부 실시예에서 레이아웃 LAYOUT[i]를 생성하는 것에는, 단계 320 및 330 동안에 결정된 폭 편차 값에 따라 레이아웃 패턴들의 i번째 세트의 선택된 레이아웃 패턴의 좌측면을 조절하는 것; 그리고, 단계 320 및 330 동안에 결정된 폭 편차 값에 따라 레이아웃 패턴들의 i번째 세트의 선택된 레이아웃 패턴의 우측면을 조절하는 것이 포함된다. 일부 실시예에서, 레이아웃 LAYOUT[i]를 생성하는 것에는, 단계 320 및 330 동안에 결정된 폭 편차 값에 따라 선택된 레이아웃 패턴의 상측 및/또는 하측을 조절하는 것이 포함된다.
프로세스(300)는 그 다음에, 단계 350으로 진행하여서 순서 지수 i가 마스크 수 N과 같은지를 판단한다. 순서 지수 i가 마스크 수 N과 같지 않으면, 단계 360으로 진행하여서 순서 지수 i를 1 증가시킨다. 순서 지수 i가 마스크 수 N과 같으면, 단계 370으로 진행하여, 레이아웃 LAYOUT[N]을 수정 레이아웃으로서 사용하여서 이 수정 레이아웃에 기초하여 전기저항-정전용량 추출 과정을 수행한다. 일부 실시예에서, 각종 단계들은, 순서 지수 i와 마스크 수 N에 해당되는 변수를 사용하지 않고 예컨대 하드와이어 컨트롤러 또는 상태 머신을 이용하여 여기서 정해놓은 순서대로 실행되도록 설정된다.
일부 실시예에서, 최초 레이아웃 및 수정 레이아웃은 그래픽 데이터베이스 시스템(GDS) 파일 포맷으로 액세스 가능하다.
도 4는 일부 실시예에 따른, 도 3의 흐름도의 단계 320을 설명하기 위해 사용할 수 있는 제1 유형 테이블에 기초하여 폭 편차 값을 결정하는 방법(400)의 흐름도이다. 일부 실시예에서, 도 1a 내지 도 1d와 관련하여 설명된 제1 유형의 폭편차 테이블은 여기서의 제1 유형 테이블로서 사용 가능하다. 도 4에 도시된 방법(400) 이전에, 도중에, 그리고/또는 이후에 추가적 단계를 수행할 수 있음을, 그리고 몇 가지의 다른 프로세스는 여기서 간략히 설명한 것으로만 될 수 있음을 이해해야 한다.
이 프로세스(400)는, i번째 마스크가 할당되는 레이아웃 패턴들의 i번째 세트의 미처리 레이아웃 패턴을 선택하는 단계 410에서 시작한다. 예를 들어, 제1 마스크 할당을 받는 도 1a의 레이아웃 패턴 104가 선택된다. 다음에, 단계 420에서, 상기 선택된 레이아웃 패턴에 가장 가까운 레이아웃 패턴들의 세트와 이들에 상응하는 마스크 할당을 식별한다. 예를 들어, 도 1a의 레이아웃 패턴 122 또는 도 1c의 레이아웃 패턴 114 및 124를 레이아웃 패턴 104의 가장 가까운 레이아웃 패턴(들)으로서 확인한다. 그리고 프로세스(400)는 단계 430으로 진행하여서, N개의 제1 유형 테이블(예컨대, 도 1b에 나타낸 테이블 130[1]~130[N]) 및 레이아웃 LAYOUT[i-1] 내의 여러 레이아웃 패턴의 치수에 기초하여 해당되는 폭 편차 값을 결정한다.
레이아웃 LAYOUT[i-1]에는, 레이아웃 패턴들의 수정된 처음 (i-1)개의 세트들과 레이아웃 패턴들의 최초 (N-i+1)개의 세트들이 포함된다. 예를 들어, 제1 마스크 할당을 받는 레이아웃 패턴에 대한 폭 편차 값을 결정한 후에, 이 제1 마스크 할당을 받는 레이아웃 패턴은 이에 맞게 수정된다. 그러나, 이 시점에서, 제2 또는 제3 마스크 할당을 받는 레이아웃 패턴은 수정되지 않았으며, 최초 레이아웃 패턴 상태로 있다.
일부 실시예에서, 단계 420은 희생자 성분의 좌측에 대하여 수행된다. 예를 들어, 단계 420에는, 처음 (i-1)개의 세트들의 수정된 레이아웃 패턴 또는 순서 지수가 1인 경우에는 최초 레이아웃, 그리고 레이아웃 패턴들의 i번째 세트의 선택된 레이아웃 패턴의 좌측에 있는 레이아웃 패턴들의 마지막 (N-i+1)개의 세트들 중에서 가장 가까운 레이아웃 패턴들의 제1 세트들을 찾는 것이 포함된다. 이어서, 단계 430에서는, 폭편차 테이블들의 i번째 세트의 N개의 제1 유형 편차 테이블에 기초하여 상기 선택된 레이아웃 패턴의 좌측에 적용가능한 폭 편차 값들의 제1 서브세트를 결정한다. 일부 실시예에서, 단계 420은 희생자 성분의 우측에 대해서 추가로 수행된다. 예를 들어, 단계 420에는, 최초 (i-1)의 수정된 레이아웃 패턴 또는 순서 지수가 1인 경우에는 최초 레이아웃, 그리고 선택된 레이아웃 패턴의 좌측에 반대인 우측에 있는 마지막 (N-i+1)세트의 레이아웃 패턴 중에서 가장 가까운 제2 세트의 레이아웃 패턴들을 식별하는 것이 포함된다. 이어서, 단계 430에서는, 폭편차 테이블들의 i번째 세트의 N개의 제1 유형 편차 테이블에 기초하여 상기 선택된 레이아웃 패턴의 우측에 적용가능한 폭 편차 값들의 제2 서브세트를 결정한다.
일부 실시예에서, 단계 420에는, 최초 (i-1)의 수정된 레이아웃 패턴 또는 순서 지수가 1인 경우에는 최초 레이아웃, 그리고 선택된 레이아웃 패턴의 상부측 및/또는 하부측에 있는 마지막 (N-i+1)세트의 레이아웃 패턴 중에서 가장 가까운 제3 세트의 레이아웃 패턴들을 식별하는 것이 포함되고, 단계 430에서는, 폭편차 테이블들의 i번째 세트의 N개의 제1 유형 편차 테이블에 기초하여 상기 선택된 레이아웃 패턴의 제3 측에 적용가능한 폭 편차 값들의 제3 서브세트를 결정한다.
프로세스는 레이아웃 패턴들의 i번째 세트 중에 미처리 레이아웃 패턴이 있는지 판단하는 단계 440로 진행된다. 레이아웃 패턴들의 i번째 세트 중에 하나 이상의 미처리 레이아웃 패턴이 있다면, 프로세스는 단계 410으로 진행하고, 그렇지 않으면, 레이아웃 패턴들의 i번째 세트의 모든 레이아웃 패턴이 N개의 제1 유형 폭편차 테이블에 기초하여 처리된 후에 단계 450에서 프로세스가 종료된다.
도 5는 일부 실시예에 따른, 도 3의 흐름도의 단계 330을 설명하기 위해 사용할 수 있는, 제2 유형 테이블에 기초하여 폭 편차 값을 결정하는 방법(500)의 흐름도이다. 일부 실시예에서, 도 2a, 2b와 관련하여 설명된 제2 유형의 폭편차 테이블은 여기서의 제2 유형 테이블로도 사용 가능하다. 도 5에 도시된 방법(500) 이전에, 도중에, 그리고/또는 이후에 추가적 단계를 수행할 수 있음을, 그리고 몇 가지의 다른 프로세스는 여기서 간략히 설명한 것으로만 될 수 있음을 이해해야 한다.
프로세스(500)는, i번째 마스크 할당을 받는 레이아웃 패턴들의 i번째 세트의 미처리 레이아웃 패턴을 선택하는 단계 510에서부터 시작한다. 예를 들어, 제1 마스크 할당을 받는 도 2a의 레이아웃 패턴 104가 선택된다. 그리고, 단계 520에서 또다른 순서 지수 j를 1로 설정한다. 지수 순서 j는 1 내지 i의 정수이다. 예를 들어, 제1 마스크 할당을 받는 레이아웃 패턴 104에 대해서 지수 j는 1로 설정되는데, 이것은, 제1 마스크 할당을 받는 희생자 성분에 대하여, 제1 마스크 할당을 받는 공격자 성분에 기초하여 제2 유형의 폭변동을 분석하는 것을 나타낸다. 나중에 j가 2로 설정된다면, 제2 마스크 할당을 받는 공격자 성분이 분석된다.
그리고 나서, 단계 530에서, j 번째 마스크 할당을 받은 선택된 레이아웃 패턴에 가장 가까운 레이아웃 패턴들의 세트를 찾는다. 예를 들어, 도 2a의 레이아웃 패턴 102와, 세그먼트 204b에 대응하는 "블랭크(blank)"를, 희생자 성분 104의 제2 유형의 폭변동을 결정하기 위하여 가장 가까운 레이아웃 패턴(들)으로서 식별한다. 프로세스(500)는 단계 540으로 진행하여서, j 번째의 제2 유형 테이블(예컨대, 제1 마스크 할당을 받는 공격자 성분에 대한 도 2b에 나타낸 테이블 230[1]) 및 레이아웃 LAYOUT[i-1] 내의 여러 레이아웃 패턴의 치수에 기초하여 해당 폭 편차 값을 결정한다.
프로세스는 단계 550으로 진행하여 순서 지수 j가 순서 지수 i와 같은지 판단한다. 순서 지수 j가 순서 지수 i와 같지 않은 경우에는, 이 순서 지수는 단계 560에서 1만큼 증가되고, 프로세스(500)는 단계 530로 진행한다.
일부 실시예에서, 조합된 단계 530 및 550에는, 순서 지수 i가 1보다 큰 경우에는 최초 (i-1)세트의 각 수정 레이아웃 패턴, 그리고 선택된 레이아웃 패턴의 좌측에 있는 레이아웃 패턴들의 i번째 세트 중에서 가장 가까운 레이아웃 패턴들의 제1 세트들을 식별하는 것이 포함된다. 그리고 조합된 단계 540과 550에는, 폭편차 테이블들의 i번째 세트의 i개의 제2 유형 편차 테이블에 기초하여, 선택된 레이아웃 패턴의 좌측에 적용가능한 폭 편차 값들의 제1 서브세트를 결정하는 것이 포함된다. 일부 실시예에서, 조합된 단계 530 및 550에는, 순서 지수 i가 1보다 큰 경우에 최초 (i-1)세트의 각 수정 레이아웃 패턴, 그리고 선택된 레이아웃 패턴의 우측에 있는 레이아웃 패턴들의 i번째 세트 중에서 가장 가까운 제2 세트의 레이아웃 패턴들을 식별하는 것이 포함된다. 그리고 조합된 단계 540과 550에는, 폭편차 테이블들의 i번째 세트의 i개의 제2 유형 편차 테이블에 기초하여, 선택된 레이아웃 패턴의 우측에 적용가능한 폭 편차 값들의 제2 서브세트를 결정하는 것이 포함된다.
일부 실시예에서, 조합된 단계 530 및 550에는, 순서 지수 i가 1보다 큰 경우에 최초 (i-1)세트의 각 수정 레이아웃 패턴, 그리고 선택된 레이아웃 패턴의 상측 또는 하측에 있는 레이아웃 패턴들의 i번째 세트 중에서 가장 가까운 제3 세트의 레이아웃 패턴들을 식별하는 것이 포함된다. 그리고 조합된 단계 540과 550에는, 폭편차 테이블들의 i번째 세트의 i개의 제2 유형 편차 테이블에 기초하여, 선택된 레이아웃 패턴의 상측 또는 좌측에 적용가능한 폭 편차 값들의 제3 서브세트를 결정하는 것이 포함된다.
단계 550에서, 순서 지수 j가 순서 지수 i와 동일한 경우에는 동일하거나 보다 작은 순서 지수를 갖는 모든 마스크 패턴이 고려된 것이며, 프로세스는 단계 570으로 진행한다. 예를 들어, 제2 마스크 할당을 받는 희생자 성분에 대해서, 지수 j=1은 제1 마스크 할당을 받는 공격자 성분이 고려되었음을 나타내는 것이며, 지수 j=2는 제2 마스크 할당을 받는 공격자 성분이 고려되었음을 나타내는 것이다.
단계 570에서, 레이아웃 패턴들의 i번째 세트에서 미처리 레이아웃 패턴이 있는지를 판단한다. 레이아웃 패턴들의 i번째 세트에서 하나 이상의 미처리 레이아웃 패턴이 있다면, 프로세스는 단계 510으로 진행한다. 그렇지 않으면, 레이아웃 패턴들의 i번째 세트의 모든 레이아웃 패턴을 i개의 제2 유형 폭편차 테이블에 기초하여 처리한 후에, 프로세스는 단계 580에서 종료한다.
순서 지수 j는 다양한 동작의 흐름을 설명하기 위해 사용한 것이다. 일부 실시예에서는, 각종 단계들은, 순서 지수 j에 해당되는 변수를 사용하지 않고 예컨대 하드와이어 컨트롤러 또는 상태 머신을 이용하여 여기서 정해놓은 순서대로 실행되도록 설정된다.
도 6a는 일부 실시예에 따른, 도 3~5의 단계가 수행되기 전의 레이아웃(600A)의 일부분의 평면도이다. 이 레이아웃(600A)은, 제1 마스크 할당(즉, 마스크 A)을 받는 레이아웃 패턴 612 및 614와, 제2 마스크 할당(즉, 마스크 B)을 받는 레이아웃 패턴 622 및 624와, 제3 마스크 할당(즉, 마스크 C)을 받는 레이아웃 패턴 632, 634, 636을 포함한다. 즉, 예를 들어, N은 3으로 설정된다. 일부 실시예에서, 레이아웃 600A는 도 3의 최초 레이아웃 LAYOUT[0]에 해당된다.
도 6b는 일부 실시예에 따른, 레이아웃 600A와 같은 레이아웃에 따라 형성된 성분 600B의 일부분의 평면도이다. 성분 600B에는, 레이아웃 패턴 612, 614, 622, 624, 632, 634, 636에 대응하는 성분 612', 614', 622', 624', 632', 634' 및 636'이 포함된다. 도 1a 내지 도 1d와 관련하여 설명한 제1 유형의 변동 또는 도 2a 및 도 2b를 참조하여 설명한 제2 유형의 변동에 의한 변동 때문에, 성분 612', 614', 622', 624', 632', 634' 및 636'의 크기 및 형상은 최초 레이아웃 600A의 레이아웃 패턴 612, 614, 622, 624, 632, 634 및 636의 크기 및 형상과 다르다. 따라서 성분 612', 614', 622', 624', 632', 634' 및 636'의 전기적 특성(예컨대, 기생 저항 및 기생 정전용량)은, 최초 레이아웃 600A의 레이아웃 패턴 612, 614, 622, 624, 632, 634 및 636의 크기와 형상에 의해 추출 또는 도출되는 전기적 특성과도 다르다.
도 6c는 일부 실시예에 따른, 도 3의 LAYOUT[1]에 대응하는 첫 번째 수정된 레이아웃 600C의 일부분의 평면도이다. 일부 실시예에서, 제1 마스크(즉, 마스크 A) 할당을 받는 최초 레이아웃 600A의 제1 세트의(즉, 지수 i=1) 레이아웃 패턴에 대한 제1 유형 폭 편차 값 및 제2 유형 폭 편차 값을 결정하는 단계 320과 330이 반복적으로 수행된다. 예를 들어, 레이아웃 패턴들의 제1 세트(612, 614)는 희생자 성분이며, 수정된 레이아웃 패턴들의 제1 세트(612" 및 614")가 되도록 처리된다. 레이아웃 패턴 612의 우측에 가장 가까운 레이아웃 패턴 632는 제1 유형의 폭변동에 관하여 레이아웃 패턴 612의 공격자 성분이다. 레이아웃 패턴 614의 가장 가까운 레이아웃 패턴 634와 636은 제1 유형의 폭변동에 관하여 레이아웃 패턴 614의 공격자 성분이다. 또한, 레이아웃 패턴 612는 마스크 A(즉, 지수 j=1)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 614의 공격자 성분이고, 레이아웃 패턴 614는 마스크 A에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 612의 공격자 성분이다. 첫 번째 수정된 레이아웃(600C)은, 최초 레이아웃, 제1 세트의 폭편차 테이블 중의 세 개의 제1 유형 편차 테이블, 그리고 제1 세트의 폭편차 테이블 중의 하나의 제2 유형 편차 테이블에 따라 레이아웃 패턴들의 제1 세트 612 및 614를 수정함으로써 생성된다.
도 6d는 일부 실시예에 따른, 도 3의 LAYOUT[2]에 대응하는 두 번째 수정된 레이아웃 600D의 일부분의 평면도이다. 레이아웃 패턴 622와 624의 제2 세트(지수 i=2)가 처리되어서 제2 세트의 수정된 레이아웃 패턴 622", 624"가 된다. 레이아웃 패턴 622의 가장 가까운 레이아웃 패턴 632와 634는 제1 유형 폭변동에 대하여 레이아웃 패턴 622의 공격자 성분이다. 레이아웃 패턴 624의 가장 가까운 레이아웃 패턴 636과 638은 제1 유형 폭변동에 대하여 레이아웃 패턴 624의 공격자 성분이다. 제1 마스크 할당을 받는 레이아웃 패턴 612" 및 614"은 마스크 A(즉, 지수 j=1)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 622의 공격자 성분이다. 레이아웃 패턴 614"은 마스크 A에 기인한 제2 유형 폭변동에 대하여 레이아웃 패턴 624의 공격자 성분이다. 또한, 레이아웃 패턴 622는 마스크 B(즉, 지수 j=2)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 624의 공격자 성분이고, 레이아웃 패턴 624는 마스크 B에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 622의 공격자 성분이다. 두 번째 수정된 레이아웃(600D)은, 첫 번째 수정된 레이아웃 600C, 제2 세트의 폭편차 테이블 중의 세 개의 제1 유형 편차 테이블, 그리고 제2 세트의 폭편차 테이블 중의 두 개의 제2 유형 편차 테이블에 따라 제2 세트의 레이아웃 패턴 622 및 624를 수정함으로써 생성된다.
도 6e는 일부 실시예에 따른, 도 3의 LAYOUT[3]에 대응하는 최종 수정된 레이아웃 600E의 일부분의 평면도이다. 제3 세트(지수 i=3)의 레이아웃 패턴 632, 634, 636이 처리되어서 제2 세트의 수정된 레이아웃 패턴 632", 632", 636"이 된다. 레이아웃 패턴 632의 가장 가까운 레이아웃 패턴 612"와 622"는 제1 유형 폭변동에 대하여 레이아웃 패턴 632의 공격자 성분이다. 레이아웃 패턴 634의 가장 가까운 레이아웃 패턴 622"와 614"는 제1 유형 폭변동에 대하여 레이아웃 패턴 634의 공격자 성분이다. 레이아웃 패턴 636의 가장 가까운 레이아웃 패턴 614"와 624"는 제1 유형 폭변동에 대하여 레이아웃 패턴 636의 공격자 성분이다. 레이아웃 패턴 638의 가장 가까운 레이아웃 패턴 624"는 제1 유형 폭변동에 대하여 레이아웃 패턴 638의 공격자 성분이다.
레이아웃 패턴 612" 및 614"은 마스크 A(즉, 지수 j=1)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 632, 634의 공격자 성분이다. 레이아웃 패턴 614"은 마스크 A에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 636, 638의 공격자 성분이다. 레이아웃 패턴 622"은 마스크 B(즉, 지수 j=2)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 632의 공격자 성분이다. 레이아웃 패턴 622"와 624"은 마스크 B에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 634, 636의 공격자 성분이다. 레이아웃 패턴 624"은 마스크 B에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 638의 공격자 성분이다. 또한, 레이아웃 패턴 634는 마스크 C(즉, 지수 j=3)에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 632의 공격자 성분이다. 레이아웃 패턴 632, 636은 마스크 C에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 634의 공격자 성분이다. 레이아웃 패턴 634, 638은 마스크 C에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 636의 공격자 성분이다. 레이아웃 패턴 636은 마스크 C에 기인하는 제2 유형 폭변동에 대하여 레이아웃 패턴 638의 공격자 성분이다.
세 번째 수정된 레이아웃(600E)은, 두 번째 수정된 레이아웃 600D, 제3 세트의 폭편차 테이블 중의 세 개의 제1 유형 편차 테이블, 그리고 제3 세트의 폭편차 테이블 중의 세 개의 제2 유형 편차 테이블에 따라 제3 세트의 레이아웃 패턴 632, 634, 및 636을 수정함으로써 생성된다. 일부 실시예에서, 세 번째 수정된 레이아웃(600E)은 후속하는 전기저항-정전용량 추출 프로세스에서 최종 수정된 레이아웃으로서 사용된다.
도 7은 일부 실시예에 따른 전기저항-정전용량 추출 시스템(700)의 블록도이다. 전기저항-정전용량 추출 시스템(700)은 제1 컴퓨터 시스템(710), 제2 컴퓨터 시스템(720), 네트워크 저장 장치(730), 그리고 상기 제1 컴퓨터 시스템(710), 제2 컴퓨터 시스템(720), 및 네트워크 저장 장치(730)를 연결하는 네트워크(740)를 포함한다. 일부 실시예에서, 제2 컴퓨터 시스템(720), 저장 장치(730), 네트워크(740) 중 하나 이상은 생략된다.
제1 컴퓨터 시스템(710)은, 컴퓨터가 읽을 수 있는 비일시적인 저장 매체(714)와 통신가능하도록 연결되는 하드웨어 프로세서(712)를 포함한다. 저장 매체(714)에는, 명령어 집합(714a), 최초 레이아웃 파일(714b), 최종 수정된 레이아웃 파일(714c), 또는 상기 명령어 집합(714a)을 실행하기 위한 중간 데이터(714d)(예컨대, 중간 수정 레이아웃 600C, 600D 또는 600E)가 인코딩된다(즉, 저장된다). 프로세싱 유닛(712)은 컴퓨터가 읽을 수 있는 저장 매체(714)와 전기적으로 통신가능하도록 연결된다. 프로세싱 유닛(712)은 도 3~5와 관련하여 설명된 방법을 수행하기 위한 전기저항-정전용량 추출 수단으로서 컴퓨터(710)를 사용가능하도록 하기 위하여 컴퓨터가 읽을 수 있는 저장 매체(714) 내에 인코딩되어 있는 명령어 집합(714a)을 실행하도록 구성된다.
일부 실시예에서는, 명령어 집합(714a), 최초 레이아웃 파일(714b), 최종 수정 레이아웃 파일(714c), 또는 중간 데이터(714d)가 상기 저장 매체(714) 이외의 다른 비일시적 저장 매체에 저장된다. 일부 실시예에서는, 명령어 집합(714a), 최초 레이아웃 파일(714b), 최종 수정 레이아웃 파일(714c), 또는 중간 데이터(714d)의 일부 또는 전부가 네트워크 저장 장치(730) 내의 비일시적 저장 매체에, 또는 제2 컴퓨터 시스템(720)에 저장된다. 이러한 경우에, 컴퓨터(710)의 외부에 저장된 명령어 집합(714a), 최초 레이아웃 파일(714b), 최종 수정 레이아웃 파일(714c), 또는 중간 데이터(714d)의 일부 또는 전부는 네트워크(740)를 통해 프로세싱 유닛(712)에 의해 액세스가능하다.
일부 실시예에서, 프로세서(712)는 중앙처리장치(CPU), 멀티 프로세서, 분산 처리 시스템, 주문형 집적 회로(ASIC), 및/또는 적절한 처리 장치이다.
일부 실시예에서, 컴퓨터가 읽을 수 있는 저장 매체(714)는 전자식, 자기식, 광학식, 전자기식, 적외선, 및/또는 반도체 시스템(또는 장치 또는 소자)이다. 예를 들어, 컴퓨터가 읽을 수 있는 저장 매체(714)는 반도체 또는 고체상태 메모리, 자기 테이프, 이동식 컴퓨터 디스켓, 랜덤 액세스 메모리(RAM), 읽기 전용 메모리(ROM), 경질 자기 디스크, 및/또는 광 디스크를 포함한다. 광 디스크를 사용하는 일부 실시예들에서, 컴퓨터가 읽을 수 있는 저장 매체(714)는 컴팩트 디스크 읽기 전용 메모리(CD-ROM), 컴팩트 디스크 읽기/쓰기(CD-R/W), 및/또는 디지털 비디오 디스크(DVD)를 포함한다.
컴퓨터 시스템(710)은, 적어도 일부 실시예들에서, 입출력 인터페이스(716) 및 디스플레이 장치(717)를 포함한다. 입출력 인터페이스(716)는 프로세서(712)에 연결되어서 회로 설계자로 하여금 제1 컴퓨터 시스템(710)을 조작할 수 있도록 한다. 적어도 일부 실시예에서, 디스플레이 장치(717)는 명령어 집합(714a)이 실행되는 상태를 표시하며, 적어도 일부 실시예에서는, 그래픽 사용자 인터페이스(GUI)를 출력한다. 적어도 일부 실시예에서, 디스플레이 장치(717)는 실시간으로 명령어 집합(714a)의 실행 상태를 표시한다. 적어도 일부 실시예에서, 입출력 인터페이스(716) 및 디스플레이 장치(717)는 운용자로 하여금 대화식(interactive)으로 컴퓨터 시스템(710)을 조작할 수 있도록 한다.
적어도 일부 실시예에서, 컴퓨터 시스템(700)은 또한 프로세서(712)에 연결된 네트워크 인터페이스(718)를 포함한다. 네트워크 인터페이스(718)는 컴퓨터 시스템(710)으로 하여금, 하나 이상의 다른 컴퓨터 시스템이 접속되어 있는 네트워크(740)와 통신하도록 한다. 네트워크 인터페이스는 블루투스, 와이파이, 와이맥스, GPRS, WCDMA 등의 무선 네트워크 인터페이스, 또는 이더넷, USB, IEEE-1394 등의 유선 네트워크 인터페이스를 포함한다.
일 실시예에 따르면, 최초 레이아웃에 기초하여 수정 레이아웃을 생성하는 방법은, 제1 유형의 폭변동에 따라 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 결정하는 것을 포함한다. 최초 레이아웃은 N개의 마스크에 대응하는 레이아웃 패턴들의 N개의 세트들을 갖는데, 여기서 레이아웃 패턴들의 i번째 세트는 N개 마스크 중 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수이다. 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 제2 세트의 폭 편차 값은 제2 유형의 폭변동에 따라 결정된다. 수정된 레이아웃은 레이아웃 패턴들의 i번째 세트의 제1 세트 및 폭 편차 값들의 제2 세트에 기초하여 생성된다. i번째 마스크의 순서 지수 i는 제조 공정 중에 적용되는 i번째 마스크의 순서에 해당한다.
다른 실시예에 따르면, 전기저항-정전용량 추출 시스템은, 명령어 집합이 인코딩되어 있는 비일시적 저장 매체와, 이 비일시적 저장 매체에 통신가능하도록 연결되는 하드웨어 프로세서를 포함한다. 이 하드웨어 프로세서는, 제1 유형의 폭변동에 따라 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 결정하고, 제2 유형의 폭변동에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제2 세트를 결정하고, 레이아웃 패턴들의 i번째 세트의 제1 세트 및 폭 편차 값들의 제2 세트에 기초하여 수정 레이아웃을 생성하고, 수정된 레이아웃에 기초하여 기생 전기저항-정전용량의 추출 처리를 수행하는 명령어 집합을 실행하도록 구성된다. 최초 레이아웃은 N개의 마스크들에 대응하는 레이아웃 패턴들의 N개의 세트들을 갖는데, 여기서 레이아웃 패턴들의 i번째 세트는 N개 마스크 중의 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 여기서 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수이다.
다른 실시예에 따르면, 비일시적 저장 매체에는 명령어 집합이 인코딩되어 있는데, 이 명령어 집합은 하드웨어 프로세서로 하여금, 제1 유형의 폭변동 테이블에 따라 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제1 세트를 결정하고, i개의 제2 유형의 폭변동 테이블에 따라 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차 값들의 제2 세트를 결정하고, 레이아웃 패턴들의 i번째 세트의 제1 세트 및 폭 편차 값들의 제2 세트에 기초하여 수정 레이아웃을 생성하는 것을 포함하는 방법을 수행하도록 구성된다. 여기서 최초 레이아웃은 N개 마스크에 대응하는 레이아웃 패턴들의 N개의 세트들을 갖는데, 레이아웃 패턴들의 i번째 세트는 N개 마스크 중의 i번째 마스크에 대응하는 i번째 마스크 할당을 받는다. 여기서 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수이다. i번째 마스크의 지수 i는 제조 공정 중에 적용되는 i번째 마스크의 순서에 해당된다.
전술한 여러 실시예들은, 당업자가 본 발명의 양태를 보다 잘 이해할 수 있도록 특징들을 조관하고 있다. 당업자는 동일한 목적을 수행하기 위한 다른 방법과 구조를 설계하거나 수정하기 위한 기초로서 그리고/또는 여기서 소개한 실시예들의 동일한 장점을 달성하기 위한 기초로서, 본 발명의 개시 내용을 용이하게 이용할 수 있음을 이해할 것이다. 당업자는 또한, 이러한 등가(균등)의 구조가 본 발명의 사상 및 범위를 벗어나지 않음을, 그리고 본 발명의 사상 및 범위를 벗어나지 않는 상태에서 다양한 변경, 교체, 및 변형을 할 수 있음을 이해할 것이다.
712: 프로세서
716: 입출력
717: 디스플레이
718: 네트워크 인터페이스
740: 네트워크

Claims (10)

  1. 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법에 있어서,
    제1 유형의 폭 변동에 따라 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제1 세트를 결정하는 단계 - 상기 최초 레이아웃은 N개의 마스크들에 대응하는 레이아웃 패턴들의 N개의 세트들을 가지고, 레이아웃 패턴들의 i번째 세트는 상기 N개의 마스크들 중 i번째 마스크에 대응하는 i번째 마스크 할당을 가지고, 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수임 -;
    제2 유형의 폭 변동에 따라 상기 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제2 세트를 결정하는 단계; 및
    상기 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제1 및 제2 세트들에 기초해서 상기 수정된 레이아웃을 생성하는 단계를
    포함하고,
    상기 i번째 마스크의 순서 지수 i는 제조 공정 동안 적용되는 상기 i번째 마스크의 순서에 대응하며,
    상기 단계들 중 하나 이상은 하드웨어 프로세서에 의해 수행되고,
    상기 폭 편차값들의 제1 세트를 결정하는 단계는 제1 유형 폭 편차 테이블들의 세트에 기초하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  2. 제1항에 있어서,
    상기 폭 편차값들의 제1 세트를 결정하는 단계는 상기 제1 유형 폭 편차 테이블들의 세트에 기초하여 상기 폭 편차값들의 제1 세트의 폭 편차값들의 제1 서브세트 및 제2 서브세트를 결정하는 단계를 포함하고,
    상기 폭 편차값들의 제1 서브세트는 상기 레이아웃 패턴들의 i번째 세트의 선택된 레이아웃 패턴의 제1 측에 대응하고, 상기 폭 편차값들의 제2 서브세트는 상기 레이아웃 패턴들의 i번째 세트의 상기 선택된 레이아웃 패턴의 제2 측에 대응하고, 상기 제2 측은 상기 제1 측에 대향되고, 상기 제1 유형 폭편차 테이블들의 세트는 상기 제1 유형 폭 변동에 대한 정보를 포함하며,
    상기 폭 편차값들의 제1 서브세트를 결정하는 단계는,
    수정된 레이아웃 패턴들의 처음 (i-1)개의 세트들, 또는 상기 순서 지수가 1인 경우는 상기 최초 레이아웃, 그리고 레이아웃 패턴들의 마지막 (N-i+1)개의 세트들로부터, 상기 선택된 레이아웃 패턴의 제1 측에 가장 가까운 레이아웃 패턴들의 제1 세트를 식별하는 단계; 및
    상기 가장 가까운 레이아웃 패턴들의 제1 세트와 상기 제1 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제1 측에 적용가능한 상기 폭 편차값들의 제1 서브세트를 결정하는 단계를
    포함하고,
    상기 폭 편차값들의 제2 서브세트를 결정하는 단계는,
    처음 (i-1)개의 수정된 레이아웃 패턴들, 또는 상기 순서 지수가 1인 경우에는 상기 최초 레이아웃, 그리고 상기 레이아웃 패턴들의 마지막 (N-i+1)개의 세트들로부터, 상기 선택된 레이아웃 패턴의 제2 측에 가장 가까운 레이아웃 패턴들의 제2 세트를 식별하는 단계; 및
    상기 가장 가까운 레이아웃 패턴들의 제2 세트 및 상기 제1 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제2 측에 적용가능한 상기 폭 편차값들의 제2 서브세트를 결정하는 단계를
    포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  3. 제2항에 있어서,
    상기 폭 편차값들의 제1 세트를 결정하는 단계는 상기 제1 유형 폭편차 테이블들의 세트에 기초하여 상기 폭 편차값들의 제1 세트의 폭 편차값들의 제3 서브세트를 결정하는 단계를 더 포함하고,
    상기 폭 편차값들의 제3 서브세트는 상기 레이아웃 패턴들의 i번째 세트의 상기 선택된 레이아웃 패턴의 제3 측에 대응하고,
    상기 폭 편차값들의 제3 서브세트를 결정하는 단계는,
    상기 처음 (i-1)개의 수정된 레이아웃 패턴들, 또는 상기 순서 지수 i가 1인 경우에는 상기 최초 레이아웃, 그리고 상기 레이아웃 패턴들의 마지막 (N-i+1)개의 세트들로부터, 상기 선택된 레이아웃 패턴의 제3 측에 가장 가까운 레이아웃 패턴들의 제3 세트를 식별하는 단계; 및
    상기 가장 가까운 레이아웃 패턴들의 제3 세트 및 상기 제1 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제3 측에 적용가능한 상기 폭 편차값들의 제3 서브세트를 결정하는 단계를
    포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  4. 제2항에 있어서,
    상기 폭 편차값들의 제2 세트를 결정하는 단계는 제2 유형 폭편차 테이블들의 세트에 기초하여 상기 폭 편차값들의 제2 세트의 폭 편차값들의 제3 서브세트 및 제4 서브세트를 결정하는 단계를 더 포함하고,
    상기 폭 편차값들의 제3 서브세트는 상기 선택된 레이아웃 패턴의 제1 측에 대응하고, 상기 폭 편차값들의 제4 서브세트는 상기 선택된 레이아웃 패턴의 제2 측에 대응하고, 상기 제2 유형 폭편차 테이블들의 세트는 상기 제2 유형 폭 변동에 관한 정보를 포함하며;
    상기 폭 편차값들의 제3 서브세트를 결정하는 단계는,
    상기 순서 지수 i가 1보다 큰 경우에는 수정된 레이아웃 패턴들의 처음 (i-1)개의 세트들 각각, 및 상기 레이아웃 패턴들의 i번째 세트로부터, 상기 선택된 레이아웃 패턴의 제1 측에 가장 가까운 레이아웃 패턴들의 제3 세트를 식별하는 단계; 및
    상기 가장 가까운 레이아웃 패턴들의 제3 세트 및 상기 제2 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제1 측에 적용가능한 상기 폭 편차값들의 제3 서브세트를 결정하는 단계를
    포함하고,
    상기 폭 편차값들의 제4 서브세트를 결정하는 단계는,
    상기 순서 지수 i가 1보다 큰 경우에는 수정된 레이아웃 패턴들의 처음 (i-1)개의 세트들 각각, 및 상기 레이아웃 패턴들의 i번째 세트로부터, 상기 선택된 레이아웃 패턴의 제2 측에 가장 가까운 레이아웃 패턴들의 제4 세트를 식별하는 단계;
    가장 가까운 레이아웃 패턴들의 제4 세트 및 상기 제2 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제2 측에 적용가능한 폭 편차값들의 제4 서브세트를 결정하는 단계를
    포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  5. 제4항에 있어서,
    상기 폭 편차값들의 제2 세트를 결정하는 단계는, 상기 제2 유형 폭편차 테이블들의 세트에 기초하여 상기 폭 편차값들의 제2 세트의 폭 편차값들의 제5 서브세트를 결정하는 단계를 더 포함하고, 상기 폭 편차값들의 제5 서브세트는 레이아웃 패턴들의 i번째 세트의 상기 선택된 레이아웃 패턴의 제3 측에 대응하고,
    상기 폭 편차값들의 제5 서브세트를 결정하는 단계는,
    상기 순서 지수 i가 1보다 큰 경우에는 수정된 레이아웃 패턴들의 처음 (i-1)개의 세트들 각각, 및 레이아웃 패턴들의 i번째 세트로부터, 상기 선택된 레이아웃 패턴의 제3 측에 가장 가까운 레이아웃 패턴들의 제5 세트를 식별하는 단계; 및
    상기 가장 가까운 레이아웃 패턴들의 제5 세트 및 상기 제2 유형 폭편차 테이블들의 세트에 기초하여, 상기 선택된 레이아웃 패턴의 제3 측에 적용가능한 상기 폭 편차값들의 제5 서브세트를 결정하는 단계를 포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  6. 제4항에 있어서,
    상기 수정된 레이아웃을 생성하는 단계는,
    상기 폭 편차값들의 제1 서브세트 및 제3 서브세트에 따라, 상기 선택된 레이아웃 패턴의 제1 측을 조정하는 단계; 및
    상기 폭 편차값들의 제2 서브세트 및 제4 서브세트에 따라, 상기 선택된 레이아웃 패턴의 제2 측을 조정하는 단계를
    포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  7. 제1항에 있어서,
    N은 3이며,
    상기 최초 레이아웃의 레이아웃 패턴들의 i번째 세트를 위해 상기 폭 편차값들의 제1 세트를 결정하는 단계와, 상기 폭 편차값들의 제2 세트를 결정하는 단계는,
    상기 최초 레이아웃, 폭편차 테이블들의 제1 세트 중 3개의 제1 유형 편차 테이블들, 및 상기 폭편차 테이블들의 제1 세트 중 하나의 제2 유형 편차 테이블에 따라 레이아웃 패턴들의 제1 세트를 수정함으로써 제1 레이아웃을 생성하는 단계;
    상기 제1 레이아웃, 폭편차 테이블들의 제2 세트 중 3개의 제1 유형 편차 테이블들, 및 상기 폭편차 테이블들의 제2 세트 중 2개의 제2 유형 편차 테이블들에 따라 상기 제1 레이아웃 내의 레이아웃 패턴들의 제2 세트를 수정함으로써 제2 레이아웃을 생성하는 단계; 및
    상기 제2 레이아웃, 폭편차 테이블들의 제3 세트 중 3개의 제1 유형 편차 테이블들, 및 상기 폭편차 테이블들의 제3 세트 중 3개의 제2 유형 편차 테이블들에 따라 상기 제2 레이아웃 내의 레이아웃 패턴들의 제3 세트를 수정함으로써 제3 레이아웃을 생성하는 단계를
    포함하는 일련의(a sequence of) 단계들과 일관되게(consistent with) 반복적으로 수행되며,
    상기 수정된 레이아웃을 생성하는 단계는 상기 수정된 레이아웃으로서 상기 제3 레이아웃을 사용하는 단계를 포함하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  8. 제1항에 있어서,
    상기 제1 유형 폭 변동은 국부적 에칭 또는 평탄화 공정에 상관(correlate)되는 변동을 모델링하는 것에 대응하고,
    상기 제2 유형 폭 변동은 다중 패터닝 공정 중의 리소그래피 공정 또는 스페이서 공정에 상관되는 변동을 모델링하는 것에 대응하는 것인, 최초 레이아웃에 기초하여 수정된 레이아웃을 생성하는 방법.
  9. 저항-정전용량 추출 시스템에 있어서,
    명령어들의 세트가 인코딩되어 있는 비일시적(non-transitory) 저장 매체; 및
    상기 비일시적 저장 매체에 통신가능하게 연결된 하드웨어 프로세서를
    포함하고,
    상기 하드웨어 프로세서는,
    제1 유형의 폭 변동에 따라 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제1 세트를 결정하고 - 최초 레이아웃은 N개의 마스크들에 대응하는 레이아웃 패턴들의 N개의 세트들을 갖고, 상기 레이아웃 패턴들의 i번째 세트는 상기 N개의 마스크들 중 i번째 마스크에 대응하는 i번째 마스크 할당을 갖고, 순서 지수 i는 1 내지 N의 정수이며, N은 1보다 큰 정수임 -;
    제2 유형의 폭 변동에 따라 상기 최초 레이아웃의 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제2 세트를 결정하고;
    상기 레이아웃 패턴들의 i번째 세트의 폭 편차값들의 제1 세트 및 제2 세트에 기초하여 수정된 레이아웃을 생성하며;
    상기 수정된 레이아웃에 기초하여 기생 저항-정전용량의 추출 처리를 수행하기 위해
    상기 명령어들의 세트를 실행하도록 구성되고,
    상기 폭 편차값들의 제1 세트를 결정하는 것은 제1 유형 폭 편차 테이블들의 세트에 기초하는 것인, 저항-정전용량 추출 시스템.
  10. 명령어들의 세트가 인코딩되어 있는 비일시적 저장 매체에 있어서,
    상기 명령어들의 세트가 하드웨어 프로세서로 하여금 제1항 내지 제8항 중 어느 한 항에 따르는 방법의 각 단계를 수행하도록 구성되는 것인, 비일시적 저장 매체.
KR1020140193457A 2014-08-05 2014-12-30 Rc 추출을 위한 수정 레이아웃 생성 방법 KR101663388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/452,078 US9710588B2 (en) 2014-08-05 2014-08-05 Method of generating modified layout for RC extraction
US14/452,078 2014-08-05

Publications (2)

Publication Number Publication Date
KR20160016509A KR20160016509A (ko) 2016-02-15
KR101663388B1 true KR101663388B1 (ko) 2016-10-06

Family

ID=55134665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140193457A KR101663388B1 (ko) 2014-08-05 2014-12-30 Rc 추출을 위한 수정 레이아웃 생성 방법

Country Status (5)

Country Link
US (2) US9710588B2 (ko)
KR (1) KR101663388B1 (ko)
CN (1) CN105320798B (ko)
DE (1) DE102014113629B4 (ko)
TW (1) TWI587162B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102466464B1 (ko) * 2015-08-03 2022-11-14 삼성전자주식회사 광 근접 보정을 위해 초기 바이어스 값을 제공하는 방법, 및 그 초기 바이어스 값에 기초한 광 근접 보정을 수반하는 마스크 제작 방법
US10151971B2 (en) 2016-07-01 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of seeding an optical proximity correction (OPC) process
US10444622B2 (en) * 2018-02-09 2019-10-15 United Microelectronics Corp. Method for generating masks for manufacturing of a semiconductor structure
US11829697B2 (en) * 2021-08-06 2023-11-28 International Business Machines Corporation Region-based layout routing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228599A (ja) * 2000-02-21 2001-08-24 Matsushita Electric Ind Co Ltd 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法
JP2008122948A (ja) * 2006-10-20 2008-05-29 Toshiba Corp 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311244B2 (ja) * 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
JP2002134395A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体装置の製造システム
US6665856B1 (en) 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6974650B2 (en) * 2002-05-12 2005-12-13 United Microelectronics Corp. Method of correcting a mask layout
US7363099B2 (en) 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US6901576B2 (en) * 2002-11-20 2005-05-31 International Business Machines Corporation Phase-width balanced alternating phase shift mask design
US7469057B2 (en) * 2003-02-26 2008-12-23 Taiwan Semiconductor Manufacturing Corp System and method for inspecting errors on a wafer
US7234128B2 (en) * 2003-10-03 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the critical dimension uniformity of patterned features on wafers
JP4250540B2 (ja) * 2004-01-30 2009-04-08 キヤノン株式会社 レイアウト調整方法および装置およびレイアウト調整プログラム
JP2006032834A (ja) * 2004-07-21 2006-02-02 Matsushita Electric Ind Co Ltd 露光装置、露光方法及び半導体装置の製造方法
DE102005023385A1 (de) 2005-05-17 2006-11-23 Emitec Gesellschaft Für Emissionstechnologie Mbh Fügen metallischer Fasern zu Vliesen zur Herstellung von Wabenkörpern
US7191428B2 (en) * 2005-05-31 2007-03-13 Synopsys, Inc. Centerline-based pinch/bridge detection
TW200832171A (en) 2007-01-29 2008-08-01 United Microelectronics Corp Method for correcting photomask pattern
KR100924339B1 (ko) 2007-06-27 2009-10-30 주식회사 하이닉스반도체 마스크 레이아웃 보정 방법
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP2009217366A (ja) * 2008-03-07 2009-09-24 Nec Electronics Corp 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法
TWI385549B (zh) 2008-05-27 2013-02-11 United Microelectronics Corp 一種修正佈局圖形之方法
JP2010156875A (ja) * 2008-12-27 2010-07-15 Toshiba Corp パターン補正支援方法およびパターン補正支援プログラム
US8255838B2 (en) 2010-01-15 2012-08-28 Synopsys, Inc. Etch-aware OPC model calibration by using an etch bias filter
KR20110094467A (ko) 2010-02-16 2011-08-24 삼성전자주식회사 리타겟 프로세스 모델링 방법, 및 그 프로세스 모델링 방법을 이용한 마스크 제조방법
US8584052B2 (en) 2010-12-22 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for multiple patterning technology
JP2013045070A (ja) * 2011-08-26 2013-03-04 Toshiba Corp 原版評価方法、プログラム、および原版製造方法
US8887106B2 (en) * 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8826195B2 (en) * 2012-06-05 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Layout modification method and system
US8663878B2 (en) * 2012-07-05 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mask and method for forming the same
US8612902B1 (en) 2012-09-27 2013-12-17 International Business Machines Corporation Retargeting multiple patterned integrated circuit device designs
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8904314B1 (en) * 2013-08-05 2014-12-02 Taiwan Semiconductor Manufacturing Company Limited RC extraction for multiple patterning layout design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228599A (ja) * 2000-02-21 2001-08-24 Matsushita Electric Ind Co Ltd 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法
JP2008122948A (ja) * 2006-10-20 2008-05-29 Toshiba Corp 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体

Also Published As

Publication number Publication date
US9710588B2 (en) 2017-07-18
KR20160016509A (ko) 2016-02-15
US20170316142A1 (en) 2017-11-02
DE102014113629B4 (de) 2024-07-11
DE102014113629A1 (de) 2016-02-11
CN105320798B (zh) 2018-09-14
US10019548B2 (en) 2018-07-10
TWI587162B (zh) 2017-06-11
TW201606548A (zh) 2016-02-16
CN105320798A (zh) 2016-02-10
US20160042108A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
KR101663388B1 (ko) Rc 추출을 위한 수정 레이아웃 생성 방법
US8312406B2 (en) Method and system performing RC extraction
US8601409B1 (en) Compression method and system for use with multi-patterning
TWI597616B (zh) 驗證多重樣式化技術的設計方法、驗證系統以及非暫時性電腦可讀取媒體
US10496783B2 (en) Context-aware pattern matching for layout processing
JP2010506336A (ja) 電子設計自動化における特性
TWI496020B (zh) 電阻電容萃取方法
US10534892B2 (en) Layout checking system and method
US20110289472A1 (en) Layout quality evaluation
US12032892B2 (en) Semiconductor layout context around a point of interest
US20140252639A1 (en) Integrated circuit device, method for producing mask layout, and program for producing mask layout
KR20150113803A (ko) 다중 패터닝 그룹 할당 제약조건들에 대한 레이아웃 검사 시스템
Zhang et al. Modeling sampling strategy optimization by machine learning based analysis
US10163787B2 (en) Semiconductor structure
US8959460B1 (en) Layout decomposition method
Maynard et al. Measurement and reduction of critical area using Voronoi diagrams
US20150052492A1 (en) Routing method
US10796067B1 (en) EDA CAA with learning phase
US9189587B2 (en) Chip level critical point analysis with manufacturer specific data
Badr et al. Hotspot-aware DSA Grouping and Mask Assignment
Jung et al. Sem contour-based model OPC calibrated with optically sensitive patterns
JP2002183238A (ja) 密集性の判定方法、密集性の検証を行うコンピュータプログラムを記録した記録媒体および検証装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4