KR101653275B1 - 니티놀 기판 패터닝 방법 - Google Patents

니티놀 기판 패터닝 방법 Download PDF

Info

Publication number
KR101653275B1
KR101653275B1 KR1020150091804A KR20150091804A KR101653275B1 KR 101653275 B1 KR101653275 B1 KR 101653275B1 KR 1020150091804 A KR1020150091804 A KR 1020150091804A KR 20150091804 A KR20150091804 A KR 20150091804A KR 101653275 B1 KR101653275 B1 KR 101653275B1
Authority
KR
South Korea
Prior art keywords
nitinol
substrate
nitinol substrate
minutes
pattern
Prior art date
Application number
KR1020150091804A
Other languages
English (en)
Inventor
남영석
송경환
민태기
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020150091804A priority Critical patent/KR101653275B1/ko
Application granted granted Critical
Publication of KR101653275B1 publication Critical patent/KR101653275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Micromachines (AREA)

Abstract

본 발명의 실시예에 따른 니티놀 기판 패터닝 방법은 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계, 상기 니티놀 기판의 표면에 나노구조물을 형성하는 단계, 상기 니티놀 기판의 양쪽표면에 패턴을 형성하는 단계, 패터닝된 상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계, 혼합용액에 패터닝된 상기 니티놀 기판을 담궈 에칭하는 단계 및 패턴에 남아 있는 포토레지스터(PR)을 제거하는 단계를 포함한다.

Description

니티놀 기판 패터닝 방법{METHOD FOR PATTERNING NITINOL SUBSTRATE}
본 발명은 니티놀 기판 패터닝 방법에 관한 것으로서, 보다 상세하게는 스텐트 등의 니티놀 기반 기기를 제작하기 위한 니티놀 기판 패터닝 방법에 관한 것이다.
니티놀은 니켈과 티탄을 절반씩 섞은 비자성 합금으로 이와 같은 합금재료는 제품화된 후 찌그러지는 등 변형되어도 일정한 온도 이상으로 가열하거나 물에 담그면 원래의 모습으로 돌아가는 성질을 갖는다.
이와 같이 일정한 모양을 기억하면 변형되어도 가열하면 원래의 모양으로 되돌아가는(형상기억효과) 특이한 현상 때문에 이러한 합금을 형상기억합금이라고 하고, 인체의 손상된 혈관내에 진입하여 작은 단면직경의 외형을 갖도록 하는 스텐트 의 의료기기 등의 재료로 사용된다.
니티놀을 이용하여 스텐트 등의 기기를 제작하는 방법은 니티놀을 와이어 형태로 뽑아내어 꼬아서 제작하거나 니티놀 박막을 레이저로 가공하여 제작하는 방법이 있다.
니티놀을 와이어 형태로 뽑아내어 꼬아 제작하는 방법의 경우, 꼬여진 틈 사이에서 혈전현상이 가속화되는 문제점이 발생하고 있다.
또 다른 방법인 레이저로 가공되는 니티놀 스텐트 기법의 경우, 소재 표면에 용융 잔류물, 먼지 등 가공에 따른 표면결함과 국부적인 열이 가해짐에 따라 불균일한 열응역 부분으로 인하여 기기의 성능이 저하되는 경향을 보여왔다. 이러한 결함들은 스텐트 등의 피로수명을 감소시키게 된다. 또한 레이저로 가공하여 니티놀을 패터닝하는 방법은 특정 크기 미만의 패턴 제작에 있어서 한계가 있다.
또한 위 두 방법을 이용하여 니티놀 기기들을 제작하는 경우 하나의 스텐트를 제작하기 위한 공정이 복잡하고 시간이 오래걸려 생산성이 많이 떨어지는 문제점이 있다.
대한민국 등록공보 제10-1093418호
본 발명의 목적은 화학적 산화기법 및 포토리소그래피 기법을 이용한 니티놀 기판 패터닝 방법을 제공하는데 있다.
본 발명의 실시예에 따른 니티놀 기판 패터닝 방법은 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계, 상기 니티놀 기판의 표면에 나노구조물을 형성하는 단계, 상기 니티놀 기판의 양쪽표면에 패턴을 형성하는 단계, 패터닝된 상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계, 혼합용액에 패터닝된 상기 니티놀 기판을 담궈 에칭하는 단계 및 패턴에 남아 있는 포토레지스터(PR)을 제거하는 단계를 포함한다.
여기서, 상기 전처리 단계는 HNO3를 이용하여 니티놀 표면의 산화피막을 제거하고, 아세톤, 메탄올 및 2-프로판올에서 음파처리하여 세척하는 단계를 포함할 수 있다.
여기서, 상기 나노구조물을 형성하는 단계는 상기 니티놀 기판을 고온 알칼리(Hot Alkali) 계열 솔루션에 담가 나노구조물을 형성하는 단계를 포함할 수 있다.
여기서, 상기 양쪽 표면에 패턴을 형성하는 단계는 상기 니티놀 기판의 양면을 포토리소그래피 처리하여 패턴을 형성하는 단계를 포함할 수 있다.
또한 상기 양쪽 표면에 패턴을 형성하는 단계는 상기 니티놀 기판의 제1표면에 포토레지스터 코팅막을 형성하는 단계, 미세 패턴이 프린팅된 포토마스크를 이용하여 UV노광하는 단계 및 노광된 패턴의 포토레지스터 잔류물을 제거하는 단계를 포함할 수 있다.
또한, 상기 니티놀 기판의 제2표면에 포토레지스터 코팅막을 형성하는 단계, 미세 패턴이 프린팅된 포토마스크를 이용하여 UV노광하는 단계 및 노광된 패턴의 포토레지스터 잔류물을 제거하는 단계를 포함할 수 있다.
상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계는 상기 니티놀 기판을 100℃ 내지 200℃에서 10분 내지 70분간 가열하는 단계, 상기 니티놀 기판을 200℃ 내지 300℃에서 10분 내지 60분간 가열하는 단계 및 상기 니티놀 기판을 20℃ 내지 30℃에서 10분 내지 40분간 냉각시키는 단계를 포함할 수 있다.
상기 에칭하는 단계는 상기 니티놀 기판을 불산(HF), 질산(HNO3) 및 이온이 제거된 물(DI WATER)을 혼합한 용액에서 1분 내지 20분간 담궈 에칭하는 단계를 포함할 수 있다.
상기 포토레지스터를 제거하는 단계는 상기 니티놀 기판을 아세톤(CH3COCH3)에 1분 내지 20분간 담궈 포토레지스터를 제거하는 단계를 포함할 수 있다.
또한 본 발명의 또 다른 양태에 따른 니티놀 기판 패터닝 방법은 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계, 상기 니티놀 기판의 표면에 나노구조물을 형성하는 단계, 상기 니티놀 기판의 양쪽표면에 패턴을 형성하는 단계, 패터닝된 상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계, 혼합용액에 패터닝된 상기 니티놀 기판을 담궈 에칭하는 단계 및 패턴에 남아 있는 포토레지스터(PR)을 제거하는 단계를 반복하여 수행할 수 있다.
본 발명의 실시예에 따른 니티놀 기판 패터닝 방법에 의하면 정밀한 패턴 제작이 가능하고, 열가공으로 인해 표면결함 및 피로수명 단축의 단점이 개선된다.
또한, 한번의 프로세스로 다량의 스텐트 제작을 위한 패터닝된 니티놀 박막의 제작이 가능하다.
또한, 이로 인해 스텐트의 제작비용이 절감되는 효과가 있다.
또한, 마스크의 디자인을 수정하는것 만으로도 원하는 크기, 구조를 쉽게 바꿀 수 있다.
도1은 본 발명의 실시예에 따른 리티놀 패터닝 방법의 순서도이다.
도2는 본 발명의 실시예에 따른 전처리과정의 흐름도이다.
도3은 본 발명의 실시예에 따른 나노구조물 형성과정의 흐름도이다.
도4는 본 발명이 실시예에 따른 나노구조물이 형성되어 있는 니티놀 기판의 표면사진이다.
도5는 본 발명의 실시예에 따른 포토리소그래피 처리하는 과정의 순서도이다.
도6는 본 발명의 실시예에 따른 니티놀 기판에 포토리소그래피 처리하는 과정을 도시한 도면이다.
도7은 본 발명의 실시예에 따른 포토리소그래피 양면처리가 완료된 니티놀 기판의 개략도이다.
도8은 에칭이 완료된 니티놀 기판의 개략도이다.
도9은 본 발명의 니티놀 기판에 멀티스텝과정을 반복하는 공정 순서도면이다.
도10는 본 발명의 실시예에 따른 니티놀 기판 패터닝 방법을 이용한 니티놀 스텐트의 이미지이다.
도11은 본 발명의 실시예에 따른 니티놀 기판 패터닝 방법을 이용한 니티놀 스텐트의 두께측정 이미지이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고 유사하게 제2 구성 요소는 제1 구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 블록 또는 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시예들에서는 블록들 또는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들 또는 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들 또는 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도1은 본 발명의 실시예에 따른 리티놀 패터닝 방법의 순서도이다.
도2는 본 발명의 실시예에 따른 전처리과정의 흐름도이다.
도3은 본 발명의 실시예에 따른 나노구조물 형성과정의 흐름도이다.
도1에 도시된 바와 같이 본 발명의 실시예에 따른 리티놀 패터닝 방법은 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계(S100), 상기 니티놀 기판의 표면에 나노구조물을 형성하는 단계(S200), 상기 니티놀 기판의 양쪽표면에 패턴을 형성하는 단계(S300), 패터닝된 상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계(S400), 혼합용액에 패터닝된 상기 니티놀 기판을 담궈 에칭하는 단계(S500) 및 패턴에 남아 있는 포토레지스터(PR)을 제거하는 단계(S600)를 포함한다.
먼저 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계(S100)는 HNO3(1M)에 10초 내지 120초 동안 린스하여 공기중에서 생성된 니티놀 기판 표면의 산화피막을 제거한다. 이후 도2에 도시된 바와 같이 니티놀 기판을 아세톤에 담그고 5분간 음파처리하고, 다시 니티놀 기판을 메탄올에 담그고 1분 내지 5분간 음파처리하며, 2-프로판올 용액에 니티놀 기판을 담그고 1분 내지 5분간 음파처리를 하여 니티놀 기판의 표면을 세척한다.
본 발명의 실시예에 따른 나노구조물을 형성하는 단계(S200)는 도3에 도시된 바와 같이 니티놀 기판을 고온 알칼리 계열 솔루션에 담가 나노구조물을 형성한다. 특히 이와 같은 표면개질기법에 의해서 이후 도포될 포토레지스터와 니티놀의 접착력을 개선한다.
고온 알칼리 계열 솔루션중 한 예의 표면개질기법은 물 100g당 NaCIO2(3~4g), NaOH (4~6g), Na3PO412H2O(8~12g)을 혼합하여 90℃ 내지 100℃로 유지하고 니티놀 기판을 10 ~ 20분간 담궈둔다.
이후 나노구조물이 형성된 니티놀 기판을 DI water로 재차 세척한 후 건조시킨다.
도4는 본 발명이 실시예에 따른 나노구조물이 형성되어 있는 니티놀 기판의 표면사진이다.
도4의 (a)는 앞서 설명한 표면개질법을 거치지 않은 니티놀 기판의 표면사진이고, (b)는 나노구조물이 형성되어 있는 니티놀 기판 표면사진으로, (a), (b)를 비교하면 본 발명의 실시예에 따른 나노구조물을 형성하는 단계를 거친 니티놀 기판 표면인 (b)에 의하면 나노크기의 산화구조물들이 생성되어 표면 거칠기가 증가하였고, 표면 에너지가 매우 높은 초친수 표면을 얻을 수 있다. 이에 따라 니티놀 기판의 표면과 포토레지스터의 접착력이 증가한다.
니티놀 기판의 양면표면에 패턴을 형성하는 단계(S300)는 니티놀 기판의 양면을 포토리소그래피 처리하여 패턴을 형성하는 단계를 포함한다.
도5는 본 발명의 실시예에 따른 포토리소그래피 처리하는 과정의 순서도이다.
도6는 본 발명의 실시예에 따른 니티놀 기판에 포토리소그래피 처리하는 과정을 도시한 도면이다.
도5, 도6에 도시된 바와 같이 니티놀 기판의 포토리소그래피 처리하는 과정은 먼저 니티놀 기판의 제1표면에 포토레지스터 코팅막을 형성하는 단계(S310), 미세 패턴이 프린팅된 포토마스크를 이용하여 UV노광하는 단계(S320) 및 노광된 패턴의 포토레지스터 잔류물을 제거하는 단계(S330)를 포함한다.
포토레지스터 코팅막을 형성하는 단계(S310)는 포토레지스터로 WPR5100을 사용하여 1000~3500rpm에서 30~120초동안 스핀코팅하여 2~9㎛두께의 포토레지스터 코팅막을 형성한다.
미세 패턴이 프린팅된 포토마스크를 이용하여 UV노광하는 단계(S320)는 포토레지스터가 코팅된 니티놀 기판에 미세패턴이 프린팅된 포토마스크를 이용하여 에너지 170~190mJ/㎠의 UV광을 조사한다.
노광된 패턴의 포토레지스터 잔류물을 제거하는 단계(S330)는 UV에 노광된 패턴의 포토레지스터를 제거하기 위하여 50~200초 동안 현상과정을 거치고, 현상액(developer)으로 AZ300MIF를 사용한다. 현상이란 노광과정을 통해 상대적으로 결합이 약해져 있는 부분의 포토레지스터를 용제를 사용하여 녹여내는 과정을 의미한다. 이러한 과정을 통해 형성된 포토레지스터의 형상을 포토레지스터 패턴이라 한다. 본 발명의 포토레지스터는 포지티브 PR일 수 있으며, 이 경우 감광작용에 의해 풀어진 고분자 사슬부분이 녹아 없어진다.
본 발명의 니티놀 기판에 대한 포토리소그래피 처리과정을 제2표면에 대해서도 반복하여 실시한다.
도7은 본 발명의 실시예에 따른 포토리소그래피 양면처리가 완료된 니티놀 기판의 개략도이다.
니티놀 기판의 양면에 대한 포토리소그래피 처리가 완료되면 도7과 같이 양면이 패터닝된 포토레지스터가 증착되어 있는 니티놀 기판을 얻을 수 있다.
패터닝된 니티놀 기판을 순차적으로 가열, 냉각하는 단계(S400)는 상기 니티놀 기판을 100℃ 내지 200℃에서 10분 내지 70분간 가열하는 단계, 상기 니티놀 기판을 200℃ 내지 300℃에서 10분 내지 60분간 가열하는 단계 및 상기 니티놀 기판을 20℃ 내지 30℃에서 10분 내지 40분간 냉각시키는 단계를 포함한다.
이와 같은 과정을 통해서 패터닝된 포토레지스터의 안정성을 높일 수 있으며, 니티놀 기판을 건조시킨다.
혼합용액에 패터닝된 니티놀 기판을 담궈 에칭하는 단계(S500)는 불산(HF), 질산(HNO3) 및 이온이 제거된 물(DI WATER)를 혼합한 용액에서 1분 내지 20분간 담궈 에칭한다.
도8은 에칭이 완료된 니티놀 기판의 개략도이다.
본 발명의 실시예에 따른 에칭과정이 완료된 니티놀 기판은 도8에 도시된 바와 같이 포토레지스터가 패터닝된 부분은 니티놀 기판이 식각되지 않았으며, 그렇지 않은 부분은 일정하게 식각되었음을 확인할 수 있다.
화학적 에칭과정에서 니티놀 기판의 에칭은 등방성이다. 따라서 니티놀 기판의 두께(t)가 패턴의 폭(b1)에 비하여 크다면, 니티놀 기판의 두께만큼 에칭되기 전에 먼저 패턴부분이 에칭될 수 있다. 디자인된 미세패턴의 손상없이 1회당 에칭 가능한 니티놀 시편의 두께와 패턴의 폭(b1, b2)의 관계는 수학식 1과 같다.
[수학식 1]
Figure 112015062485825-pat00001
두께(t)가 패턴의 폭(b1 + b2)보다 클 경우, 멀티스텝 포토 리소그래피를 수행하여 패턴의 해상도를 유지하면서 향상된 미세패턴을 가공할 수 있다.
그 예시로 수행한 니티놀 기판 미세 패터닝 공정에서 화학적 에칭을 한회당 1~20분가량 수행하였고, 각 회당 40㎛ ~ 60㎛의 니티놀 기판 두께(t)가 에칭되어 총 2회에 걸쳐 멀티스텝 포토리소그래피를 수행하였다.
한 번의 화학적 에칭을 수행할 경우 약 30㎛ ~ 40㎛의 두께가 에칭되며, 시편의 두께에 따라 1회 이상 포토 리소그래피와 화학적 에칭 및 표면개질기법을 수행한다.
패턴에 남아 있는 포토레지스터를 제거하는 단계(S600)는 니티놀 기판을 아세톤(CH3COCH3)에 1분 내지 20분간 담궈 포토레지스터를 제거한다. 보다 상세하게는 아세톤에 담궈 포토레지스터와 기판의 결합력이 약해졌을때 DI WATER를 이용하여 세척함으로서 포토레지스터를 제거한다.
앞서 언급한 바와 같이 패턴의 폭과 기판의 두께와의 관계를 고려하여 멀티스텝 포토리소그래피와 에칭공정이 필요한 경우 위 단계를 재차 반복한다.
도9는 본 발명의 니티놀 기판에 멀티스텝과정을 반복하는 공정 순서도면이다.
앞선 실시예와 중복되는 공정에 대한 설명은 생략한다.
도9를 참고하면 앞선 실시예를 통해서 획득되어진, 패터닝된 니티놀 기판에 포토레지스터를 스핀코팅하고 포토마스크를 이용하여 포토리소그래피 공정을 수행한다. 니티놀 기판의 양면 모두에 대해서 포토리소그래피 공정을 마무리하면 패터닝된 니티놀 기판을 순차적으로 가열, 냉각시켜 패터닝된 포토레지스터를 안정화시키고, 에칭단계를 수행한다. 에칭공정이 완료된 니티놀 기판을 아세톤에 담그고 DI WATER를 이용하여 포토레지스터를 제거하면 패터닝된 니티놀 기판이 얻어진다.
도10은 본 발명의 실시예에 따른 니티놀 기판 패터닝 방법을 이용한 니티놀 스텐트의 이미지이다.
도11은 본 발명의 실시예에 따른 니티놀 기판 패터닝 방법을 이용한 니티놀 스텐트의 두께측정 이미지이다.
도10의 왼쪽 이미지는 95㎛ 내지 110㎛ 두께의 니티놀 기판 샘플을 포토리소그래피와 화학적 에칭기법을 이용하여 제작된 니티놀 스텐트의 이미지이고, 한번의 공정을 통해서 12개의 스텐트가 제작되었음을 확인할 수 있다. 오른쪽 이미지는 왼쪽 이미지를 현미경으로 확대한 이미지이다.
또한 도11과 같이 95㎛ 내지 110㎛ 두께의 니티놀 기판 샘플을 멀티스텝 과정으로 제작한 후 최종 두께를 측정한 이미지로서, 원래 95㎛ 내지 110㎛ 두께의 니티놀 기판이 프로세스 전과 후 차이가 거의 없음을 확인할 수 있다.
결국 본 발명과 같은 멀티스텝 과정을 통해 제작된 니티놀 기판의 경우 등방성 에칭으로 인해 원하는 시편의 깊이만큼 에칭이 되기 전에 기판의 가는 폭으로 인해 패턴이 모두 에칭되어 사라지는 문제점은 극복된다.

Claims (11)

  1. (a) 소정의 두께를 갖는 니티놀 기판 표면을 세척하는 전처리 단계;
    (b) 상기 니티놀 기판의 표면에 나노구조물을 형성하는 단계;
    (c) 나노구조물이 형성된 니티놀 기판의 양쪽표면에 패턴을 형성하는 단계;
    (d) 패터닝된 상기 니티놀 기판을 순차적으로 가열, 냉각하는 단계;
    (e) 혼합용액에 패터닝된 상기 니티놀 기판을 담궈 에칭하는 단계; 및
    (f) 패턴에 남아 있는 포토레지스터(PR)을 제거하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  2. 제1항에 있어서,
    상기 (a)단계는 HNO3를 이용하여 니티놀 표면의 산화피막을 제거하고, 아세톤, 메탄올 및 2-프로판올에서 음파처리하여 세척하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  3. 제1항에 있어서,
    상기 (b) 단계는 상기 니티놀 기판을 90℃ 내지 100℃의 알칼리(Hot Alkali) 계열 솔루션에 담가 나노구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  4. 제1항에 있어서,
    상기 (c)단계는 나노구조물이 형성된 니티놀 기판의 양쪽표면을 포토리소그래피 처리하여 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  5. 제4항에 있어서,
    상기 (c)단계는
    나노구조물이 형성된 니티놀 기판의 상기 양쪽표면 중 일측표면에
    (c1) 포토레지스터 코팅막을 형성하는 단계;
    (c2) 미세 패턴이 프린팅된 포토마스크를 이용하여 UV노광하는 단계; 및
    (c3) 노광된 패턴의 포토레지스터 잔류물을 제거하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  6. 제5항에 있어서,
    나노구조물이 형성된 니티놀 기판의 상기 양쪽표면 중 타측표면에 상기 (c1) 내지 (c3) 단계를 반복하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  7. 제1항에 있어서,
    상기 (d)단계는
    (d1) 상기 니티놀 기판을 100℃ 내지 200℃에서 10분 내지 70분간 가열하는 단계;
    (d2) 상기 니티놀 기판을 200℃ 내지 300℃에서 10분 내지 60분간 가열하는 단계; 및
    (d3) 상기 니티놀 기판을 20℃ 내지 30℃에서 10분 내지 40분간 냉각시키는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  8. 제1항에 있어서,
    상기 (e)단계는 상기 니티놀 기판을 불산(HF), 질산(HNO3) 및 이온이 제거된 물(DI WATER)을 혼합한 용액에서 1분 내지 20분간 담궈 에칭하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  9. 제1항에 있어서,
    상기 (f)단계는 상기 니티놀 기판을 아세톤(CH3COCH3)에 1분 내지 20분간 담궈 포토레지스터를 제거하는 단계를 포함하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  10. 제1항의 상기 (a) 내지 (f) 단계를 재차 반복하는 것을 특징으로 하는 니티놀 기판 패터닝 방법.
  11. 삭제
KR1020150091804A 2015-06-29 2015-06-29 니티놀 기판 패터닝 방법 KR101653275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150091804A KR101653275B1 (ko) 2015-06-29 2015-06-29 니티놀 기판 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150091804A KR101653275B1 (ko) 2015-06-29 2015-06-29 니티놀 기판 패터닝 방법

Publications (1)

Publication Number Publication Date
KR101653275B1 true KR101653275B1 (ko) 2016-09-02

Family

ID=56943146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150091804A KR101653275B1 (ko) 2015-06-29 2015-06-29 니티놀 기판 패터닝 방법

Country Status (1)

Country Link
KR (1) KR101653275B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017503A1 (en) * 2000-05-19 2002-02-14 Banas Christopher E. Methods and apparatus for manufacturing an intravascular stent
US20070224235A1 (en) * 2006-03-24 2007-09-27 Barron Tenney Medical devices having nanoporous coatings for controlled therapeutic agent delivery
KR101093418B1 (ko) 2004-11-30 2011-12-14 린나이코리아 주식회사 빌트인 레인지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017503A1 (en) * 2000-05-19 2002-02-14 Banas Christopher E. Methods and apparatus for manufacturing an intravascular stent
KR101093418B1 (ko) 2004-11-30 2011-12-14 린나이코리아 주식회사 빌트인 레인지
US20070224235A1 (en) * 2006-03-24 2007-09-27 Barron Tenney Medical devices having nanoporous coatings for controlled therapeutic agent delivery

Similar Documents

Publication Publication Date Title
US10816895B2 (en) Photomask cleaning processes
JP2008536699A (ja) マイクロ加工のための犠牲層における調節可能な溶解度
US20140272688A1 (en) Grayscale lithography of photo definable glass
CN103843112A (zh) 使用定向自组装技术形成半导体器件精细图案的方法
US20100273321A1 (en) Wet soluble lithography
KR20130087040A (ko) 하프톤 마스크, 하프톤 마스크 블랭크 및 하프톤 마스크의 제조 방법
CN109979798A (zh) 碳化硅晶圆湿法腐蚀方法
Singer et al. Multiscale patterning of a metallic glass using sacrificial imprint lithography
CN110646639A (zh) 一种纳米测量仪器校准用标准样板及其制备方法
KR101653275B1 (ko) 니티놀 기판 패터닝 방법
KR101216797B1 (ko) 기판 처리 방법, ｅｕｖ 마스크의 제조 방법 및 ｅｕｖ 마스크
JP5537517B2 (ja) テンプレート洗浄装置
KR20110034710A (ko) 패턴 형성방법
JP2008066587A (ja) パターン形成方法
JP2009295745A (ja) 半導体装置の製造方法
JP2017016069A (ja) レジストパターン形成方法およびモールド作製方法
JP2010181872A (ja) フォトマスクの製造方法、パターン転写方法、フォトマスク基板用処理装置、及び薄膜パターニング方法
WO2013161959A1 (ja) オゾン水による金属又は金属酸化物のエッチング方法、オゾン水による金属又は金属酸化物表面の平滑化方法、及びオゾン水を用いたパターニング方法
JP2010199115A (ja) パターン形成方法
JP2010006010A (ja) パターン転写用金型の表面処理方法、複製パターン転写用金型の製造方法及び複製パターン転写用金型
CN116130351A (zh) 一种微硅球形腔的加工方法
JP2007035998A (ja) インプリント用モールド
EP3795724A1 (en) Micro and nano structuring of a diamond substrate
JP6268137B2 (ja) 凹型レンズの製造方法
Ha et al. Fabrication of micro open structure using 3D laser scanning method in nano-stereolithography

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 4