KR101651295B1 - Active Matrix Display - Google Patents

Active Matrix Display Download PDF

Info

Publication number
KR101651295B1
KR101651295B1 KR1020100019197A KR20100019197A KR101651295B1 KR 101651295 B1 KR101651295 B1 KR 101651295B1 KR 1020100019197 A KR1020100019197 A KR 1020100019197A KR 20100019197 A KR20100019197 A KR 20100019197A KR 101651295 B1 KR101651295 B1 KR 101651295B1
Authority
KR
South Korea
Prior art keywords
switch
liquid crystal
common
line
crystal cells
Prior art date
Application number
KR1020100019197A
Other languages
Korean (ko)
Other versions
KR20110100103A (en
Inventor
장용호
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100019197A priority Critical patent/KR101651295B1/en
Publication of KR20110100103A publication Critical patent/KR20110100103A/en
Application granted granted Critical
Publication of KR101651295B1 publication Critical patent/KR101651295B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • H02M1/143Arrangements for reducing ripples from dc input or output using compensating arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있는 액티브 매트릭스 표시장치에 관한 것이다.
이 액티브 매트릭스 표시장치는 충전중인 액정셀들의 공통전극들을 연결하는 적어도 한 개 이상의 제1 내부 공통라인; 비 충전중인 액정셀들의 공통전극들을 연결하는 다수의 제2 내부 공통라인들; 공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및 상기 제1 내부 공통라인을 상기 제1 외부 공통라인에 연결시킴과 아울러 상기 제2 내부 공통라인들을 상기 제2 외부 공통라인에 연결시키는 스위치 어레이를 구비한다.
The present invention relates to an active matrix display device capable of rapidly removing a ripple component of a common voltage to improve picture quality.
The active matrix display device includes at least one first internal common line connecting common electrodes of liquid crystal cells being charged; A plurality of second internal common lines connecting the common electrodes of the uncharged liquid crystal cells; First and second external common lines to which a common voltage is applied and electrically separated from each other; And a switch array connecting the first internal common lines to the first external common lines and connecting the second internal common lines to the second external common lines.

Description

액티브 매트릭스 표시장치{Active Matrix Display}[0001] Active Matrix Display [

본 발명은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있는 액티브 매트릭스 표시장치에 관한 것이다.
The present invention relates to an active matrix display device capable of rapidly removing a ripple component of a common voltage to improve picture quality.

액티브 매트릭스(Active Matrix) 구동방식의 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이러한 액티브 매트릭스 표시장치로는 대표적으로 액정표시장치(Liquid Crystal Display)가 있다. A display device of an active matrix driving system displays a moving image by using a thin film transistor (hereinafter referred to as "TFT") as a switching element. As such an active matrix display device, a liquid crystal display is typically used.

액정표시장치는 데이터전압이 인가되는 화소전극들과, 이 화소전극들에 대향되고 공통전압이 인가되는 공통전극들을 포함한다. 액정셀들은 화소전극과 공통전극 간 전위차에 의해 구동된다. The liquid crystal display includes pixel electrodes to which a data voltage is applied, and common electrodes which are opposite to the pixel electrodes and to which a common voltage is applied. The liquid crystal cells are driven by a potential difference between the pixel electrode and the common electrode.

공통전극들은 도 1과 같이 게이트라인에 평행한 내부 공통라인들(VCL1)과, 내부 공통라인들(VCL1)이 병렬 접속되는 외부 공통라인(VCL2)을 통해 공통전압(Vcom)을 공급받는다. 내부 공통라인들(VCL1)은 기생 커패시터를 통해 패널의 신호라인들(데이터라인 및 게이트라인등)에 커플링되어 있으므로, 내부 공통라인들(VCL1) 상의 공통전압(Vcom)은 데이터전압 및/또는 게이트전압(스캔펄스)에 영향을 받게 된다. 즉, 스캔펄스(SCAN) 또는 데이터전압(Vdata) 변동시, 공통전압(Vcom)은 일정한 직류레벨로 유지되지 못하고 도 2와 같이 출렁이게 된다. 이러한 공통전압(Vcom)의 리플(ripple) 성분은 픽셀의 충전 특성에 악영향을 미치므로 빠르게 감쇄되어야 한다. 그러나, 종래의 액정표시장치에서는 전압 변동에 의한 공통전압(Vcom)의 리플 성분들이 단일한 외부 공통라인(VCL2)을 통해 한꺼번에 방전되는 구조를 취하므로 실제 리플 성분들의 감쇄 속도가 매우 느려진다. 리플 성분들에 의해 공통전압(Vcom)이 변동되면, 충전 불균일, 수평 방향의 줄무늬 등이 생길 수 있다. The common electrodes are supplied with a common voltage Vcom through internal common lines VCL1 parallel to the gate lines and external common lines VCL2 connected in parallel with the internal common lines VCL1 as shown in FIG. Since the internal common lines VCL1 are coupled to the signal lines (data lines and gate lines, etc.) of the panel via the parasitic capacitors, the common voltage Vcom on the internal common lines VCL1 is the data voltage and / It is affected by the gate voltage (scan pulse). That is, when the scan pulse SCAN or the data voltage Vdata fluctuates, the common voltage Vcom can not be maintained at a constant DC level, but is swung as shown in FIG. The ripple component of this common voltage Vcom adversely affects the charging characteristics of the pixel and must be rapidly attenuated. However, in the conventional liquid crystal display device, since the ripple components of the common voltage Vcom due to the voltage fluctuation are discharged simultaneously through the single common external line VCL2, the attenuation rate of the actual ripple components is very slow. When the common voltage Vcom varies due to the ripple components, uneven charging, horizontal stripes, and the like may occur.

리플 성분들의 감쇄 속도를 좀 더 빠르게 하기 위해, 선폭을 넓게 하여 공통라인들(VCL1,VCL2)의 라인 저항(Rl)을 줄이는 방법을 고려해 볼 수 있다. 하지만, 제반 여건상 공통라인들(VCL1,VCL2)의 선폭을 무한정 넓힐 수는 없으며, 비록 선폭을 아주 넓히더라도 만족할 만큼 빠르게 리플 성분들이 감쇄되지도 않는다.
A method may be considered in which the line width of the common lines VCL1 and VCL2 is reduced by increasing the line width in order to further speed up the attenuation of the ripple components. However, the line width of the common lines (VCL1, VCL2) can not be expanded indefinitely under all circumstances, and the ripple components are not attenuated as satisfactorily even if the line width is greatly enlarged.

따라서, 본 발명의 목적은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있도록 한 액티브 매트릭스 표시장치를 제공하는 데 있다.
It is therefore an object of the present invention to provide an active matrix display device capable of rapidly removing a ripple component of a common voltage to improve image quality.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들의 공통전극들을 연결하는 적어도 한 개 이상의 제1 내부 공통라인; 비 충전중인 액정셀들의 공통전극들을 연결하는 다수의 제2 내부 공통라인들; 공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및 상기 제1 내부 공통라인을 상기 제1 외부 공통라인에 연결시킴과 아울러 상기 제2 내부 공통라인들을 상기 제2 외부 공통라인에 연결시키는 스위치 어레이를 구비한다.
According to an aspect of the present invention, there is provided an active matrix display device including: at least one first internal common line connecting common electrodes of liquid crystal cells being charged; A plurality of second internal common lines connecting the common electrodes of the uncharged liquid crystal cells; First and second external common lines to which a common voltage is applied and electrically separated from each other; And a switch array connecting the first internal common lines to the first external common lines and connecting the second internal common lines to the second external common lines.

본 발명에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들이 접속된 제1 내부 공통라인과 비 충전중인 액정셀들이 접속된 제2 내부 공통라인들을 서로 다른 외부 공통라인에 접속시킴으로써, 제1 내부 공통라인 상에 존재하는 리플 성분의 방전 경로를 제2 내부 공통라인들 상에 존재하는 리플 성분의 방전 경로와 다르게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 표시장치는 제1 내부 공통라인 상의 리플 성분을 빠르게 제거함으로써 충전 불균일, 수평 방향의 줄무늬 등을 방지하여 화질을 크게 향상시킬 수 있다.
The active matrix display device according to the present invention connects the first internal common lines connected to the liquid crystal cells being charged and the second internal common lines connected to the non-charged liquid crystal cells to different external common lines, The discharge path of the ripple component existing on the second internal common lines is made different from the discharge path of the ripple component existing on the second internal common lines. Accordingly, the active matrix display device according to the present invention can rapidly remove the ripple component on the first internal common line, thereby preventing nonuniformity of charge, stripes in the horizontal direction, and the like, thereby greatly improving the image quality.

도 1은 종래 공통라인의 접속 구성을 보여주는 도면.
도 2는 공통전압의 리플 성분을 보여주는 도면.
도 3은 종래 액정표시장치에서 공통전압의 리플 성분들이 단일한 외부 공통라인을 통해 방전되는 것을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 액티브 매트릭스 표시장치를 보여주는 도면.
도 5는 본 발명의 실시예에 따른 공통라인의 접속 구성을 개략적으로 보여주는 도면.
도 6은 공통라인의 접속을 스위칭하기 위한 스위치 어레이의 일 예를 보여주는 도면.
도 7 및 도 8은 스위치 제어신호의 파형을 보여주는 도면들.
도 9는 스위치 제어신호와 스캔펄스의 펄스폭을 비교한 도면.
1 is a view showing a connection configuration of a conventional common line;
2 shows a ripple component of a common voltage;
FIG. 3 is a view showing ripple components of a common voltage in a conventional liquid crystal display device discharged through a single external common line; FIG.
4 is a view showing an active matrix display device according to an embodiment of the present invention.
5 is a view schematically showing a connection configuration of a common line according to an embodiment of the present invention;
6 shows an example of a switch array for switching connections of common lines;
FIGS. 7 and 8 are diagrams showing waveforms of a switch control signal. FIG.
9 is a diagram comparing pulse widths of a switch control signal and a scan pulse.

이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 4 to 8. FIG.

도 4는 본 발명의 실시예에 따른 액티브 매트릭스 표시장치를 보여준다.4 illustrates an active matrix display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 따른 액티브 매트릭스 표시장치는 액정표시장치로 구현된다. 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13), 및 공통전압 발생부(14)를 구비한다. Referring to FIG. 4, an active matrix display device according to an embodiment of the present invention is implemented as a liquid crystal display device. The liquid crystal display device includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a common voltage generating unit 14.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)은 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 다수의 액정셀(Clc)들을 포함한다. In the liquid crystal display panel 10, a liquid crystal layer is formed between two glass substrates. The liquid crystal display panel 10 includes a plurality of liquid crystal cells Clc arranged in a matrix form by an intersection structure of a plurality of data lines DL and a plurality of gate lines GL.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, TFT들에 각각 접속된 화소전극들(1), 화소전극들(1)과 대향하여 액정셀들(Clc)을 구동하는 공통전극들(2) 등이 형성된다. 공통전극들(2)은 공통라인에 연결되며, 픽셀 어레이에서 스토리지 온 컴온(Storage on common) 방식의 스토리지 커패시터(Cst)를 형성할 수 있다. The pixel electrodes 1 and the pixel electrodes 1 connected to the data lines DL, the gate lines GL, the TFTs and the TFTs are formed on the lower glass substrate of the liquid crystal display panel 10, Common electrodes 2 for driving liquid crystal cells Clc, and the like are formed. The common electrodes 2 are connected to a common line and can form a storage on common storage capacitor Cst in the pixel array.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터등이 형성된다. On the upper glass substrate of the liquid crystal display panel 10, a black matrix, a color filter, and the like are formed.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, a polarizing plate whose optical axis is orthogonal is attached, and an alignment film for setting a pre-tilt angle of liquid crystal is formed at an interface with the liquid crystal.

타이밍 콘트롤러(11)는 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 정렬하여 데이터 구동회로(12)에 공급한다.The timing controller 11 arranges the input digital video data RGB in accordance with the resolution of the liquid crystal display panel 10 and supplies the data to the data driving circuit 12.

타이밍 콘트롤러(11)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE), 도트클럭신호(DCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. The timing controller 11 receives the timing signals such as the vertical / horizontal synchronizing signals Vsync and Hsync, the data enable signal DE and the dot clock signal DCLK to control the operation timing of the data driving circuit 12 And a gate control signal (GDC) for controlling the operation timing of the data driving control signal (DDC) and the gate driving circuit (13). The gate timing control signal GDC includes a gate start pulse GSP, a gate shift clock signal GSC, a gate output enable signal GOE, and the like. The data timing control signal DDC includes a source start pulse SSP, a source sampling clock SSC, a polarity control signal POL, and a source output enable signal SOUT, SOE).

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한 후에, 래치된 데이터를 아날로그 정극성/부극성 데이터전압으로 변환하여 데이터라인들(DL)에 공급한다. The data driving circuit 12 latches the digital video data RGB under the control of the timing controller 11 and then converts the latched data into analog positive and negative polarity data voltages and supplies them to the data lines DL .

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어 하에 스캔펄스를 게이트라인들(GL)에 공급한다. The gate drive circuit 13 supplies a scan pulse to the gate lines GL under the control of the timing controller 11. [

공통전압 발생부(14)는 제1 및 제2 레벨(L1,L2)의 공통전압(Vcom)을 발생한다. 그리고, 공통전압 발생부(14)는 공통전압(Vcom)을 외부 공통라인에 공급한다.The common voltage generating unit 14 generates the common voltage Vcom of the first and second levels L1 and L2. Then, the common voltage generating unit 14 supplies the common voltage Vcom to the external common line.

도 5는 공통전압의 리플 성분을 빠르게 감쇄시키기 위한 공통라인의 접속 구성을 개략적으로 보여준다.5 schematically shows a connection configuration of a common line for rapidly attenuating the ripple component of the common voltage.

도 5를 참조하면, 공통라인은 액정셀들의 공통전극들을 수평 라인 단위로 연결하는 제1 및 제2 내부 공통라인들(VCL11,VCL12)과, 내부 공통라인들(VCL11,VCL12)에 선택적으로 연결되는 제1 및 제2 외부 공통라인들(VCL21,VCL22)을 포함한다. 5, the common line includes first and second internal common lines VCL11 and VCL12 for connecting the common electrodes of the liquid crystal cells on a horizontal line basis and selectively connected to internal common lines VCL11 and VCL12. The first and second external common lines VCL21 and VCL22.

충전중인 액정셀들의 공통전극들을 연결하는 제1 내부 공통라인(VCL11)은 제1 외부 공통라인(VCL21)에 연결되도록 스위칭되고, 비 충전중인 액정셀들의 공통전극들을 연결하는 제2 내부 공통라인들(VCL12)은 제2 외부 공통라인(VCL22)에 연결되도록 스위칭된다. 예컨대, 제n 수평라인(HL(n))에 배치된 액정셀들이 충전 상태에 있다고 가정할 때, 제n 수평라인(HL(n))의 제1 내부 공통라인(VCL11)만 제1 외부 공통라인(VCL21)에 연결되고, 나머지 수평라인들(HL(n-1),HL(n+1)등)의 제2 내부 공통라인들(VCL12)은 제2 외부 공통라인(VCL22)에 연결된다. 그 결과, 제1 내부 공통라인(VCL11) 상의 리플 성분은 제1 외부 공통라인(VCL21)을 포함한 제1 방전 경로를 통해 방전되고, 제2 내부 공통라인들(VCL12) 상의 리플 성분은 제2 외부 공통라인(VCL22)을 포함한 제2 방전 경로를 통해 방전된다. 이렇게 리플 성분들의 방전 경로를 다르게 하면, 제1 방전 경로 상의 라인 저항(Rl)이 획기적으로 줄어들기 때문에 제1 내부 공통라인(VCL11) 상의 리플 성분이 빠르게 감쇄되는 효과가 있다. The first internal common line VCL11 connecting the common electrodes of the liquid crystal cells being charged is switched to be connected to the first external common line VCL21 and the second internal common lines VCL11 connecting the common electrodes of the non- (VCL12) is switched to be connected to the second external common line (VCL22). For example, assuming that the liquid crystal cells arranged in the nth horizontal line HL (n) are in a charged state, only the first internal common line VCL11 of the nth horizontal line HL (n) And the second internal common lines VCL12 of the remaining horizontal lines HL (n-1), HL (n + 1), etc. are connected to the second external common line VCL22 . As a result, the ripple component on the first internal common line (VCL11) is discharged through the first discharge path including the first external common line (VCL21), and the ripple component on the second internal common lines (VCL12) And is discharged through the second discharge path including the common line VCL22. If the discharge paths of the ripple components are different from each other, the ripple component on the first internal common line VCL11 is attenuated rapidly because the line resistance Rl on the first discharge path is remarkably reduced.

충전 불균일 및 수평 방향의 줄무늬 등을 없애기 위해서는, 제1 내부 공통라인(VCL11) 상의 리플 성분이 빨리 제거되어야 한다. 충전중인 액정셀들에 인가되는 공통전압이 리플 성분에 의해 변동되면, 충전중인 액정셀들에서 화소전극과 공통전극 간 전위차가 원하는 값으로 셋팅되기가 어려워진다. 이는 충전중인 액정셀들의 화소전극들이 각 데이터라인과 전기적으로 접속되기 때문이다. 반면, 비 충전중인 액정셀들은 각 데이터라인으로부터 플로팅(Floating) 되어 있으므로, 공통전압의 변동에 영향받지 않는다. 비 충전중인 액정셀들은 커플링 효과에 의해 공통전극의 전위 변동분만큼 화소전극의 전위도 같은 방향으로 변동되므로 기존의 전위차를 그대로 유지할 수 있게 된다. 따라서, 제2 내부 공통라인들(VCL12) 상의 리플 성분은 빠르게 제거될 필요가 없으며, 그 결과 화질 저하의 우려 없이 제2 내부 공통라인들(VCL12)은 모두 제2 외부 공통라인(VCL22)에 연결될 수 있다.In order to eliminate filling unevenness and horizontal stripe, the ripple component on the first internal common line (VCL11) must be removed quickly. When the common voltage applied to the liquid crystal cells being charged is varied by the ripple component, it is difficult to set the potential difference between the pixel electrode and the common electrode in the liquid crystal cells being charged to a desired value. This is because the pixel electrodes of the liquid crystal cells being charged are electrically connected to the respective data lines. On the other hand, since uncharged liquid crystal cells are floating from each data line, they are not affected by variations in the common voltage. The potential of the pixel electrode is also changed in the same direction by the amount of potential variation of the common electrode due to the coupling effect, so that the existing potential difference can be maintained as it is. Therefore, the ripple components on the second internal common lines VCL12 do not need to be removed quickly, and as a result, all of the second internal common lines VCL12 are connected to the second external common line VCL22 .

제1 외부 공통라인(VCL21)과 제2 외부 공통라인(VCL22)은 전기적으로 서로 분리된다. 제1 외부 공통라인(VCL21)에는 제1 레벨(L1)의 공통전압(Vcom)이 인가되고, 제2 외부 공통라인(VCL22)에는 제2 레벨(L2)의 공통전압(Vcom)이 인가된다. 여기서, 제1 레벨(L1) 및 제2 레벨(L2)은 서로 같을 수도 있고 또한 다를 수도 있다.The first external common line (VCL21) and the second external common line (VCL22) are electrically separated from each other. The common voltage Vcom of the first level L1 is applied to the first external common line VCL21 and the common voltage Vcom of the second level L2 is applied to the second external common line VCL22. Here, the first level L1 and the second level L2 may be equal to or different from each other.

도 6은 공통라인의 접속을 스위칭하기 위한 스위치 어레이의 일 예를 보여준다. 그리고 도 7 및 도 8은 스위치 제어신호의 파형을 보여준다.6 shows an example of a switch array for switching connection of a common line. 7 and 8 show the waveforms of the switch control signals.

도 6을 참조하면, 스위치 어레이(SWAR)는 다수의 내부 공통라인들에 일대일로 대응되는 다수의 스위치 쌍들을 구비한다. 각각의 스위치 쌍은, 스위치 제어신호(CS)에 응답하여 해당 내부 공통라인과 제1 외부 공통라인(VCL21) 간의 접속을 스위칭하는 제1 스위치(ST1), 및 상기 스위치 제어신호(CS)에 응답하여 상기 해당 내부 공통라인과 제2 외부 공통라인(VCL22) 간의 접속을 스위칭하는 제2 스위치(ST2)를 포함한다.Referring to FIG. 6, the switch array SWAR has a plurality of switch pairs corresponding one-to-one to a plurality of internal common lines. Each switch pair includes a first switch (ST1) for switching a connection between a corresponding internal common line and a first external common line (VCL21) in response to a switch control signal (CS) And a second switch (ST2) for switching connection between the corresponding internal common line and the second external common line (VCL22).

동일 스위치 쌍 내의 제1 및 제2 스위치(ST1,ST2)는 서로 반대로 동작한다. 다시 말해, 제1 스위치(ST1)가 턴 온 되면 제2 스위치(ST2)는 턴 오프 되고, 제2 스위치(ST2)가 턴 온 되면 제1 스위치(ST1)는 턴 오프 된다. 제1 및 제2 스위치(ST1,ST2)는 모두 N-type 트랜지스터로 구현될 수 있다. 이 경우, 제2 스위치(ST2)의 게이트단에는 인버터(INV)가 접속될 수 있다. 한편, 제1 스위치(ST1)는 N-type 트랜지스터로 구현되고, 제2 스위치(ST2)는 P-type 트랜지스터로 구현될 수 있다. 이 경우, 제2 스위치(ST2)의 게이트단에는 인버터(INV)가 접속될 필요가 없다. 제1 스위치(ST1)의 턴 온에 의해 해당 내부 공통라인은 충전중인 액정셀들의 공통전극들을 연결하는 제1 내부 공통라인(VCL11)으로 기능하고, 제2 스위치(ST2)의 턴 온에 의해 해당 내부 공통라인은 비 충전중인 액정셀들의 공통전극들을 연결하는 제2 내부 공통라인들(VCL12)으로 기능하게 된다.The first and second switches ST1 and ST2 in the same switch pair operate in opposite directions. In other words, when the first switch ST1 is turned on, the second switch ST2 is turned off, and when the second switch ST2 is turned on, the first switch ST1 is turned off. The first and second switches ST1 and ST2 may all be implemented as N-type transistors. In this case, the inverter INV may be connected to the gate terminal of the second switch ST2. Meanwhile, the first switch ST1 may be implemented as an N-type transistor, and the second switch ST2 may be implemented as a P-type transistor. In this case, the inverter INV need not be connected to the gate terminal of the second switch ST2. When the first switch ST1 is turned on, the corresponding internal common line functions as a first internal common line VCL11 for connecting the common electrodes of the liquid crystal cells being charged. When the second switch ST2 is turned on, The internal common lines function as second internal common lines VCL12 connecting the common electrodes of the uncharged liquid crystal cells.

스위치 어레이(SWAR)는 액정표시패널에서 픽셀 어레이 바깥의 비 표시영역에 형성될 수 있다. 한편, 스위치 어레이(SWAR)는 액정표시패널에 형성되지 않고 게이트 구동회로 내에 마련될 수 있다. 또한, 스위치 어레이(SWAR)는 별도의 외부 IC에 마련될 수도 있다. The switch array SWAR may be formed in a non-display area outside the pixel array in the liquid crystal display panel. On the other hand, the switch array SWAR may not be formed in the liquid crystal display panel but may be provided in the gate drive circuit. In addition, the switch array SWAR may be provided in a separate external IC.

제1 및 제2 스위치(ST1,ST2)의 동작 상태는 스위치 제어신호(CS)에 따라 결정된다. The operating states of the first and second switches ST1 and ST2 are determined according to the switch control signal CS.

스위치 제어신호(CS)는 도 7과 같이 비 중첩적으로 발생되는 스캔펄스(SCAN)에 동기될 수 있다. 이 경우, 스위치 제어신호(CS)는 스캔펄스(SCAN)의 제1 논리레벨(H)에 대응하여 제1 스위치(ST1)를 턴 온(이때, 제2 스위치(ST2)는 턴 오프) 시킬 수 있는 레벨로 발생되고, 스캔펄스(SCAN)의 제2 논리레벨(L)에 대응하여 제1 스위치(ST1)를 턴 오프(이때, 제2 스위치(ST2)는 턴 온) 시킬 수 있는 레벨로 발생된다. 여기서, 스캔펄스(SCAN)가 제1 논리레벨(H)로 인가되면 해당 수평라인의 액정셀들은 충전되고, 스캔펄스(SCAN)가 제2 논리레벨(L)로 인가되면 해당 수평라인의 액정셀들은 비 충전된다. 비 중첩적인 스캔펄스(SCAN)에 의해 액정셀들은 1 수평라인씩 순차적으로 충전된다. 도 7과 같은 스위치 제어신호(CS)에 의하면, 한 개의 내부 공통라인만이 제1 내부 공통라인(VCL11)으로 기능하게 된다.The switch control signal CS can be synchronized with the scan pulse SCAN generated non-overlappingly as shown in FIG. In this case, the switch control signal CS can turn on the first switch ST1 (at this time, the second switch ST2 turns off) corresponding to the first logic level H of the scan pulse SCAN And the first switch ST1 is turned off (at this time, the second switch ST2 is turned on) corresponding to the second logic level L of the scan pulse SCAN do. When the scan pulse SCAN is applied to the first logic level H, the liquid crystal cells of the corresponding horizontal line are charged. When the scan pulse SCAN is applied to the second logic level L, Lt; / RTI > The liquid crystal cells are sequentially charged by one horizontal line by the non-overlapping scan pulse (SCAN). According to the switch control signal CS shown in Fig. 7, only one internal common line functions as the first internal common line VCL11.

스위치 제어신호(CS)는 도 8과 같이 중첩적으로 발생되는 스캔펄스(SCAN)에 동기될 수 있다. 이 경우, 스위치 제어신호(CS)는 스캔펄스(SCAN)의 제1 논리레벨(H)에 대응하여 제1 스위치(ST1)를 턴 온(이때, 제2 스위치(ST2)는 턴 오프) 시킬 수 있는 레벨로 발생되고, 스캔펄스(SCAN)의 제2 논리레벨(L)에 대응하여 제1 스위치(ST1)를 턴 오프(이때, 제2 스위치(ST2)는 턴 온) 시킬 수 있는 레벨로 발생된다. 여기서, 스캔펄스(SCAN)가 제1 논리레벨(H)로 인가되면 해당 수평라인의 액정셀들은 충전되고, 스캔펄스(SCAN)가 제2 논리레벨(L)로 인가되면 해당 수평라인의 액정셀들은 비 충전된다. 중첩적인 스캔펄스(SCAN)에 의해 액정셀들은 이웃한 2 수평라인씩 중첩적이며 순차적으로 충전된다. 도 8과 같은 스위치 제어신호(CS)에 의하면, 이웃한 두 개의 내부 공통라인들이 제1 내부 공통라인(VCL11)으로 기능하게 된다.The switch control signal CS may be synchronized with the scan pulse SCAN generated in a superimposed manner as shown in FIG. In this case, the switch control signal CS can turn on the first switch ST1 (at this time, the second switch ST2 turns off) corresponding to the first logic level H of the scan pulse SCAN And the first switch ST1 is turned off (at this time, the second switch ST2 is turned on) corresponding to the second logic level L of the scan pulse SCAN do. When the scan pulse SCAN is applied to the first logic level H, the liquid crystal cells of the corresponding horizontal line are charged. When the scan pulse SCAN is applied to the second logic level L, Lt; / RTI > The liquid crystal cells are overlapped and sequentially charged by two adjacent horizontal lines by the overlapping scan pulse SCAN. According to the switch control signal CS as shown in FIG. 8, two neighboring internal common lines function as the first internal common line VCL11.

한편, 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은, 실제 구현시 동작의 유효성을 위해, 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)과 다를 수 있다. 예컨대, 도 9와 같이 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)에 비해 넓게 설계될 수 있다. 이를 위해, 스위치 제어신호(CS)의 라이징(Rising) 시점을 스캔펄스(SCAN)의 라이징 시점(t1)에 비해 같거나 빠르게 하거나, 또는 스위치 제어신호(CS)의 폴링(Falling) 시점을 스캔펄스(SCAN)의 폴링 시점(t2)에 비해 같거나 늦게 할 수 있다. 한편, 경우(즉, 도 8과 같이 스캔 펄스(SCAN)가 중첩적으로 발생되는 경우)에 따라서, 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)에 비해 좁게 설계될 수도 있다. On the other hand, the pulse width W1 of the turn-on level of the switch control signal CS may be different from the pulse width W2 of the turn-on level H of the scan pulse SCAN for the effectiveness of the actual implementation have. For example, as shown in Fig. 9, the pulse width W1 of the turn-on level of the switch control signal CS can be designed to be larger than the pulse width W2 of the turn-on level H of the scan pulse SCAN. To this end, the rising point of the switch control signal CS is made equal to or faster than the rising point t1 of the scan pulse SCAN, or the falling point of the switch control signal CS is set to the scan pulse May be equal to or slower than the polling time (t2) of the scan command (SCAN). On the other hand, the pulse width W1 of the turn-on level of the switch control signal CS is set to the turn-on of the scan pulse SCAN according to the case (i.e., when the scan pulse SCAN is generated in an overlapping manner as in Fig. 8) May be designed to be narrower than the pulse width W2 of the on level (H).

스위치 제어신호(CS)는 타이밍 콘트롤러에서 생성되거나 또는, 게이트 구동회로에서 생성될 수 있다.
The switch control signal CS may be generated at the timing controller or at the gate drive circuit.

상술한 바와 같이, 본 발명에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들이 접속된 제1 내부 공통라인과 비 충전중인 액정셀들이 접속된 제2 내부 공통라인들을 서로 다른 외부 공통라인에 접속시킴으로써, 제1 내부 공통라인 상에 존재하는 리플 성분의 방전 경로를 제2 내부 공통라인들 상에 존재하는 리플 성분의 방전 경로와 다르게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 표시장치는 제1 내부 공통라인 상의 리플 성분을 빠르게 제거함으로써 충전 불균일, 수평 방향의 줄무늬 등을 방지하여 화질을 크게 향상시킬 수 있다.As described above, in the active matrix display device according to the present invention, the first internal common lines connected to the liquid crystal cells being charged and the second internal common lines connected to the non-charged liquid crystal cells are connected to different external common lines, The discharge path of the ripple component existing on the first internal common line is made different from the discharge path of the ripple component existing on the second internal common lines. Accordingly, the active matrix display device according to the present invention can rapidly remove the ripple component on the first internal common line, thereby preventing nonuniformity of charge, stripes in the horizontal direction, and the like, thereby greatly improving the image quality.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 ; 데이터 구동회로 13 : 게이트 구동회로
14 : 공통전압 발생부
10: liquid crystal display panel 11: timing controller
12; Data driving circuit 13: Gate driving circuit
14: Common voltage generator

Claims (11)

액정셀들의 공통전극들을 라인 단위로 연결하는 복수 개의 내부 공통라인;
공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및
상기 복수 개의 내부 공통라인에 각각 일대일로 대응되는 복수 개의 스위치 쌍들을 구비하는 스위치 어레이를 구비하고,
각 스위치 쌍은, 스위치 제어신호에 응답하여 대응되는 내부 공통라인이 상기 제1 외부 공통라인에 연결되도록 스위칭 하는 제1 스위치; 및 상기 스위치 제어신호에 응답하여 상기 대응되는 내부 공통라인이 상기 제2 외부 공통라인에 연결되도록 스위칭 하는 제2 스위치를 포함하고,
상기 복수 개의 내부 공통라인 중에서 충전중인 액정셀들의 공통전극들에 연결되는 하나 또는 이웃하는 두 개의 내부 공통라인이 상기 제1 외부 공통라인에 연결될 때 나머지 내부 공통라인은 상기 제2 외부 공통라인에 연결되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
A plurality of internal common lines connecting the common electrodes of the liquid crystal cells line by line;
First and second external common lines to which a common voltage is applied and electrically separated from each other; And
And a switch array having a plurality of switch pairs corresponding to the plurality of internal common lines on a one-to-one basis,
Each switch pair having a first switch for switching a corresponding internal common line to be connected to the first external common line in response to a switch control signal; And a second switch for switching the corresponding internal common line to be connected to the second external common line in response to the switch control signal,
When one or two neighboring internal common lines connected to the common electrodes of the liquid crystal cells being charged among the plurality of internal common lines are connected to the first external common line, the remaining internal common lines are connected to the second external common line And the active matrix display device.
삭제delete 제 1 항에 있어서,
상기 제1 스위치와 제2 스위치는 서로 반대로 동작되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method according to claim 1,
Wherein the first switch and the second switch are operated opposite to each other.
제 3 항에 있어서,
상기 제1 스위치와 제2 스위치는 모두 N-type 트랜지스터로 구현되고, 상기 제2 스위치의 게이트단에는 인버터가 접속되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method of claim 3,
Wherein the first switch and the second switch are both N-type transistors, and an inverter is connected to a gate terminal of the second switch.
제 3 항에 있어서,
상기 제1 스위치는 N-type 트랜지스터로 구현되고, 상기 제2 스위치는 P-type 트랜지스터로 구현되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method of claim 3,
Wherein the first switch is implemented as an N-type transistor, and the second switch is implemented as a P-type transistor.
제 1 항에 있어서,
상기 스위치 제어신호의 펄스폭은, 액정셀들을 충전하기 위해 라인 단위로 액정셀들을 선택하기 위한 스캔펄스의 펄스폭과 다르며;
상기 스위치 제어신호의 폴링 시점은 상기 스캔펄스의 폴링 시점에 비해 같거나 늦은 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method according to claim 1,
The pulse width of the switch control signal is different from the pulse width of the scan pulse for selecting the liquid crystal cells on a line-by-line basis for charging the liquid crystal cells;
Wherein the polling time of the switch control signal is equal to or slower than the polling time of the scan pulse.
제 1 항에 있어서,
상기 스위치 제어신호는 라이징 시점과 폴링 시점이 액정셀들을 충전하기 위해 라인 단위로 액정셀들을 선택하기 위한 스캔펄스의 라이징 시점과 폴링 시점에 동기되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method according to claim 1,
Wherein the switch control signal is synchronized with a rising time and a polling time of a scan pulse for selecting liquid crystal cells in units of a line to charge the liquid crystal cells at a rising time and a polling time.
제 6 항 또는 제 7 항에 있어서,
상기 스캔펄스는 비 중첩적으로 발생되거나 또는, 중첩적으로 발생되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
8. The method according to claim 6 or 7,
Wherein the scan pulse is generated in a non-overlapping manner or in an overlapping manner.
제 8 항에 있어서,
상기 스캔펄스를 발생하는 게이트 구동회로; 및
상기 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러를 더 구비하고;
상기 스위치 제어신호는 상기 게이트 구동회로 또는, 상기 타이밍 콘트롤러에서 생성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
9. The method of claim 8,
A gate driving circuit for generating the scan pulse; And
Further comprising a timing controller for controlling an operation timing of the gate driving circuit;
Wherein the switch control signal is generated in the gate driving circuit or the timing controller.
제 1 항에 있어서,
상기 액정셀들은 액정표시패널의 픽셀 어레이 영역에 형성되고;
상기 스위치 어레이는 상기 액정표시패널에서 상기 픽셀 어레이 바깥의 비 표시영역에 형성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
The method according to claim 1,
Wherein the liquid crystal cells are formed in a pixel array region of a liquid crystal display panel;
Wherein the switch array is formed in a non-display area outside the pixel array in the liquid crystal display panel.
제 9 항에 있어서,
상기 스위치 어레이는 상기 게이트 구동회로에 마련되거나 또는, 별도의 외부 회로에 마련되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
10. The method of claim 9,
Wherein the switch array is provided in the gate driving circuit or in a separate external circuit.
KR1020100019197A 2010-03-03 2010-03-03 Active Matrix Display KR101651295B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100019197A KR101651295B1 (en) 2010-03-03 2010-03-03 Active Matrix Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100019197A KR101651295B1 (en) 2010-03-03 2010-03-03 Active Matrix Display

Publications (2)

Publication Number Publication Date
KR20110100103A KR20110100103A (en) 2011-09-09
KR101651295B1 true KR101651295B1 (en) 2016-08-25

Family

ID=44952722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100019197A KR101651295B1 (en) 2010-03-03 2010-03-03 Active Matrix Display

Country Status (1)

Country Link
KR (1) KR101651295B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3799308B2 (en) * 2002-08-02 2006-07-19 Nec液晶テクノロジー株式会社 Liquid crystal display
KR100561946B1 (en) * 2003-10-23 2006-03-21 엘지.필립스 엘시디 주식회사 Liquid crystal display device and driving method of the same
KR101108343B1 (en) * 2004-12-07 2012-01-25 엘지디스플레이 주식회사 Liquid crystal display device
KR100612103B1 (en) * 2004-12-09 2006-08-11 손상희 High speed and low voltage LCD driving apparatus

Also Published As

Publication number Publication date
KR20110100103A (en) 2011-09-09

Similar Documents

Publication Publication Date Title
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
US11081040B2 (en) Pixel circuit, display device and driving method
US10332466B2 (en) Method of driving display panel and display apparatus for performing the same
US20060119755A1 (en) Liquid crystal display device
US10706804B2 (en) Shift register, image display including the same, and method of driving the same
US20080150860A1 (en) Liquid crystal display device and driving method thereof
US11482184B2 (en) Row drive circuit of array substrate and display device
KR101661026B1 (en) Display device
US9978326B2 (en) Liquid crystal display device and driving method thereof
KR101308188B1 (en) Liquid Crystal Display And Driving Method Thereof
US9711076B2 (en) Display device
KR100909775B1 (en) LCD Display
KR101773193B1 (en) Active Matrix Display
KR101985245B1 (en) Liquid crystal display
KR102283377B1 (en) Display device and gate driving circuit thereof
KR20150078828A (en) Power supplying apparatus for liquid crystal display
CN113990265B (en) Driving method and driving circuit thereof
JP2005128101A (en) Liquid crystal display device
KR101651295B1 (en) Active Matrix Display
KR101862609B1 (en) Liquid crystal display device
KR101117983B1 (en) A liquid crystal display device and a method for driving the same
KR102290615B1 (en) Display Device
KR102148489B1 (en) Power supplying apparatus for display device
KR102274434B1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 4