KR101627957B1 - 메모리 및 감지 파라미터 결정 방법들 - Google Patents

메모리 및 감지 파라미터 결정 방법들 Download PDF

Info

Publication number
KR101627957B1
KR101627957B1 KR1020147027533A KR20147027533A KR101627957B1 KR 101627957 B1 KR101627957 B1 KR 101627957B1 KR 1020147027533 A KR1020147027533 A KR 1020147027533A KR 20147027533 A KR20147027533 A KR 20147027533A KR 101627957 B1 KR101627957 B1 KR 101627957B1
Authority
KR
South Korea
Prior art keywords
memory
delete delete
histogram
data
local minimum
Prior art date
Application number
KR1020147027533A
Other languages
English (en)
Other versions
KR20140131985A (ko
Inventor
젠레이 센
윌리암 에이치. 라드케
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20140131985A publication Critical patent/KR20140131985A/ko
Application granted granted Critical
Publication of KR101627957B1 publication Critical patent/KR101627957B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Abstract

메모리를 동작시키기 위한 메모리 디바이스들 및 방법들은 메모리의 감지된 데이터의 히스토그램을 필터링하는 단계, 및 필터링된 히스토그램을 사용하여 메모리를 감지하기 위해 사용된 파라미터를 조정하는 단계를 포함한다. 필터링하는 단계는 평균 또는 합산에 의해 성취될 수 있으며 합산들 또는 평균들을 가중시키는 단계를 포함할 수 있다.

Description

메모리 및 감지 파라미터 결정 방법들{MEMORY AND SENSE PARAMETER DETERMINATION METHODS}
본 개시는 일반적으로 메모리들에 관한 것이며, 특히 하나 이상의 실시예들에서, 본 개시는 플래시 메모리들에서의 감지 파라미터의 결정에 관한 것이다.
메모리 디바이스들은 통상적으로 컴퓨터들 또는 다른 전자 디바이스들에서의 내부의, 반도체, 집적 회로들이다. 랜덤-액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 및 플래시 메모리를 포함한 많은 상이한 유형들의 메모리가 있다.
플래시 메모리 디바이스들은 광범위한 전자 애플리케이션들을 위한 비-휘발성 메모리의 대중적인 소스로 개발되어 왔다. 플래시 메모리 디바이스들은 통상적으로 높은 메모리 밀도들, 높은 신뢰성, 및 낮은 전력 소비를 허용하는 1-트랜지스터 메모리 셀을 사용한다. 메모리 셀들의 임계 전압에서의 변화들은, 전하 저장 구조들(예로서, 플로팅 게이트들 또는 전하 트랩들) 또는 다른 물리적 현상들(예로서, 위상 변화 또는 분극)의 프로그래밍을 통해, 각각의 셀의 데이터 값을 결정한다. 셀들은 보통 블록들로 그룹핑된다. 블록 내에서의 셀들의 각각은, 전하 저장 구조를 충전시킴으로써와 같이, 전기적으로 프로그램될 수 있다. 이러한 유형의 셀에서의 데이터는 전하 저장 구조에서의 전하의 존재 또는 부재에 의해 결정된다. 전하는 소거 동작에 의해 전하 저장 구조로부터 제거될 수 있다. 플래시 메모리를 위한 공통적인 사용들은 개인용 컴퓨터들, 개인용 디지털 보조기들(PDA들), 디지털 카메라들, 디지털 미디어 플레이들, 디지털 기록기들, 게임들, 기기들, 차량들, 무선 디바이스들, 셀룰러 전화기들, 및 착탈 가능한 메모리 모듈들을 포함하며, 비-휘발성 메모리를 위한 사용들은 계속해서 확대되고 있다.
플래시 메모리는 통상적으로 NOR 플래시 및 NAND 플래시로서 알려진 두 개의 기본적인 아키텍처들 중 하나를 이용한다. 디바이스들을 판독하기 위해 사용된 로직으로부터 지정이 도출된다. NOR 플래시 아키텍처에서, 메모리 셀들의 논리적 컬럼은 통상적으로 비트 라인들로서 불리우는 것들과 같은, 데이터 라인에 결합된 각각의 메모리 셀과 병렬로 결합된다. NAND 플래시 아키텍처에서, 메모리 셀들의 컬럼은 비트 라인에 결합된 컬럼의 단지 제 1 메모리 셀과만 직렬로 결합된다.
전자 시스템들의 성능 및 복잡도가 증가함에 따라, 시스템에서의 부가적인 메모리에 대한 요건이 또한 증가한다. 그러나, 시스템의 비용들을 계속해서 감소시키기 위해, 부품들 카운트는 최소로 유지되어야 한다. 이것은 다중레벨 셀들(MLC)과 같은 이러한 기술들을 사용함으로써 집적 회로의 메모리 밀도를 증가시킴으로써 성취될 수 있다. 예를 들면, MLC NAND 플래시 메모리는 매우 비용 효과적인 비-휘발성 메모리이다.
다중레벨 셀들은 셀 상에 저장된 특정 임계 전압(Vt) 범위에 비트 패턴을 할당함으로써 종래의 플래시 셀의 아날로그 특징을 이용할 수 있다. 이러한 기술은 셀에 할당된 전압 범위들의 양 및 메모리 셀의 수명 동작 동안 할당된 전압 범위들의 안정성에 의존하여, 셀 당 둘 이상의 비트들의 저장을 허용한다.
예를 들면, 셀은 각각의 범위에 대해 200 mV의 4개의 상이한 전압 범위들을 할당받을 수 있다. 통상적으로, 0.2V 내지 0.4V의 안전 범위가 범위들이 중첩하는 것을 막기 위해 각각의 범위 사이에 있다. 셀 상에 저장된 전압이 제 1 범위 내에 있다면, 셀은 제 1 데이터 상태(예로서, 논리 11을 나타내는)에 있으며, 이것은 통상적으로 셀의 소거 상태로 고려된다. 전압이 제 2 범위 내에 있다면, 셀은 제 2 데이터 상태(예로서, 논리 01을 나타내는)에 있다. 이것은 이들 전압 범위들이 메모리 셀의 수명 동작 동안 안정된 채로 있는 경우에만 셀을 위해 사용되는 많은 범위들로서 고려된다.
MLC 셀은 둘 이상의 데이터 상태들 중 하나에 있을 수 있으므로, 각각의 상태에 대한 전압 범위들의 각각의 폭은 매우 중요할 수 있다. 폭은 메모리 회로의 동작에서 많은 변수들과 관련된다. 특정한 데이터 상태를 적절히 판독하기 위해, 판독 전압 레벨과 같은 감지 파라미터가 데이터 상태에 대해 결정되어야 한다. 판독 전압 레벨은, 예를 들면, 메모리 내에서의 대응하는 데이터 상태로 프로그램된 메모리 셀들의 실제 분배의 폭에 의해, 임계 전압 잡음, 하나의 범위에서 또 다른 범위로, 또한 크로스-오버 포인트로서 불리울 수 있는 전이점 주변에서의 변동들, 임계 분포들의 폭(즉, 인접한 분포로 연장되는 분포들인 팻 테일들, 예로서 분포들의 테일은 가우스 분포와 비교하여 퍼진다) 등에 의해 영향을 받을 수 있다.
상기 서술된 것들과 같은 이유들로, 및 본 명세서를 판독하며 이해할 때 이 기술분야의 숙련자들에게 명백해질, 이하에 서술된 것들과 같은 다른 이유들로, 다른 것들 중에서, 메모리들을 위한 감지 파라미터를 결정할 때 개선들을 위한 이 기술분야에서의 요구가 존재한다.
도 1은 본 개시의 실시예에 따른 방법의 플로우 차트 다이어그램이다.
도 2는 본 개시의 실시예의 그래픽 다이어그램이다.
도 3은 본 개시의 또 다른 실시예의 그래픽 다이어그램이다.
도 4는 개시의 실시예에 따른 전자 시스템의 블록 개략도이다.
실시예들의 다음의 상세한 설명에서, 그 일부를 형성하며 단지 예로서 실시예들이 실시될 수 있는 특정 실시예들이 도시되는 첨부한 도면들에 대한 참조가 이루어진다. 이들 실시예들은 이 기술분야의 숙련자들이 본 발명을 실시할 수 있게 하기에 충분히 상세히 설명되며, 다른 실시예들이 이용될 수 있으며 프로세스, 전기적 또는 기계적 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 그러므로, 다음의 상세한 설명은, 제한적인 의미로 해석되어서는 안되며, 본 개시의 범위는 이러한 청구항들이 자격을 갖는 등가물들의 전체 범위와 함께, 첨부된 청구항들에 의해서만 정의된다.
메모리의 데이터 상태들 사이에서 예상된 전이 임계 전압에서 또는 그에 대해 최소값인, 메모리로부터 감지된 실제 데이터의 히스토그램에서, 판독 전압 레벨과 같은 감지 파라미터의 결정은 전이점의 표시이다. 그러나, 이러한 전이점이 데이터 및 그것들 자체의 분포들에서 주어진 임의성, 잡음 및 다른 논의된 인자들을 결정하는 것은 어려울 수 있다. 데이터 상태들 사이에서의 전이의 부근에서의 최소값들 주변의 변동들은 실제 최소값을 결정하는 것을 어렵게 만들 수 있다. 메모리에서 데이터 상태들 사이에서의 전이를 위한 초기 판독 전압 레벨은 일 실시예에서 메모리로 프로그램된 데이터에 기초하여 결정된다. 다시 말해서, 그것은 데이터의 함수이다. 특정한 설계가 인접한 데이터 공간(배경에 설명된 바와 같이) 사이에서의 데드 스페이스를 가질 수 있지만, 실제 감지된 데이터는 데드 스페이스 내에서의 임계 전압 레벨을 갖는 적어도 몇몇 셀들을 포함할 가능성이 있을 것이다. 그렇지 않다면, 전이점의 문제는 우리가 이전에 데이터 상태들 사이에 데드 스페이스를 가졌었다고 말할 수 있기 때문에 즉시 이해가 되지 않을 수 있다.
메모리를 동작시키기 위한 방법(100)이 도 1에서 플로우차트 형태로 도시된다. 방법(100)은 블록(102)에서 메모리의 실제 감지된 데이터(예로서, 감지된 임계 전압 레벨들)의 히스토그램을 생성(예로서, 형성)하는 단계, 블록(104)에서 히스토그램을 필터링(예로서, 평활화)하는 단계, 블록(106)에서 필터링된 히스토그램의 탐색 영역에서 국소 최소값들을 결정(예로서, 발견)하는 단계, 및 블록(108)에서 최저 국소 최소값 및 최고 국소 최소값의 평균을 사용하여 메모리를 감지(예로서, 판독)하기 위해 사용된 파라미터(예로서, 판독 전압 레벨)를 조정하는 단계를 포함한다. 히스토그램들에 내재된 잡음 때문에, 예를 들면, 지그-재그들 및 다른 이상들이 다중 레벨 셀 메모리의 다양한 데이터 상태들에 대한 최적 감지 파라미터들에 대응하는 최소값들을 찾는 종래의 탐색 방법들을 오해하게 한다. 히스토그램을 필터링하는 단계는, 예를 들면, 최적 감지 파라미터들(예로서, 최적 판독 전압 레벨들)에 대한 보다 신뢰성 있는 탐색을 허용해야 한다. 파라미터 조정 후, 조정된 파라미터는 메모리를 재감지하기 위해 사용될 수 있다.
일 실시예에서 필터링하는 단계는 히스토그램에서의 각각의 임계 전압에 대해, 임계 전압의 평균 및 상기 임계 전압을 둘러싸는 하나 이상의 임계 전압들을 결정하는 단계를 포함한다. 즉, 히스토그램의 각각의 임계 전압에 대해, 일 실시예에서, 필터링된 히스토그램은 임계 전압의 평균 및 임계 전압의 각각의 측 상에서의 하나 이상의 인접한 임계 전압들을 나타낸다. 이러한 필터링된 히스토그램은 잡음 히스토그램보다 더 신뢰성 있게 국소 최소값들의 결정을 허용한다. 예를 들면, 도 2를 참조하면, 메모리 디바이스에 대한 부분적인 히스토그램이 도시된다. 실선들(202)은 대수 눈금 대 임계 전압에서의 원래 데이터 히스토그램을 표시한다. 파선(204)은 3-샘플 평균을 사용한 필터링된 히스토그램을 나타내며, 즉 바로 인접한 샘플들에 대한 임계 전압 및 이웃 임계 전압들은 필터링된 히스토그램(204)을 그리기 위해 평균된다.
본 개시의 범위로부터 벗어나지 않고, 5, 7, 또는 그 이상과 같은, 보다 높은 수들의 샘플들이 평균될 수 있다는 것이 이해되어야 한다. 그러나, 샘플들의 수가 증가함에 따라, 필터링된 히스토그램에서의 집약성을 잃어버릴 기회들이 증가한다.
동작에 있어서, 히스토그램을 필터링한 후, 국소 최소값들이 상기 설명된 바와 같이 결정(예로서, 식별)된다. 도 2에 대하여, 약 270 내지 310 임계 전압(Vt) 스텝들로부터의 임계 전압들의 탐색 영역 내에서의 3개의 국소 최소값들이 각각 요소들(206, 208, 및 210)로서 표시된, 대략 287 스텝들, 293 스텝들, 297 스텝에서 나타난다. 영역(예로서, 287 스텝들 및 297 스텝들)으로부터 최저 및 최고 국소 최소값들을 평균하는 것은 292 스텝들을 야기한다. 이러한 임계 전압 스텝들의 수는 일 실시예에서 판독 전압 레벨(R3)로서 설정된다.
메모리에서의 임계 전압 분포는 상이한 폭들을 가질 수 있기 때문에, 분포들 사이에서의 밸리들은 결정하기 어려울 수 있다. 필터링된 히스토그램의 탐색 영역에서의 최소값들은 일 실시예에서, 시그마-가중 평균 보간법을 사용하여 획득될 수 있다. 시그마-가중 평균 보간법은 일 실시예에서 데이터에 기초하여 테이블 등으로부터 대략적인 밸리 위치를 초기화하고, 밸리들 사이에서의 피크들을 계산하고, 각각의 레벨에 대한 분포 폭을 계산하며, 폭만큼 가중된 피크들을 갖고 밸리들을 산출함으로써 성취된다. 일 실시예에서, 프로세스는 다수의 반복들을 통해 정제될 수 있다.
히스토그램을 필터링하는 것은, 이하에 설명되는 바와 같이, 가중 또는 합산과 같은, 다른 또는 부가적인 함수들을 사용하여 성취될 수 있다. 제한된 수의 비트들이 필터링된 히스토그램의 표현을 위해 이용 가능한 경우와 같은, 몇몇 상황들에서, 인접한 위치 숫자들과 초기 판독 위치 숫자들을 합산하는 것은 비트들을 보존할 수 있다. 예를 들면, 3개의 샘플들이 평균을 위해 사용되며 사용된 3개의 임계 전압들에서의 셀들의 수는 2, 5, 및 3이면, 평균은 3.333이다. 다수의 비트들을 표현할 수 없이, 최하위 비트 또는 비트들 내에 포함된 정보가 손실될 수 있다. 그러나, 3개의 임계 전압들에서의 셀들의 수가 합산되며 합들이 나타내어진다면, 보다 많은 정보가 보유될 수 있다.
다수의 샘플들의 평균 및 합산은 여기에 설명된 바와 같이 필터링과 관련 있는 두 개의 상이한 개념들이다. 예를 들면, 평균은 단순한 평균 또는 가중된 평균일 수 있으며, 합산은 단순한 합산 또는 가중된 합산일 수 있다. 가중은 집약성이 보존될 기회들을 증가시키기 위해 사용될 수 있다. 예를 들면, 단순한 합산 또는 단순한 평균은 주 판독 임계 전압 레벨로부터 가장 멀리 떨어진 것들을 포함하여, 각각의 임계 전압 레벨을 동일하게 가중시킨다. 가중된 합산 또는 가중된 평균에 대해, 일 실시예에서, 가중은 바로 인접한 이웃 임계 전압 레벨들을 임계 전압 레벨에서의 샘플의 가중의 부분적인 양으로 가중되는 임계 전압 레벨로 가중시키는 것을 포함한다. 가중치들은 이웃이 거의 임의의 가중 기법으로, 초기 판독 전압 레벨로부터 올수록 더 낮도록 조정될 수 있다. 가중시키기 위해 하드웨어를 사용하는 것은, ½이 단순히 LSB의 제거이며 ¼이 두 개의 LSB들의 제거이므로, 가중치들이 ¼, ½, 및 1일 때 보다 쉽게 성취된다. 가까운 이웃들 상에서의 보다 높은 가중치들 및 먼 이웃들 상에서의 보다 낮은 가중치들은 가중된 평균 또는 가중된 합산을 이끈다. 이것은 사용되는 보다 높은 수들의 인접한 샘플들을 가진 집약성을 잃는 것이 가진 문제점들을 감소시킬 수 있으면서, 여전히 보다 평활한 히스토그램을 허용한다.
조정된 감지 파라미터는 일 실시예에서 오프셋을 적용함으로써 추가로 수정될 수 있다. 이러한 오프셋은 보다 넓은 또는 보다 좁은 분포들을 보상하기 위해 사용될 수 있다. 예를 들면, 일반적으로 4개의 데이터 상태 플래시 메모리들에서, 중간 데이터 상태들(1 및 2)에 대한 분포들은 에지 데이터 상태들(0 및 3)에 대한 분포들보다 더 좁다. 구체적으로, 데이터 상태(0)는 통상적으로 분포 상에서 긴 (팻) 테일을 가질 것이며, 상기 테일은 인접한 데이터 상태(1) 분포로 연장된다. 그래서, 명확하게 정의된 최소값들이 원 및 필터링된 히스토그램들 모두에 나타날지라도, 최적의 판독 전압 레벨은 초기 판독 전압 레벨의 한 쪽 측면 상에서의 데이터 상태들에 대한 분포들이 상이한 폭들(예로서, 테일 길이들)을 가질 때 초기 판독 전압 레벨 및 조정된 판독 전압 레벨 둘 모두로부터 다소 오프셋될 것이다.
이러한 오프셋은 특정한 디바이스에 대해 결정 가능하다. 오프셋은 예를 들면 분포들의 함수일 수 있다. 그것은 순환 등으로 인해, 플래시의 동작 상태들 및/또는 프로그래밍 프로세스와 관련될 수 있다. 일 실시예에서, 오프셋은 플래시 조정당 테이블-기반이다. 메모리의 테스팅 후, 통상적인 분포 패턴들이 결정되며, 오프셋들이 결정되고 예를 들면, 오프셋 테이블에 저장될 수 있다. 일 실시예에서 오프셋들은 초기 판독 전압 레벨에 적용되지 않지만, 조정된 판독 전압 레벨에 적용된다. 통상적으로, 오프셋들은 상이한 크기들의 두 개의 분포들의 보다 좁은 곳을 향해 판독 전압을 이동시키며, 따라서 오프셋들은 보통 데이터 상태(0)로부터 데이터 상태(1)를 향해, 및 데이터 상태(3)로부터 데이터 상태(2)를 향해 종래의 4개의 데이터 상태 메모리에서의 조정된 판독 전압 레벨을 수정할 것인 반면, 데이터 상태들(2 및 3) 사이에서의 오프셋은 통상적으로 분포들이 통상적으로 동일한 폭에 매우 가깝기 때문에 무시해도 될 정도이다.
플래시 메모리들의 실제 동작에서, 메모리(예로서, 메모리의 단일 페이지 또는 전체 메모리 디바이스일 수 있는)에서의 데이터 모두의 히스토그램을 형성하는 대신에, 히스토그램들이 보다 작은 데이터 샘플들로부터 형성된다. 도 2는 64,000개의 샘플들로부터 형성된 히스토그램을 도시한다. 매일의 동작에서, 보다 작은 수의 샘플들, 예로서, 2,000개의 샘플들이 사용될 수 있다. 샘플들의 수가 감소될 때, 히스토그램에서의 변동들은 증가할 것이며, 데이터에서의 잡음 및 임의성을 극복하기 위해 필터링을 위해 훨씬 더 많은 용도를 생성한다.
데이터 상태들 사이에서의 탐색 영역에서의 임계 전압이 0에 가까운 데이터 상태(0) 분포에서와 같은, 절단들이 있는 상황들에서, 단일 측면 이웃들은 히스토그램을 필터링하기 위해 사용될 수 있다. 예를 들면, 도 2를 참조하면, 화살표(212)에 의해 표시된 임계 전압 값 32 스텝들 주변에서, 어떤 히스토그램도 Vt=0 아래의 값들에 대해 이용 가능하지 않다. 초기 판독 전압 레벨(R1)이 주어진 파트를 갖고 0일 수 있기 때문에, 0 스텝들 내지 64 스텝들의 국소 최소값들에 대한 탐색 범위는 -32 스텝들 내지 32 스텝들 대신에 사용될 수 있다. 범위가 알려진 데이터의 에지에서 우측이기 때문에, Vt=0에 가까운 남겨진 이웃들은 없다. 상대적인 메트릭을 유지하기 위해, 초기 판독 전압 레벨의 조정은 히스토그램들에서 동일한 규모를 유지하기 위해 우측 이웃들만을 사용하여 필터링하는 것으로 성취될 수 있다.
또 다른 실시예에서 메모리를 동작시키는 방법은 메모리의 감지된 데이터의 히스토그램을 생성하는 단계, 및 평균, 가중 평균, 합산, 및 가중 합산 중 적어도 하나를 사용하여 히스토그램을 필터링하는 단계를 포함한다. 평균 및 합산은 상기 추가로 상세히 설명되었다.
또 다른 실시예에서 메모리를 동작시키는 방법은 메모리의 감지된 데이터의 히스토그램의 분포들 사이에서의 밸리들에서 판독 전압 레벨들을 결정하는 단계, 및 결정된 판독 전압 레벨들을 미세 조정하는 단계를 포함한다. 오프셋을 적용하는 것에 의한 필터링 및 조정의 동작들은 조합될 수 있지만, 조합될 필요는 없다. 결정된 판독 전압 레벨들을 미세 조정하는 단계는 일 실시예에서, 결정된 판독 전압 레벨들의 좌측 및 우측 상에서 최소값들을 평균하는 단계, 및 초기 판독 전압 레벨들의 한 쪽 측면 상에서의 메모리의 데이터 상태들에 대한 분포들이 상이한 폭들을 가질 때 판독 전압 레벨들을 오프셋하는 단계를 포함한다. 밸리들은 밸리들의 시그마-가중 산출을 사용하여 결정될 수 있다.
복잡도에 의존하여, 여기에 설명된 방법들은 메모리 디바이스의 내부 제어기(예로서, 제어 회로) 내에서, 또는 메모리 디바이스의 외부 제어기 내에서 구현될 수 있다. 메모리 디바이스의 내부 제어기 내에서 구현된다면, 제한된 프로세싱 전력 및 용량이 필터링 및 가중 기법들의 복잡도를 제한할 수 있다. 외부 제어기에 구현된다면, 복잡도는 증가된 계산 및 프로세싱 전력으로 인해 증가될 수 있다.
여기에 설명된 필터링 실시예들에 대한 추가 조정들은 메모리 내에서 상이한 임계 전압 판독 증분들을 갖고 동일한 프로세스를 사용할 수 있다. 예를 들면, 판독 임계치에서의 10 mV 스텝 대신에, 20 mV 스텝이 사용될 수 있다. 히스토그램을 필터링하기 위한 동일한 프로세스가 히스토그램을 추가로 평활화하기 위해 상이한 임계 전압 스텝들을 갖고 구현될 수 있다. 보다 큰 임계 전압 판독 스텝을 사용하는 것은 필터링된 히스토그램에서의 최소값들을 결정하기 보다 쉽게 만들 수 있으며, 이것은 프로세스를 안정화시킬 수 있다. 이러한 히스토그램 및 필터링된 히스토그램의 그래픽 표현이 도 3에 도시되며, 여기에서 라인(302)은 초기 히스토그램을 표시하며, 라인(304)은 필터링된 히스토그램을 표시한다.
도 4는 본 개시의 실시예에 따른 메모리 디바이스(401)의 간소화된 블록도이며, 본 개시의 다양한 실시예들이 실시될 수 있다. 메모리 디바이스(401)는 로우들 및 컬럼들로 배열된 메모리 셀들(404)의 어레이를 포함한다. 다양한 실시예들이 주로 NAND 메모리 어레이들을 참조하여 설명되지만, 다양한 실시예들은 메모리 어레이(404)의 특정 아키텍처에 제한되지 않는다. 본 실시예에 적합한 다른 어레이 아키텍처들의 몇몇 예들은 NOR 어레이들, AND 어레이들, 및 가상 접지 어레이들을 포함한다. 게다가, 여기에 설명된 실시예들은 본 개시의 범위로부터 벗어나지 않고 SLC 및 MLC 메모리들과 함께 사용하기 위해 처리할 수 있다. 또한, 방법들은 아날로그 포맷으로 판독/감지될 수 있는 메모리들에 대해 적용 가능하다.
로우 디코드 회로(408) 및 컬럼 디코드 회로(410)는 메모리 디바이스(401)에 제공된 어드레스 신호들을 디코딩하기 위해 제공된다. 어드레스 신호들은 메모리 어레이(404)를 액세스하기 위해 수신되고 디코딩된다. 메모리 디바이스(401)는 또한 메모리 디바이스(401)로부터 데이터 및 상태 정보의 출력뿐만 아니라 메모리 디바이스(401)로 명령어들, 어드레스들, 및 데이터의 입력을 관리하기 위해 입력/출력(I/O) 제어 회로(412)를 포함한다. 어드레스 레지스터(414)는 디코딩 이전에 어드레스 신호들을 래칭하기 위해 I/O 제어 회로(412) 및 로우 디코드 회로(408) 및 컬럼 디코드 회로(410) 사이에서 결합된다. 명령어 레지스터(424)는 인입 명령어들을 래칭하기 위해 I/O 제어 회로(412) 및 제어 로직(416) 사이에서 결합된다. 일 실시예에서, 제어 로직(416), 제어 회로(412) 및/또는 펌웨어 또는 다른 회로가 개별적으로, 조합하여, 또는 다른 요소들과 함께 내부 제어기를 형성할 수 있다. 여기에 사용된 바와 같이, 그러나, 제어기는 이러한 구성요소들 중 임의의 것 또는 모두를 반드시 포함할 필요는 없다. 몇몇 실시예들에서, 제어기는 내부 제어기(예로서, 메모리 어레이와 동일한 다이 상에 위치된) 및/또는 외부 제어기를 포함할 수 있다. 제어 로직(416)은 명령어들에 응답하여 메모리 어레이(404)에 대한 액세스를 제어하며 프로세서(430)와 같은 외부 제어기를 위한 상태 정보를 생성한다. 제어 로직(416)은 어드레스들에 응답하여 로우 디코드 회로(408) 및 컬럼 디코드 회로(410)를 제어하기 위해 로우 디코드 회로(408) 및 컬럼 디코드 회로(410)에 결합된다.
제어 로직(416)은 샘플 및 유지 회로(418)에 결합될 수 있다. 샘플 및 유지 회로(418)는 아날로그 데이터 신호들의 형태로 인입하거나 또는 송출하는, 데이터를 래칭한다. 예를 들면, 샘플 및 유지 회로는 메모리 셀로 기록될 데이터를 표현한 인입 데이터 신호 또는 메모리 셀로부터 감지된 임계 전압을 표시한 송출 데이터 신호를 샘플링하기 위한 커패시터들 또는 다른 아날로그 저장 디바이스들을 포함할 수 있다. 샘플 및 유지 회로(418)는 또한 외부 디바이스로 보다 강한 데이터 신호를 제공하기 위해 샘플링된 신호의 증폭 및/또는 버퍼링을 위해 제공할 수 있다.
아날로그 데이터 신호들의 핸들링은 CMOS 이미저 기술의 영역에서 잘 알려진 접근법과 유사한 접근법을 취할 수 있으며, 여기에서 입사 조명에 응답하여 이미저의 픽셀들에서 생성된 전하 레벨들은 커패시터들 상에 저장된다. 이들 전하 레벨들은 그 후 차동 증폭기로의 제 2 입력으로서 기준 커패시터를 갖고 차동 증폭기를 사용하여 신호들로 변환된다. 차동 증폭기의 출력은 그 후 조명의 강도를 표현한 디지털 값을 획득하기 위해 아날로그-디지털 변환(ADC) 디바이스들로 전달된다. 본 실시예들에서, 전하는 그것이 메모리 셀을 각각 판독하거나 또는 프로그램하기 위한 메모리 셀의 실제 또는 타겟 임계 전압을 표시한 데이터 신호의 대상이 되는 것에 응답하여 커패시터 상에 저장될 수 있다. 이러한 전하는 그 후 제 2 입력으로서 접지 입력 또는 다른 기준 신호를 가진 차동 증폭기를 사용하여 아날로그 데이터 신호로 변환될 수 있다. 차동 증폭기의 출력은 그 후 판독 동작의 경우에, 메모리 디바이스로부터의 출력을 위해 I/O 제어 회로(412)에 전달되거나 또는 메모리 디바이스를 프로그램할 때 하나 이상의 검증 동작들 동안 비교를 위해 사용될 수 있다. I/O 제어 회로(412)는 메모리 디바이스(401)가 아날로그 또는 디지털 데이터 인터페이스와의 통신을 위해 적응될 수 있도록 아날로그 데이터 신호로부터 디지털 비트 패턴으로 판독 데이터를 변환하고 디지털 비트 패턴으로부터 아날로그 신호로 기록 데이터를 변환하기 위해 아날로그-디지털 변환 기능 및 디지털-아날로그 변환(DAC) 기능을 선택적으로 포함할 수 있다.
프로그래밍 동작 동안, 메모리 어레이(404)의 타겟 메모리 셀들은 그것들의 임계 전압 레벨들을 표시한 전압들이 샘플 및 유지 회로(418)에 유지된 레벨들과 일치할 때까지 프로그램될 수 있다. 이것은, 일 예로서, 타겟 메모리 셀의 임계 전압에 유지된 전압 레벨을 비교하기 위해 차동 감지 디바이스를 사용하여 성취될 수 있다. 종래의 메모리 프로그래밍과 훨씬 유사하게, 프로그래밍 펄스들은 원하는 값에 도달하거나 또는 그것을 초과할 때까지 그것의 임계 전압을 증가시키기 위해 타겟 메모리 셀에 적용될 수 있다. 판독 동작에서, 타겟 메모리 셀들의 임계 전압 레벨들은 ADC/DAC 기능이 메모리 디바이스의 외부에서, 또는 그것 내에서 제공되는지 여부에 의존하여, 아날로그 신호들로서 직접 또는 아날로그 신호들의 디지털화된 표현들로서 외부 제어기(도 4에 도시되지 않음)로의 전달을 위해 샘플 및 유지 회로(418)에 전달된다.
셀들의 임계 전압들이 다양한 방식들로 결정될 수 있다. 예를 들면, 통상적으로 워드 라인들로서 불리우는 것과 같은, 액세스 라인의 전압은 타겟 메모리 셀이 활성화될 때의 포인트에서 샘플링될 수 있다. 대안적으로, 승압 전압은 타겟 메모리 셀의 제 1 소스/드레인 측에 인가될 수 있으며, 임계 전압은 그것의 제어 게이트 전압 및 그것의 다른 소스/드레인 측에서의 전압 사이에서의 차이로서 취해질 수 있다. 전압을 커패시터에 결합함으로써, 전하는 샘플링된 전압을 저장하기 위해 커패시터와 공유될 수 있다. 샘플링된 전압은 임게 전압과 동일할 필요는 없으며, 단지 상기 전압을 표시한다는 것을 주의하자. 예를 들면, 메모리 셀의 제 1 소스/드레인 측에 승압 전압을, 그것의 제어 게이트에 알려진 전압을 인가하는 경우에, 메모리 셀의 제 2 소스/드레인 측에서 발전된 전압은 발전된 전압이 메모리 셀의 임계 전압을 표시하기 때문에 데이터 신호로서 취해질 수 있다.
샘플 및 유지 회로(418)는 캐싱, 즉 각각의 데이터 값을 위한 다수의 저장 위치들을 포함할 수 있으며, 따라서 메모리 디바이스(401)는 제 1 데이터 값을 외부 제어기에 전달하면서 다음 데이터 값을 판독하거나 또는 제 1 데이터 값을 메모리 어레이(404)에 기록하면서 다음 데이터 값을 수신할 수 있다. 상태 레지스터(422)는 외부 제어기로의 출력을 위한 상태 정보를 래칭하기 위해 I/O 제어 회로(412) 및 제어 로직(416) 사이에서 결합된다.
메모리 디바이스(401)는 제어 링크(432)를 통해 제어 로직(416)에서 제어 신호들을 수신한다. 제어 신호들은 칩 인에이블(CE#), 명령어 래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 및 기록 인에이블(WE#)을 포함할 수 있다. 메모리 디바이스(401)는 다중화된 입력/출력(I/O) 버스(434)를 통해 외부 제어기로부터 명령어(명령어 신호들의 형태로), 어드레스들(어드레스 신호들의 형태로), 및 데이터(데이터 신호들의 형태로)를 수신할 수 있으며 I/O 버스(434)를 통해 데이터를 외부 제어기로 출력할 수 있다.
특정 예에서, 명령어들은 I/O 제어 회로(412)에서 I/O 버스(434)의 입력/출력(I/O) 핀들[7:0]을 통해 수신되며 명령어 레지스터(424)로 기록된다. 어드레스들은 I/O 제어 회로(412)에서 버스(434)의 입력/출력(I/O) 핀들[7:0]을 통해 수신되며 어드레스 레지스터(414)로 기록된다. 데이터는 I/O 제어 회로(412)에서 8개의 병렬 신호들을 수신할 수 있는 디바이스를 위한 입력/출력(I/O) 핀들[7:0], 또는 16개의 병렬 신호들을 수신할 수 있는 디바이스를 위한 입력/출력(I/O) 핀들[15:0]을 통해 수신될 수 있으며, 샘플 및 유지 회로(418)로 전달된다. 데이터는 또한 8개의 병렬 신호들을 송신할 수 있는 디바이스를 위한 입력/출력(I/O) 핀들[7:0] 또는 16개의 병렬 신호들을 송신할 수 있는 디바이스를 위한 입력/출력(I/O) 핀들[15:0]을 통해 출력될 수 있다. 부가적인 회로 및 신호들이 제공될 수 있으며 도 4의 메모리 디바이스는 본 개시의 실시예들에 초점을 맞추도록 돕기 위해 간소화된다는 것이 이 기술분야의 숙련자들에 의해 이해될 것이다.
메모리를 동작시키기 위한 방법들은 메모리(400)와 같은 메모리에 대한 다양한 실시예들에서 수행될 수 있다. 이러한 방법들은 도 1 내지 도 3을 참조하여 여기에서 도시되고 설명된다.
도 4가 샘플 및 유지 회로(418)에 대하여 설명되지만, 제어 로직(416)은 본 개시의 범위로부터 벗어나지 않고 샘플 및 유지 회로(418) 대신에 데이터 래치들에 결합될 수 있다는 것이 이해되어야 한다. 데이터는 인입하거나 또는 송출하는 데이터를 래칭한다. 기록 동작 동안, 메모리 어레이(404)의 타겟 메모리 셀들은 예를 들면, 그것들의 임계 전압 레벨들을 표시한 전압들이 데이터 래치들에 유지된 데이터와 일치할 때까지, 상기 설명된 바와 같이 두 개의 세트들의 프로그래밍 펄스들을 사용하여 프로그램된다. 이것은, 일 예로서, 타겟 메모리 셀의 임계 전압에 유지된 데이터를 비교하기 위해 차동 감지 디바이스들을 사용하여 성취될 수 있다.
부가적으로, 도 4의 메모리 디바이스가 다양한 신호들의 수신 및 출력을 위해 일반적인 관례들에 따라 설명되었지만, 다양한 실시예들은 설명된 특정 신호들 및 I/O 구성들에 의해 제한되지 않는다는 것이 주의된다. 예를 들면, 명령어 및 어드레스 신호들은 데이터 신호들을 수신하는 것들로부터 분리된 입력들에서 수신될 수 있거나, 또는 데이터 신호들은 I/O 버스(434)의 단일 I/O 라인을 통해 직렬로 송신될 수 있다. 데이터 신호들이 개개의 비트들 대신에 비트 패턴들을 표현하기 때문에, 8-비트 데이터 신호의 직렬 통신은 개개의 비트들을 표현한 8개의 신호들의 병렬 통신만큼 효율적일 수 있다.
특정 실시예들이 여기에 예시되며 설명되었지만, 동일한 목적을 달성하기 위해 산출되는 임의의 배열이 도시된 특정 실시예들을 위해 대체될 수 있다는 것이 이 기술분야의 숙련자들에 의해 이해될 것이다. 본 개시의 많은 각색들이 이 기술분야의 숙련자들에게 명백할 것이다. 따라서, 본 출원은 본 개시의 임의의 각색들 또는 변형들을 포함하도록 의도된다.

Claims (41)

  1. 메모리를 동작시키는 방법에 있어서,
    상기 메모리의 감지된 데이터의 히스토그램을 생성하는 단계;
    상기 히스토그램을 필터링하는 단계;
    상기 필터링된 히스토그램을 사용하여 상기 메모리를 재감지하기 위해 사용되는 파라미터를 조정하는 단계; 및
    상기 필터링된 히스토그램의 탐색 영역에서 국소 최소값들을 결정하는 단계를 포함하며,
    상기 국소 최소값들은 최저 국소 최소값 및 최고 국소 최소값을 포함하고, 상기 메모리를 재감지하기 위해 사용되는 파라미터를 조정하는 단계는 상기 최저 국소 최소값 및 상기 최고 국소 최소값의 평균을 사용하여 상기 파라미터를 조정하는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  2. 청구항 1에 있어서, 상기 탐색 영역은 상기 파라미터의 초기 값과 연관된 감지된 데이터의 범위를 포함하는, 메모리를 동작시키기 위한 방법.
  3. 청구항 1에 있어서, 상기 히스토그램을 필터링하는 단계는 상기 히스토그램의 각각의 감지된 데이터 주변의 범위에서 복수의 감지된 히스토그램 데이터를 평균하는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  4. 청구항 3에 있어서, 평균하는 단계는 가중 평균하는 단계를 더 포함하는, 메모리를 동작시키기 위한 방법.
  5. 청구항 4에 있어서, 가중 평균하는 단계는 각각의 복수의 감지된 히스토그램 데이터를 동일하게 가중시키는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  6. 청구항 4에 있어서, 가중 평균하는 단계는 상기 감지된 데이터의 가중치의 부분적인 양으로 상기 감지된 데이터에 바로 인접한 각각의 복수의 감지된 히스토그램 데이터를 가중시키는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  7. 청구항 1에 있어서, 상기 히스토그램을 필터링하는 단계는 상기 히스토그램의 각각의 감지된 데이터 주변에서의 범위에서 복수의 감지된 히스토그램 데이터를 합산하는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  8. 청구항 7에 있어서, 합산하는 단계는 가중 합산하는 단계를 더 포함하는, 메모리를 동작시키기 위한 방법.
  9. 청구항 8에 있어서, 가중 합산하는 단계는 상기 감지된 데이터의 가중치의 부분적인 양으로 상기 감지된 데이터에 바로 인접한 각각의 복수의 감지된 히스토그램 데이터를 가중시키는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  10. 청구항 1에 있어서, 상기 히스토그램을 필터링하는 단계는 상기 히스토그램을 평활화하는 단계를 포함하는, 메모리를 동작시키기 위한 방법.
  11. 청구항 1에 있어서, 상기 감지된 데이터는 상기 메모리의 복수의 메모리 셀들의 임계 전압 레벨들을 포함하는, 메모리를 동작시키기 위한 방법.
  12. 청구항 1에 있어서, 상기 조정된 파라미터에 오프셋을 적용하는 단계를 더 포함하는, 메모리를 동작시키기 위한 방법.
  13. 장치에 있어서,
    메모리; 및
    제어기로서,
    상기 메모리의 감지된 데이터의 히스토그램을 생성하고;
    상기 히스토그램을 필터링하며;
    상기 필터링된 히스토그램을 사용하여 상기 메모리를 감지하기 위해 사용된 파라미터를 조정하고; 및
    상기 필터링된 히스토그램의 탐색 영역에서 국소 최소값들을 결정하도록 구성된 상기 제어기를 포함하며,
    상기 국소 최소값들은 최저 국소 최소값 및 최고 국소 최소값을 포함하고, 상기 메모리를 재감지하기 위해 사용되는 파라미터는 상기 최저 국소 최소값 및 상기 최고 국소 최소값의 평균을 사용하여 조정되는, 장치.
  14. 청구항 13에 있어서, 상기 메모리는 메모리 디바이스의 메모리 셀들을 포함하며, 상기 제어기는 상기 메모리 셀들에 동작적으로 결합된 상기 메모리 디바이스의 내부 제어기를 포함하는, 장치.
  15. 청구항 13에 있어서, 상기 메모리는 메모리 디바이스의 메모리 셀들을 포함하며, 상기 제어기는 상기 메모리 디바이스에 동작적으로 결합된 외부 제어기를 포함하는, 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
KR1020147027533A 2012-03-06 2013-03-06 메모리 및 감지 파라미터 결정 방법들 KR101627957B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/413,130 2012-03-06
US13/413,130 US8934306B2 (en) 2012-03-06 2012-03-06 Memory and sense parameter determination methods
PCT/US2013/029343 WO2013134370A1 (en) 2012-03-06 2013-03-06 Memory and sense parameter determination methods

Publications (2)

Publication Number Publication Date
KR20140131985A KR20140131985A (ko) 2014-11-14
KR101627957B1 true KR101627957B1 (ko) 2016-06-07

Family

ID=49115134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027533A KR101627957B1 (ko) 2012-03-06 2013-03-06 메모리 및 감지 파라미터 결정 방법들

Country Status (7)

Country Link
US (2) US8934306B2 (ko)
EP (1) EP2823402B1 (ko)
JP (1) JP5923185B2 (ko)
KR (1) KR101627957B1 (ko)
CN (2) CN104303160B (ko)
TW (1) TWI498903B (ko)
WO (1) WO2013134370A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210255927A1 (en) * 2014-08-07 2021-08-19 Pure Storage, Inc. Granular Voltage Tuning
US9607710B2 (en) * 2014-11-10 2017-03-28 Sk Hynix Memory Solutions Inc. Read-threshold calibration in a solid state storage system
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
CN108289636B (zh) * 2015-11-20 2021-07-13 皇家飞利浦有限公司 用于确定对象的呼吸速率的方法和装置
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
US10199111B1 (en) * 2017-08-04 2019-02-05 Micron Technology, Inc. Memory devices with read level calibration
US10062441B1 (en) * 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
JP2020042884A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 メモリシステム
US10818363B1 (en) 2019-05-17 2020-10-27 Micron Technolgy, Inc. Apparatus and methods for calibrating sensing of memory cell data states

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870770B2 (en) 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
DE102004003357B4 (de) 2003-05-20 2008-10-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamische, in FeRAMS integrierte Referenzspannungskalibrierung
US7200066B2 (en) 2005-07-18 2007-04-03 Dialog Semiconductor Manufacturing Ltd. Accurate power supply system for flash-memory including on-chip supply voltage regulator, reference voltage generation, power-on reset, and supply voltage monitor
WO2007149678A2 (en) * 2006-06-19 2007-12-27 Sandisk Corporation Programming defferently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7903468B2 (en) * 2007-04-23 2011-03-08 Ramot At Telaviv University Ltd. Adaptive dynamic reading of flash memories
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7817467B2 (en) 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US7863876B2 (en) 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
US8161430B2 (en) * 2008-04-22 2012-04-17 Qualcomm Incorporated System and method of resistance based memory circuit parameter adjustment
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US8085591B2 (en) * 2008-05-20 2011-12-27 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
JP4592796B2 (ja) 2008-12-15 2010-12-08 三菱電機株式会社 アナログ入力信号を有する電子制御装置
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101578518B1 (ko) * 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8631288B2 (en) 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8503242B2 (en) 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
JP2013122804A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR20140131985A (ko) 2014-11-14
TW201403608A (zh) 2014-01-16
TWI498903B (zh) 2015-09-01
EP2823402B1 (en) 2016-09-21
US8934306B2 (en) 2015-01-13
EP2823402A4 (en) 2015-04-22
US20130238863A1 (en) 2013-09-12
CN107256715B (zh) 2021-04-23
US9171633B2 (en) 2015-10-27
CN104303160B (zh) 2017-06-16
JP2015509643A (ja) 2015-03-30
WO2013134370A1 (en) 2013-09-12
EP2823402A1 (en) 2015-01-14
CN104303160A (zh) 2015-01-21
CN107256715A (zh) 2017-10-17
US20150098276A1 (en) 2015-04-09
JP5923185B2 (ja) 2016-05-24

Similar Documents

Publication Publication Date Title
KR101627957B1 (ko) 메모리 및 감지 파라미터 결정 방법들
US11222699B2 (en) Two-part programming methods
US9177651B2 (en) Programming methods and memories
US9455042B2 (en) Programming methods and memories
US9484101B2 (en) Methods of programming memories
US9312023B2 (en) Devices and methods of programming memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right