CN107256715A - 存储器及感测参数确定方法 - Google Patents

存储器及感测参数确定方法 Download PDF

Info

Publication number
CN107256715A
CN107256715A CN201710445168.7A CN201710445168A CN107256715A CN 107256715 A CN107256715 A CN 107256715A CN 201710445168 A CN201710445168 A CN 201710445168A CN 107256715 A CN107256715 A CN 107256715A
Authority
CN
China
Prior art keywords
threshold voltage
histogram
minimum
local minimum
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710445168.7A
Other languages
English (en)
Other versions
CN107256715B (zh
Inventor
沈震雷
威廉·H·拉德克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107256715A publication Critical patent/CN107256715A/zh
Application granted granted Critical
Publication of CN107256715B publication Critical patent/CN107256715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及存储器及感测参数确定方法。本发明揭示存储器装置及用于操作存储器的方法，其中所述方法包含过滤所述存储器的经感测数据的直方图，且使用经过滤直方图调整用以感测所述存储器的参数。过滤可通过平均或求和完成，且可包含对总和或平均值加权。

Description

存储器及感测参数确定方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2013年3月6日、申请号为201380012977.9、发明名称为“存储器及感测参数确定方法”的发明专利申请案。
技术领域
本发明大体上涉及存储器，且更特定来说，在一或多个实施例中，本发明涉及确定快闪存储器中的感测参数。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含：随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成用于广泛范围的电子应用的非易失性存储器的流行来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过编程电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压的改变可确定每一单元的数据值。通常将所述单元分组成块。可通过(例如)给电荷存储结构充电来电编程块内的每一单元。通过电荷存储结构中的电荷的存在或不存在来确定此类型的单元中的数据。可通过擦除操作从电荷存储结构移除电荷。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、运输工具、无线装置、蜂窝式电话及可抽换式存储器模块，且快闪存储器的用途持续扩展。
快闪存储器通常利用名为NOR快闪及NAND快闪的两种基本架构中的一者。名称衍生自用于读取装置的逻辑。在NOR快闪架构中，将逻辑列的存储器单元并联耦合，每一存储器单元都耦合到数据线(例如通常称作为位线的那些数据线)。在NAND快闪架构中，将一列存储器单元串联耦合，仅所述列的第一存储器单元耦合到位线。
随着电子系统的性能与复杂性的增加，对系统中的额外存储器的需要也增加。然而，为了持续减小系统的成本，必须将零件计数保持在最小限度。这可通过增加集成电路的存储器密度(通过使用例如多级存储器单元(MLC)的技术)来完成。举例来说，MLC NAND快闪存储器为非常具成本效率的非易失性存储器。
多级存储器单元可通过对存储于传统快闪存储器单元上的特定阈值电压(Vt)范围指派位模式来利用所述单元的模拟特性。此技术允许每一单元存储两个或两个以上位，位的数目取决于经指派到单元的电压范围的数量及在存储器单元的使用期限操作期间经指派的电压范围的稳定性。
举例来说，可为单元指派每一范围为200mV的四个不同电压范围。通常，每一范围之间存在0.2V到0.4V的安全范围以防止所述范围重叠。如果存储于单元上的电压在第一范围内，那么所述单元处于第一数据状态(表示(例如)逻辑11)，通常第一数据状态被视为所述单元的擦除状态。如果电压在第二范围内，那么所述单元处于第二数据状态(表示(例如)逻辑01)。不管对于单元使用了多少范围，这一过程都可以对这些范围继续，条件是这些电压范围在存储器单元的使用期限操作期间保持稳定。
因MLC单元可处于两个或两个以上数据状态中的一者，所以每一状态的电压范围中的每一者的宽度可为非常重要的。所述宽度与存储器电路的操作中的许多变量相关。为了正确读取特定数据状态，应确定所述数据状态的感测参数(例如，读取电压电平)。例如，读取电压电平可受到存储器内的经编程为对应数据状态的存储器单元的实际分布的宽度，阈值电压噪声、围绕从一范围到另一范围的转变点(也可称作为交越点)的波动、阈值分布的宽度(即，厚尾分布(fat tail)，其为延伸进入邻近分布的分布，例如，与高斯分布相比较，所述分布的尾向外扩张)及类似物的影响。
因例如上文所述的理由，且因其它理由(例如下文所述的那些理由)，在阅读且理解本发明后，所属领域的技术人员将明白此项技术中尤其需要在确定存储器的感测参数方面的改进。
发明内容
一方面中，本申请涉及一种操作存储器的方法。所述方法包括：创建所述存储器的经感测阈值电压的直方图；确定对应于所述直方图中的最高局部最小值的第一阈值电压；确定对应于所述直方图中的最低局部最小值的第二阈值电压；以及使用第三阈值电压感测所述存储器，所述第三阈值电压为所述第一阈值电压和所述第二阈值电压的平均值。
另一方面中，本申请涉及一种操作存储器的方法。所述方法包括：确定经感测阈值电压的直方图中的谷值；确定对应于所述谷值中的最低局部最小值的第一阈值电压；确定对应于所述谷值中的最高局部最小值的第二阈值电压；及用第三阈值电压感测所述存储器，所述第三阈值电压是所述第一阈值电压和所述第二阈值电压的平均值。
另一方面中，本申请涉及一种设备。所述设备包括：控制器；其中所述控制器经配置以创建所述存储器的经感测阈值电压的直方图；其中所述控制器经配置以确定对应于所述直方图中的最高局部最小值的第一阈值电压；其中所述控制器经配置以确定对应于所述直方图中的最低局部最小值的第二阈值电压；以及其中所述控制器经配置以使用第三阈值电压感测所述存储器，所述第三阈值电压为所述第一阈值电压和所述第二阈值电压的平均值。
附图说明
图1为根据本发明的实施例的方法的流程图；
图2为本发明的实施例的图表；
图3为本发明的另一实施例的图表；及
图4为根据本发明的实施例的电子系统的框图。
具体实施方式
在以下实施例的详细描述中，参考形成本发明的一部分的附图，且其中通过说明的方式展示特定实施例(其中可实践所述实施例)。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明，且应了解，在不脱离本发明的范围的情况下，可利用其它实施例且可做出方法、电或机械改变。因此，不应以限制意义理解以下详细描述，且本发明的范围仅由所附权利要求书连同此类权利要求书有权具有的等效物的全部范围界定。
在确定从存储器感测的实际数据的直方图中的感测参数(例如读取电压电平)时，在介于存储器的数据状态之间的预期转变阈值电压处或周围的最小值为转变点的指示。然而，考虑到随机性、噪声及数据与其本身的分布中的其它经论述的因素，此转变点可难以确定。围绕在数据状态之间的转变的附近区域中的最小值的波动可使得难以确定真实最小值。在一个实施例中，基于经编程到存储器中的数据来确定在所述存储器中的数据状态之间的转变的初始读取电压电平。换句话说，初始读取电压电平依据数据而变化。尽管特定设计可具有在邻近数据空间(如在背景技术中所描述)之间的死空间(dead space)，但是实际经感测的数据将很可能包含具有在所述死空间内的阈值电压电平的至少一些单元。否则，因先前已叙述数据状态之间存在死空间，转变点的问题不会立即有意义。
图1中以流程图形式展示一种用于操作存储器的方法100。方法100包括：在框102中，创建(例如，建置)存储器的实际经感测数据(例如，经感测的阈值电压电平)的直方图；在框104中，过滤(例如，平滑化)所述直方图；在框106中，确定(例如，找到)经过滤的直方图的搜索区域中的局部最小值；及在框108中，使用最低局部最小值与最高局部最小值的平均值调整用以感测(例如，读取)所述存储器的参数(例如，读取电压电平)。由于直方图中固有的噪声(例如，锯齿形及其它异常)可误导寻找对应于多级单元存储器的多种数据状态的最佳感测参数的最小值的传统搜索方法。过滤直方图(例如)应允许更可靠地搜索最佳感测参数(例如，最佳读取电压电平)。在调整参数后，经调整的参数可用以再感测所述存储器。
在一个实施例中，过滤包括：对于直方图中的每一阈值电压，确定阈值电压与围绕所述阈值电压的一或多个阈值电压的平均值。即，在一个实施例中，对于直方图的每一阈值电压，经过滤的直方图标绘阈值电压与在所述阈值电压的每一侧上的一或多个邻近阈值电压的平均值。此经过滤的直方图允许比有噪声直方图更可靠地确定局部最小值。举例来说，参考图2，其展示存储器装置的部分直方图。虚线202指示与阈值电压相对的以对数尺度的原始数据直方图。实线204表示使用三样本平均值的经过滤直方图，即，计算阈值电压与直接相邻样本的相邻阈值电压的平均值以标绘经过滤的直方图204。
应了解，在不脱离本发明的范围的情况中，可计算更高数目的样本的平均值，例如5个、7个或更多。然而，随着样本数目的增加，在经过滤直方图中失去局部性的机会增加。
在操作中，在过滤直方图后，如上文所描述地确定(例如，识别)局部最小值。参考图2，阈值电压的从约270到310阈值电压(Vt)阶跃的搜索区域内的三个局部最小值出现(在约287阶跃、293阶跃及297阶跃，如元件206、208及210分别指示)。在一实施例中将此阈值电压阶跃数目设置为读取电压电平R3。
如已论述，因为存储器中的阈值电压分布可具有不同宽度，所以可难以确定分布之间的谷值。在一个实施例中，可使用西格玛(sigma)加权平均插值获得经过滤的直方图的搜索区域中的最小值。在一个实施例中，西格玛加权平均插值是通过基于数据初始化来自表格或类似物的粗略谷值位置，计算谷值之间的峰值，计算每一电平的分布宽度且运用以宽度加权的峰值计算谷值而实现。在一个实施例中，可通过多次反复而改进所述过程。
如下文所描述，可使用例如加权或求和的其它或额外函数来完成过滤直方图。在一些情境中，例如在有限数目个位可用于经过滤的直方图的表示的情境中，求和初始读取位置数目与邻近位置数目可保留位。举例来说，如果使用三个样本求平均值，且在所使用的三个阈值电压处的单元数目为2、5及3，那么平均数为3.333。在不能够表示多个位的情况中，可失去一或多个最低有效位内含有的信息。然而，如果对在所述三个阈值电压处的单元数目求和，且标绘总和，就可留存更多信息。
多个样本的求平均及求和为与如本文中所描述的过滤相关的两个不同概念。举例来说，求平均可为简单求平均或加权平均，且求和可为简单求和或加权求和。可使用加权以增加保留局部性的机会。举例来说，简单求和或简单相等地平均加权每一阈值电压电平，包含距主读取阈值电电平压最远的那些阈值电压电平。在一个实施例中，对于加权求和或加权平均，加权包括按在阈值电压电平的样本的权重的部分量加权紧邻被加权的阈值电压电平的相邻阈值电压电平。在几乎任何加权方案中，相邻电平离初始读取电压电平越远，可将权重调整得越低。当权重为1/4、1/2及1时，因1/2为仅移除LSB，且1/4为移除两个LSB，所以更容易使用硬件完成加权。对近邻电平的较高权重及对远邻电平的较低权重引起加权平均或加权总和。此可减小在使用更高数目的邻近样本的情况中失去局部性的问题，同时仍允许更平滑的直方图。
在一个实施例中，可通过应用偏移进一步修改经调整的感测参数。此偏移可用以补偿较宽或较窄的分布。举例来说，通常在四个数据状态快闪存储器中，中间数据状态1与2的分布比边缘数据状态0与3的分布更窄。明确来说，数据状态0在分布上通常将具有长(厚)尾，所述尾延伸到邻近的数据状态1分布中。因此，尽管明确界定的最小值出现在未经处理及经过滤的直方图两者中，但是当在初始读取电压电平的任一侧上的数据状态的分布具有不同宽度(例如，尾长度)时，最佳读取电压电平仍将从所述初始读取电压电平及经调整的读取电压电平两者稍微偏移。
对于特定装置，此偏移是可确定的。所述偏移(例如)可依据分布而变化。归因于循环及类似物，偏移可与编程过程及/或闪存的操作条件相关。在一个实施例中，偏移为基于表的每闪存调整。在测试存储器之后，确定典型分布模式，并且可确定偏移及将偏移存储于(例如)偏移表中。在一个实施例中，所述偏移并非应用到初始读取电压电平，而是应用到经调整的读取电压电平。通常，偏移将读取电压移动向具有不同大小的两个分布中的较窄者，因而在常规四个数据状态的存储器中，偏移将通常按从数据状态0朝向数据状态1且从数据状态3朝向数据状态2的方式修改经调整的读取电压电平，而因为数据状态2与3的分布通常非常接近于具有相同宽度，所以数据状态2与3之间的偏移通常是可忽略的。
在快闪存储器的实际操作中，从较小数据样本建置直方图，而非建置存储器中全部数据(例如，其可为存储器的单个页面或整个存储器装置)的直方图。图2展示从64,000个样本建置的直方图。在日常操作中，可使用较小数目的样本(例如，2,000个样本)。当样本的数目减小时，直方图中的波动将增加，从而产生对过滤的更多使用以克服数据中的噪声及随机性。
在其中存在截断的情境中(例如在数据状态0分布中，其中在数据状态之间的搜索区域中的阈值电压接近为0)，单侧相邻者可用于过滤直方图。举例来说，参考图2，在通过线212指示的阈值电压值32阶跃周围，无直方图可用于Vt＝0下的值。因为初始读取电压电平R1在给定部分可为0，所以可使用0阶跃到64阶跃的局部最小值的搜索范围，而非使用-32阶跃到32阶跃。因为所述范围恰在已知数据的边缘，所以不存在接近Vt＝0的左侧相邻者。为了保持相对度量，可运用仅使用右侧相邻者的过滤完成对初始读取电压电平的调整，从而维持直方图中的相同尺度。
在另一实施例中，一种操作存储器的方法包括：创建所述存储器的经感测的数据的直方图；及使用求平均、加权平均、求和及加权求和中的至少一者过滤所述直方图。上文已进一步详细描述求平均及求和。
在另一实施例中，一种操作存储器的方法包括：确定在存储器的经感测的数据的直方图的分布之间的谷值中的读取电压电平；及微调经确定的读取电压电平。可组合(但不必组合)过滤操作与通过施加偏移进行调整的操作。在一个实施例中，微调经确定的读取电压电平包括：计算在经确定的读取电压电平的左侧及右侧上的最小值的平均值；及当存储器的在初始读取电压电平的任一侧上的数据状态的分布具有不同宽度时偏移读取电压电平。可使用谷值的西格玛加权计算确定谷值。
取决于复杂度，可在存储器装置的内部控制器(例如，控制电路)内或在存储器装置的外部控制器内实施本文中所描述的方法。如果在存储器装置的内部控制器内实施，那么有限的处理能力及容量可限制过滤及加权方案的复杂度。如果在外部控制器中实施，那么归因于计算及处理能力的增加，复杂度可增加。
对本文中所描述的过滤实施例的进一步调整可使用在存储器内具有不同阈值电压读取增量的相同过程。举例来说，可使用读取阈值中的20mV阶跃，而非使用10mV阶跃。可运用不同阈值电压阶跃实施用于过滤直方图的相同过程以进一步平滑化所述直方图。使用较大阈值电压读取阶跃可使得更容易确定经过滤的直方图中的最小值，这可稳定所述过程。图3中展示此直方图及经过滤的直方图的图形表示，线302指示初始直方图，且线304指示经过滤的直方图。
图4为根据本发明的实施例的存储器装置401的简化框图，且可在存储器装置401上实践本发明的各种实施例。存储器装置401包含以多行与多列布置的存储器单元阵列404。尽管将主要参考NAND存储器阵列描述各种实施例，但是各种实施例并非限制于存储器阵列404的具体架构。适用于本发明的实施例的其它阵列架构的一些实例包含NOR阵列、AND阵列及虚拟接地阵列。此外，在不脱离本发明的范围的情况中，本文中所描述的实施例适合于配合SLC及MLC存储器使用。再者，所述方法可用于可以模拟格式读取/感测的存储器。
提供行解码电路408及列解码电路410以解码提供到存储器装置401的地址信号。接收且解码地址信号以存取存储器阵列404。存储器装置401还包含输入/输出(I/O)控制电路412，以管理命令、地址及数据到存储器装置401的输入以及数据及状态信息从存储器装置401的输出。在I/O控制电路412与行解码电路408及列解码电路410之间耦合地址寄存器414以在解码之前锁存地址信号。在I/O控制电路412与控制逻辑416之间耦合命令寄存器424以锁存传入命令。在一个实施例中，控制逻辑416、控制电路412及/或固件或其它电路可个别地、组合地或与其它元件组合地形成内部控制器。然而，如本文中所使用，控制器不一定包含任一或全部此类组件。在一些实施例中，控制器可包括内部控制器(例如，与存储器阵列位于相同的裸片上)及/或外部控制器。控制逻辑416响应于命令而控制对存储器阵列404的存取，且产生例如处理器430的外部控制器的状态信息。将控制逻辑416耦合到行解码电路408及列解码电路410以响应于地址控制行解码电路408及列解码电路410。
可将控制逻辑416耦合到取样及保持电路418。取样及保持电路418以模拟数据信号的形式锁存传入或传出的数据。举例来说，所述取样及保持电路可含有电容器或用于取样表示待写入到存储器单元的数据的传入数据信号或指示从存储器单元感测的阈值电压的传出数据信号的其它模拟存储装置。取样及保持电路418可进一步提供经取样信号的放大及/或缓冲，以提供更强的数据信号到外部装置。
可采取一种类似于CMOS成像器技术领域中熟知的方法的方法处置模拟数据信号，其中响应于入射照明而在成像器的像素处产生的电荷电平存储于电容器上。接着使用具有参考电容器作为到差动放大器的第二输入的所述差动放大器将这些电荷电平转换成信号。接着将所述差动放大器的输出传递到模/数转换(ADC)装置以获得表示照明的强度的数字值。在本实施例中，可响应于使电容器经受指示用于分别地读取或编程存储器单元的所述存储器单元的实际或目标阈值电压的数据信号而将所述电荷存储于电容器上。接着，可使用具有接地输入或其它参考信号作为第二输入的差动放大器将此电荷转换成模拟数据信号。可接着将差动放大器的输出传递到I/O控制电路412以：在读取操作的情况中从所述存储器装置输出；或在编程存储器装置中的一或多个验证操作期间用于比较。应注意，I/O控制电路412可任选地包含模/数转换功能性及数/模转换(DAC)功能性以将读取数据从模拟数据信号转换成数字位模式，且将写入数据从数字位模式转换成模拟数据信号，使得存储器装置401可经调适用于与模拟或数字数据接口通信。
在编程操作期间，可编程存储器阵列404的目标存储器单元直到指示其阈值电压电平的电压匹配取样及保持电路418中保持的电压。作为一个实例，此可使用差动感测装置以比较经保持的电压电平与所述目标存储器单元的阈值电压而完成。与传统存储器编程很相似，可将编程脉冲施加到目标存储器单元以增加其阈值电压，直到达到或超出所要值。在读取操作中，取决于将ADC/DAC功能性提供到存储器装置外部或存储器装置内，直接作为模拟信号或作为模拟信号的数字化表示地将所述目标存储器单元的阈值电压电平传递到取样及保持电路418以传送到外部控制器(图4中未展示)。
可以各种方式确定单元的阈值电压。举例来说，可在目标存储器单元变成经启动时，取样存取线(例如通常称作字线的存取线)的电压。或者，可将升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压取作为目标存储器单元的控制栅极电压与在其其它源极/漏极侧的电压之间的差异。通过耦合所述电压到电容器，将与所述电容器共享电荷以存储经取样的电压。注意，所述经取样的电压无需与阈值电压相等，而仅指示所述电压。举例来说，在施加升压电压到存储器单元的第一源极/漏极侧且施加已知电压到其控制栅极的情况中，因在所述存储器单元的第二源极/漏极侧产生的电压指示所述存储器单元的阈值电压，所以可采用所述产生的电压作为数据信号。
取样及保持电路418可包含高速缓冲存储(即，用于每一数据值的多个存储位置)，使得存储器装置401在传递第一数据值到外部控制器时可读取下一数据值，或当写入第一数据值到存储器阵列404时可接收下一数据值。在I/O控制电路412与控制逻辑416之间耦合状态寄存器422以锁存状态信息以输出到外部控制器。
存储器装置401在控制逻辑416处通过控制链路432接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置401可从外部控制器通过多路复用输入/输出(I/O)总线434接收命令(呈命令信号的形式)、地址(呈地址信号的形式)及数据(呈数据信号的形式)，且通过I/O总线434输出数据到外部控制器。
在特定实例中，在I/O控制电路412处通过I/O总线434的输入/输出(I/O)引脚[7:0]接收命令，且将命令写入到命令寄存器424中。在I/O控制电路412处通过总线434的输入/输出(I/O)引脚[7:0]接收地址，且将地址写入到地址寄存器414中。在I/O控制电路412处，针对能够接收八个并行信号的装置，可通过输入/输出(I/O)引脚[7:0]接收数据，或针对能够接收十六个并行信号的装置，可通过输入/输出(I/O)引脚[15:0]接收数据，且将数据传送到取样及保持电路418。还可通过能够传输八个并行信号的装置的输入/输出(I/O)引脚[7:0]或能够传输十六个并行信号的装置的输入/输出(I/O)引脚[15:0]输出数据。所属领域的技术人员将了解可提供额外电路及信号，且已简化图4中的存储器装置以帮助专注于本发明的实施例。
在各种实施例中可在例如存储器400的存储器上执行用于操作存储器的方法。本文中参考图1到图3展示及描述此类方法。
尽管已关于取样及保持电路418描述图4，然而应了解在不脱离本发明的范围的情况下，可将控制逻辑416耦合到数据锁存器，而非耦合到取样及保持电路418。数据锁存传入或传出数据。在写入操作期间，(例如)使用如上文所描述的两组编程脉冲来编程存储器阵列404的目标存储器单元，直到指示其阈值电压电平的电压匹配保持于数据锁存器中的数据。作为一个实例，这可使用差动感测装置比较经保持的数据与目标存储器单元的阈值电压来完成。
此外，尽管已根据用于接收及输出各种信号的流行惯例描述图4中的存储器装置，但是应注意，各种实施例不受所描述的特定信号及I/O配置限制。举例来说，可在与接收数据信号的输入端分开的输入端处接收命令及地址信号，或可通过I/O总线434的单个I/O线串行地传输数据信号。因为所述数据信号表示位模式而非个别位，所以8位数据信号的串行通信可与代表个别位的八个信号的并行通信同样有效率。
尽管本文中已说明及描述特定实施例，然而所属领域的一般技术人员将了解，旨在实现相同目的的任何布置可取代经展示的特定实施例。所属领域的一般技术人员将了解本发明的许多调适。因此，本申请案旨在涵盖本发明的任何调适或变动。

Claims (20)

1.一种操作存储器的方法，其包括：
创建所述存储器的经感测阈值电压的直方图；
确定对应于所述直方图中的最高局部最小值的第一阈值电压；
确定对应于所述直方图中的最低局部最小值的第二阈值电压；以及
使用第三阈值电压感测所述存储器，所述第三阈值电压为所述第一阈值电压和所述第二阈值电压的平均值。
2.根据权利要求1所述的方法，其进一步包括过滤所述直方图。
3.根据权利要求2所述的方法，其中确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平包括确定对应于经过滤直方图中的所述最高局部最小值的所述第一阈值电压电平，且其中确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压电平包括确定对应于经过滤直方图中的所述最低局部最小值的所述第二阈值电压电平。
4.根据权利要求2所述的方法，其中过滤所述直方图包括针对所述直方图中的每一阈值电压，确定该阈值电压和围绕该阈值电压的一或多个阈值电压的平均值。
5.根据权利要求1所述的方法，其进一步包括对所述第三阈值电压施加偏移。
6.根据权利要求5所述的方法，其进一步包括从表中读取所述偏移。
7.根据权利要求1所述的方法，其中确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平以及确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压电平包括：确定所述直方图中的局部最小值，所述局部最小值包括所述最高局部最小值和所述最低局部最小值。
8.根据权利要求1所述的方法，其中确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平以及确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压电平包括：确定所述直方图中位于经感测阈值电压的分布之间的且包括所述最高局部最小值和所述最低局部最小值的区域。
9.根据权利要求8所述的方法，其中确定所述直方图中位于经感测阈值电压的分布之间的且包括所述最高局部最小值和所述最低局部最小值的区域包括：确定所述经感测阈值电压的所述分布的宽度。
10.根据权利要求1所述的方法，其中确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平以及确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压电平包括：确定所述直方图中位于所述存储器中的数据状态之间的且包括所述最高局部最小值和所述最低局部最小值的区域。
11.一种操作存储器的方法，其包括：
确定经感测阈值电压的直方图中的谷值；
确定对应于所述谷值中的最低局部最小值的第一阈值电压；
确定对应于所述谷值中的最高局部最小值的第二阈值电压；及
用第三阈值电压感测所述存储器，所述第三阈值电压是所述第一阈值电压和所述第二阈值电压的平均值。
12.根据权利要求11所述的方法，其中用是所述第一阈值电压和所述第二阈值电压的所述平均值的所述第三阈值电压感测所述存储器包括：用是所述第一阈值电压和所述第二阈值电压的所述平均值的所述第三阈值电压读取所述存储器。
13.根据权利要求11所述的方法，其进一步包括过滤所述经感测阈值电压的所述直方图并确定所述经感测阈值电压的经过滤直方图中的所述谷值。
14.根据权利要求11所述的方法，其中所述谷值位于所述存储器中的数据状态之间。
15.一种设备，其包括：
控制器；
其中所述控制器经配置以创建所述存储器的经感测阈值电压的直方图；
其中所述控制器经配置以确定对应于所述直方图中的最高局部最小值的第一阈值电压；
其中所述控制器经配置以确定对应于所述直方图中的最低局部最小值的第二阈值电压；以及
其中所述控制器经配置以使用第三阈值电压感测所述存储器，所述第三阈值电压为所述第一阈值电压和所述第二阈值电压的平均值。
16.根据权利要求15所述的设备，其中所述控制器经配置以对所述第三阈值电压施加偏移。
17.根据权利要求16所述的设备，其中所述控制器经配置以从表中读取所述偏移。
18.根据权利要求15所述的设备，其中经配置以确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平和确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压的所述控制器包括：经配置以确定所述直方图中的局部最小值的控制器，所述局部最小值包括所述最高局部最小值和所述最低局部最小值。
19.根据权利要求15所述的设备，其中所述控制器经配置以过滤所述直方图，其中经配置以确定对应于所述直方图中的所述最高局部最小值的所述第一阈值电压电平的所述控制器包括经配置以确定对应于经过滤直方图中的所述最高局部最小值的所述第一阈值电压电平的控制器，且其中经配置以确定对应于所述直方图中的所述最低局部最小值的所述第二阈值电压电平的所述控制器包括经配置以确定对应于经过滤直方图中的所述最低局部最小值的所述第二阈值电压电平的控制器。
20.根据权利要求15所述的设备，其中对应于所述直方图中的所述最高局部最小值的所述第一阈值电压与对应于所述直方图中的所述最低局部最小值的所述第二阈值电压位于所述存储器中的数据状态之间。
CN201710445168.7A 2012-03-06 2013-03-06 存储器及感测参数确定方法 Active CN107256715B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/413,130 2012-03-06
US13/413,130 US8934306B2 (en) 2012-03-06 2012-03-06 Memory and sense parameter determination methods
CN201380012977.9A CN104303160B (zh) 2012-03-06 2013-03-06 存储器及感测参数确定方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380012977.9A Division CN104303160B (zh) 2012-03-06 2013-03-06 存储器及感测参数确定方法

Publications (2)

Publication Number Publication Date
CN107256715A true CN107256715A (zh) 2017-10-17
CN107256715B CN107256715B (zh) 2021-04-23

Family

ID=49115134

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710445168.7A Active CN107256715B (zh) 2012-03-06 2013-03-06 存储器及感测参数确定方法
CN201380012977.9A Active CN104303160B (zh) 2012-03-06 2013-03-06 存储器及感测参数确定方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380012977.9A Active CN104303160B (zh) 2012-03-06 2013-03-06 存储器及感测参数确定方法

Country Status (7)

Country Link
US (2) US8934306B2 (zh)
EP (1) EP2823402B1 (zh)
JP (1) JP5923185B2 (zh)
KR (1) KR101627957B1 (zh)
CN (2) CN107256715B (zh)
TW (1) TWI498903B (zh)
WO (1) WO2013134370A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210255927A1 (en) * 2014-08-07 2021-08-19 Pure Storage, Inc. Granular Voltage Tuning
US9607710B2 (en) * 2014-11-10 2017-03-28 Sk Hynix Memory Solutions Inc. Read-threshold calibration in a solid state storage system
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
CN108289636B (zh) * 2015-11-20 2021-07-13 皇家飞利浦有限公司 用于确定对象的呼吸速率的方法和装置
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
US10199111B1 (en) * 2017-08-04 2019-02-05 Micron Technology, Inc. Memory devices with read level calibration
US10062441B1 (en) * 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
US10573372B2 (en) * 2018-05-31 2020-02-25 Micron Technology, Inc. Sensing operations in memory by comparing inputs in a sense amplifier
JP2020042884A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 メモリシステム
US10818363B1 (en) 2019-05-17 2020-10-27 Micron Technolgy, Inc. Apparatus and methods for calibrating sensing of memory cell data states

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
US20100302850A1 (en) * 2009-05-26 2010-12-02 Samsung Electronics Co., Ltd. Storage device and method for reading the same
US20110026353A1 (en) * 2008-12-18 2011-02-03 Nima Mokhlesi Data refresh for non-volatile storage
US20110194348A1 (en) * 2008-05-09 2011-08-11 Nima Mokhlesi Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
CN102306501A (zh) * 2006-06-19 2012-01-04 桑迪士克股份有限公司 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870770B2 (en) 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
DE102004003357B4 (de) 2003-05-20 2008-10-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamische, in FeRAMS integrierte Referenzspannungskalibrierung
US7200066B2 (en) 2005-07-18 2007-04-03 Dialog Semiconductor Manufacturing Ltd. Accurate power supply system for flash-memory including on-chip supply voltage regulator, reference voltage generation, power-on reset, and supply voltage monitor
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7876621B2 (en) * 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7817467B2 (en) 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US7863876B2 (en) 2008-03-26 2011-01-04 Freescale Semiconductor, Inc. Built-in self-calibration (BISC) technique for regulation circuits used in non-volatile memory
US8161430B2 (en) * 2008-04-22 2012-04-17 Qualcomm Incorporated System and method of resistance based memory circuit parameter adjustment
US8085591B2 (en) * 2008-05-20 2011-12-27 Micron Technology, Inc. Charge loss compensation during programming of a memory device
JP4592796B2 (ja) 2008-12-15 2010-12-08 三菱電機株式会社 アナログ入力信号を有する電子制御装置
KR101578518B1 (ko) * 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8631288B2 (en) 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8503242B2 (en) 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
JP2013122804A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102306501A (zh) * 2006-06-19 2012-01-04 桑迪士克股份有限公司 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
US20110194348A1 (en) * 2008-05-09 2011-08-11 Nima Mokhlesi Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
US20110026353A1 (en) * 2008-12-18 2011-02-03 Nima Mokhlesi Data refresh for non-volatile storage
CN102246241A (zh) * 2008-12-18 2011-11-16 桑迪士克股份有限公司 非易失性存储器的数据刷新
US20100302850A1 (en) * 2009-05-26 2010-12-02 Samsung Electronics Co., Ltd. Storage device and method for reading the same

Also Published As

Publication number Publication date
KR20140131985A (ko) 2014-11-14
EP2823402A1 (en) 2015-01-14
CN104303160B (zh) 2017-06-16
JP5923185B2 (ja) 2016-05-24
TWI498903B (zh) 2015-09-01
US9171633B2 (en) 2015-10-27
US8934306B2 (en) 2015-01-13
EP2823402A4 (en) 2015-04-22
JP2015509643A (ja) 2015-03-30
EP2823402B1 (en) 2016-09-21
CN107256715B (zh) 2021-04-23
US20150098276A1 (en) 2015-04-09
KR101627957B1 (ko) 2016-06-07
US20130238863A1 (en) 2013-09-12
WO2013134370A1 (en) 2013-09-12
TW201403608A (zh) 2014-01-16
CN104303160A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN104303160B (zh) 存储器及感测参数确定方法
US11948644B2 (en) Two-part programming of memory cells
EP2308054B1 (en) Methods and apparatus for interfacing between a flash memory controller and a flash memory array
US9754671B2 (en) Programming methods and memories
US9177651B2 (en) Programming methods and memories
US9484101B2 (en) Methods of programming memories
CN103718247B (zh) 编程存储器单元的装置及方法
CN103811070B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN103811071B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN104751893B (zh) 增强nor型flash可靠性的方法
CN101640073A (zh) 存储器读取方法及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant