KR101617226B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR101617226B1
KR101617226B1 KR1020140108915A KR20140108915A KR101617226B1 KR 101617226 B1 KR101617226 B1 KR 101617226B1 KR 1020140108915 A KR1020140108915 A KR 1020140108915A KR 20140108915 A KR20140108915 A KR 20140108915A KR 101617226 B1 KR101617226 B1 KR 101617226B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting portion
layer
semiconductor
Prior art date
Application number
KR1020140108915A
Other languages
English (en)
Other versions
KR20160034432A (ko
Inventor
전수근
김태현
김태진
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020140108915A priority Critical patent/KR101617226B1/ko
Priority to CN201580031238.3A priority patent/CN106663734B/zh
Priority to PCT/KR2015/005803 priority patent/WO2015190817A1/ko
Priority to US15/373,172 priority patent/US10008635B2/en
Priority to CN201810347403.1A priority patent/CN108598251B/zh
Publication of KR20160034432A publication Critical patent/KR20160034432A/ko
Application granted granted Critical
Publication of KR101617226B1 publication Critical patent/KR101617226B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부; 제1 발광부의 제2 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 연결 전극; 복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 반사층; 그리고 연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 반사층 위에서 뻗는 도전부(a conductive portion)를 포함하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 금속에 의한 광흡수 손실을 줄이고 방열 효율을 향상한 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.
버퍼층(20)은 기판(10)과 n형 3족 질화물 반도체층(30) 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(30)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(20)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(30)의 일부로 보아도 좋다.
전류확산 전도막(60)은 p형 3족 질화물 반도체층(50) 전체로 전류가 잘 공급되도록 하기 위해 구비된다. 전류확산 전도막(60)은 p형 3족 질화물 반도체층(50)의 거의 전면에 걸쳐서 형성되며, 예를 들어, ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 전도막으로 형성되거나, Ag를 사용하여 반사형 전도막으로 형성될 수 있다.
p측 본딩 패드(70)와 n측 본딩 패드(80)는 전류의 공급과 외부로의 와이어 본딩을 위한 메탈 전극으로서, 예를 들어, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합을 사용하여 형성될 수 있다.
보호막(90)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.
도 2는 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면이다. 여러 가지 장점 때문에 도 2에 도시된 것과 같이 복수의 LED(A,B)가 직렬연결되어 사용된다. 예를 들어, 복수의 LED(A,B)를 직렬연결하면 외부 회로와 와이어 연결의 개수가 감소하며, 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 LED(A,B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다. 단일 기판 위에 복수의 LED(A,B)가 직렬로 연결되는 경우, 개별적인 반도체 발광소자를 직렬로 연결하는 것과 비교했을 때, 점유하는 면적이 작아 설치 밀도를 향상시킬 수 있고, 따라서, 반도체 발광소자를 포함하는 조명 장치 등을 구성할 때 소형화가 가능하다.
한편, 복수의 LED(A,B)를 직렬연결하기 위해서 인터커넥터(34)를 증착하여 이웃한 LED(A,B)의 p측 전극(32)과 n측 전극(32)을 연결한다. 그러나 복수의 LED (A,B)를 전기적으로 절연하는 분리(isolation) 공정에서 사파이어 기판(20)이 노출되도록 복수의 반도체층을 식각해야 하는데, 그 식각 깊이가 깊어서 시간이 오래 걸리고 단차가 크기 때문에 인터커넥터(34)를 형성하기가 어렵다. 절연체(30)를 사용하여 도 2에 도시된 것과 같이 인터커넥터(34)를 완만한 경사를 이루도록 형성하는 경우 LED(A,B)들 사이 간격이 증가하여 집적도 향상에 문제가 있다.
도 3은 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED의 다른 예를 나타내는 도면이다. 복수의 LED(A,B)를 절연(isolation)하는 다른 방법으로 복수의 LED(A,B) 사이의 하부 반도체층(22; 예를 들어, n형 질화물 반도체층)을 식각하지 않고 이온 주입(ion implantation)을 하여 복수의 LED(A,B) 사이를 절연하면 인터커넥터(34)의 단차가 감소된다. 그러나 하부 반도체층(22)에 깊게 이온 주입하는 것이 어렵고 공정 시간이 길어서 문제가 된다.
도 4는 미국 등록특허공보 제7,417,259호에 개시된 엘이디 어레이의 일 예를 나타내는 도면으로서, 고전압(high drive voltage), 저전류 구동을 위해 절연기판 위에 2차원 배열된 엘이디 어레이가 형성되어 있다. 절연기판은 사파이어 모노리식(monolithically) 기판이 사용되었고, 기판 위에 2개의 엘이디 어레이가 역방향으로 병렬연결되어 있다. 따라서, AC 전원이 직접 구동전원으로 사용될 수 있다.
도 5는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부; 제1 발광부의 제2 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 연결 전극; 복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 반사층; 그리고 연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 반사층 위에서 뻗는 도전부(a conductive portion)를 포함하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 특허 제6,547,249호에 개시된 직렬연결된 LED의 일 예를 나타내는 도면,
도 3은 미국 특허 제6,547,249호에 개시된 직렬연결된 LED의 다른 예를 나타내는 도면,
도 4는 미국 등록특허공보 제7,417,259호에 개시된 엘이디 어레이의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 7은 도 6의 A-A 선을 따라 취한 절단면의 일 예를 설명하는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 9는 연결 전극의 일 예를 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 13은 도 12의 B-B 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이고, 도 7은 도 6의 A-A 선을 따라 취한 절단면의 일 예를 설명하는 도면이다.
반도체 발광소자는 기판 위에 서로 마주보도록 형성된 제1 발광부 및 제2 발광부, 연결 전극, 반사층 및 도전부(a conductive portion)를 포함한다. 제1 발광부 및 제2 발광부는 각각 제1 반도체층, 활성층, 및 제2 반도체층이 순차로 적층된 복수의 반도체층을 포함한다. 연결 전극은 제1 발광부의 제2 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결한다. 반사층은 복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 기판 측으로 반사한다. 도전부는 연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 반사층 위에서 뻗는다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반도체 발광소자는 제1 반도체층(30)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극(80) 그리고 제2 반도체층(50)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극(70)을 포함한다. 본 예에서, 반사층(R)은 절연성을 가지며, 제1 전극(80) 및 제2 전극(70) 중 적어도 하나는 반사층(R)을 기준으로 복수의 반도체층의 반대 측에 구비되며, 반사층(R)을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이다.
반도체 발광소자는 복수의 발광부를 포함할 수 있다. 본 예에서, 반도체 발광소자는 제1, 제2, 제3, 및 제4 발광부(101,102,103,104)를 포함하며, 연결 전극(92a,92b,92c), 보조 패드(75,85), 도전부(94a,94b), 전기적 연결(71,81)을 포함한다. 제1, 제2, 제3, 및 제4 발광부(101,102,103,104)는 서로 마주하도록, 본 예에서는 일렬로 배열되어 있다. 연결 전극(92a,92b,92c)은 서로 마주하는 발광부들을 전기적으로 연결한다. 연결 전극(92a,92b,92c)의 일 측 끝은 제2 반도체층(50)과 반사층(R) 사이에서 제2 반도체층(50)과 전기적으로 연통되며, 연결 전극(92a,92b,92c)의 타 측 끝은 제2 반도체층(50) 및 활성층이 식각되어 노출된 제1 반도체층(30)과 전기적으로 연통된다. 따라서, 제1, 제2, 제3 및 제4 발광부(101,102,103,104)는 직렬연결되며, 하나의 발광부보다 High-voltage로 구동된다.
반사층(R)은 제1, 제2, 제3, 및 제4 발광부(101,102,103,104) 및 연결 전극(92a,92b,92c)을 덮는다. 제1 전극(80), 제1 보조 패드(85), 제2 보조 패드(75), 및 제2 전극(70)은 각각 제1, 제2, 제3, 및 제4 발광부(101,102,103,104)에 대응하여 반사층(R) 위에 형성되어 있다. 제1 전기적 연결(81)은 반사층(R)을 관통하여 제1 전극(80)과 제1 반도체층(30)을 전기적으로 연결한다. 제1 전기적 연결(81)과 제1 반도체층(30) 사이에는 접촉저항 감소와 안정적 전기적 연결을 위해 제1 오믹 전극(82)이 개재될 수 있다. 바람직하게는 전류 확산 전극(60; 예: ITO,Ni/Au)가 제2 반도체층(50)과 반사층(R) 사이에 형성된다. 제2 전기적 연결(71)은 반사층(R)을 관통하여 제2 전극(70)과 전류 확산 전극(60)을 전기적으로 연결한다. 제2 전기적 연결(71)과 전류 확산 전극(60) 사이의 접촉저항 감소와 안정적 전기적 연결을 위해 제2 오믹 전극(72)이 개재될 수 있다.
도전부(94a)는 제1 발광부와 제2 발광부 사이의 반사층(R) 위에서 뻗으며, 제1 전극(80)과 제1 보조 패드(85)를 연결한다. 마찬가지로 도전부(94b)는 제2 전극(70)과 제2 보조 패드(75)를 연결한다. 빛흡수 감소 측면에서, 도전부(94a,94b)는 연결 전극(92a,92b,92c)보다 작거나 같은 폭을 가지는 것이 바람직하다.
본 예에서 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다. 다층 구조의 일 예로, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다. 유전체막(91b)은 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하다. 분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다.
분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛일수록 반사율이 높아서, 대략 99% 이상 반사한다. 반사층(R)이 잘 기능 하기 위해서는 다층 구조의 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 반사층(R)은 아래의 구조물들(예: 오믹 전극, 발광부들 사이 트렌치 등)로 인해 반사층(R)에는 높이차가 발생하는 부분들이 있다. 이러한 높이차로 인해 반사층(R)의 각 물질층이 설계된 두께로 형성되기 어려운 영역이 있고, 이 영역에서는 반사효율이 저하될 수 있다. 발광부들 사이에서 상대적으로 다른 부분보다 반사효율이 떨어질 수 있다. 따라서 가능한 한 발광부들 사이에 금속층이 적게 형성되는 것이 금속에 의한 광흡수 손실을 감소하는 데에 좋다. 본 예에서는 도전부(94a,94b)는 연결 전극(92a,92c)과 중첩되게 형성되어 도전부(94a,94b)에 빛이 충돌하는 양을 줄이고, 광흡수 감소를 위해 도전부(94a,94b)의 폭을 연결 전극(92a,92b,92c)보다 작거나 같게 하는 것이 바람직하다.
제1 전극(80) 및 제2 전극(70)은 외부 전극과의 전기적 연결용 전극으로서, 외부 전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 외부 전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 전극(80) 및 제2 전극(70)은 어느 정도 면적을 가지도록 형성되어 있어서 방열 통로가 된다. 제1 보조 패드(85) 및 제2 보조 패드(75)는 각각 제2 발광부(102) 및 제3 발광부(103)의 방열 통로가 되며, 외부 전극과의 본딩시 반도체 발광소자를 지지하는 기능도 한다. 도전부(94a,94b)를 도입하여 전극(70,80)과 보조 패드(75,85)를 연결함으로써, 방열이 더 효율적으로 될 수 있다. 즉, 열이 잘 퍼지도록 도와준다. 또한, 제1 전극(80) 및 제2 전극(70)이 외부 전극과의 본딩에 문제가 있어도 외부 전극과 제1 보조 패드(85) 또는 제2 보조 패드(75)와 전기적으로 연결되어도 도전부(94a), 및 도전부(94b)를 통해 각각 제1 전극(80) 및 제2 전극(70)과 전기적으로 연결될 수 있다. 또한, 서브마운트와의 접합에 있어서, 보조 패드(75,85)는 접합 면적을 증가시켜 본딩 강도를 향상할 수 있다.
도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면이고, 도 9는 연결 전극의 일 예를 설명하기 위한 도면으로서, 본 예에서 반도체 발광소자는 위에서 바라볼 때, 각 발광부는 장변 및 단변을 가지는 사각(예: 직사각) 형상을 가진다. 각 발광부는 장변 측이 서로 마주보도록 일렬로 배열되어 있다, 따라서, 반도체 발광소자는 전체적으로 가로와 세로가 거의 비슷한 형상을 가진다. 제1 발광부와 제2 발광부는 2개의 연결 전극(92a,92a)에 의해 서로 전기적으로 연결되며, 제3 발광부와 제4 발광부는 2개의 연결 전극(92b,92b)에 의해 서로 전기적으로 연결되어 있다. 이와 같이, 장변 측이 마주하므로 복수의 연결 전극을 사용하여 전류를 더욱 균일하게 공급하는 것을 고려할 수 있다. 한편, 연결 전극(92a,92b)의 일 측 끝은 각각 제2 반도체층(50) 위에서 뻗으며, 복수의 가지(92f)로 분기 되어 전류 확산을 더욱 균일하게 할 수 있다. 연결 전극(92a,92b)의 타 측 끝은 식각되어 노출된 제1 반도체층(30) 위에서 장변 방향으로 뻗어 있다. 연결 전극(92a,92b,92c)에 대응하는 아래에 단일 SiO2 층이나 다층 DBR을 사용하여 광흡수 방지막(41)이 형성될 수 있다. 예를 들어 광흡수 방지막(41)은 연결 전극(92a,92b,92c)의 일측에 대응하여 제2 반도체층(50)과 전류 확산 전극(도시되지 않음) 사이에 형성되며, 복수의 반도체층의 측면으로 연장되며, 발광부들 사이에까지 형성될 수 있다. 이러한 광흡수 방지막(41)은 복수의 반도체층의 측면과 연결 전극(92a,92b,92c) 간의 전기적 절연을 하고, 연결 전극(92a,92b,92c)에 의한 광흡수를 방지하며, 연결 전극(92a,92b,92c)의 바로 아래로 전류가 편중되는 것을 방지하여 전류 확산에도 기여할 수 있다.
복수의 제1 전기적 연결(81)은 제1 발광부의 장변 방향으로 배열되어 있고, 복수의 제2 전기적 연결(71)은 제4 발광부의 장변 방향으로 배열되어 있다. 도전부(94a,94b)는 발광부들의 사이에서는 연결 전극(92a,92b,92c)보다 작거나 같은 폭을 가지며, 각각 제1 전극(80)과 제1 보조 패드(85), 및 제2 전극(70)과 제2 보조 패드(75)를 연결한다. 이와 같이, 연결 전극의 개수가 증가하는 경우, 도전부를 연결 전극과 중첩되게 형성하고, 폭을 더 작게 또는 같게 형성함으로써, 광흡수 손실을 줄일 수 있다.
본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 도 6 내지 9를 참조하면, 먼저, 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 전극(60; 예: ITO)을 형성하고, 메사식각하여 제1 전기적 연결(81)에 대응하는 제1 반도체층(30)의 일부를 노출한다. 메사식각은 전류 확산 전극(60) 형성 전 또는 이후에 수행될 수도 있다. 전류 확산 전극(60)은 생략될 수 있다. 메사식각 공정과 함께 또는 별개로 복수의 발광부를 서로 전기적으로 절연시키는 공정이 수행되어 각 발광부는 성장 기판(10)을 노출하는 트렌치에 의해 서로 전기적으로 절연될 수 있다.
이후, 광흡수 방지막(41)을 형성하고, 전류 확산 전극(60) 및 노출된 제1 반도체층(30)에 각각 오믹 전극(72,82)을 형성한다. 오믹 전극(72,82)은 생략될 수 있지만 동작전압 상승을 억제하고 안정적인 전기적 접촉을 위해 구비되는 것이 바람직하다. 도 9에 제시된 바와 같이, 오믹 전극(72,82) 형성과 함께 또는 별개로 연결 전극(92a,92b,92c)이 형성된다.
이후, 전류 확산 전극(60) 위에 반사층(R)을 형성한다. 이후, 반사층(R)에 개구를 형성하고, 제1 전기적 연결(81) 및 제2 전기적 연결(71)이 개구를 관통하여 각각 제1 오믹 전극(82) 및 제2 오믹 전극(72)에 접촉하게 형성된다. 다음으로 제1 전극(80) 및 제2 전극(70)이 각각 제1 전기적 연결(81) 및 제2 전기적 연결(71)과 연결되도록 형성된다. 전기적 연결(71,81)과 전극(70,80)은 별개로 형성될 수도 있지만, 하나의 과정에서 일체로 형성될 수도 있다. 제1 전극(80) 및 제2 전극(70)과 함께, 복수의 발광부 사이, 즉 트렌치에 형성된 반사층(R) 위에, 연결 전극(92a,92c)과 중첩되며, 연결 전극보다 작거나 같은 폭을 가지는 도전부(94a,94b)가 형성될 수 있다. 또한, 제1 보조 패드(85) 및 제2 보조 패드(75)도 함께 형성될 수 있다.
이와 같이, 웨이퍼 상에서 복수의 발광부를 포함하는 개별 반도체 발광소자별로 절단함으로써, 복수의 발광부를 포함하는 반도체 발광소자가 제조된다. 절단에 있어서, 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있으며, 화학적 식각공정이 추가될 수도 있다.
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 전극(70,80)과 보조 패드(75,85)를 연결하는 도전부가 삭제되고, 제1 보조 패드(85)와 제2 보조 패드(75)를 연결하는 도전부(94)를 포함한다. 도전부(94)는 연결 전극(92a,92b,92c)보다 작거나 같은 폭을 가지며, 제2 발광부와 제3 발광부 사이의 반사층(R) 위에서 뻗으며, 제1 보조 패드(85)와 제2 보조 패드(75)를 연결한다. 따라서 열이 한 곳에 집중되지 않고 잘 퍼질 수 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제5 발광부(105)의 반사층(R) 위에도 제3 보조 패드(77)를 구비할 수 있다. 제3 보조 패드(77)는 전기적으로 중성을 유지하기 위해 전극(70,80)이나 제1 보조 패드(85) 및 제2 보조 패드(75)와 연결되지 않는다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 13은 도 12의 B-B 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면으로서, 제2 발광부(102)와 제3 발광부(103) 사이에 제5 발광부(105)를 더 포함한다. 제5 발광부(105)의 반사층(R) 위에는 전극이나 보조 패드와 같은 금속층이 없다.
DBR과 같은 반사층(R) 위에 전극(70,80)이나 보조 패드(75,85)와 같은 금속층이 형성된 경우에, 금속층에 의해 빛이 흡수되지만, 금속층을 Ag, Al과 같이 반사율이 높은 금속으로 구성하는 경우에 반사율을 높일 수 있는 것으로 알려져 왔다. 또한, 금속층은 본딩 패드 또는 반도체 발광소자의 방열을 위해서도 기능을 해야하므로, 이러한 요소를 고려하여 그 크기를 결정해야 한다. 그러나 본 발명자들은 DBR과 같은 절연성 반사층(R)이 이용되는 경우에 그 위에 놓이는 금속층의 크기를 줄일수록 반사층(R)에 의한 광 반사율이 높아진다는 것을 확인하였으며, 이러한 실험 결과는 본 개시에서 금속층의 크기를 종래에 생략할 수 없었던 범위로 줄일 수 있는 계기를 제공하였다. 이에 더 나아가 도 12와 같이, 복수의 발광부 중 하나 이상의 발광부에서 반사층(R) 위에 금속층을 형성하지 않음으로써, 광흡수 손실을 줄이고 결과적으로 휘도가 향상될 수 있다. PCB와 같은 서브마운트에 발광소자를 실장할 때, 전원공급을 위한 외부 전극들에 제1 전극 및 제2 전극이 각각 접합되도록 하고, 외부 전극들 사이에 반사층 위에 금속층이 없는 발광부가 대응하도록 하면 전기적인 쇼트 가능성이 현저히 방지되므로, 실장 또는 접합 공정의 신뢰성이 상될 수 있다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 복수의 발광부가 3*3 형태로 연결 전극에 의해 직렬연결되어 있다. 제1 전극(80)은 직렬연결의 일 측 끝의 제1 발광부의 반사층(R) 위에 형성되고, 제2 전극(70)은 직렬연결의 타 측 끝의 제2 발광부의 반사층(R) 위에 형성된다. 보조 패드(75,85)는 제1 발광부와 마주하는 발광부, 제2 발광부와 마주하는 발광부에 각각 형성되며, 도전부(94a,94b)에 의해 각각 제1 전극(80) 및 제2 전극(70)과 연결되어 있다. 추가의 보조 패드(77)가 가운데 발광부에 형성될 수 있으며, 전기적으로 중성을 유지하도록 형성된다. 나머지 발광부의 반사층(R) 위에는 금속층을 형성하지 않아서 금속층에 의한 광흡수 손실을 줄였다.
이와 같이, 전극과 보조 패드를 도전부(94a)에 의해 서로 연결함으로써 얻는 전술된 장점과, 전기적으로 중립인 보조 패드를 구비하는 장점과, 반사층(R) 위에 금속층이 없는 장점을 모두 가지거나 일부의 특징만을 가지는 조합된 형태의 발광소자를 고려할 수 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제1 발광부를 덮는 반사층(R) 위에 제1 전극(80) 및 제1 보조 패드(85)가 서로 떨어져 형성되고, 제2 발광부를 덮는 반사층(R) 위에 제2 전극(70) 및 제2 보조 패드(75)가 서로 떨어져 형성되어 있다. 이와 같이, 본 개시는 2개의 발광부만 포함하는 반도체 발광소자에도 적용될 수 있다. 제1 보조 패드(85) 및 제2 보조 패드(75)는 연결 전극(92)보다 작거나 같은 폭을 가지는 도전부(94a)에 의해 연결되어 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부; 제1 발광부의 제2 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 연결 전극; 복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 반사층; 그리고 연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 반사층 위에서 뻗는 도전부(a conductive portion);를 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며, 반사층은 절연성을 가지며, 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 반사층을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자.
(3) 도전부는 제1 발광부 및 제2 발광부 사이에서 연결 전극보다 작거나 같은 폭을 가지는 것을 특징으로 하는 반도체 발광소자.
(4) 연결 전극의 일 측 끝은 제2 반도체층과 반사층 사이에서 제2 반도체층과 전기적으로 연통되며, 연결 전극의 타 측 끝은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되는 것을 특징으로 하는 반도체 발광소자.
(5) 제2 발광부를 덮는 반사층 위에 보조 패드;를 포함하며, 제1 전극이 제1 발광부에 구비되며, 도전부는 제1 전극과 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
(6) 제1 발광부를 덮는 반사층 위에 보조 패드;를 포함하며, 제2 전극이 제2 발광부에 구비되며, 도전부는 제2 전극과 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
(7) 제3 발광부 및 제4 발광부; 제3 발광부의 제2 반도체층과 제4 발광부의 제1 반도체층을 전기적으로 연결하는 추가의 연결 전극; 제3 발광부를 덮는 반사층 위에 형성된 추가의 보조 패드; 그리고 제3 발광부와 제4 발광부 사이의 추가의 연결 전극을 덮는 반사층 위에서 뻗는 추가의 도전부;를 포함하며, 제2 전극은 제4 발광부에 구비되며, 추가의 도전부는 제2 전극과 추가의 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
(8) 제5 발광부;를 포함하며, 제5 발광부를 덮는 반사층 위에는 금속층이 없는 것을 특징으로 하는 반도체 발광소자.
(9) 제5 발광부; 그리고 제5 발광부를 덮는 반사층 위에 형성되며, 전기적으로 중성인 보조 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 제1 발광부의 반사층 위에 형성된 보조 패드; 그리고 제2 발광부의 반사층 위에 형성된 추가의 보조 패드;를 포함하며, 도전부는 보조 패드와 추가의 보조 패드를 연결하며, 제1 전극은 보조 패드와 떨어져 제1 발광부에 구비되며, 제2 전극은 추가의 보조 패드와 떨어져 제2 발광부에 구비된 것을 특징으로 하는 반도체 발광소자.
(11) 제1 발광부의 반사층을 관통하며, 제1 반도체층과 제1 전극을 전기적으로 연통시키는 복수의 제1 전기적 연결; 그리고 제4 발광부의 반사층을 관통하며, 제2 반도체층과 제2 전극을 전기적으로 연통시키는 복수의 제2 전기적 연결;을 포함하며, 연결 전극 및 추가의 연결 전극의 일 측 끝은 각각 제2 반도체층 위에서 뻗으며, 복수의 가지로 분기된 것을 특징으로 하는 반도체 발광소자.
(12) 위에서 바라볼 때, 각 발광부는 장변 및 단변을 가지는 사각 형상을 가지며, 제1 내지 제4 발광부는 장변이 서로 마주하도록 배열되며, 복수의 제1 전기적 연결 및 복수의 제2 전기적 연결은 장변 방향으로 배열되며, 연결 전극의 타 측 끝은 식각되어 노출된 제1 반도체층 위에서 장변 방향으로 뻗어 있는 것을 특징으로 하는 반도체 발광소자.
(13) 반사층은 절연성을 가지며, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 발광부 사이에서 광흡수 손실을 줄여서 결과적으로 휘도가 향상된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 반사층 위에 구비된 보조 패드 또는 보조 패드에 의해 방열효율이 향상된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 전극과 연결된 보조 패드로 인해 외부 전극과의 본딩시 전기적 연결이 쉬워 진다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 절연성 반사층을 사용하여 금속 반사막에 의한 광흡수 손실이 감소한다.
제1 반도체층(30), 활성층(40), 제2 반도체층(50), 반사층(R)
제1 전극(80), 제2 전극(70), 보조 패드(75,85),
연결 전극(92a,92b,92c,92d), 도전부(94a,94b)

Claims (13)

  1. 반도체 발광소자에 있어서,
    서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부;
    제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;
    복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 절연성 반사층;
    연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 절연성 반사층 위에서 뻗는 도전부(a conductive portion); 그리고,
    절연성 반사층 위에 형성되며 도전부와 연결된 보조 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 그리고
    제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며,
    제1 전극 및 제2 전극 중 적어도 하나는 절연성 반사층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연성 반사층을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    도전부는 제1 발광부 및 제2 발광부 사이에서 연결 전극보다 작거나 같은 폭을 가지는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    연결 전극의 일 측 끝은 제2 반도체층과 절연성 반사층 사이에서 제2 반도체층과 전기적으로 연통되며, 연결 전극의 타 측 끝은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되는 것을 특징으로 하는 반도체 발광소자.
  5. 반도체 발광소자에 있어서,
    서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부;
    제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;
    복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 절연성 반사층;
    연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 절연성 반사층 위에서 뻗는 도전부(a conductive portion);
    제2 발광부를 덮는 절연성 반사층 위에 보조 패드;
    제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 그리고
    제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며,
    제1 전극 및 제2 전극 중 적어도 하나는 절연성 반사층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연성 반사층을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이며, 제1 전극이 제1 발광부에 구비되며, 도전부는 제1 전극과 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
  6. 반도체 발광소자에 있어서,
    서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부;
    제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;
    복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 절연성 반사층;
    연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 절연성 반사층 위에서 뻗는 도전부(a conductive portion);
    제1 발광부를 덮는 절연성 반사층 위에 보조 패드;
    제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 그리고
    제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며,
    제1 전극 및 제2 전극 중 적어도 하나는 절연성 반사층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연성 반사층을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이며, 제2 전극이 제2 발광부에 구비되며, 도전부는 제2 전극과 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 5에 있어서,
    제3 발광부 및 제4 발광부;
    제3 발광부의 제2 반도체층과 제4 발광부의 제1 반도체층을 전기적으로 연결하는 추가의 연결 전극;
    제3 발광부를 덮는 절연성 반사층 위에 형성된 추가의 보조 패드; 그리고
    제3 발광부와 제4 발광부 사이의 추가의 연결 전극을 덮는 절연성 반사층 위에서 뻗는 추가의 도전부;를 포함하며,
    제2 전극은 제4 발광부에 구비되며,
    추가의 도전부는 제2 전극과 추가의 보조 패드를 연결하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 7에 있어서,
    제5 발광부;를 포함하며,
    제5 발광부를 덮는 절연성 반사층 위에는 금속층이 없는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 7에 있어서,
    제5 발광부; 그리고
    제5 발광부를 덮는 절연성 반사층 위에 형성되며, 전기적으로 중성인 보조 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 반도체 발광소자에 있어서,
    서로 마주보는 제1 발광부 및 제2 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;을 포함하는 제1 발광부 및 제2 발광부;
    제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;
    복수의 반도체층 및 연결 전극을 덮도록 형성되며, 활성층에서 생성된 빛을 반사하는 절연성 반사층;
    연결 전극과 중첩되도록 제1 발광부와 제2 발광부 사이의 절연성 반사층 위에서 뻗는 도전부(a conductive portion);
    제1 발광부를 덮는 절연성 반사층 위에 보조 패드;
    제2 발광부를 덮는 절연성 반사층 위에 추가의 보조 패드;
    제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 그리고
    제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며,
    제1 전극 및 제2 전극 중 적어도 하나는 절연성 반사층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연성 반사층을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이며, 도전부는 보조 패드와 추가의 보조 패드를 연결하며, 제1 전극은 보조 패드와 떨어져 제1 발광부에 구비되며, 제2 전극은 추가의 보조 패드와 떨어져 제2 발광부에 구비된 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 7에 있어서,
    제1 발광부의 절연성 반사층을 관통하며, 제1 반도체층과 제1 전극을 전기적으로 연통시키는 복수의 제1 전기적 연결; 그리고
    제4 발광부의 절연성 반사층을 관통하며, 제2 반도체층과 제2 전극을 전기적으로 연통시키는 복수의 제2 전기적 연결;을 포함하며,
    연결 전극 및 추가의 연결 전극의 일 측 끝은 각각 제2 반도체층 위에서 뻗으며, 복수의 가지로 분기된 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 11에 있어서,
    위에서 바라볼 때, 각 발광부는 장변 및 단변을 가지는 사각 형상을 가지며,
    제1 내지 제4 발광부는 장변이 서로 마주하도록 배열되며,
    복수의 제1 전기적 연결 및 복수의 제2 전기적 연결은 장변 방향으로 배열되며,
    연결 전극의 타 측 끝은 식각되어 노출된 제1 반도체층 위에서 장변 방향으로 뻗어 있는 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 1에 있어서,
    절연성 반사층은 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020140108915A 2014-06-10 2014-08-21 반도체 발광소자 KR101617226B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140108915A KR101617226B1 (ko) 2014-08-21 2014-08-21 반도체 발광소자
CN201580031238.3A CN106663734B (zh) 2014-06-10 2015-06-10 半导体发光元件
PCT/KR2015/005803 WO2015190817A1 (ko) 2014-06-10 2015-06-10 반도체 발광소자
US15/373,172 US10008635B2 (en) 2014-06-10 2015-06-10 Semiconductor light-emitting element
CN201810347403.1A CN108598251B (zh) 2014-06-10 2015-06-10 半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140108915A KR101617226B1 (ko) 2014-08-21 2014-08-21 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160034432A KR20160034432A (ko) 2016-03-30
KR101617226B1 true KR101617226B1 (ko) 2016-05-04

Family

ID=55660101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140108915A KR101617226B1 (ko) 2014-06-10 2014-08-21 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101617226B1 (ko)

Also Published As

Publication number Publication date
KR20160034432A (ko) 2016-03-30

Similar Documents

Publication Publication Date Title
US9673355B2 (en) Light emitting diode having electrode pads
CN108598251B (zh) 半导体发光元件
US20150076532A1 (en) Light emitting diode
US11239387B2 (en) Light emitting diode with high efficiency
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR101753750B1 (ko) 반도체 발광소자
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR101855202B1 (ko) 반도체 발광소자
KR101617227B1 (ko) 반도체 발광소자
KR101863543B1 (ko) 반도체 발광소자
KR101617225B1 (ko) 반도체 발광소자
KR101040140B1 (ko) 반도체 발광 소자 어레이 및 그 제조방법
KR101928307B1 (ko) 반도체 발광 소자 및 이의 제조방법
KR101617226B1 (ko) 반도체 발광소자
KR20160035102A (ko) 반도체 발광소자
KR101643688B1 (ko) 반도체 발광소자
KR101858540B1 (ko) 반도체 발광소자
KR20160046010A (ko) 반도체 발광소자
KR20160073366A (ko) 반도체 발광소자
KR101697960B1 (ko) 반도체 발광소자
KR20160018924A (ko) 반도체 발광소자
KR20180096546A (ko) 반도체 발광소자
KR20120002819A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
US20230402490A1 (en) Semiconductor light-emitting device
KR20140028288A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4