KR101612523B1 - 반도체 웨이퍼 식각용 프로세스 키트 - Google Patents

반도체 웨이퍼 식각용 프로세스 키트 Download PDF

Info

Publication number
KR101612523B1
KR101612523B1 KR1020140128172A KR20140128172A KR101612523B1 KR 101612523 B1 KR101612523 B1 KR 101612523B1 KR 1020140128172 A KR1020140128172 A KR 1020140128172A KR 20140128172 A KR20140128172 A KR 20140128172A KR 101612523 B1 KR101612523 B1 KR 101612523B1
Authority
KR
South Korea
Prior art keywords
receiving plate
mask
base plate
receiving
plate
Prior art date
Application number
KR1020140128172A
Other languages
English (en)
Other versions
KR20160036237A (ko
Inventor
김선각
김영배
김연규
최명석
Original Assignee
주식회사 네오세미텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네오세미텍 filed Critical 주식회사 네오세미텍
Priority to KR1020140128172A priority Critical patent/KR101612523B1/ko
Publication of KR20160036237A publication Critical patent/KR20160036237A/ko
Application granted granted Critical
Publication of KR101612523B1 publication Critical patent/KR101612523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 웨이퍼 식각용 프로세스 키트를 개시한다. 상기 반도체 웨이퍼 식각용 프로세스 키트는 일측면이 개구되며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레이트(100); 상부면에 상기 리시브 플레이트(100)의 두께과 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된 베이스 플레이트(200); 및 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되는 적어도 하나 이상의 리프팅바(300)를 포함하고, 상기 리프팅바(300)는 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레이트(200)와 접촉 또는 탈착시키며, 상기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우, 사각형의 중공이 형성되는 것을 특징으로 한다.

Description

반도체 웨이퍼 식각용 프로세스 키트{Process kit for etching semiconductor wafer}
본 발명은 반도체 식각 공정에 적용되는 키트에 관한 것으로, 보다 상세하게는, 내부적 요인으로 인하여 표면에 미세먼지입자의 발생이 최소화되도록 제작된 반도체 웨이퍼 식각용 프로세스 키트에 관한 것이다.
일반적으로, 반도체 소자 공정 중 식각 공정에는 프로세스 키트를 사용하게 된다. 이러한 프로세스 키트는 상부 키트와 하부 키트로 구성되며, 하부 키트에 웨이퍼 또는 마스크가 수용되고, 상부 키트는 하부 키트와 결속되어 마스크 또는 웨이퍼를 홀딩시켜주는 기능을 수행한다.
이때, 종래의 프로세스 키트의 경우, 식각 공정 중에 마스크 또는 웨이퍼가 안착되기 위한 부분, 마스크 또는 웨이퍼가 인입되는 부분의 모서리에 크랙이 발생될 수 있으며, 이러한 크랙의 발생은 파티클 발생의 주된 원인이 된다.
또한, 이러한 크랙에서 발생한 파티클이 부유하여 마스크에 안착시 패턴불량을 야기하고, 마스크가 안착되는 프로세스 키트 사이에 파티클이 안착시 마스크가 틸팅되어 패턴불량이 야기되는 문제가 있었다.
따라서, 반도체 제조공정 중에 발생되는 파티클은 마스크 또는 웨이퍼에 안착되어 반도체 제조공정의 불량률을 증가시키는 주된 원인일 수 있다.
이에, 본 발명에서는, 이러한 문제점을 해결할 수 있는 반도체 웨이퍼 식각용 프로세스 키트를 제시하고자 한다.
대한민국 등록실용신안공보 제20-0249359호 (고안의 명칭 : 스텝퍼의 웨이퍼 홀더)
본 발명이 해결하고자 하는 과제는 종래의 문제점인 식각 공정 중에 마스크 또는 웨이퍼가 안착되기 위한 부분, 마스크 또는 웨이퍼가 인입되는 부분 등 모든 에지 부분을 라운딩 처리하여 크랙 발생을 줄여줌으로써, 크랙으로 인한 파티클 발생을 억제할 수 있는 반도체 웨이퍼 식각용 프로세스 키트를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트는, 일측면이 개구되며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레이트(100); 상부면에 상기 리시브 플레이트(100)의 두께와 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된 베이스 플레이트(200); 및 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되는 적어도 하나 이상의 리프팅바(300)를 포함하고, 상기 리프팅바(300)는 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레이트(200)와 접촉 또는 탈착시키며, 상기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우, 사각형의 중공이 형성되는 것을 특징으로 한다.
상기 리시브 플레이트(100)는 상기 베이스 플레이트(200)의 상부면과의 접촉면적을 최소화시켜, 접촉에 따른 파티클 생성을 최소화시키도록 하부면이 오목하게 형성된 것을 특징으로 한다.
상기 베이스 플레이트(200)는 전극(Electrode)와의 접촉면적을 최소화시켜, 접촉에 따른 파티클 생성을 최소화시키도록 하부면이 오목하게 형성된 것을 특징으로 한다.
상기 리시브 플레이트(100) 및 베이스 플레이트(200)는 외부적 충격 및 이온충돌로 인하여, 에지 부위에 파손이 야기되기 쉽고, 이러한 파손에 따른 파티클(미세먼지입자) 발생을 억제하기 위하여 모든 상기 에지 부위가 라운딩 처리된 것을 특징으로 한다.
상기 적어도 하나 이상의 리프팅바(300)는 원통형으로 형성된 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트는 모든 에지 부위가 라운딩처리됨에 따라 외부적 요인 및 이온 충돌로 인한 키트 파손 및 이에 의해 발생된 파티클 부유 및 파티클에 의한 패턴불량 발생을 최소화시킬 수 있다는 이점을 제공한다.
또한, 본 발명의 프로세스 키트는 리시브 플레이트 및 베이스 플레이트의 하부면이 오목하게 형성되어 접촉면적을 최소화시킬 수 있고, 접촉에 따른 파티클 발생을 억제시킬 수 있다는 이점을 제공한다.
도 1은 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트를 나타낸 사시도이다.
도 2는 도 1에 도시된 리시브 플레이트의 예시도로서, (a)는 상부도, (b)는 저면도이다.
도 3은 도 1에 도시된 베이스 플레이트의 예시도로서, (a)는 상부도이며, (b)는 저면도이다.
도 4는 리시브 플레이트와 베이스 플레이트가 결합되는 과정을 순차적으로 나타낸 순서도이다.
도 5는 도 2에 도시된 A의 확대도이다.
도 6은 도 2에 도시된 B의 확대도이다.
도 7은 도 2에 도시된 C의 확대도이다.
도 8은 도 2에 도시된 D의 확대도이다.
도 9는 도 3에 도시된 E의 확대도이다.
도 10은 도 3에 도시된 F의 확대도이다.
도 11은 도 3에 도시된 G의 확대도이다.
도 12는 본 발명의 다른 실시 예를 나타낸 예시도이다.
도 13은 본 발명에 따른 베이스 플레이트의 관통홀과 리프팅바의 종래기술과의 차별성을 나타내는 개략도이다.
이하, 본 발명의 바람직한 실시 예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 도면을 참조하여 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트를 보다 상세하게 설명하도록 한다.
도 1 내지 도 11을 참조하면, 본 발명의 실시 예에 따른 반도체 웨이퍼 식각용 프로세스 키트(1000)는 리시브 플레이트(100), 베이스 플레이트(200), 리프팅바(300)를 포함한다.
상기 리시브 플레이트(100)는 외부에서 제공된 매니퓰레이터에 의해 이송된 반도체 재료(10)인 마스크 또는 웨이퍼를 수용하는 기능을 수행하도록 일측면이 개구되며, 상기 일측면으로 인입된 반도체 재료를 수용하기 위한 "ㄷ"자 형상의 인입홈(110)이 형성된다.
도 1의 확대도 및 도2에서 보이는 바와 같이, 리시브 플레이트(100)의 인입홈(110)의 단턱부위(B영역)는 경사면을 갖고 있어, 마스크가 인입홈(110)의 단턱에 안착될 경우, 면 단위가 아닌 점 단위로 안착됨으로 마스크와 인입홈(110)의 접촉에 따른 파티클 발생률을 최소화시키며, 경사면은 기존의 단턱부위가 수평이어서 마스크와 접촉이 면 단위로 이루어질 경우, 그 사이에 내재된 파티클에 의해 마스크의 틸팅이 야기되고 이로 인한 패턴 불량을 최소화시키는 이점이 있다.
또한, 도 2, 도 5 내지 도 8을 참조하면, 상기 리시브 플레이트(100) 및 베이스플레이트(200)의 모든 에지부위들은 라운딩처리됨에 따라 외부적 충격에 따른 크랙 및 파티클 발생을 억제할 있다.
또한, 상기 리시브 플레이트(100)는 상기 베이스 플레이트(200)의 상부면과의 접촉면적을 최소화시켜, 상기 접촉면적에 따른 파티클 발생을 최소화시키도록 하부면이 오목하게 형성된다.
상기 리시브 플레이트(100)와 베이스 플레이트(200) 사이에 파티클이 끼인 경우, 파티클이 파손되면서 부유되어 마스크에 가라앉아 패턴불량을 야기하고, 파손된 파티클이 리시브 플레이트(100)와 베이스 플레이트(200)의 사이에 끼여 틸팅을 야기함으로써, 패턴불량을 야기할 수도 있는데 리시브 플레이트(100)의 하부면이 오목하게 형성되도록 함으로써, 이러한 접촉에 따른 파티클의 문제를 최소화할 수 있다.
즉, 리시브 플레이트(100)의 하부면을 오목하게 형성하는 이유는, 베이스 플레이트(200)에 이물이 있는 경우, 리시브 플레이트(100) 하강, 접촉시 이물이 깨지고, 깨진 이물은 부유되어 마스크 또는 웨이퍼 기판에 앉고 공정불량 발생하기 때문에, 접촉 면적에 따른 파티클 생성을 최소화시키도록 리시브 플레이트 하부면을 오목하게 형성하는 것이다.
또한, 상기 리시브 플레이트(100) 및 베이스 플레이트(200)는 표면의 모든 에지 부위의 파손에 따른 파티클(미세먼지입자) 발생을 억제하기 위하여 모든 상기 에지 부위가 라운딩 처리된다.
플라즈마 상태에서 기판에 이온 충돌시 회로패턴을 식각도 하지만, 리시브 플레이트 및 베이스 플레이트의 모든 에지부위가 이온의 충돌에 의해 힘이 약한 최외각이 깨짐 현상이 발생하며, 깨진 파편은 부유되어 마스크 또는 웨이퍼 패턴의 불량을 초래할 수 있다. 따라서, 리시브 플레이트 및 베이스 플레이트의 모든 에지 부분은 라운딩 처리되어 형성된다.
다음으로, 도 3, 도 9 내지 도 11을 참조하면, 상기 베이스 플레이트(200)는 상부면에 상기 리시브 플레이트(100)의 두께과 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된다.
상기 리프팅바(300)는 적어도 하나 이상이 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되며, 상기 리시브 플레이트(100)를 승하강시켜, 상기 베이스 플레이트(200)와 접촉 또는 탈착시키는 기능을 수행한다. 이때, 상기 리시브 플레이트(100)가 상기 베이스 플레이트와 접촉될 경우, 사각형의 중공이 형성된다.
또한, 본 발명에서는 도시하지는 않았으나, 상기 적어도 하나 이상의 리프팅바(300)는 높이조절이 가능한 구동체(미도시)와 연결됨으로써, 상기 리시브 플레이트(100)를 승하강시키게 된다.
더불어, 본 발명에서 제시하는 프로세스 키트는 도 12에 도시된 바와 같은 형상으로 제작될 수도 있으며, 기능적 설명은 앞에서 상술한 내용으로 대체하도록 한다.
따라서, 본 발명의 실시 예에 따른 프로세스 키트는 표면에 돌출된 돌출부위가 라운딩처리됨에 따라 외부적 요인 및 이온충돌로 인한 키트의 파손에 따른 파티클 발생을 최소화시킬 수 있다는 이점을 제공한다.
또한, 본 발명의 반도체 웨이퍼 식각용 프로세스 키트는 리시브 플레이트 및 베이스 플레이트와의 접촉면적을 최소화하고, 베이스 플레이트와 전극(Electrode)간의 접촉면적을 최소화시키도록 리시브 플레이트 및 베이스 플레이트의 바닥면을 오목하게 형성시켜, 접촉에 따른 파티클 발생을 억제시킬 수 있다는 이점을 제공한다.
계속해서, 도 13을 참조하면, 도 13은 본 발명에 따른 베이스 플레이트의 관통홀과 리프팅바의 종래기술과의 차별성을 나타내는 개략도이다.
도 13의 좌측에 나타낸 바와 같이, 종래기술의 경우에는, 리프팅 바(300)와 리시브 플레이트(100)의 관통홀(220)의 끝단이 평평한 면을 형성하고, 이로 인해 서로 면접촉을 하게 되며, 관통홀(220)과 리프팅 바(300) 간의 삽입을 위한 공차로 인해 리시브 플레이트(100)가 공차만큼 회전하여 이에 안착되는 마스크도 다소 회전되어 안착되는 문제점이 있었다.
따라서 이러한 경우는 마스크의 패턴불량이 야기되므로, 이러한 문제점을 해결하기 위해, 본 발명에서는, 도 13의 우측에 나타낸 바와 같이, 리트팅바(300)와 리시브 플레이트(100)의 관통홀(220)의 끝단을 반원구형으로 가공함으로써, 반원구의 양 끝에서 점접촉이 이루어질 수 있도록 구성된다.
또한, 리프팅바(300)의 끝부분 반원구형과 리시브 플레이트(100)의 관통홀 내부가 반원구형으로 파여 리프팅바(300)와 리시브 플레이트(100) 체결시 자동으로 정렬(Align) 될 수 있다.
아울러, 리프팅바(300)와 리시브 플레이트(100)가 정렬(Align) 되면 리시브 플레이트(100)의 틸트 현상 또한 예방할 수 있다.
따라서 본 발명에 따르면, 상기한 구성을 통해, 리프팅바(300)와 관통홀(220) 간의 공차가 있더라도 리프팅바(300)는 항상 관통홀(220)의 중심점 상에 위치하게 되므로, 리시브 플레이트(100)는 항상 일정한 위치에 안착되어 마스크의 패턴불량이 발생하지 않게 되는 장점이 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다.
전술한 실시 예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는 데 당업 계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
1000: 반도체 웨이퍼 식각용 프로세스 키트
100: 리시브 플레이트 200: 베이스 플레이트
110: 인입홈 210: 홀딩부
220: 관통홀 300: 리프팅바

Claims (5)

  1. 식각 공정 중에 마스크 또는 웨이퍼가 안착되기 위한 부분 및 상기 마스크 또는 상기 웨이퍼가 인입되는 부분의 모서리에 크랙이나 파티클이 발생되어 상기 마스크의 틸팅이나 패턴불량을 야기함으로 인해 불량률이 증가되었던 종래기술의 문제점을 해결하기 위한 반도체 웨이퍼 식각용 프로세스 키트에 있어서,
    일측면이 개구되며, 상기 일측면으로 인입되는 마스크를 수용하기 위한 인입홈이 표면상에 형성된 리시브 플레이트(100);
    상부면에 상기 리시브 플레이트(100)의 두께와 동일한 두께의 홀딩부(210)가 돌출되고, 표면에 적어도 하나 이상의 관통홀(220)이 형성된 베이스 플레이트(200); 및
    상기 리시브 플레이트(100)를 승하강시켜 상기 베이스 플레이트(200)와 접촉 또는 탈착시키기 위해, 상기 베이스 플레이트(200)의 표면에 형성된 관통홀(220)을 관통하여 상기 리시브 플레이트(100)의 바닥면과 결속되고, 상기 리시브 플레이트(100)가 상기 베이스 플레이트(200)와 접촉될 경우 사각형의 중공이 형성되도록 형성되는 적어도 하나 이상의 리프팅바(300)를 포함하여 구성되고,
    상기 리시브 플레이트(100) 및 상기 베이스 플레이트(200)는,
    상기 마스크 또는 상기 웨이퍼가 안착되기 위한 부분 및 상기 마스크 또는 상기 웨이퍼가 인입되는 부분을 포함하는 모든 에지 부위 및 표면에 돌출된 모든 돌출부위가 모두 라운딩 처리됨으로써, 외부적 충격 및 이온충돌로 인한 크랙이나 파티클의 발생을 억제하도록 구성되며,
    각각의 상기 리프팅바(300) 및 상기 리시브 플레이트(100)의 관통홀(220)은,
    끝단이 각각 반원구형으로 가공되어 상기 리프팅바(300)와 상기 리시브 플레이트(100)의 체결시 각각의 반원구의 양끝에서 점 접촉이 이루어지도록 구성됨으로써, 상기 리프팅바(300)가 항상 상기 관통홀(220)의 중심점 상에 위치하여 상기 리시브 플레이트(100)가 항상 일정한 위치에 안착되도록 자동으로 정렬(Align)이 이루어지는 것에 의해 상기 리시브 플레이트(100)의 틸트 현상 및 상기 마스크의 패턴불량을 방지할 수 있도록 구성되는 것을 특징으로 하는 반도체 웨이퍼 식각용 프로세스 키트.
  2. 제 1항에 있어서,
    접촉면적을 최소화시켜 접촉에 따른 파티클 생성을 최소화시키고, 상기 파티클이 상기 베이스플레이트와 상기 리시브플레이트 사이에 끼여 틸팅에 의한 상기 마스크의 패턴불량을 최소화하도록,
    상기 리시브 플레이트(100) 및 상기 베이스 플레이트(200)는, 하부면이 오목하게 형성된 것을 특징으로 하는 반도체 웨이퍼 식각용 프로세스 키트.
  3. 삭제
  4. 제 1항에 있어서,
    상기 마스크가 수용되어 안착되는 상기 리시브 플레이트의 인입홈의 단턱부위가 경사지게 형성되어 상기 마스크와 상기 단턱부위가 점접촉 되도록 구성됨으로써, 파티클이 상기 마스크와 상기 단턱부위 사이에 끼인 경우라도 틸팅 발생을 방지할 수 있도록 구성되는 것을 특징으로 하는 반도체 웨이퍼 식각용 프로세스 키트.
  5. 삭제
KR1020140128172A 2014-09-25 2014-09-25 반도체 웨이퍼 식각용 프로세스 키트 KR101612523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140128172A KR101612523B1 (ko) 2014-09-25 2014-09-25 반도체 웨이퍼 식각용 프로세스 키트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140128172A KR101612523B1 (ko) 2014-09-25 2014-09-25 반도체 웨이퍼 식각용 프로세스 키트

Publications (2)

Publication Number Publication Date
KR20160036237A KR20160036237A (ko) 2016-04-04
KR101612523B1 true KR101612523B1 (ko) 2016-04-14

Family

ID=55799588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140128172A KR101612523B1 (ko) 2014-09-25 2014-09-25 반도체 웨이퍼 식각용 프로세스 키트

Country Status (1)

Country Link
KR (1) KR101612523B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968961B1 (ko) * 2017-11-17 2019-04-15 김광석 포토마스크 표면 이물질 세정장비용 마스크 얼라인 장치
KR101968960B1 (ko) * 2017-11-17 2019-04-15 김광석 포토마스크 표면 이물질 세정장치
KR20230166501A (ko) 2022-05-31 2023-12-07 임춘영 반도체 웨이퍼 식각용 고정 링

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303155B1 (ko) 1999-02-02 2001-09-26 정수홍 상향식 건식 식각장비의 승강홀더
KR101011152B1 (ko) * 2007-07-27 2011-01-26 한국생산기술연구원 기판받침대를 가지는 막 형성 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303155B1 (ko) 1999-02-02 2001-09-26 정수홍 상향식 건식 식각장비의 승강홀더
KR101011152B1 (ko) * 2007-07-27 2011-01-26 한국생산기술연구원 기판받침대를 가지는 막 형성 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968961B1 (ko) * 2017-11-17 2019-04-15 김광석 포토마스크 표면 이물질 세정장비용 마스크 얼라인 장치
KR101968960B1 (ko) * 2017-11-17 2019-04-15 김광석 포토마스크 표면 이물질 세정장치
KR20230166501A (ko) 2022-05-31 2023-12-07 임춘영 반도체 웨이퍼 식각용 고정 링

Also Published As

Publication number Publication date
KR20160036237A (ko) 2016-04-04

Similar Documents

Publication Publication Date Title
KR101612523B1 (ko) 반도체 웨이퍼 식각용 프로세스 키트
TWI587427B (zh) 晶圓整平裝置
US7557905B2 (en) Wafer loading apparatus
TW201810513A (zh) 基板保持裝置
US7931146B2 (en) Photomask case structure
TWI638173B (zh) Detector and probe card tip grinding device
JP6005689B2 (ja) ウエハーまたは平板ガラス露光装置のステッパーチャック
KR20130033984A (ko) 지지 척에 ｅｕｖｌ 마스크를 전기적으로 커플링하기 위한 전도성 요소
WO2014171584A1 (ko) 평탄도 유지와 치핑방지에 용이한 반도체 제조설비용 진공 척
KR102105874B1 (ko) 반도체패키지 테스트용 소켓모듈 및 그를 구비하는 반도체패키지 도킹플레이트
KR20230166501A (ko) 반도체 웨이퍼 식각용 고정 링
TWI537110B (zh) 機械手臂點位校正之方法
CN218677112U (zh) 一种晶圆承载装置
JP5375643B2 (ja) ウエハ保持機構、ウエハホルダ及び静電チャック
KR20110101808A (ko) 웨이퍼 이송장치
KR20210035745A (ko) 검사 장치의 제어 방법 및 검사 장치
CN110750033A (zh) 光刻机晶圆载台
KR100810435B1 (ko) 웨이퍼 슬립 방지수단을 구비한 센터링 가이드
JP2006269989A (ja) 基板保持具
JP6302295B2 (ja) ウェハキャリア及びウェハキャリアからウェハを取り出す方法
KR102021055B1 (ko) 마스크 기판 얼라이너, 이를 구비한 증착장치, 그 제어방법 및 마스크 기판 얼라인 방법
US20240038571A1 (en) Vacuum chuck
KR100543874B1 (ko) 정렬형 웨이퍼 및 이의 정렬장치
CN112635369A (zh) 晶圆承载装置
JP2005057086A (ja) 半導体ウェーハのローディング装置およびローディング方

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 4