KR101609023B1 - 표면 마운트 스파크 갭 - Google Patents

표면 마운트 스파크 갭 Download PDF

Info

Publication number
KR101609023B1
KR101609023B1 KR1020127016337A KR20127016337A KR101609023B1 KR 101609023 B1 KR101609023 B1 KR 101609023B1 KR 1020127016337 A KR1020127016337 A KR 1020127016337A KR 20127016337 A KR20127016337 A KR 20127016337A KR 101609023 B1 KR101609023 B1 KR 101609023B1
Authority
KR
South Korea
Prior art keywords
spark gap
metal layer
contact point
gap element
central portion
Prior art date
Application number
KR1020127016337A
Other languages
English (en)
Other versions
KR20120104261A (ko
Inventor
데이비드 스콧 화이트필드
케네스 와렌
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20120104261A publication Critical patent/KR20120104261A/ko
Application granted granted Critical
Publication of KR101609023B1 publication Critical patent/KR101609023B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/026—Spark gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0066—Constructional details of transient suppressor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

기판상에 형성되는 선택적 절연층, 상기 절연층의 표면상에 형성되는 금속층, 상기 금속층의 표면상에 형성되는 솔더 레지스트 층, 제1 및 제2 접촉점을 포함하는 스파크 갭 소자가 개시된다. 상기 금속층은 중앙부와 주변부 및 이를 분리하며 상기 금속층의 상기 중앙부를 둘러싸고 상기 절연층을 노출시키는 공기 갭을 포함한다. 상기 솔더 레지스트 층은 상기 금속층의 상기 중앙부의 중앙 영역을 노출시키는 제1 개방부를 갖는 상기 금속층의 상기 중앙부 상에 노출된 가운데 영역과, 상기 금속층의 상기 주변부의 가장자리 부분을 노출시키는 제2 개방부를 갖는 상기 금속층의 상기 주변부 상에 노출된 가장자리 영역을 갖는다. 상기 제1 접촉점은 상기 제1 개방부에 형성되며 상기 제2 접촉점은 상기 제2 개방부에 형성된다.

Description

표면 마운트 스파크 갭{SURFACE MOUNT SPARK GAP}
본 발명은 스파크 갭 소자에 관한 것으로, 보다 구체적으로는 인쇄 회로 기판이나 칩 운반용 기판의 표면에 장착될 수 있는 스파크 갭 소자에 관한 것이다.
스파크 갭 소자는 번개나 다른 유형의 정전기 방전(electrostatic discharge: ESD)으로 인해 일어날 수 있는 전압 서지(voltage surge)로부터 장치를 보호하기 위해 오랜 기간 동안 사용되어 왔다. 예를 들어, 스파크 갭은 보통 전화선, 전력선, 안테나 피드선(feed-line)에 사용되어 건물 및/또는 이에 연결된 회로를 번개나 다른 ESD 사고로부터 보호한다.
본 발명의 실시예들은 인쇄 회로 기판(Printed Circuit Board: PCB) 또는 칩 운반용 기판(chip carrying substrate)의 표면에 장착될 수 있는 스파크 갭 소자에 관한 것이다. 스파크 갭 소자는 종래의 반도체 제조 장비와 기술을 사용하여 형성될 수 있고, 소자의 동작에 영향을 끼치지 않으면서 몰딩 컴파운드(molding compound) 내에 봉지될(encapsulated) 수 있다.
본 발명의 일 실시예에 따르면, 스파크 갭 소자가 제공된다. 스파크 갭 소자는 기판과, 기판 위에 형성된 금속층과, 금속층의 노출된 표면에 배치되는 솔더 레지스트 층(solder resist layer)과, 제1 및 제2 접촉점을 포함한다. 금속층은 중앙부와 주변부를 포함하는데, 이들은 금속층의 금속이 없는 갭에 의해 분리된다. 갭은 금속층의 중앙부를 둘러싼다. 솔더 레지스트 층은 금속층의 중앙부에 배치된 중앙부와 금속층의 주변부에 배치된 주변부를 포함한다. 솔더 레지스트 층의 중앙부는 금속층의 중앙부의 중앙 영역을 노출시키는 제1 개방부를 포함하고, 솔더 레지스트 층의 주변부는 금속층의 주변부의 주변 영역을 노출시키는 제2 개방부를 포함한다. 제1 접촉점은 솔더 레지스트 층의 제1 개방부 내에 형성되며 금속층의 중앙부의 중앙 영역에 접촉하고, 제2 접촉점은 솔더 레지스트 층의 제2 개방부 내에 형성되며 금속층의 주변부의 주변 영역에 접촉한다.
기판이 반도체 재료로부터 형성되는 일 실시예에 따르면, 절연층이 금속층과 기판 사이의 기판 표면에 형성되고, 상기 갭이 절연층을 노출시킨다.
본 발명의 다른 실시예에 따르면, 스파크 갭 소자는 스파크 갭 소자의 제1 접촉점에 전기적으로 연결된 제1 접촉점과, 스파크 갭 소자의 제2 접촉점에 전기적으로 연결된 제2 접촉점을 포함하는 기판에 장착될 수 있다. 스파크 갭 소자의 제2 접촉점은 스파크 갭 장치의 기판의 주변부를 둘러싸며 장착 기판의 제2 접촉점과 함께 실질적으로 밀폐된 씰(substantially air-tight seal)을 형성한다.
본 발명의 다른 실시예에 따르면, 스파크 갭 형성 방법이 제공된다. 본 방법은 기판 상에 금속층을 형성하는 단계, 금속층에서 금속이 없는 실질적으로 원형인 갭으로서 금속층의 중앙부를 둘러싸면서 금속층의 중앙부와 상기 갭을 동축으로(coaxially) 둘러싸는 금속층의 주변부를 분리하는 갭을 형성하는 단계; 금속층의 중앙부와 금속층의 주변부의 노출된 표면상에 솔더 레지스트 층을 형성하는 단계; 스파크 갭 소자에 제1 전극을 제공하기 위하여 금속층의 중앙부의 노출된 중앙 영역에 제1 접촉점을 형성하는 단계; 및 스파크 갭 소자에 제2 전극을 제공하기 위하여 금속층의 주변부의 노출된 주변 영역에 제2 접촉점을 형성하는 단계를 포함한다.
상기 기판이 반도체 재료로부터 형성되는 일 실시예에 따르면, 상기 방법은 기판의 표면상에 절연층을 형성하는 과정을 더 포함하며, 여기서 기판 위에 금속층을 형성하는 과정은 절연체의 노출된 표면에 금속층을 형성하는 과정을 포함하고, 금속층의 일부를 제거하는 과정은 금속층의 일부분을 절연층까지 제거하는 과정을 포함한다.
또 다른 실시예에 따르면, 상기 방법은 제1 중앙부 접촉점 및 제2 주변부 접촉점을 갖는 장착 기판에 상기 스파크 갭 소자를 장착하는 단계, 스파크 갭 소자의 제1 접촉점과 장착 기판의 제1 중앙부 접촉점 사이에 제1 전기적 연결을 형성하는 단계 및 스파크 갭 소자의 제2 접촉점과 장착 기판의 제2 주변부 접촉점 사이에 제2 전기적 연결을 형성하는 단계를 포함하며, 여기서 제2 전기적 연결을 형성하는 단계는 스파크 갭 장치의 주변부를 둘러싸는 실질적으로 밀폐된 씰을 형성한다.
또 다른 실시예에 따르면, 상기 방법은 갭에 몰딩 컴파운드가 침입하는 것을 막으면서 스파크 갭 장치를 몰딩 컴파운드 내에 봉지하는 단계를 포함한다.
적어도 하나의 실시예에 대한 다양한 측면이 이하의 도면들을 참조로 하여 논의될 것이고, 도면들은 크기를 반영하도록 의도되지는 않았다. 도면 내에서, 여러 도면들에 도시된 완전히 또는 거의 동일한 각 구성 요소들은 비슷한 숫자에 의해 표시된다. 명확성을 위해, 도면의 모든 구성 요소들에 이름이 붙지는 않았다.
도 1은 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 단면도.
도 2는 도 1의 표면 장착 가능한 스파크 갭 소자의 저면도.
도 3a는 금속층의 측벽(sidewall)이 약간 테이퍼된 형상(slightly tapered shape)을 갖는 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 부분 단면도.
도 3b는 금속층의 측벽이 아치형의 형상(arcuate shape)을 갖는 본 발명의 다른 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 부분 단면도.
도 3c는 스파크 갭이 물결 모양의(scalloped) 윤곽을 갖는 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 부분 저면도.
도 3d는 스파크 갭이 들쭉날쭉한(jagged) 윤곽을 갖는 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 부분 저면도.
도 4는 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자를 형성하는 방법을 도시한 순서도.
도 5는 표면 장착 가능한 스파크 갭 소자를 포함하는 본 발명의 일 실시예에 따른 멀티 칩 모듈(multi-chip module)의 단면도.
도 6은 전자 회로에 표면 장착 가능한 스파크 갭 소자가 사용되는 방식을 도시한 개략도.
본 명세서에 기술된 장치, 소자, 방법은 상세한 설명에 제공되거나 도면에 도시된 구성 요소들의 배치 및 구성의 상세에 적용된 것으로 제한되지 아니한다. 본 발명은 다른 실시예에 대해서도 적용 가능하며 다양한 방법으로 실시 또는 구현될 수 있다. 또한, 본 명세서에 사용된 표현과 단어는 설명을 목적으로 하며 한정으로 간주되어서는 안 된다. "포함하는", "구성된", "수반하는", "담고 있는", "연관된" 그 외 이들 단어의 변경은 나열된 항목들을 강조하는 의미이며 부가적인 항목들에 대해서도 마찬가지이다.
본 발명의 다양한 측면이 도 1 내지 2에 도시되어 있는데, 도 1은 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 수직 단면도이며, 도 2는 도 1에 도시된 표면 장착 가능한 스파크 갭 소자의 저면도이다. 본 명세서에서 사용된 "표면 장착 가능" 이라는 표현은 인쇄 회로 기판(Printed Circuit Board: PCB)이나, 반도체 회로의 양산에 일반적으로 사용되는 표면 장착 기술을 사용하는 다른 장착 구조에 상기 스파크 갭 소자가 장착될 수 있다는 의미이다.
도 1 및 도 2에서 보는 바와 같이, 표면 장착 가능한 스파크 갭 소자(100)는 기판(110)을 포함하는데, 그 위에는 예를 들어 선택적 절연층(115), 금속층(120), 솔더 레지스트 층(130), 접촉점(140, 150)을 포함하는 다양한 층이 형성된다. 본 발명의 일 실시예에 따르면, 표면 장착 가능한 스파크 갭 소자(100)는 대략적으로 0.5mm의 길이와, 대략적으로 0.5mm의 폭을 가지며 대략적으로 0.2mm의 두께를 갖는다.
도 2에 도시된 바와 같이, 일 실시예에서 절연층(115)상에 배치되는 금속층(120)은 중앙부(120a)와 주변부(120b)를 포함하고, 여기서 주변부(120b)는 중앙부(120a)와 동축으로, 어느정도 공간을 띄우고 형성된다. 중앙부(120a)와 주변부(120b)는 각각 스파크 갭 소자(100)의 전극을 형성한다. 중앙부(120a)와 주변부(120b) 사이에는 금속이 없는 스파크 갭(180)이 있다. 도시된 바와 같이, 스파크 갭(180)은 중앙부(120a)를 동축으로 둘러싸며 금속층(120)의 중앙부(120a)와 금속층(120)의 주변부(120b)를 전기적으로 분리시킨다.
솔더 레지스트 층(130)은 대략 0.5-10미크론(0.5-10마이크로미터)의 두께를 갖고 접촉점(140, 150)이 형성되는 영역 외의 다른 금속층(120) 상에 배치된다. 솔더 레지스트 층(130)은 땜납(solder) 또는 접촉점(140, 150)을 형성하기 위해 사용되는 다른 접촉점 재료(예를 들어 전도성 에폭시)가 PCB(160) 상에 스파크 갭 소자(100)가 장착되는 리플로우 공정(reflow operation) 또는 다른 결합 공정 중 스파크 갭(180)으로 흘러들어오는 것을 방지한다. 솔더 레지스트 층(130)이 없으면, 접촉점 재료가 금속층(120)의 중앙부(120a)와 주변부(120b) 사이에 전도성 경로를 형성할 수 있다. 일 실시예에 따르면, 솔더 레지스트 층(130)은 대략적으로 1 미크론(1마이크로미터)의 두께이며 SU8 중합체의 층으로부터 종래의 방식으로 형성될 수 있으나, 이하에서 더욱 상세히 설명되겠지만 다른 적절한 재료와 두께도 사용될 수 있다.
도 1에 도시된 바와 같이, 솔더 레지스트 층(130)은 금속층(120)의 주변부(120b)의 내부 경계(122b)와 금속층(120)의 중앙부(120a)의 외부 경계(122a)로부터 약간 간격을 두어 솔더 레지스트 재료가 스파크 갭(180)에 들어가지 못하도록 한다. 예를 들어, 일 실시예에서는 솔더 레지스트 층(130)은 금속층(120)의 주변부(120b)의 내부 경계(122b)와 금속층(120)의 중앙부(120a)의 내부 경계(122a)로부터 대략 20미크론(20마이크로미터)의 간격을 두고 떨어져 있다. 중앙부 접촉점(140)이 솔더 레지스트가 없는 금속층(120)의 중앙부(120a) 상에 형성된다. 이와 유사하게, 주변부 접촉점(150)이 솔더 레지스트가 없는 금속층(120)의 주변부(120b)의 외부 경계(122c) 상에 형성된다. 도 1에는 도시되지 않았지만, 중앙부 접촉점(140)은 PCB(160)의 표면상에 형성된 제1 접촉점과 전기적으로 연결되고, 주변부 접촉점(150)은 역시 PCB(160)의 상면 상에 형성된 제2 접촉점과 전기적으로 연결된다. 제2 접촉점은 제1 접촉점과 분리되어 떨어져 있으며 제1 접촉점을 둘러싼다.
PCB(160) 또는 다른 장착 구조에 스파크 갭 소자(100)를 장착할 때, 주변부 접촉점(150)은 기판 장착 가능한 스파크 갭 소자(100)의 주변부를 확장시켜 실질적으로 밀폐된 씰을 형성하고, 이는 중앙부 접촉점(140)과 주변부 접촉점(150) 사이에 정의되는 공동(cavity, 170)으로 몰딩 컴파운드(도 5와 관련하여 보다 상세히 설명됨)가 들어가는 것을 방지한다. 본 발명의 일 실시예에 따르면, 공동(170)은 PCB(160)나 다른 장착 구조에 스파크 갭 소자(100)를 장착하는 동안 갖혀버린 외기(entrapped ambient air)를 포함할 수 있다. 바람직하게는 스파크 갭 소자(100)의 장착은 공동(170) 내에 과량의 수증기가 갖히는 것을 피하기 위해서 상대적으로 건조한 환경에서 수행된다. 공동(170)은 선택적으로는 다른 기체나 기체 혼합물로 채워질 수 있는데, 여기에는 예를 들어 아르곤 또는 질소와 같은 비활성 기체나, 적절한 전기적 특성을 갖는 활성 기체가 포함된다. 또한 선택적으로는, PCB(160) 또는 다른 장착 구조에 스파크 갭 소자(100)를 장착하는 것은 진공 환경에서 수행될 수 있다.
일 실시예에 따르면, 기판(110)은, 반-절연 실리콘과 같은 반도체 재료로부터 형성될 수 있지만, 다른 재료들이 사용되는 것도 가능하다. 예를 들어, 다른 적절한 재료로는 GaAs, 유리, 세라믹 재료, 심지어 플라스틱을 포함할 수 있다. 기판(110)이 반도체 재료(또는 높은 수준의 전도성을 갖지 않은 다른 유형의 재료)로부터 형성되면, 절연층(115)이 약 1-20미크론(1-20마이크로미터)의 두께로 기판(110)의 표면에서 기판(110)과 금속층(120) 사이에 형성되어 금속층(120)의 중앙부(120a)와 이를 둘러싼 금속층(120)의 주변부(120b) 간에 기판(110)을 통한 전도가 일어나지 않도록 방지한다. 반-절연 실리콘이 기판(110)을 형성하기 위해 사용되는 일 실시예에 따르면, 절연층(115)은 이산화 실리콘(silicon dioxide)으로부터 대략 10미크론(10마이크로미터)의 두께를 갖도록 종래의 방식으로 형성된다. 절연층(115)을 형성하기 위해서 다른 유형의 절연 재료와 두께가 사용될 수 있다는 점을 이해해야 한다. 기판이 유리와 같이 절연성이 높은 재료로부터 또는 부도체 세라믹 재료로부터 형성되는 경우, 절연층(115)의 존재가 불필요할 수 있다.
일 실시예에 따르면, 금속층(120)은 대략 1미크론(1마이크로미터)이나 그 이상의 두께를 갖고, 티타늄과 텅스텐의 합금과 같은, 적절한 금속을 전기 도금(electroplating)함으로써 절연층(115)의 표면상에 형성된다. 금속층(120)을 형성하기 위해서는 증착(evaporation)이나 스퍼터링(sputtering)과 같은 다른 기술도 사용 가능하지만, 더 두꺼운 층을 형성하기 위해서는 전기 도금 방식이 더 적합하다. 사용될 수 있는 다른 적합한 금속에는 백금, 순수한 티타늄, 순수한 텅스텐, 또는 니켈이 포함된다. 바람직하게는, 금속층(120)을 위해 선택된 재료는 녹는점이 높아야 하며 금속층(120)이 번개나 다른 유형의 정전기 방전(ESD) 사고에 노출되는 온도 하에서도 충분한 두께를 가져야 한다. 도 1은 스파크 갭(180)에 접한 금속층(120)의 측벽이 일반적으로 서로 평행하면서 금속층(120)이 그 위에 형성된 절연층(115)의 표면에 대해서 실질적으로 수직인 모습을 도시한 것인데, 본 발명이 이에 한정되는 것은 아님이 이해되어야 한다. 예를 들어, 스파크 갭(180)이 금속층(120)을 에칭(etching)하여 형성될 때, 스파크 갭(180)에 인접한 금속층(120)의 측벽들은 도 3a에 도시된 바와 같이 약간 테이퍼된 형상을 가질 수 있다. 더욱이, 스파크 갭(180)에 인접한 금속층(120)의 측벽들은 도 3b에 도시된 아치형의 측벽과 같이 다른 형상을 가질 수도 있으며, 따라서 본 발명은 특정한 형상을 가진 측벽으로 한정되지 않는다.
본 발명의 일 실시예에 따르면, 스파크 갭(180)은 실질적으로는 원형의 모양이고, 실질적으로 치수가 균일하고, 실질적으로 윤곽이 평탄하며, 대략 6-10미크론(6-10마이크로미터)의 폭을 갖는다. 스파크 갭(180)은, 타원형과 같은 원형일 필요는 없으며 다른 형상도 사용될 수 있음이 이해되어야 한다. 그러나, 스파크 갭(180)은 일반적으로 아치형의 형상을 가져서, 번개나 다른 유형의 정전기 방전 사고 동안 금속층(120)의 중앙부(120a)와 주변부(120b) 사이의 아크를 발생시키는 선호 영역(preferred zone)을 생성할 수 있는 날카로운 경계나 모서리를 갖지 않도록 해야 한다. 이러한 날카로운 경계나 모서리는 표면 장착 가능한 스파크 갭 소자가 여러 차례의 정전기 방전 사고를 견뎌낼 수 있는 능력을 감소시킨다.
도 2에 도시된 실시예의 스파크 갭(180)의 경계의 표면 윤곽이 일반적으로는 평탄함에도 불구하고, 본 발명이 그러한 구성으로 한정되지 않음을 이해하여야 한다. 실제로, 출원인은 다른 실시예에서 스파크 갭(180)의 외부 경계의 표면 변화가 어느 정도 있는 경우에도 선택적으로 사용될 수 있다는 점을 실험적으로 확인했다. 예를 들어, 스파크 갭(180)의 외부 경계는 도 3c에 도시된 것처럼 물결 모양의 윤곽을 가지거나, 또는 도 3d에 도시된 것처럼 들쭉날쭉한 윤곽을 가질 수 있으며, 여기서 날카로운 경계 또는 모서리의 존재를 피하기 위해 일반적으로는 아치형이 유지된다.
본 발명의 일 실시예에 따르면, 접촉점(140, 150)은 땜납 팁을 포함하는 구리 기둥으로부터 형성될 수 있다. 주변부 접촉점(150)을 형성하는 구리 기둥은, PCB(160)에 스파크 갭 소자(100)이 결합되는 후속 리플로우 공정 중에 공동(170)을 밀봉하는 스파크 갭 소자(100)의 주변부를 둘러싸는 연속적인 결합이 형성될 수 있도록, 적절한 형상으로 밀집하여 배치된다. 선택적으로는, 스파크 갭 소자(100)의 주변부를 둘러싸는 실질적으로 밀폐된 씰을 보장하기 위해, 주변부 접촉점(150)은 예를 들면 구리와 같은, 금속의 연속적인 선(continuous strip)을 금속층(120)의 주변부(120b)의 외부 경계(122c)에 전기 도금함으로써 형성된다. 금속의 연속적인 선은 땜납의 층으로 그 끝이 싸이고 그 후에 리플로우되어 PCB(160)에 스파크 갭 소자(100)가 연결된다. 다른 실시예들에서는, 접촉점(140, 150)은 위치에 떨어진 솔더볼로부터 형성될 수 있고(솔더 범핑에 의해), 이후에는 스파크 갭 소자(100)를 적절한 장착 표면에 결합하기 위해 리플로우된다. 또 다른 실시예들에서는, 접촉점(140, 150)은 PCB나 다른 장착 기판에 초음파진동 GGI(thermosonic gold-gold interconnect) 공정에 의해 결합된다. 또한 선택적으로는, 전도성 에폭시가 스파크 갭 소자(100)의 접촉점(140, 150)을 PCB(160)와 같은 장착 표면에 결합하기 위해서 사용될 수 있다.
도 2는 중앙부 접촉점(140) 및 주변부 접촉점(150)에 앞서, 도 1의 표면 장착 가능한 스파크 갭 소자의 전형적인 동축 구성을 도시한 것이다. 도 2에 도시된 바와 같이, 스파크 갭 소자(100)의 제1 전극은 금속층(120)의 중앙부(120a)로부터 형성되고, 스파크 갭 소자(100)의 제2 전극은 금속층(120)의 주변부(120b)로부터 형성된다. 사용시에 중앙부 접촉점(140)은 (예를 들면 무선 장치의 RF 안테나 포트로의) 번개 또는 다른 정전기 방전 사고로부터 보호되어야 하는 회로의 입력부에 전기적으로 연결되고, 주변부 접촉점(150)은 지면에 전기적으로 연결된다. 금속층(120)의 중앙부(120a)와 주변부(120b) 사이에는 스파크 갭(180)이 있는데, 도 2에 도시된 바와 같이 금속층(120)의 중앙부(120a)를 동축으로 둘러싼다. 도 2에 도시된 바와 같이, 마스킹과 그 이후에 이어지는 금속층(120)의 노출된 부분에 대한 에칭에 의해서 금속층(120)은 절연층(115)의 표면까지 (또는 실시예에서 절연층(115)이 없는 경우에는 기판의 표면까지) 제거되어 중앙부(120a)를 주변부(120b)로부터 전기적으로 분리시키는 스파크 갭(180)을 형성한다. 선택적으로는 금속층(120)의 중심부(120a)와 금속층(120)의 주변부(120b)는 그 사이에 스파크 갭(180)이 있도록 서로 다른 시간에 형성되는 분리된 구조로서 형성될 수 있음이 이해되어야 한다.
도 2에 도시된 바와 같이, 접촉점(140, 150)이 형성될 특정 영역(예를 들어, 개방부)을 제외한 금속층(120)의 상단에, 그리고 금속층(120)의 중앙부(120a)의 외부 주변 경계(122a)와 금속층(120)의 주변부(120b)의 외부 주변 경계(122b)에 솔더 레지스트 층(130)이 배치된다. 도 2에 도시된 바와 같이, 주변부 접촉점(150)이 형성되는 금속층(120)의 주변부(120b)의 노출된 영역의 외부 경계(122c)는 대체적으로 사각형의 형상을 갖도록 형성된다. 이는 다수의 개별적 표면 장착 가능한 스파크 갭 소자가 공통 기판에 함께 형성되고, 후속 단자 분리(singulation)를 보다 쉽게 하기 위해 스크라이브 선(scribe line) 또는 스크라이브 '스트리트'(scribe street)(도시되지 않음)에 의해서 격리되는 것을 가능하게 한다. 본 발명이 특정한 형상에 한정되지 않음에 따라, 주변부 접촉점(150)이 형성되는 금속층(120)의 주변부(120b)의 노출된 영역의 외부 경계(122c)는 대체적으로 사각형인 형상 외의 다른 형상을 갖도록 형성될 수 있음이 이해되어야 한다.
본 발명의 실시예들이 도 1 및 도 2에 도시된 동축 설계로 한정되지 않음에도 불구하고, 스파크 갭 소자(100)의 전극들의 동축 설계의 구조와 실질적으로 원형인 스파크 갭(180)이 전류를 잘 퍼뜨리고 번개나 복수의 전자기 방전 사고에 있어서 금속층(120)으로의 손상이 확장되는 것을 줄이는 경향을 갖고 따라서 스파크 갭 소자(100)의 내구성을 증가시킨다고 출원인은 판단한다. 나아가, 스파크 갭 소자를 형성하기 위한 반도체 제조 기술의 사용은 종래의 반도체 제조 장비를 사용하여 스파크 갭 소자의 다양한 층을 높은 정밀도로 형성하는 능력을 제공한다.
도 4는 본 발명의 일 실시예에 따른 표면 장착 가능한 스파크 갭 소자의 형성 방법을 도시한 순서도이다. 단계 410에서는 대략적으로 1-20미크론(1-20마이크로미터)의 두께를 갖는 선택적 절연층(115)이 반-절연 실리콘과 같은 기판(110) 위에 형성된다. 상술한 바와 같이, 일 실시예에서는, 절연층은 실리콘 기판(110)의 표면상에 이산화실리콘을 두께가 대략적으로 10미크론(10마이크로미터)이 되도록 성장시킴으로써 형성될 수 있다. 선택적으로는 기판(110)이 절연체(예를 들어 세라믹 또는 유리)라면, 단계 410은 건너뛰어질 수 있다.
단계 420에서는, 금속층(120)이 절연층(115)의 노출된 표면 (또는 절연층(115)가 없는 경우에는 기판(110)의 노출된 표면)에 형성된다. 상술한 바와 같이, 일 실시예에서는 금속층(120)은 상대적으로 높은 녹는점을 갖는 금속 또는, 예를 들어 티타늄과 텅스텐의 혼합물과 같은 합금층을, 대략 1미크론(1마이크로미터) 또는 그 이상의 두께를 갖도록 절연층(115) 또는 기판(110)상의 노출된 표면에 전기도금하여 형성된다. 복수의 표면 장착 가능한 스파크 갭 소자(100)를 공통 기판상에 형성하는 경우, 절연층(115) 및 금속층(120)은 복수의 스파크 갭 소자(100)에 대응될 수 있음이 이해되어야 한다.
단계 430에서, 금속층(120)의 일부분은 금속층(120)의 중앙부(120a), 금속층(120)의 주변부(120b) 및 그 사이의 스파크 갭(180)을 정의하기 위해 제거된다. 단계 430 동안, 개별적인 표면 장착 가능한 스파크 갭 소자들간의 스트리트 영역(도시되지 않음)도 형성될 수 있다. 당업자들에게 알려진 바와 같이, 단계 430은 감광층(a layer of photoresist)을 금속층(120)의 노출된 표면에 적용하는 단계, 스파크 갭(180)과 개별적 표면 장착 가능한 스파크 갭 소자들 사이의 골목을 정의하기 위해 상기 감광층을 패터닝하는 단계, 패터닝된 감광층을 빛에 노출시키는 단계, 감광물질을 스파크 갭(180) 및 골목들을 정의하는 영역에서 씻어내는 단계 및 금속층을 절연층(115)까지 에칭하는 단계를 포함할 수 있다.
단계 440에서는, 대략적으로 0.5-10미크론(0.5-10마이크로미터)의 두께를 갖는 솔더 레지스트가 금속층(120)의 노출된 표면에 적용되고, 이후에 그 일부가, 패터닝 등에 의해 제거되고, 빛에 노출되며, 씻어내져 솔더 레지스트 층(130)을 형성한다. 상술한 바와 같이, 솔더 레지스트 층(130)은 접촉점(140, 150)의 위치를 정의하는 영역과, 바람직하게는 금속층(120)의 중앙부(120a)의 외부 경계(122a)의 근방 및 금속층(120)의 주변부(120b)의 외부 경계(122b)의 근방을 제외한 금속층(120)의 표면을 덮는다. 상술한 바와 같이, 일 실시예에서는 솔더 레지스트 층(130)은 대략적으로 1미크론(1마이크로미터)의 두께이고, SU8과 같은 중합체의 층으로부터 형성된다. 솔더 레지스트 층(130)을 형성하기 위해 사용될 수 있는 다른 재료로는 벤조시클로부틴 기반 중합체(Benzocyclobutene-based polymers: BCB-based polymers), 질화 실리콘(silicon-nitride) 또는 스핀-온-글라스(spin-on-glass: SOG) 등이 있다.
단계 450에서는 접촉점(140, 150)이 금속층(120)의 노출된 표면상에 형성된다. 상술한 바와 같이, 접촉점들은 종래 기술에서처럼 솔더 범퍼링이나 다른 공정(예를 들면 금 스터드 범핑)에 의해 땜납으로 그 끝 부분이 싸여진 구리 기둥으로부터 형성될 수 있다.
단계 460에서는 기판(110)은 복수의 개별적 표면 장착 가능한 스파크 갭 소자들을 형성하기 위해 단계 430에서 형성된 골목을 따라 단자 분리되고 그 후 PCB(160) 또는 다른 장착 기판에 결합된다.
도 5는 표면 장착 가능한 스파크 갭 소자를 포함하는 본 발명의 일 실시예에 따른 멀티 칩 모듈(MCM)의 단면도이다. 도 5에 도시된 바와 같이, MCM(500)은 표면 장착 가능한 스파크 갭 소자(510)를 포함하고, 하나 또는 그 이상의 다른 집적 회로 소자(520, 530)가 도시된 바와 같이 멀티 칩 모듈 장착 기판(540)의 표면에 형성된 접촉점들(도시되지 않음)에 와이어 본딩될(wire-bonded) 수 있다. 도 5에 도시되지는 않았지만, 스파크 갭 소자(510)의 접촉점들(140, 150)(도 1)은 전기적 그리고 기계적으로 멀티 칩 마운팅 기판(540)상에 형성된 적절하게 배치된 접촉점에 결합된다. 집적 회로 소자(520)는, 예를 들면 스위치나, 밴드패스 필터 또는 로우패스 필터와 같은 필터일 수 있고, 집적 회로 소자(530)는 로우 노이즈 증폭기 또는 전력 증폭기와 같은 증폭기일 수 있다. 도시되지는 않았지만, 집적 회로 소자(520, 530)는 선택적으로는 와이어 본딩 외에, 예를 들면 볼 그리드 어레이(Ball Grid Array:BGA) 결합, 구리 필러 범프 결합, 금 범프 결합, 종래의 표면 장착 결합 등 의 다른 결합 기술에 의해 장착 기판(540)에 전기적으로 연결될 수 있다. 멀티 칩 모듈 장착 기판(540)은 반도체 기판, 인쇄 회로 기판 또는 종래의 다른 유형의 장착 기판으로부터 형성될 수 있다. 도시되지는 않았지만, 장착 기판(540)의 아래쪽에 형성된 접촉점들은 MCM(500)을 종래 기술로 다른 회로들에 연결하기 위해 사용될 수 있다.
도 5에 도시된 바와 같이, 표면 장착 가능한 스파크 갭 소자(510)와 다른 집적 회로 소자(520, 530)들은 에폭시와 같은 몰딩 컴파운드(550) 내에 봉지될 수 있다. 몰딩 컴파운드(550)는 전자 소자(510, 520, 530)들을 주위의 환경으로부터 밀봉하는 것을 돕고 또한 단일 유닛으로 다루어질때보다 더 기계적으로 강인한 구조를 제공한다. 도 5에 도시된 바와 같이, 소자(510) 내에 공기(또는 비활성 기체와 같은 다른 기체나 진공)를 밀봉하기 위해서, 그리고 몰드 컴파운드(550)가 공동(170) 내로 그리고 소자(510)의 스파크 갭(180) 내로 진입하는 것을 막기 위해 주변부 접촉점(150)은 표면 장착 가능한 스파크 갭 소자(510)의 주위를 둘러싸고 연장된다.
임의의 몰딩 컴파운트(550) 또는 (솔더 레지스트(130)과 같은) 다른 재료가 스파크 갭(180)을 정의하는 공간 내에 있는 것을 피함으로써 본 발명의 실시예들은 번개나 다른 전자기 방전 사고 동안 스파크가 형성되는 전압과 스파크 갭 소자의 두 전극 사이에서 흐르는 전류를 낮추게 된다는 점이 이해되어야 한다. 이는 공기와 같은 기체 유전성 재료가 고체 유전성 재료보다 일반적으로 낮은 전압에서 스파크를 발생시키기 때문이다. 더욱이, 스파크 갭을 정의하는 공간 내에 몰딩 컴파운드(550)과 같은 고체 유전성 재료가 아닌 기체 유전성 재료가 존재하면 번개나 다른 전자기 방전 사고 동안 타버리거나 탄화될 가능성을 낮춘다. 도 5에 도시된 표면 장착 가능한 스파크 갭 소자(510)가 다른 집적 회로(예를 들면 집적 회로(520, 530))와 함께 몰딩된다고 하더라도, 표면 장착 가능한 스파크 갭 소자(510)는 개별적으로 장착 기판(540)에 부착되고 몰딩 컴파운드(550)로 봉지되며 별개의 보호 소자로서 제공될 수 있음이 이해되어야 한다. 실제로, 특정 실시예들에서는, 표면 장착 가능한 스파크 갭 소자(510)는 예를 들면 솔더링이나 전도성 에폭시에 의해 몰딩 컴파운드(550) 내로의 봉지 없이 PCB나 다른 장착 기판(540)에 결합된다. 이러한 실시예들에서는, 표면 장착 가능한 스파크 갭 소자(510)를 장착 기판(540)에 결합하면 스파크 갭(180)을 주변환경의 오염, 예를 들면 수분, 먼지, 청정제 등으로부터 보호하기 위한 표면 장착 가능한 스파크 갭 소자(540)의 주변부를 둘러싸는 씰을 생성한다.
표면 장착 가능한 스파크 갭 소자가 반절연 실리콘 기판상에 형성되는 본 발명의 일 실시예에 따르면, 금속층(120)은 대략 1미크론(1마이크로미터) 두께를 갖고, 스파크 갭(180)은 폭이 대략 8미크론(8마이크로미터)이며 공동(170)은 공기로 채워져 있고, 스파크 갭 소자(100)는 대략 300볼트에서 스파크가 일어난다. 스파크 갭(180)의 폭을 줄이면 이 전압도 감소하고, 스파크 갭의 폭을 늘리면 이 전압도 증가함이 이해되어야 한다.
도 6은 표면 장착 가능한 스파크 갭 소자가 전자 회로 내에 사용되는 방식을 도시한 개략도이다. 도시된 바와 같이, 표면 장착 가능한 스파크 갭 소자(620)는 RF 안테나(610)와 같은 회로의 입력부에 전기적으로 연결되어 다운스트림 회로(630)를 번개나 다른 유형의 전자기 방전 사고로부터 보호한다. 예를 들어, 표면 장착 가능한 스파크 갭 소자(620)의 중앙부 접촉점(140)(도 1)은 안테나(610)에 전기적으로 연결될 수 있고, 표면 장착 가능한 스파크 갭 소자(620)의 주변부 접촉점(150)(도 1)은 다운스트림 회로(630)를 보호하기 위해 지면에 전기적으로 연결될 수 있다. 유리하게는, 안테나(610), 표면 장착 가능한 스파크 갭 소자(620) 및 다운스트림 회로(630)는, 예를 들면 도 5에 도시된 멀티 칩 모듈(500)과 같은 단일 구조에 패키징되고, 휴대전화와 같은 다른 장치에 포함될 수 있다.
본 발명의 몇몇 예시적 측면들을 기술하였으나, 당업자에게 있어서는 상술한 내용이 단순한 예시로서 한정적이지 않고 오로지 예시를 제공하기 위한 방법이었음이 명백할 것이다. 다수의 변경과 다른 예시적 실시예들은 종래 기술의 범위 내에 있으며 본 발명의 범위 내에 포함되는 것으로 고려되어야 한다.

Claims (20)

  1. 스파크 갭 소자로서,
    기판;
    상기 기판 위에 형성된 금속층 - 상기 금속층은 상기 금속층의 금속이 없는 갭으로 분리된 중앙부와 주변부를 포함하고, 상기 갭은 상기 금속층의 상기 중앙부를 둘러쌈 - ;
    상기 금속층의 노출된 표면상에 배치되는 솔더 레지스트 층 - 상기 솔더 레지스트 층은 상기 금속층의 상기 중앙부 상에 배치되는 중앙부와 상기 금속층의 상기 주변부 상에 배치되는 주변부를 포함하고, 상기 솔더 레지스트 층의 중앙부는 상기 금속층의 상기 중앙부의 중앙 영역을 노출시키는 제1 개방부를 포함하고, 상기 솔더 레지스트 층의 주변부는 상기 금속층의 상기 주변부의 주변 영역을 노출시키는 제2 개방부를 포함함 -;
    상기 솔더 레지스트 층의 상기 제1 개방부 내에 형성되며 상기 금속층의 상기 중앙부의 상기 중앙 영역에 접촉하는 제1 접촉점; 및
    상기 솔더 레지스트 층의 상기 제2 개방부 내에 형성되며 상기 금속층의 상기 주변부의 상기 주변 영역에 접촉하는 제2 접촉점
    을 포함하고,
    상기 스파크 갭 소자는 장착 기판에 장착되고, 상기 장착 기판은 상기 스파크 갭 소자의 제1 접촉점에 전기적으로 연결되는 제1 접촉점과, 상기 스파크 갭 소자의 제2 접촉점에 전기적으로 연결되는 제2 접촉점을 포함하며, 상기 스파크 갭 소자의 제2 접촉점은 상기 스파크 갭 소자의 상기 기판의 가장자리를 둘러싸고, 상기 장착 기판의 제2 접촉점과 함께, 밀폐 씰(air-tight seal)을 형성하는, 스파크 갭 소자.
  2. 제1항에 있어서, 상기 금속층의 상기 중앙부는 원형의 형상인, 스파크 갭 소자.
  3. 제2항에 있어서, 상기 갭은 원형의 형상이며, 상기 금속층의 상기 중앙부를 동축으로(coaxially) 둘러싸고, 상기 금속층의 상기 주변부는 상기 갭과 상기 금속층의 상기 중앙부를 동축으로 둘러싸는, 스파크 갭 소자.
  4. 제3항에 있어서, 상기 갭은 6에서 10미크론(6-10마이크로미터)의 폭을 갖는, 스파크 갭 소자.
  5. 제3항에 있어서, 상기 금속층은 1미크론(1마이크로미터) 또는 그 이상의 두께를 갖고, 순수한 티타늄, 순수한 텅스텐, 순수한 니켈, 백금 및 티타늄과 텅스텐의 합금 중 어느 하나로부터 형성되는, 스파크 갭 소자.
  6. 제3항에 있어서, 상기 기판은 반도체 재료, 세라믹 재료 및 유리 중 어느 하나로부터 형성되는, 스파크 갭 소자.
  7. 제3항에 있어서, 상기 제1 및 제2 접촉점은 땜납 팁(solder tip)을 갖는 구리 기둥으로부터 형성되는, 스파크 갭 소자.
  8. 제3항에 있어서, 상기 솔더 레지스트 층은 SU8 중합체로부터 형성되고, 0.5-10미크론(0.5-10마이크로미터)사이의 두께를 갖는, 스파크 갭 소자.
  9. 제3항에 있어서, 상기 기판은 반도체 재료로부터 형성되고, 상기 스파크 갭 소자는 상기 기판과 상기 금속층 사이의 상기 기판의 표면 상에 형성되는 절연층을 더 포함하고, 상기 절연층은 이산화 실리콘으로부터 형성되고 1-20미크론(1-20마이크로미터) 사이의 두께를 갖고, 상기 갭은 상기 절연층을 노출시키는, 스파크 갭 소자.
  10. 삭제
  11. 제1항에 있어서, 상기 스파크 갭 소자의 상기 제1 접촉점과 상기 스파크 갭 소자의 상기 제2 접촉점 사이에 공동(cavity)이 정의되고, 상기 공동은 공기, 비활성 기체 및 진공 중 어느 하나로 채워지는, 스파크 갭 소자.
  12. 제11항에 있어서,
    상기 기판과 상기 금속층 사이의 상기 기판의 표면상에 형성되는 절연층을 더 포함하고,
    상기 금속층의 상기 중앙부는 상기 스파크 갭 소자의 제1 전극을 형성하고, 상기 금속층의 상기 주변부는 상기 스파크 갭 소자의 제2 전극을 형성하며, 상기 제1 전극과 상기 제2 전극 사이의 전류 전도(current conduction)는 300볼트에서 일어나는, 스파크 갭 소자.
  13. 제11항에 있어서, 상기 스파크 갭 소자는 몰딩 컴파운드(molding compound) 내에 봉지되고, 상기 스파크 갭 소자의 제2 접촉점은 상기 몰딩 컴파운드의 상기 갭 내로의 침입(ingress)을 방지하는, 스파크 갭 소자.
  14. 제13항에 있어서, 상기 스파크 갭 소자와 상기 장착 기판은 멀티 칩 모듈(mutli-chip module)을 형성하고, 상기 멀티 칩 모듈은 상기 장착 기판에 장착되고 상기 몰딩 컴파운드에 의해서 봉지되는 적어도 하나의 추가적인 집적 회로를 포함하는, 스파크 갭 소자.
  15. 스파크 갭 소자를 포함하는 칩 모듈을 형성하는 방법으로서,
    기판, 상기 기판 위에 형성되고 금속이 형성되지 않은 갭에 의해 분리된 중앙부와 주변부를 포함하는 금속층, 상기 금속층의 상기 중앙부 상에 형성되는 제1 접촉점, 및 상기 금속층의 상기 주변부 상에 형성되는 제2 접촉점을 포함하는 스파크 갭 소자를 형성하는 단계;
    제1 중앙부 접촉점과 상기 제1 중앙부 접촉점을 둘러싸는 제2 주변부 접촉점을 갖는 장착 기판에 상기 스파크 갭 소자를 장착하는 단계;
    상기 스파크 갭 소자의 상기 제1 접촉점과 상기 장착 기판의 상기 제1 중앙부 접촉점 사이에 제1 전기적 연결을 형성하는 단계; 및
    상기 스파크 갭 소자의 상기 제2 접촉점과 상기 장착 기판의 상기 제2 주변부 접촉점 사이에 제2 전기적 연결을 형성하는 단계 - 상기 제2 전기적 연결은 상기 스파크 갭 소자의 주변부 주위로 밀폐 씰을 형성함 -
    를 포함하는 칩 모듈 형성 방법.
  16. 제15항에 있어서, 상기 갭은 6에서 10미크론의 폭을 갖는, 칩 모듈 형성 방법.
  17. 제16항에 있어서, 상기 금속층은 전기 도금에 의해 1미크론 또는 그 이상의 두께로 형성되는, 칩 모듈 형성 방법.
  18. 제16항에 있어서, 번개 또는 다른 유형의 정전기 방전 사고(ESD event) 동안 상기 스파크 갭 소자의 상기 제1 접촉점과 상기 제2 접촉점 사이에서 전류가 전도될 전압을 조정하기 위해 상기 갭의 폭을 조절하는 단계를 더 포함하는, 칩 모듈 형성 방법.
  19. 제15항에 있어서, 상기 스파크 갭 소자를 형성하는 단계는, 상기 금속층의 상기 중앙부와 상기 주변부의 노출된 표면 상에 배치되는 솔더 레지스트 층을 더 포함하는 스파크 갭 소자를 형성하는 단계를 포함하고, 상기 솔더 레지스트 층은 상기 스파크 갭 소자의 상기 제1 접촉점 및 상기 제2 접촉점을 형성하기 위하여 상기 금속층의 상기 중앙부의 중앙영역과 상기 금속층의 상기 주변부의 주변 영역을 노출하는, 칩 모듈 형성 방법.
  20. 제19항에 있어서, 상기 스파크 갭 소자를 형성하는 단계는 상기 기판의 표면과 상기 금속층 사이에 형성되는 절연층을 더 포함하는 스파크 갭 소자를 형성하는 단계를 포함하는, 칩 모듈 형성 방법.
KR1020127016337A 2009-12-23 2009-12-23 표면 마운트 스파크 갭 KR101609023B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/069448 WO2011078867A1 (en) 2009-12-23 2009-12-23 Surface mount spark gap

Publications (2)

Publication Number Publication Date
KR20120104261A KR20120104261A (ko) 2012-09-20
KR101609023B1 true KR101609023B1 (ko) 2016-04-04

Family

ID=44196079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016337A KR101609023B1 (ko) 2009-12-23 2009-12-23 표면 마운트 스파크 갭

Country Status (7)

Country Link
US (1) US8599524B2 (ko)
KR (1) KR101609023B1 (ko)
CN (1) CN102792443B (ko)
GB (1) GB2487338B (ko)
HK (1) HK1174437A1 (ko)
TW (1) TWI433418B (ko)
WO (1) WO2011078867A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896118B2 (en) 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
KR102202405B1 (ko) * 2014-07-04 2021-01-14 삼성디스플레이 주식회사 인쇄회로기판용 스파크 방지소자
CN110677979B (zh) * 2019-09-25 2022-01-18 宁波华远电子科技有限公司 一种ccm模组用线路板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493198B1 (en) 2000-02-22 2002-12-10 Motorola, Inc. Electrostatic discharge protection device for a high density printed circuit board
US20060126254A1 (en) * 2004-12-14 2006-06-15 Stmicroelectronics Sa Protection of an integrated capacitor
US20070216015A1 (en) * 2004-01-30 2007-09-20 Koninklijke Philips Electronics N.V. Integrated Circuit Chip With Electrostatic Discharge Protection Device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969924A (en) * 1997-09-23 1999-10-19 Hewlett Packard Company Spark gap for overcoated printed circuit boards
GB2334626B (en) * 1998-02-20 2003-01-29 Mitel Corp Spark gap for hermetically packaged integrated circuits
WO1999043061A1 (fr) * 1998-02-23 1999-08-26 Mitsubishi Materials Corporation Amortisseur de surtension
US6002569A (en) * 1998-06-29 1999-12-14 Hewlett-Packard Company Electrostatic discharge protection apparatus
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
US7161785B2 (en) * 2000-11-30 2007-01-09 John Mezzalingua Associates, Inc. Apparatus for high surge voltage protection
US7508644B2 (en) * 2004-06-30 2009-03-24 Research In Motion Limited Spark gap apparatus and method for electrostatic discharge protection
US20090200063A1 (en) * 2008-02-08 2009-08-13 Sony Ericsson Mobile Communications Ab Embedded spark gap
KR20100132823A (ko) * 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493198B1 (en) 2000-02-22 2002-12-10 Motorola, Inc. Electrostatic discharge protection device for a high density printed circuit board
US20070216015A1 (en) * 2004-01-30 2007-09-20 Koninklijke Philips Electronics N.V. Integrated Circuit Chip With Electrostatic Discharge Protection Device
US20060126254A1 (en) * 2004-12-14 2006-06-15 Stmicroelectronics Sa Protection of an integrated capacitor

Also Published As

Publication number Publication date
KR20120104261A (ko) 2012-09-20
WO2011078867A1 (en) 2011-06-30
CN102792443A (zh) 2012-11-21
CN102792443B (zh) 2015-06-10
GB2487338A (en) 2012-07-18
US8599524B2 (en) 2013-12-03
US20110149452A1 (en) 2011-06-23
GB201208084D0 (en) 2012-06-20
TW201143241A (en) 2011-12-01
GB2487338B (en) 2014-10-22
TWI433418B (zh) 2014-04-01
HK1174437A1 (en) 2013-06-07

Similar Documents

Publication Publication Date Title
KR100418000B1 (ko) 반도체 장치 및 그 제조방법
US9620471B2 (en) Power semiconductor package with conductive clips
US6221751B1 (en) Wafer fabrication of die-bottom contacts for electronic devices
US7312521B2 (en) Semiconductor device with holding member
US7812442B2 (en) High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
CN102077341B (zh) 封装半导体产品及其制造方法
US6285067B1 (en) Electronic device and method for manufacturing the same
JP2007035686A (ja) 半導体装置
JP2002305309A (ja) 半導体装置およびその製造方法
KR101609023B1 (ko) 표면 마운트 스파크 갭
US7045893B1 (en) Semiconductor package and method for manufacturing the same
KR100306858B1 (ko) 반도체장치및그제조방법
US10680135B2 (en) Optoelectronic component with ESD protection
KR20210147950A (ko) 정전기 방전 보호 그리드를 포함하는 상호연결된 기판 어레이를 사용하는 마이크로일렉트로닉 패키지 제조 기법
US6143586A (en) Electrostatic protected substrate
CN109326571A (zh) 芯片封装组件及其制造方法
KR100559512B1 (ko) 반도체 패키지용 인쇄회로기판 및 금형
KR100431189B1 (ko) 반도체 소자 패키지 및 그 제조방법
US20120126352A1 (en) Method for manufacturing semiconductor chips, mounting method and semiconductor chip for vertical mounting onto circuit substrates
JP2005229010A (ja) 半導体装置及びその製造方法
KR20090088265A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190315

Year of fee payment: 4