KR101598537B1 - 다이 부착을 위한 기판 상의 에폭시 코팅 - Google Patents

다이 부착을 위한 기판 상의 에폭시 코팅 Download PDF

Info

Publication number
KR101598537B1
KR101598537B1 KR1020127011718A KR20127011718A KR101598537B1 KR 101598537 B1 KR101598537 B1 KR 101598537B1 KR 1020127011718 A KR1020127011718 A KR 1020127011718A KR 20127011718 A KR20127011718 A KR 20127011718A KR 101598537 B1 KR101598537 B1 KR 101598537B1
Authority
KR
South Korea
Prior art keywords
epoxy
window
delete delete
substrate
windows
Prior art date
Application number
KR1020127011718A
Other languages
English (en)
Other versions
KR20130046389A (ko
Inventor
웨이 구
종 루
쉬리카 브하가쓰
친 티엔 치우
헴 타키아
시앙양 리우
Original Assignee
샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드
샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드, 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 filed Critical 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드
Publication of KR20130046389A publication Critical patent/KR20130046389A/ko
Application granted granted Critical
Publication of KR101598537B1 publication Critical patent/KR101598537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B14/00—Arrangements for collecting, re-using or eliminating excess spraying material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B12/00—Arrangements for controlling delivery; Arrangements for controlling the spray area
    • B05B12/16—Arrangements for controlling delivery; Arrangements for controlling the spray area for controlling the spray area
    • B05B12/20—Masking elements, i.e. elements defining uncoated areas on an object to be coated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B13/00—Machines or plants for applying liquids or other fluent materials to surfaces of objects or other work by spraying, not covered by groups B05B1/00 - B05B11/00
    • B05B13/02—Means for supporting work; Arrangement or mounting of spray heads; Adaptation or arrangement of means for feeding work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

기판 패널 상의 기판들에 다이 부착 에폭시를 도포하기 위한 시스템 및 방법이 개시된다. 상기 시스템은 하나 이상의 윈도우들을 가지는 윈도우 클램프를 포함하며, 윈도우 클램프를 통해 에폭시가 기판 패널 상으로 도포될 수 있다. 하나 이상의 윈도우들의 크기 및 형태는 기판 상에서 다이 부착 에폭시를 수용하기 위한 영역의 크기 및 형태와 대응된다. 일단 다이 부착 에폭시가 윈도우 클램프의 윈도우들을 통해 기판 상으로 스프레이되면, 다이는 기판에 부착될 수 있고 에폭시는 하나 이상의 경화 단계들에서 경화될 수 있다. 상기 시스템은 윈도우 클램프의 에폭시를 세정하기 위한 클린업 팔로워와, 윈도우 클램프의 윈도우들의 측벽들의 에폭시를 세정하기 위한 윈도우 세정 메커니즘을 더 포함할 수 있다.

Description

다이 부착을 위한 기판 상의 에폭시 코팅{EPOXY COATING ON SUBSTRATE FOR DIE ATTACH}
본 기술은 반도체 디바이스의 제조에 관한 것이다.
휴대용 가전에 대한 요구가 강하게 증가하면서 대용량 저장 디바이스에 대한 요구가 증가하고 있다. 계속 증가하는 디지털 정보의 저장 및 교환에 대한 요구를 만족시키기 위해 플래쉬 메모리 저장 카드와 같은 비휘발성 반도체 메모리 디바이스들이 광범위하게 사용되고 있다. 그것들의 높은 신뢰성 및 대용량과 더불어 휴대성, 융통성(versatility), 및 튼튼한 설계로 인해 이러한 메모리 디바이스들은 예를 들어 디지털 카메라, 디지털 음악 플레이어, 비디오 게임 콘솔, PDA, 및 휴대폰을 포함하여 광범위한 전자 디바이스들에서 사용하기에 이상적이게 되었다.
반도체 메모리 디바이스는 전형적으로 인쇄 회로 기판과 같은 기판을 포함하며, 기판은 컨택 패드(contact pad)와 전기적 트레이스(electrical trace)들을 가지는 전도 패턴(conductance pattern)을 포함하도록 에칭된다. 많은 수의 반도체 다이가 반도체 웨이퍼 상에서 함께 형성된 다음, 개별 반도체 다이로 다이싱된다. 그런 다음, 하나 이상의 반도체 다이는 기판에 본딩(bond)되고, 하나 이상의 반도체 다이 상의 다이 본딩 패드들과 기판의 컨택 패드들 사이에 전기적 연결이 이루어진다. 그러면 전도 패턴을 통해 하나 이상의 반도체 다이와 외부 호스트 디바이스 사이에 신호들이 전송될 수 있다.
다이 부착 필름(die attach film, DAF)은 전형적으로 반도체 다이를 기판에 본딩하는 데 사용된다. 전형적으로, DAF는 개별 반도체 다이를 다이싱하기 전에 전체 반도체 웨이퍼의 후면(비활성면)에 부착된다. 그런 다음, 다이싱 후에 각각의 다이를 함께 보유하기 위해 다이싱 테이프(dicing tape)가 DAF 위에 도포된다. DAF와 다이싱 테이프가 도포된 후에, 웨이퍼는 예를 들어 다이싱 톱(dicing saw)으로 절삭된다. 절삭 공정(cutting process) 동안, DAF 버링(burring) 또는 앵커 효과(anchor effect)와 같은 문제들이 발생할 수 있다. 앵커 효과는 DAF가 블레이드(blade)에 의해 절삭되는 곳에서 DAF가 다이싱 테이프 안으로 파고드는 현상이다. DAF 앵커 효과는 다이를 픽업(pick up)하는 데 필요한 부하를 증가시킬 수 있으며, 이는 다이 손상이나 픽업 결함으로 이어질 수 있다.
요약하면, 실시예들에서, 본 기술은 기판 패널에 관한 것이며, 기판 패널은 복수의 기판들과; 반도체 다이가 없는 상태에서 기판 상으로 도포되는 다이 부착 에폭시의 복수의 이산 영역들을 포함한다.
추가 실시예들에서, 본 기술은 기판 패널을 형성하기 위한 시스템에 관한 것이며, 상기 시스템은 복수의 기판들을 포함하는 패널과, 상기 기판들 각각은 반도체 다이를 수용하는 영역을 포함하며; 그리고 패널 위에서 수용될 수 있고 하나 이상의 윈도우들을 포함하는 윈도우 클램프를 포함하며, 에폭시는 상기 하나 이상의 윈도우들을 통해 상기 기판 상에서 상기 반도체 다이를 수용하기 위한 영역들에 도포된다.
추가 실시예들에서, 본 기술은 반도체 패널을 제조하는 방법에 관한 것이며, 상기 방법은 (a) 패널 상에 복수의 기판들을 정의하는 단계와, 상기 기판들 각각은 전도 패턴과 반도체 다이를 수용하기 위한 영역을 포함하며; (b) 각각의 기판에서 상기 반도체 다이를 수용하기 위한 영역에 액체 에폭시를 도포하는 단계를 포함한다.
다른 추가 실시예들에서, 본 기술은 반도체 디바이스를 제조하는 방법에 관한 것이며, 상기 방법은 (a) 패널 상에 복수의 기판들을 정의하는 단계와, 상기 기판들 각각은 전도 패턴과 반도체 다이를 수용하기 위한 영역을 포함하며; (b) 상기 기판 패널의 적어도 일부분 위에 윈도우 클램프를 위치시키는 단계와, 상기 윈도우 클램프는 윈도우들의 열과 행 중에서 적어도 하나를 포함하며; (c) 윈도우들의 행과 열 중에서 상기 적어도 하나를 통해 액체 에폭시를 상기 기판들에서 반도체 다이를 수용하기 위한 영역 상으로 스프레이하는 단계와; 그리고 (d) 단계 (c)에서 상기 액체 에폭시를 수용한 상기 기판의 영역들 상에 반도체 다이를 장착하는 단계를 포함한다.
도 1은 본 시스템의 실시예들에 따라 반도체 다이를 형성하기 위한 순서도이다.
도 2는 본 시스템의 실시예들에 따라 복수의 반도체 다이가 제조될 수 있는 반도체 웨이퍼의 평면도이다.
도 3은 도 2의 웨이퍼로부터 반도체 다이의 확대된 평면도이다.
도 4는 본 시스템에 사용될 기판의 제조와, 기판과 반도체 다이를 사용한 반도체 디바이스의 조립에 대한 순서도이다.
도 5는 도 4의 다이 부착 에폭시 단계의 더욱 상세한 내용을 도시하는 순서도이다.
도 6은 본 기술에 따른 기판 패널의 평면도이다.
도 7은 도 6의 기판 패널로부터의 기판의 확대된 평면도이다.
도 8은 본 시스템의 실시예들에 따른 윈도우 클램프의 평면도이다.
도 9는 본 기술에 따라 기판 패널 위에 위치된 스프레이 헤드와 윈도우 클램프의 평면도이다.
도 10은 본 기술에 따라 기판 패널 위에 위치된 스프레이 헤드와 윈도우 클램프의 투시도이다.
도 11은 본 기술에 따라 기판 패널 위에 위치된 스프레이 헤드와 윈도우 클램프의 측면도이다.
도 12는 본 기술에 따라 기판 패널 위에 위치된 스프레이 헤드, 윈도우 클램프, 및 클린업 팔로워의 투시도이다.
도 13은 윈도우 클램프의 윈도우의 측벽들을 세정하기 위해 위치된 윈도우 세정 메커니즘의 측면도이다.
도 14는 윈도우 클램프의 윈도우의 측벽들을 세정하는 윈도우 세정 메커니즘의 측면도이다.
도 15는 본 기술에 따른 반도체 패키지의 측면도이다.
도 16은 본 기술의 대체가능한 실시예에 따른 윈도우 클램프이다.
도 17 내지 도 22는 본 기술에 따른 윈도우 클램프의 윈도우의 서로 다른 구성들이다.
이제 도 1 내지 도 22를 참조하여 실시예들이 서술될 것이며, 실시예들은 기판들의 패널에 도포되는 에폭시 층을 통해 기판에 본딩되는 반도체 다이를 포함하는 반도체 디바이스에 관한 것이다. 본 발명은 많은 서로 다른 형태들로 실시될 수 있고 본 명세서에서 제시된 실시예들로만 제한되는 것으로 이해되어서는 안 된다는 것을 이해하여야 한다. 오히려, 이러한 실시예들은 본 개시가 완전하고 완벽하도록 만들고 당해 기술분야의 통상의 기술자들에게 본 발명을 충분히 전달하기 위해 제공되는 것이다. 사실상, 본 발명은 이러한 실시예들의 대안들, 수정들, 및 균등물들을 커버하도록 의도하는 바이며, 이러한 실시예들의 대안들, 수정들, 및 균등물들은 첨부된 특허청구범위에 의해 정의되는 본 발명의 사상과 범위 내에 포함되는 것이다. 뿐만 아니라, 다음의 발명의 상세한 설명에서, 본 발명에 대한 완전한 이해를 제공하기 위해 수많은 특정 세부사항들이 제시된다. 하지만, 이러한 특정 세부사항들이 없이도 본 발명이 실시될 수 있다는 것은 당해 기술분야의 통상의 기술자들에게 명백할 것이다.
본 명세서에서 "상단(top)", "하단(bottom)", "상부(upper)", "하부(lower)", "수직(vertical)" 및/또는 "수평(horizontal)"이라는 용어들은 오로지 편의상 그리고 예시적인 목적으로 사용되며, 참조되는 항목이 위치상 서로 교환될 수 있으므로 이러한 용어들은 본 발명의 설명을 제한하는 것으로 여겨져서는 안 된다.
이제 본 시스템에 사용될 반도체 다이를 형성하는 공정이 도 1의 순서도와 도 2 및 도 3의 평면도들을 참조하여 서술될 것이다. 도 2는 복수의 반도체 다이(102)(도 2에서는 그 중 하나에 라벨이 붙여져 있음)를 배치 프로세싱(batch processing)하기 위한 반도체 웨이퍼(100)의 평면도를 도시한 것이다. 도 3은 아래에서 설명되는 바와 같이 웨이퍼(100)로부터 다이싱된 단일 반도체 다이(102)를 도시한 것이다. 단계(200)에서, 반도체 다이(102)의 집적 회로 소자들이 막 증착(film deposition), 포토리소그래피(photolithography), 패터닝(patterning), 및 불순물 확산(diffusion of impurities)과 같은 주지의 공정들에 의해 웨이퍼(100) 상에 형성될 수 있다. 실시예들에서, 다이(102)는 NAND 플래쉬 메모리 다이와 같은 메모리 다이일 수 있다. 하지만, 추가 실시예들에서, 다이(102)는 예를 들어 NOR, DRAM, 및 다른 다양한 메모리 다이와 같은 다른 유형의 반도체 다이일 수 있다.
집적 회로의 형성은 도금(plating), 이배퍼레이션(evaporation), 스크린 프린팅(screen printing), 또는 다양한 증착 공정들(이들로만 제한되는 것은 아님)을 포함하는 주지의 공정들에 의해 다이 본딩 패드들(104)(도 3에서는 그 중 하나에 라벨이 붙여져 있음)을 형성하는 것을 포함할 수 있다. 본딩 패드들(104)은 반도체 다이(102)를 또 다른 반도체 다이에 전기적으로 연결하거나, 또는 이하에서 설명되는 바와 같이 인쇄 회로 기판, 리드프레임(leadframe), 또는 다른 기판에 전기적으로 연결하는 데 사용된다. 도 3에 도시된 본딩 패드들(104)은 오로지 예시적인 목적이며, 도 3에 도시된 것보다 더 많거나 더 적은 개수의 본딩 패드들이 다이(102)의 가장자리를 따라 존재할 수 있다. 게다가, 본딩 패드들(104)이 2개의 가장자리들을 따라 도시되어 있지만, 추가 실시예들에서 본딩 패드들(104)은 1개, 3개, 또는 4개의 가장자리들을 따라 제공될 수도 있다.
단계(204)에서, 백그라이드 공정(backgrind process)을 위해 집적 회로들을 포함하는 웨이퍼(100)의 상단(활성) 표면이 테이핑된다. 단계(206)에서, 테이핑된 표면은 청크(chunk) 상에서 지지될 수 있고, 다이(102)를 원하는 두께로 얇게 하기 위해 당해 기술분야에서 알려진 바와 같이 백그라인드 공정이 웨이퍼(100)의 후면(비활성면)에 대해 수행될 수 있다. 단계(210)에서, 웨이퍼(100) 상의 다이(102)가 기능적 결함들에 대해 테스트될 수 있다. 이러한 테스트들을 예를 들어 웨이퍼 최종 테스트(wafer final test), 전자적 다이 분류(electronic die sort), 및 회로 프로브(circuit probe)를 포함한다.
단계(212)에서, 웨이퍼는 백그라인드 청크로부터 운송될 수 있고, 다이싱 테이프가 웨이퍼(100)의 비활성 표면에 도포될 수 있다. 단계(216)에서, 다이의 후면은 청크 상에서 지지될 수 있고, 다이(102) 각각은 웨이퍼로부터 다이싱될 수 있다. 다이싱 공정은 인접하는 다이(102) 사이의 경계들을 따라 제1 세트의 수직 절삭(도 2 및 도 3에서 볼 때)과, 인접하는 다이(102) 사이의 경계들을 따라 제2 세트의 수평 절삭(도 2 및 도 3에서 볼 때)을 수반할 수 있다. 대체가능한 실시예들에서, 수평 절삭들은 수직 절삭들에 앞서 이루어질 수 있다. 다이싱 단계는 다이싱 블레이드(dicing blade) 또는 레이저(laser)에 의해 수행될 수 있다. 다이싱 단계가 완료되면, 아래에서 설명되는 바와 같이, 다이는 픽업되어 기판 상에 놓여질 수 있다. 웨이퍼(100)에 도포된 DAF 테이프가 없기 때문에, DAF 버링과 관련된 문제들은 방지될 수 있다.
도 4 및 도 5의 순서도는 본 시스템에 따라 기판 패널을 형성하고 기판 패널 상에 반도체 다이(102)를 장착하는 단계들을 도시한 것이다. 도 6은 복수의 기판들(112)(도 6에서는 그 중 하나에 번호가 매겨짐)을 포함하는 기판 패널(110)의 평면도를 도시한 것이다. 도시되고 후술되는 예에서, 기판들(112)은 인쇄 회로 기판(PCB)일 수 있지만, 추가 실시예들에서 기판들은 리드프레임(leadframe) 또는 테이프 자동화 본딩(tape automated bonding, TAB) 테이프들일 수 있다. 다음에서 단일 기판(112)의 형성에 대해 서술한다. 다음의 설명은 패널(110) 상의 각각의 기판에 대해 일어나는 것임은 이해될 것이다.
각각의 기판(112)은 코어가 상단 및/또는 하단 전도성 층들을 가지도록 형성될 수 있다. 코어는 예를 들어 폴리이미드(polyimide), 라미네이트(laminate), FR4 및 FR5를 포함하는 에폭시 수지(epoxy resin), 비스마레이미드 트리아진(bismaleimide triazine, BT) 등과 같은 다양한 유전체 물질들로 형성될 수 있다. 본 발명에 대해 결정적인 것은 아니지만, 코어는 40 마이크론(㎛) 내지 200 마이크론 사이의 두께를 가질 수 있으며, 대체가능한 실시예들에서 코어의 두께는 그 범위를 벗어나도록 변경될 수 있다. 대체가능한 실시예들에서 코어는 세라믹(ceramic) 또는 유기물(organic)일 수 있다.
코어를 둘러싸는 전도성 층(들)은 구리 또는 구리 합금, 도금된 구리(plated copper) 또는 도금된 구리 합금(plated copper alloy), 구리 도금된 스틸(copper plated steel), 또는 기판 패널 상의 용도로 알려진 다른 금속 및 물질들로 형성될 수 있다. 전도성 층들은 약 10 ㎛ 내지 약 25 ㎛의 두께를 가질 수 있지만, 대체가능한 실시예들에서 층들의 두께는 그 범위를 벗어나도록 변경될 수 있다.
단계(220)에서, 코어 상의 전도성 층들 중 하나 또는 모두는 전도 패턴으로 에칭될 수 있으며, 전도 패턴은 반도체 다이(102)와 외부 디바이스(미도시됨) 사이에 신호를 통신하기 위한 것으로서 알려져 있다. 에칭된 전도 패턴은 기판의 상부 표면 상에서 전기적 트레이스들(116)과 컨택 패드들(120)을 포함할 수 있다. 알려진 바와 같이, 또한 기판(112)의 서로 다른 층들에 신호를 통신하기 위해 비아들(124)이 제공될 수 있다. 반도체 디바이스가 LGA(land grid array) 패키지인 경우, 컨택 핑거(contact finger)(미도시됨)들이 또한 기판(112)의 하부 표면 상에 정의될 수 있다. 당해 기술분야에서 알려져 있는 바와 같이, 솔더 마스크 층이 기판(112)의 상단 표면 또는 하단 표면에 도포될 수 있으며, 컨택 패드들(116) 및/또는 컨택 핑거들은 예를 들어 전기도금 공정(electroplating process)에서 하나 이상의 금(gold) 층들로 도금될 수 있다.
단계(224)에서, 표면 실장 소자(surface mounted component)들이 기판(112)의 컨택 패드들(120)에 솔더링된다. 표면 실장 소자들은 저항(resistor), 커패시터(capacitor), 및/또는 인덕터(inductor)와 같은 수동 디바이스들을 포함할 수 있다. 단계(228)에서, 주지의 리플로우 공정(reflow process)에서 리플로우될 수 있다.
단계(230)에서, 다이 부착 에폭시 층이 패널(110) 상의 각각의 기판(112) 상으로 스프레이될 수 있다. 단계(230)의 더욱 상세한 내용은 도 5의 순서도 및 도 8 내지 도 22의 서로 다른 뷰(view)들을 참조하여 설명된다. 단계(270)에서, 기판 패널(110)이 에폭시 스프레이 스테이션(epoxy spray station)의 테이블 상에 위치된다. 단계(274)에서, 윈도우 클램프(130)가 기판 패널 위에 위치된다. 윈도우 클램프(130)의 한 예가 도 8 내지 도 11에 도시되어 있다. 윈도우 클램프는 스테인리스 스틸(440C 등급)과 같은 금속으로 형성될 수 있지만, 다른 단단한 물질들이 사용될 수도 있다. 윈도우 클램프(130)는 양 측에 플랜지들(flanges)(134, 136)(도 8 및 도 11)을 가지는 윈도우 섹션(window section)(132)을 포함할 수 있다. 윈도우 섹션(132)은 복수의 윈도우들(138)을 포함할 수 있으며, 이들 윈도우들(138)은 클램프(130) 안에 클램프(130)를 관통하여 형성되는 개구부들이다.
실시예들에서, 윈도우 섹션(132) 안에 윈도우들(138)의 단일 열(column)이 존재할 수 있으며, 윈도우들(138)의 개수는 패널 상의 한 열에 있는 기판들(112)의 개수와 매칭될 수 있다. 도시된 실시예들에서, 패널(110) 상의 한 열에 4개의 기판들(112)이 존재하며, 윈도우 클램프(130) 상에 4개의 윈도우들(138)이 존재한다. 패널(110) 상의 열에 더 많거나 더 적은 개수의 기판들(112)이 존재할 수 있으며, 대응되는 윈도우 클램프(130) 상의 윈도우들(138)도 더 많거나 더 적게 존재할 수 있다는 것은 이해될 것이다. 또한, 패널(110) 상의 한 열에 있는 기판들(112)의 개수가 클램프(130) 상의 윈도우들(138)의 열에 있는 것보다 더 많거나 더 적을 수 있다는 것도 이해될 것이다. 게다가, 아래에서 설명되는 바와 같이, 패널(110) 상의 기판들(112)의 열들의 개수, 또는 열들의 개수의 일부분과 매칭되도록 클램프(130) 상에 다중 열의 윈도우들(138)이 존재할 수 있다.
실시예들에서, 윈도우들(138) 각각은 아래에서 설명되는 바와 같이 기판(112) 상에 장착되는 반도체 다이(102)와 동일한 크기 및 형태일 수 있다. 윈도우들(138)은 길이 및 폭에 있어서 사용될 수 있는 다이(102)의 임의의 길이 및 폭에 해당할 수 있다. 윈도우들은 또한 기판(112) 상에서 다이(102)가 장착되는 것과 동일한 방향으로 향할 수 있다. 각 윈도우(138)는 기판들(112)의 열에 장착될 반도체 다이(102)의 위치들에 대응되는 거리만큼 서로로부터 유사하게 간격이 두어져 있다.
실시예들에서, 각 윈도우(138)는 윈도우 섹션(132)의 주요 평면형 표면(planar surface)들에 수직인 측벽들에 의해 정의된다. 윈도우들(138)에서 윈도우 섹션(132)의 두께는 예를 들어 0.4 mm일 수 있다. 추가 실시예들에서 윈도우 섹션(132)의 주요 평면형 표면 사이의 측벽들의 각은 90°보다 더 작거나 더 클 수 있다는 것이 이해될 것이다. 이러한 실시예들에서, 윈도우(138)의 크기는 윈도우 섹션(132)의 상단 표면에서 다이(102)의 크기 또는 윈도우 섹션(132)의 하단 표면에서 다이(102)의 크기에 해당할 수 있다.
단계(274)에서, 윈도우 클램프(130)는 기판 패널(110) 위에서 정렬된다. 예를 들어, 에폭시 스프레이 공정의 시작에서, 윈도우 클램프(130)는 도 9에 도시된 패널(110) 상의 기판들(112)의 첫번째(제일 왼쪽) 열 위에서 정렬될 수 있다. 그런 다음, 단계(278)에서 액체 에폭시가 윈도우들(138)을 통해 기판 상으로 스프레이된다. 윈도우 클램프(130)는 기판 패널을 마스킹하므로 에폭시는 반도체 다이(102)를 수용할 각각의 기판들 상의 영역들 위에서만 기판들(112)의 열로 스프레이된다. 일단 에폭시가 윈도우들(138)을 통해 기판들의 열로 도포되었다면, 윈도우 클램프(130)는 기판 패널에 대하여 이동되어 그 다음 기판들의 열 위에 위치될 수 있으며, 액체 에폭시가 그 다음 기판 열로 스프레이된다. 스프레이 공정은 패널(110) 상에서 제일 왼쪽 기판들(112)의 열 위에서 시작해야할 필요는 없고, 액체 에폭시를 기판들(112)의 열들에 도포하는 데 있어서 임의의 순서로 진행될 수 있다.
실시예들에서, 윈도우 클램프(130)가 이동하는 동안 기판 패널(110)이 정지된 채로 유지될 수 있으며, 아니면 윈도우 클램프(130)가 정지된 채로 유지되는 동안 기판 패널(110)이 움직일 수 있다. 이 공정은 패널(110) 상의 각각의 기판(112)에 액체 에폭시가 도포될 때까지 반복될 수 있다.
윈도우 클램프(130)는 광학적인 방식을 포함하여 다양한 정렬 방식으로 기판 패널(110) 위의 원하는 위치들에서 정렬될 수 있다. 광학적 정렬 실시예에서, 패널과 클램프가 정렬되는 때를 표시하는 기판 패널(110)과 윈도우 클램프(130) 상의 인식 구멍들(fiducial holes) 및/또는 기준 표시들(reference markers)을 찾기 위해 방사기(emitter)와 수신기(receiver)가 사용될 수 있다. 부가적으로 또는 대체가능한 것으로, 패널과 클램프의 정렬을 가능하게 하기 위해 이동하면서 기판 패널(110) 및/또는 윈도우 클램프(130)를 촬영하는 카메라 또는 다른 촬영 디바이스가 사용될 수 있다.
실시예들에서, 윈도우 클램프(130)는 플랜지들(134, 136)에 맞물리는 한 쌍의 홀더들(holders)(미도시됨)에 의해 지지될 수 있다. 도 11의 예에 대해 볼 수 있는 바와 같이, 플랜지들(134, 136)은 윈도우 섹션(132)으로부터 수직으로 옵셋을 가진다. 따라서, 윈도우 클램프(130)를 홀더들에 고정시키기 위해 홀더들은 플랜지들의 위와 아래에서 플랜지들(134, 136)을 잡을 수 있다. 추가 실시예들에서, 홀더들은 단순히 플랜지들(134, 136)의 아래에서 맞물려서 중력에 의해 홀더들 상에서 지지되고 있을 수 있다. 홀더들은 기판 패널(110)에 대하여 x-방향(도 9)을 따라 윈도우 클램프(130)를 이동시키기 위해 병진이동(translation)이 지원될 수 있다. 추가 실시예들에서, 홀더들은 x-방향 및 y-방향 모두로의 병진이동을 위한 것일 수도 있다.
윈도우 섹션(132)으로부터 플랜지들(134, 136)의 수직 옵셋은 윈도우 클램프(130)가 지지 및/또는 병진이동될 수 있게 해주면서 윈도우 섹션(132)은 기판 패널(110)에 대하여 편평하게 놓인다. 실시예들에서, 윈도우 섹션(132)은 에폭시 스프레이 공정 동안 기판 패널(110)에 대하여 동일 평면에 놓일 수 있거나, 또는 윈도우 섹션(132)은 기판 패널(110)로부터 약간 간격을 둘 수 있다.
도 10 및 도 11은 윈도우들(138)을 통해 윈도우 클램프(130) 상으로 에폭시(144)를 도포하기 위한 스프레이 헤드(140)를 도시한 것이다. 스프레이 헤드는 액체 에폭시를 도포하기 위한 공지의 유체 분사 메커니즘(fluid-dispensing mechanism)일 수 있으며, 예를 들어 미국, 캘리포니아, 칼스배드(Carlsbad)의 노드슨 어심텍(Nordson Asymtek) 사에서 제공되는 것이다. 다른 제조업체들로부터 공급되는 스프레이 헤드들이 사용될 수도 있다. 사용될 수 있는 에폭시의 유형은 독일, 뒤셀도르프에 본사를 둔 Henkel AG & Co. KGaA 사로부터 공급되는 에이블스틱(Ablestik) WBC8901-UV 다이 부착 에폭시이다. 다른 유형의 에폭시가 사용될 수도 있다.
에폭시(144)는 A-스테이지 액체(A-stage liquid)로서 스프레이 헤드(140)로부터 도포될 수 있다. 아래에서 설명되는 바와 같이, 에폭시를 하나 이상의 중간 B-스테이지들로 경화(cure)한 다음 궁극적으로 완전히 경화된 C-스테이지로 경화하기 위해 에폭시는 후속으로 UV 및/또는 열적 가열을 거칠 수 있다. A-스테이지 액체로서 도포될 때, 스프레이 헤드(140)가 60℃의 온도에서 유지될 때 에폭시(144)는 5rpm에서 1,000 cP 내지 10,000 cP의 점도(viscosity)를 가질 수 있다. 이들 파라미터들은 오로지 예일 뿐이며, 추가 실시예들에서 그 각각은 바뀔 수 있다는 것은 이해될 것이다. 에폭시는 대략 5 ㎛ 내지 50 ㎛의 두께로 윈도우(138)를 통해 기판(112) 상으로 스프레이될 수 있지만, 추가 실시예들에서 두께는 이 범위보다 위나 아래로 달라질 수 있다.
도 9 및 도 10에서 지시된 바와 같이, 스프레이 헤드(140)는 한번에 하나의 윈도우씩 각 윈도우(138)를 통해 에폭시(144)를 도포하기 위해 y-방향으로 트래버스(traverse)할 수 있다. 스프레이 헤드(140)는 열에서 위나 아래로 트래버스할 수 있다. 윈도우 섹션(132)의 표면에서 스프레이되는 에폭시의 직경 d(도 11)는 각 윈도우(138)의 전체 영역에 걸쳐 에폭시가 스프레이되는 것을 보장하기 위해 적어도 윈도우(138)의 해당 치수(그 치수는 스프레이 헤드(140)의 이동 방향으로 트래버스함)만큼의 크기를 가진다. 도시된 실시예에서, 에폭시 스프레이(144)는 스프레이 헤드가 열에서 아래로 y-방향으로 트래버스할 때 한번에 하나의 윈도우에 도포된다. 하지만, 에폭시(144)가 동시에 하나 이상의 윈도우(138)에 도포될 수 있다는 것도 고려된다.
위에서 서술된 실시예들은 기판 패널 상의 기판들의 열과 매칭되도록 한 열로 배치된 윈도우들을 가지는 윈도우 클램프에 관한 것이다. 대체가능한 실시예에서, 윈도우 클램프는 기판 패널 상의 기판들의 행과 매칭되도록 한 행으로 매칭되는 윈도우들을 가질 수 있다.
스프레이 헤드가 윈도우 섹션(132)에서 윈도우들(138)의 열을 트래버스함에 따라, 스프레이되는 에폭시는 윈도우들(138) 사이의 공간들 및 주위의 공간들에 있는 윈도우 섹션(132) 상에 축적될 수 있다. 시간이 지남에 따라, 이러한 에폭시의 축적은 윈도우들(138)을 통한 에폭시 도포에 영향을 줄 수 있다. 그러므로, 한 실시예에서, 본 시스템은 단계(280)에서 윈도우 섹션(132) 상으로 스프레이되는 에폭시(144)를 제거할 수 있다. 에폭시(144)를 제거하는 하나의 메커니즘은 도 12에 도시되어 있으며 아래에서 서술된다.
도 12는 윈도우 클램프(130)와 에폭시(144)를 클램프(130) 상으로 스프레이하는 스프레이 헤드(140)를 예시한 것이다. 도 12는 또한 윈도우들(138) 주위의 클램프 상으로 스프레이되는 에폭시(144)를 제거하기 위한 클린업 팔로워(clean-up follower)(150)를 도시하고 있다. 클린업 팔로워(150)는 2쌍의 샤프트(shaft)(158) 상에서 회전되도록 지지되는 한 쌍의 롤러들(154a, 154b)을 포함한다(도 12에서는 각 쌍에서 단지 하나의 샤프트(158)만을 볼 수 있고, 각 쌍에서 제2 샤프트는 반대편 끝에서 롤러들(154a, 154b)을 지지할 수 있다). 클린업 팔로워(150)의 상단 끝부분(미도시됨)은 2쌍의 샤프트들(158)을 지지하기 위한 베이스(base)와, 롤러들(154a, 154b) 주위로 타월(160)을 공급하기 위한 구동 모터를 포함하는 타월 공급부(towel feed)를 가질 수 있다. 예를 들어, 구동 모터는 후방 롤러(rear roller)(154b) 주위에서 z-방향으로 타월(160)을 구동하고 전방 롤러(front roller)(154a)를 지나 반대 방향으로 타월(160)을 구동할 수 있다. 클린업 팔로워(150)의 상단에 있는 타월 공급부는 1쌍의 롤러들과, 타월(160)의 깨끗한 부분을 아래로 하여 롤러(154b)로 공급하는 공급 롤러(supply roller)와, 롤러(154a)로부터 타월(160)의 사용된 부분(제거된 에폭시를 포함하는)을 수용하는 권취 롤러(take-up roller)를 포함할 수 있다.
클린업 팔로워(150)의 베이스는 스프레이 헤드(140)가 윈도우들(138)의 열을 트래버스함에 따라 스프레이 헤드(140)를 병진이동하거나 추종하도록 지지될 수 있다. 클린업 팔로워(150)는 예를 들어 y-방향을 따라 스프레이 헤드를 나아가게 하는 동일한 병진이동 메커니즘에 장착될 수 있으며, 또는 클린업 팔로워(150)는 스프레이 헤드(140)와 분리된 병진이동 메커니즘 상에 장착될 수 있다. 스프레이 헤드(140)는 윈도우 클램프(130)의 가장자리(130a)에 에폭시를 스프레이할 수 있으며, 이 때 그것은 스프레이하는 것을 멈추고 클린업 팔로워(150)가 윈도우 클램프(130)의 가장자리(130a)까지 도달하여 닦을 수 있도록 계속 y-방향으로 병진이동할 수 있다.
실시예들에서, 타월(160)은 흡수용 천(absorbent fiber cloth)일 수 있다. 지지 샤프트들(support shafts)(158)은 윈도우 섹션(132)의 표면에 인접하여 롤러들(154a, 154b)을 위치시키며, 따라서 타월(160)은 윈도우 섹션(132) 상으로 스프레이되었던 에폭시를 흡수하고 제거하기 위해 병진이동할 때 윈도우 섹션(132)의 표면에 접촉한다.
클린업 팔로워(150)가 윈도우 섹션(132) 상으로 스프레이되었던 에폭시를 제거하기 위해 윈도우 섹션(132)의 표면에 걸쳐 타월을 구동하는 매우 다양한 다른 구성들을 가질 수 있다는 것을 이해될 것이다. 하나의 대안으로서, 클린업 팔로워는 단일 롤러(154)를 포함할 수 있다. 다른 메커니즘들도 고려된다. 게다가, 추가 실시예에서, 클린업 팔로워(150)는 모두 생략될 수 있다. 이러한 실시예들에서, 윈도우 클램프(130)는 클램프(130)의 표면 상에서 과도한 에폭시 축적을 방지하기 위해 주기적으로 교환될 수 있다.
도 9는 기판들(112)의 약 2/3까지 에폭시(144)를 도포한 윈도우 클램프(130)와 스프레이 헤드(140)를 도시한 것이다(클린업 팔로워(150)는 명확함을 위해 생략됨). 일단 A-스테이지 액체 에폭시(144)가 패널(110) 상의 기판들(112) 모두에 도포되었다면, 단계(282)에서 패널(110)은 에폭시(144)를 B-스테이지로 부분적으로 경화시키기 위해 부분 경화 스테이션(partial curing station)으로 이동될 수 있다. 이러한 부분 경화 단계는 에폭시의 블리딩(bleeding)을 방지하지만, 아래에서 설명되는 바와 같이 여전히 에폭시가 반도체 다이를 수용하여 기판에 본딩할 수 있게 한다. 경화 단계(282)는 UV 경화 단계일 수 있지만, 추가 실시예들에서 열적 경화 단계일 수도 있다.
클린업 팔로워(150)가 윈도우 클램프(130)의 상단 표면으로부터 에폭시를 제거할 수 있지만, 에폭시는 또한 윈도우들(138)의 측벽들에 축적될 수 있다. 그러므로, 실시예들에서, 윈도우 세정 단계(286)는 주기적으로 수행될 수 있다. 도 13 및 도 14는 공급 롤러(170)와 권취 롤러(172) 사이에 연결된 타월(168)을 포함하는 윈도우 세정 메커니즘(164)의 한 예를 예시한 것이다. 권취 롤러(172)는 롤러들(170, 172) 사이에 타월(168)을 화살표 a 방향으로 이동시키기 위해 모터(미도시됨)에 의해 구동될 수 있다.
윈도우 클램프(130)가 기판 패널(110)로부터 분리될 때(에폭시(144)를 스프레이하는 것과 동일한 도구 또는 분리된 도구로) 윈도우 세정 메커니즘(164)이 윈도우 클램프(130)의 윈도우들(138)을 세정할 수 있다. 윈도우 세정 메커니즘(164)은 플런저(plunger)(180)를 더 포함하며, 이는 윈도우(138)의 크기 및 형태와 근사한 크기 및 형태로 형성된다. 플런저(180)는 윈도우(138)의 측벽들과 플런저(180) 사이에 타월을 위한 공간을 남겨두기 위해 윈도우(138)보다 약간 작을 수 있다.
동작시, 윈도우 클램프(130)는 윈도우 세정 메커니즘(164)에 대해 지지될 수 있으며, 윈도우(138)는 플런저(180)에 대해 정렬될 수 있다. 그런 다음, 플런저는 정렬된 윈도우(138)를 통해 위쪽으로 구동될 수 있으며, 따라서 타월(168)은 윈도우를 통해 올려진다. 타월(168)은 측벽들 상에 증착되었을 수도 있는 에폭시를 흡수하고 제거하도록 윈도우의 측벽들에 접촉한다. 그런 다음 플런저는 제거될 수 있고, 윈도우 클램프(130)는 플런저(180)를 통해 세정될 그 다음 윈도우(138)와 정렬되도록 이동되며, 각 윈도우(138)가 세정될 때까지 공정이 연속적으로 반복된다. 이 동작은 예를 들어 에폭시(144)가 전체 패널(110)에 도포된 후에 주기적으로 수행될 수 있다. 이 동작은 또한 에폭시가 패널(110) 상의 기판들의 하나 이상의 열들에 도포된 후에 수행될 수 있다. 추가 실시예들에서 그것은 다른 간격으로 수행될 수 있다. 게다가, 추가 실시예에서, 윈도우 세정 메커니즘(164)은 모두 생략될 수 있다. 이러한 실시예들에서, 윈도우 클램프(130)는 윈도우들(138)의 측벽들 내에서 에폭시의 과도한 축적을 방지하기 위해 주기적으로 교환될 수 있다.
이제 도 4의 순서도로 돌아가면, 다이 부착 에폭시가 위에서 상세히 설명된 바와 같이 도포된 후에, 단계(234)에서 다이(102)가 B-스테이지 에폭시(144) 위에 각각의 기판(112)에 부착될 수 있다. 단계(236)에서, 다이 부착 에폭시(144)의 추가 경화가 수행된다. 실시예들에서, 이는 반도체 다이(102)를 제 위치에 본딩하기에 충분한 중간 경화일 수 있지만, 아직 C-스테이지는 아니다. 추가 실시예들에서, 추가 경화 단계(236)는 최종 C-스테이지로의 에폭시(144)의 완전한 경화일 수 있다. 에폭시가 C-스테이지에 미치지 못하고 부분적으로 경화되는 경우에, 경화 단계(236)는 열적 가열 공정에서 90℃의 온도에서 30분 동안 수행될 수 있다. 추가 실시예들에서 이러한 온도와 시간 기간은 달라질 수 있다는 것이 이해될 것이다. 에폭시 완전히 C-스테이지로 경화되는 경우에, 경화 단계(236)는 175℃의 온도에서 2시간 동안 수행될 수 있다. 추가 실시예들에서 이러한 온도와 시간 기간은 달라질 수 있다는 것이 이해될 것이다.
단계(240)에서, 다이(102) 상의 다이 본딩 패드들(104)과 기판(112) 상의 컨택 패드들(120) 사이에 전도성 와이어(conductive wire)를 연결함으로써 다이(102)가 기판(112)에 와이어 본딩될 수 있다. 하나 이상의 추가적인 다이가 다이(102) 위에 장착될 수 있다는 것도 고려된다. 만일 추가적인 다이가 장착되는 경우, 이들 다이는 또한 단계(240)에서 기판에 와이어 본딩될 수 있다. 도 15는 와이어 본드들(182)을 통해 기판(112)에 와이어 본딩되는 다이(102)의 측면도를 도시한 것이다. 단계(240)에서 제어기 다이(184)가 또한 다이 스택 위에 장착되고 기판에 와이어 본딩될 수 있다. 제어기 다이(184)는 예를 들어 ASIC일 수 있지만, 추가 실시예들에서 다른 제어기 다이일 수 있다.
단계(242)에서, 다이(102)와 스택 상의 임의의 추가적인 다이가 기판(112)에 와이어 본딩된 후에, 다이 스택은 단계(242)에서 몰딩 화합물(molding compound) (188) 내에 매립될 수 있다. 몰딩 화합물(188)은 예를 들어 일본에 모두 본사를 두고 있는 스미토모(Sumitomo Corp.) 사와 니토덴코(Nitto Denko Corp.) 사로부터 공급되는 것과 같은 공지의 에폭시 수지일 수 있다.
위에서 단계(236)에서 언급된 바와 같이, 다이(102)가 기판(112) 상에 장착된 후에, 에폭시(144)는 단지 부분적으로만 경화될 수 있다. 만일 이와 같은 경우, 캡슐화(encapsulation) 단계(242) 후에, 에폭시(144)를 C-스테이지 에폭시로 경화시키는 것을 완료하기 위해 최종 경화 단계(244)가 수행될 수 있다. 만일 완전한 C-스테이지 에폭시 경화가 단계(236) 전에 수행된 경우, 단계(244)는 생략될 수 있다.
그런 다음, 단계(248)에서 캡슐화되고 경화된 디바이스들은 도 15에 도시된 마무리된 반도체 디바이스들(190)을 형성하도록 기판 패널로부터 싱귤레이션(singulate)될 수 있다. 단계(250)에서 마무리된 디바이스들(190)은 검사되고 테스트될 수 있다. 일부 실시예들에서, 마무리된 반도체 디바이스(190)는 선택사항으로서 단계(252)에서 리드(lid) 내에 봉합될 수 있다.
위에서 서술된 윈도우 클램프(130)는 단일 열의 윈도우들(138)을 포함할 수 있다. 언급된 바와 같이, 대체가능한 것으로 하나 이상의 열의 윈도우들(138)이 존재할 수도 있다. 이러한 실시예가 도 16에 도시되어 있다. 도 16의 실시예에서, 윈도우 클램프(130)는 4개 열의 윈도우들(138)의 어레이를 가진다. 만일 도 6에 도시된 기판 패널(110)과 사용되는 경우, 패널은 왼쪽에서(또는 그와 반대로) 제1 세트의 16개 기판들에 대해 위치될 수 있으며, 클램프(130)가 정지되어 있는 동안 16개 모두가 에폭시로 코팅될 수 있다. 그런 다음, 클램프(130)는 오른쪽에서(또는 그와 반대로) 제2 세트의 16개 기판들로 이동될 수 있으며, 제2 세트가 코팅될 수 있다. 윈도우 클램프(130)가 패널(110) 상의 기판들의 열이 존재하는 만큼 많은 개수의 열들을 가질 수 있다. 이들 실시예들에서, 각 열의 윈도우들은 에폭시가 각각의 기판에 도포될 위치들과 정렬된다.
도 17 내지 도 22는 윈도우 클램프(130) 상에 제공될 수 있는 윈도우들(138)의 서로 다른 실시예들을 예시한 것이다. 도 17은 위에서 서술된 실시예를 도시한 것이며, 이 실시예에서 윈도우(138)는 윈도우(138)를 통해 도포되는 에폭시(144) 상에 장착될 반도체 다이(102)의 일반적인 크기, 형태, 및 방향과 매칭된다. (명확성을 위해 반도체 다이(102)는 도 17 내지 도 22의 각각에서 파선으로 도시되어 있다.) 도 18에서, 윈도우(138)는 길이 및 폭에 있어서 다이(102)보다 더 작으며, 이로 인해 에폭시 영역이 다이 영역보다 더 작게 된다. 윈도우(138)의 형태는 직사각형일 필요는 없다. 실시예들에서, 윈도우(138)는 원형(round), 계란형(oval), 또는 타원형(elliptical)일 수 있다. 도 18의 실시예에서, 모서리(corner)들은 원형으로 도시되어 있다.
도 19에서, 윈도우(138)는 다이(102)보다 더 짧은 길이를 가지며, 도 20에서, 윈도우(138)는 다이(102)보다 더 짧은 폭을 가진다.
지금까지, 윈도우(138)는 일원화된 개구부(unitary opening)인 것으로 서술되었다. 추가 실시예들에서는 반드시 그럴 필요는 없다. 도 21은 윈도우(138)의 개구부들이 대각선 슬릿(diagonal slit)인 실시예를 예시한 것이다. 이로 인해 에폭시(144)의 줄들이 다이(102) 아래에 기판(112)에 도포될 것이다. 추가 실시예들에서, 슬릿들은 수직이거나 수평일 수 있다. 도 22는 윈도우(138)의 개구부들이 원형 구멍들인 실시예를 예시한 것이다. 이로 인해 에폭시(144)의 원들이 다이(102) 아래에 기판(112)에 도포될 것이다. 윈도우(138)의 추가 구성들도 고려된다.
실시예들에서, 반도체 다이(102)는 하나 이상의 플래쉬 메모리 칩들일 수 있으며, 따라서 디바이스(190)는 제어기 다이(184)를 구비할 경우 플래쉬 메모리 디바이스로서 사용될 수 있다. 본 시스템의 추가 실시예들에서 디바이스(190)는 다른 기능들을 수행하도록 구성되는 반도체 다이를 포함할 수 있다는 것이 이해될 것이다. 디바이스(190)는 복수의 표준 메모리 카드들에서 사용될 수 있으며, 이러한 카드들은 컴팩트 플래쉬(CompactFlash) 카드, 스마트 미디어(SmartMedia) 카드, 메모리 스틱(Memory Stick), 시큐어 디지털(Secure Digital) 카드, 미니 SD(miniSD) 카드, 마이크로 SD(microSD) 카드, USB 메모리 카드 등을 포함하지만, 이러한 예들로만 제한되는 것은 아니다.
전술된 발명의 상세한 설명은 예시 및 설명의 목적에서 제공된 것이다. 상기 상세한 설명은 본 발명을 빠짐없이 완전히 제시한 것이라거나 본 발명을 개시된 특정 형태로 제한하고자 의도된 것이 아니다. 상기 교시 내용에 비추어 많은 수정 및 변경이 가능하다. 상기 서술된 실시예들은 본 발명의 원리들 및 그 실제적인 응용을 가장 잘 설명함으로써 당해 기술분야의 통상의 기술자들이 다양한 실시예들에서 그리고 예기된 특정 용도에 적합하게 다양한 수정들을 가하여 본 기술을 가장 잘 이용할 수 있도록 선택되었다. 본 발명의 범위는 첨부된 특허청구범위에 의해 정의되도록 의도하는 바이다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. (a) 패널 상에 복수의 기판들을 형성(define)하는 단계와, 상기 기판들 각각은 전도 패턴과 반도체 다이를 수용하기 위한 영역을 구비하며;
    (b) 상기 패널의 적어도 일부분 위에 윈도우 클램프를 위치시키는 단계와, 상기 윈도우 클램프는 윈도우들의 열과 행 중 적어도 하나를 구비하며;
    (c) 상기 윈도우들의 행과 열 중 적어도 하나를 통해, 상기 기판들의 반도체 다이 수용 영역에 A-스테이지 액체 에폭시를 스프레이하는 단계와;
    (d) 상기 A-스테이지 액체 에폭시를 B-스테이지 에폭시에 부분적으로 경화시키는 단계와;
    (e) 상기 B-스테이지 에폭시를 포함하는 상기 기판들의 반도체 다이 수용 영역에 상기 반도체 다이를 장착하는 단계와; 그리고
    (f) 상기 반도체 다이를 상기 패널에 부착(affix)하기 위해 상기 에폭시를 C-스테이지에 완전히 경화시키는 단계를 포함하며,
    상기 방법은 상기 단계(d) 전에, 상기 윈도우 클램프의 윈도우 섹션의 표면 및 상기 윈도우 클램프의 하나 이상의 윈도우들의 측벽들에 도포된 에폭시들을 상기 윈도우 섹션의 표면 및 상기 윈도우 클램프의 하나 이상의 윈도우들의 측벽들에 걸쳐 회전형 세정 수단을 구동시킴으로써 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 제23항에 있어서,
    상기 (c) 단계는 상기 윈도우들의 열 또는 행을 통해, 상기 에폭시를 스프레이하기 위해 상기 열과 행 중 하나를 따라 상기 에폭시를 스프레이하는 스프레이 헤드를 이동시키는 것을 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1020127011718A 2011-05-05 2011-10-14 다이 부착을 위한 기판 상의 에폭시 코팅 KR101598537B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2011/073688 WO2012149686A1 (en) 2011-05-05 2011-05-05 Epoxy coating on substrate for die attach
CNPCT/CN2011/073688 2011-05-05
PCT/CN2011/080794 WO2012149803A1 (en) 2011-05-05 2011-10-14 Epoxy coating on substrate for die attach

Publications (2)

Publication Number Publication Date
KR20130046389A KR20130046389A (ko) 2013-05-07
KR101598537B1 true KR101598537B1 (ko) 2016-02-29

Family

ID=47089445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011718A KR101598537B1 (ko) 2011-05-05 2011-10-14 다이 부착을 위한 기판 상의 에폭시 코팅

Country Status (4)

Country Link
US (2) US20120279651A1 (ko)
KR (1) KR101598537B1 (ko)
TW (1) TWI517231B (ko)
WO (2) WO2012149686A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177156B2 (en) * 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
CN111715487B (zh) * 2020-06-22 2022-06-10 广德众泰科技有限公司 印制线路板静电喷涂的方法
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060448A (ja) * 2006-09-01 2008-03-13 Sony Corp 印刷用マスクの拭き取り装置及び拭き取り方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030857A (en) * 1996-03-11 2000-02-29 Micron Technology, Inc. Method for application of spray adhesive to a leadframe for chip bonding
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6517656B1 (en) * 1999-10-05 2003-02-11 Amkor Technology, Inc. Method of making an integrated circuit package using a batch step for curing a die attachment film and a tool system for performing the method
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
US20030100174A1 (en) * 2001-11-28 2003-05-29 Walsin Advanced Electronics Ltd Process for making a ball grid array semiconductor package
JP2004082457A (ja) * 2002-08-26 2004-03-18 Minami Kk スクリーンマスクのクリーニング装置
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
KR20050041637A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법
KR100690960B1 (ko) * 2004-06-24 2007-03-09 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
US8062925B2 (en) * 2006-05-16 2011-11-22 Koninklijke Philips Electronics N.V. Process for preparing a semiconductor light-emitting device for mounting
KR20100024115A (ko) * 2008-08-25 2010-03-05 세크론 주식회사 접착물 도포 방법, 이를 적용한 접착물 도포 장치 및 이를 갖는 다이 본딩 장치
CN101853790A (zh) * 2009-03-30 2010-10-06 飞思卡尔半导体公司 Col封装的新工艺流
US7927921B2 (en) * 2009-05-27 2011-04-19 Microchip Technology Incorporated Semiconductor die attachment method using non-conductive screen print and dispense adhesive

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060448A (ja) * 2006-09-01 2008-03-13 Sony Corp 印刷用マスクの拭き取り装置及び拭き取り方法

Also Published As

Publication number Publication date
TWI517231B (zh) 2016-01-11
TW201314756A (zh) 2013-04-01
WO2012149803A1 (en) 2012-11-08
WO2012149686A1 (en) 2012-11-08
US20150214184A1 (en) 2015-07-30
KR20130046389A (ko) 2013-05-07
US20120279651A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
TWI575670B (zh) 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
EP2015359B1 (en) Process for manufacturing a semiconductor package and circuit board substrate
US20020061609A1 (en) Semiconductor device, method of fabricating the same, and electronic apparatus
KR20120045936A (ko) 반도체 패키지 및 그 제조방법
JP2009071109A (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
US8389330B2 (en) Integrated circuit package system with package stand-off and method of manufacture thereof
KR102044092B1 (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
US7053492B2 (en) Circuit device and method of manufacturing the same
KR101598537B1 (ko) 다이 부착을 위한 기판 상의 에폭시 코팅
KR102033851B1 (ko) 각도를 이루는 다이 반도체 장치
TWI518857B (zh) 用於半導體元件之線尾連接器
TWI529870B (zh) 包含一嵌入式控制器晶粒之半導體裝置及其製造方法
KR101043141B1 (ko) 정확한 솔더링을 위한 프로브 조립체
US7727861B2 (en) Method and device for contacting semiconductor chips
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
CN106469657B (zh) 具有间隔体层的半导体装置、其形成方法和间隔体层带
CN102870213A (zh) 用于裸芯安装的基底上的环氧涂层
KR20050096600A (ko) 리플로우 공정을 단순화하는 적층형 반도체 패키지 실장시사용되는 카트리지 및 이를 이용한 실장방법
KR20140086420A (ko) 코어리스 기판 제조용 캐리어 및 이를 이용한 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee