KR20050041637A - 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법 - Google Patents

반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법 Download PDF

Info

Publication number
KR20050041637A
KR20050041637A KR1020030076872A KR20030076872A KR20050041637A KR 20050041637 A KR20050041637 A KR 20050041637A KR 1020030076872 A KR1020030076872 A KR 1020030076872A KR 20030076872 A KR20030076872 A KR 20030076872A KR 20050041637 A KR20050041637 A KR 20050041637A
Authority
KR
South Korea
Prior art keywords
epoxy
substrate
dispenser
nozzles
substrates
Prior art date
Application number
KR1020030076872A
Other languages
English (en)
Inventor
김동빈
권영한
김태혁
홍성복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030076872A priority Critical patent/KR20050041637A/ko
Publication of KR20050041637A publication Critical patent/KR20050041637A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coating Apparatus (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법에 관한 것으로, 본 발명에 따른 반도체 제조공정의 에폭시 디스펜서는 소정 개수의 기판 각각에 대응되는 복수의 노즐군 또는 복수의 노즐을 가진 다중 에폭시 토출 방식의 디스펜싱 툴을 포함하는 구성을 특징으로 하며, 이러한 에폭시 디스펜서를 이용한 다이 어태치 방법은 소정 개수의 기판 상에 복수의 노즐군 또는 노즐을 사용하여 돗팅 또는 라이팅 방식으로 에폭시를 동시 도포하는 것을 특징으로 한다.
이에 따라, 에폭시 도포 공정의 작업 시간이 단축되므로 반도체 제조 공정의 생산 효율이 향상된다.

Description

반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법{Epoxy dispenser and method for die attach using thereof in semiconductor device manufacturing process}
본 발명은 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법에 관한 것으로, 더욱 상세하게는 복수의 기판 상에 에폭시를 신속하게 도포할 수 있도록 개선된 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법에 관한 것이다.
통상 반도체 제조공정중 웨이퍼에서 낱개로 분리된 반도체칩은 기판의 칩부착 영역에 부착되어 고정된다. 이러한 반도체칩의 부착을 위해서는 먼저 기판의 칩부착 영역에 접착성을 가지는 액상의 에폭시(epoxy)가 디스펜싱(dispensing)되고, 그 다음으로 그 에폭시가 도포된 기판 상으로 반도체칩이 부착된다. 여기서 에폭시를 디스펜싱하는 장치를 에폭시 디스펜서라 한다.
도 1은 종래 반도체 제조공정의 에폭시 디스펜서를 개략적으로 나타낸 개념도이다.
도 1에 도시된 바와 같이, 종래의 에폭시 디스펜서(10)는 에폭시 튜브(11)와 디스펜싱 툴(12)을 포함한다.
에폭시 튜브(11)의 내부에는 액상의 에폭시가 저장된다. 디스펜싱 툴(12)은 노즐을 포함하고, 에폭시 튜브(11)의 하측과 연결되어 노즐(13)을 통하여 에폭시를 하방으로 토출시킨다.
에폭시 디스펜서(10)는 디스펜서 지지부(1)에 의해 지지되고, 디스펜서 이송부(미도시)에 의해 기판 패널(2)에 배치된 기판(4) 쪽으로 이동된다. 에폭시 디스펜서(10)의 하측에 위치한 노즐(13)은 에폭시를 도포하기 위하여 복수개로 이루어져 있다. 이러한 노즐(13)에서 토출된 에폭시는 돗팅(dotting) 방식으로 기판(4) 하나하나 마다 그 위에 도포되어 에폭시 층(E)을 이룬다.
여기서, 전술한 바와 같이 다수의 노즐을 이용하여 일시에 에폭시를 다수 디스펜싱하는 방법을 돗팅(Dotting) 방식이라 하며, 하나의 노즐을 이용하여 에폭시를 소정 모양으로 그리는 방법을 라이팅(Writing) 방식이라 하기도 한다.
그러나, 종래의 에폭시 디스펜서는 기판 패널에 배치된 기판마다 일일이 도팅작업을 해야 하기 때문에 에폭시 도포 공정의 작업속도가 떨어져 반도체 제조공정의 생상 효율이 저하되는 문제점이 있다. 특히, 돗팅 방식이 아닌 라이팅 방식으로 에폭시를 도포하는 경우에는 에폭시가 토출되면서 에폭시 디스펜서가 그림을 그리듯 움직여야 하기 때문에 에폭시 도포 공정의 작업속도가 더욱 나빠지는 문제점이 있다.
따라서 본 발명의 목적은 기판 상에 에폭시를 도포하는 공정이 신속하게 이루어질 수 있도록 개선된 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법을 제공하는 것이다.
본 발명에 따른 반도체 제조공정의 에폭시 디스펜서는, 에폭시가 저장된 에폭시 튜브와, 그 에폭시 튜브에 연결되며 기판이 배치된 기판패널 상에 그 에폭시를 하방으로 토출시키는 디스펜싱 툴이 구비된 에폭시 디스펜서에 있어서, 그 디스펜싱 툴은 그 기판 패널에서 선택된 둘 이상의 기판 각각에 대응되며 각각 복수의 서브 노즐을 포함하는 둘 이상의 노즐군(群)을 포함하고, 그 노즐군은 돗팅(dotting) 방식으로 그 기판 패널에서 선택된 둘 이상의 기판 각각 위에 그 에폭시를 동시에 토출시키는 것을 특징으로 한다.
본 발명에 따른 다른 반도체 제조공정의 에폭시 디스펜서는, 에폭시가 저장된 에폭시 튜브와, 그 에폭시 튜브에 연결되며 기판이 배치된 기판패널 상에 그 에폭시를 하방으로 토출시키는 디스펜싱 툴이 구비된 반도체 제조공정의 에폭시 디스펜서에 있어서, 그 디스펜싱 툴은 그 기판 패널에서 선택된 둘 이상의 기판 각각에 대응되는 둘 이상의 노즐을 포함하고, 그 노즐은 라이팅(writing) 방식으로 그 기판 패널에서 선택된 둘 이상의 기판 각각 위에 그 에폭시를 동시에 토출시키는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 노즐군 또는 노즐의 개수는, 그 기판패널에 (n × m)의 어레이(array) 형태로 배치된 기판 어레이(여기서 n과 m은 자연수)에 포함된 기판의 개수와 동일한 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 에폭시 튜브와 그 디스펜싱 툴 사이에는 에폭시 토출량 조절 툴을 더 포함하고, 그 에폭시 토출량 조절 툴은 그 복수의 노즐 또는 노즐군 각각과 연결되어 그 에폭시의 흐름이 통과되는 복수의 관통 개구부를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 에폭시 토출량 조절 툴의 중심에서 외곽으로 갈수록 그 복수의 관통 개구부 각각의 개구 단면적이 점점 더 커지는 것을 특징으로 한다.
본 발명에 따른 반도체 제조공정의 다이 어태치 방법은, (a) 복수의 기판을 포함하는 기판 패널을 준비하는 단계; (b) 에폭시가 저장된 에폭시 튜브 및 그 기판 패널에서 선택된 둘 이상의 기판에 대응되도록 배치되고 둘 이상의 서브 노즐을 가지는 복수의 노즐군이 구비된 디스펜싱 툴을 포함하는 에폭시 디스펜서를 준비하는 단계; (c) 그 에폭시 디스펜서가 디스펜서 이송부에 의해 그 기판 패널로 이동되어, 그 복수의 노즐군이 그 복수의 기판 상에 각각 위치하는 단계; (d) 그 에폭시는 그 복수의 노즐군의 각 서브 노즐에서 토출되면서, 그 기판 패널에서 선택된 둘 이상의 기판 상에 각각 돗팅(dotting) 방식으로 동시에 도포되는 단계; 및 (e) 그 에폭시가 도포된 기판위로 칩 픽커에 의해 이송된 반도체칩이 적층되는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 다른 반도체 제조공정의 다이 어태치 방법은, (A) 복수의 기판을 포함하는 기판 패널을 준비하는 단계; (B) 에폭시가 저장된 에폭시 튜브와, 그 에폭시 튜브와 연결되며 그 기판 패널에서 선택된 둘 이상의 기판에 대응되도록 배치된 복수의 노즐이 구비된 디스펜싱 툴을 포함하는 에폭시 디스펜서를 준비하는 단계; (C) 그 에폭시 디스펜서가 디스펜서 이송부에 의해 그 기판 패널로 이동되어, 그 복수의 노즐이 그 복수의 기판 상에 각각 위치하는 단계; (D) 그 에폭시는 그 복수의 노즐에서 각각 토출되면서, 그 기판 패널에서 선택된 둘 이상의 기판 상에 각각 라이팅(writing) 방식으로 동시에 도포되는 단계; 및 (E) 그 에폭시가 도포된 기판위로 칩 픽커에 의해 이송된 반도체칩이 적층되는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 기판패널은 그 기판이 (n × m)의 어레이(array) 형태로 배치된 복수의 기판 어레이를 포함하고(여기서 n과 m은 자연수), 그 노즐군 또는 노즐의 개수는 그 기판 어레이에 포함된 기판의 개수와 동일한 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 기판 어레이는 (3 × 3)의 어레이 형태로 그 기판 패널 상에 배치되고, 그 노즐 또는 노즐군도 (3 × 3)의 어레이 형태로 그 디스펜싱 툴에 배치되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 에폭시 튜브와 그 디스펜싱 툴 사이에는 에폭시 토출량 조절 툴을 더 포함하고, 그 에폭시 토출량 조절 툴은 그 복수의 노즐 또는 노즐군 각각과 연결되어 그 에폭시의 흐름이 통과되는 복수의 관통 개구부를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 에폭시 토출량 조절 툴의 중심에서 외곽으로 갈수록 그 복수의 관통 개구부 각각의 개구 단면적이 점점 더 커지는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이 어태치 방법을 설명한다.
도 2는 본 발명의 일실시예에 따른 반도체 제조공정의 에폭시 디스펜서를 개략적으로 나타낸 개념도이다.
도 2에서 도시된 바와 같이, 본 발명의 일실시예에 따른 에폭시 디스펜서(20)는 에폭시 튜브(21)와 디스펜싱 툴(22)을 포함한다.
에폭시 튜브(21)의 내부에는 액상의 에폭시가 저장된다. 이러한 에폭시는 공압튜브(7)를 따라 에폭시 튜브(21) 내로 가해지는 공압(空壓)에 의하여 A1방향으로 가압력을 받는다.
디스펜싱 툴(22)은 그 하측에 (3 × 3)의 어레이(array) 형태로 배치되는 9개의 노즐군(群)(23)을 포함하고, 에폭시 튜브(21)의 하측과 연결되어 노즐군(23)을 통하여 에폭시를 A1방향으로 토출시킨다.
에폭시 디스펜서(20)는 디스펜서 지지부(6)에 의해 지지되고, 디스펜서 이송부(미도시)에 의해서 이동된다.
도 3은 도 2에서의 디스펜싱 툴의 밑면을 바라본 사시도이다. 도 3에서 도시된 바와 같이, 노즐군(23) 각각은 복수의 서브 노즐(23a)로 구성되어 있다. 서브 노즐(23a) 각각의 단부에서 에폭시가 도 2의 A1방향으로 토출된다.
도 2를 참조하면, 기판 패널(2)은 기판(4)이 (3 × 3)의 어레이 형태로 배열된 기판 어레이(3)를 포함한다.
이에 따라, 디스펜싱 툴(22)은 기판 어레이(3)의 기판 9개 모두에 에폭시를 동시 도포할 수 있는 9개의 노즐군(23)을 포함한다. 즉, 노즐군(23)은 돗팅(dotting) 방식으로 기판 패널(2)의 기판 어레이(3) 상의 모든 기판 각각 위에 에폭시를 동시에 토출시켜, 기판(4)상에 에폭시 층(E)이 형성된다.
도 4는 본 발명의 다른 실시예에 따른 에폭시 토출량 조절 툴을 나타낸 사시도이다.
도 4에서 도시된 바와 같이, 에폭시 토출량 조절 툴(30)은 노즐군(도 2의 23) 각각과 연결되는 9개의 제1 내지 제9관통 개구부(31) 내지 (39)를 포함한다. 이러한 에폭시 토출량 조절 툴(30)은 도2의 디스펜싱 툴(22)의 사이에 삽입된다. 즉, 디스펜싱 툴(도2 의 22)이 제1 및 제2서브 디스펜싱 툴(미도시)로 나뉘고, 그 사이에 에폭시 토출량 조절 툴(30)이 위치한다. 따라서, 에폭시의 메인흐름(main flow)(F)은 제1서브 디스펜싱 툴을 통과하면서 제1내지 제9에폭시 흐름(F1) 내지 (F9)으로 갈라지고, 이러한 제1내지 제9에폭시 흐름(F1) 내지 (F9)은 각각 에폭시 토출량 조절 툴(30)의 제1 내지 제9관통 개구부(31) 내지 (39)를 통과한다. 이렇게 통과한 에폭시는 제2서브 디스펜싱 툴을 경유하여 도 2의 도면부호 23과 같은 제2노즐군(미도시)으로 토출된다.
여기서, 에폭시 토출량 조절 툴(30)의 중심에는 제1관통 개구부(31)가 위치해 있는데, 그 단면적인 제1개구 단면적은, 에폭시 토출량 조절 툴(30)의 중심에서 소정 거리 이격된 제2 내지 제5관통 개구부(32) 내지 (35) 각각의 단면적인 제2 내지 제5개구 단면적보다 더 작다. 또한, 그 제2 내지 제5개구 단면적은 에폭시 토출량 조절 툴(30)의 중심에서부터 더욱 이격된 제6 내지 제9관통 개구부(36) 내지 (39) 각각의 단면적인 제6내지 제9개구 단면적보다도 더 작다. 즉, 에폭시 토출량 조절 툴(30)의 중심에서 외곽으로 갈수록 복수의 관통 개구부(31) 내지 (39) 각각의 개구 단면적이 점점 더 커진다.
이에 따라, 에폭시를 토출시키는 주(主)된 가압력이 제1에폭시 흐름(F1)을 따라 작용하는 경우에도, 전술한 제1개구 단면적이 상대적으로 작아 제1에폭시 흐름(F1)에 대한 저항이 상대적으로 증대되는 반면, 전술한 제6 내지 제9개구 단면적이 상대적으로 커서 제6 내지 제9에폭시 흐름(F6) 내지 (F9)에 대한 저항이 상대적으로 작아지게 된다. 따라서, 도 2에서와 같은 노즐군이 디스펜싱 툴의 외곽으로 넓게 분포하고 있더라도 이러한 노즐군 각각에서 균일한 양의 에폭시가 안정적으로 토출될 수 있다.
도 5는 본 발명의 또다른 실시예에 따른 디스펜싱 툴을 나타낸 사시도이다.
앞서의 실시예들은 모두 돗팅 방식으로 에폭시를 도포하는 경우를 상정하였지만, 라이팅 방식으로 에폭시를 도포하는 경우에는 도 5 에서와 같이 제2디스펜싱 툴(40)이 9개의 노즐(41)을 포함할 수도 있다. 이러한 노즐(41) 각각은 라이팅 방식으로 도 2의 기판 어레이(3)상의 기판 모두에 에폭시를 동시 도포한다.
이하에서는 도 2를 참조하여 본 발명에 따른 에폭시 디스펜서를 이용한 다이 어태치(die attach) 방법을 설명한다.
먼저, (3 × 3)의 어레이 형태로 9개의 기판(4)이 배치된 기판 어레이(3)를 포함하는 기판 패널(2)을 준비한다.
다음으로, (3 × 3)의 어레이 형태로 노즐군(23)이 구비된 에폭시 디스펜서(20)를 준비한다. 여기서 노즐군(23)은 복수의 서브 노즐(23a)을 포함한다.
다음으로, 에폭시 디스펜서(20)가 디스펜서 이송부(미도시)에 의해 기판 패널(2)로 이동되어, 노즐군(23) 각각이 기판 어레이(3)의 각 기판 상에 위치한다.
다음으로, 에폭시가 노즐군(23)의 각 서브 노즐(23a)에서 토출되면서, 기판 어레이(3)의 각 기판 상에 각각 돗팅(dotting) 방식으로 동시에 도포된다.
다음으로, 에폭시가 도포된 기판위로 칩 픽커(9)에 의해 이송된 반도체칩(C)이 적층된다. 이로써 다이 어태치 공정이 종료된다.
전술한 바와 같은 다이 어태치 방법은 도 4에서의 에폭시 토출량 조절 툴(30)을 사용하여 에폭시 도포 공정을 진행할 수도 있다.
또한, 전술한 바와 같은 다이 어태치 방법은 돗팅 방식이 아닌 라이팅 방식으로 에폭시 도포 공정이 진행될 수도 있다 . 이 경우에는 도 6에서와 같은 제2디스펜싱 툴(40)이 사용되어야 할 것이다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다양한 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경과 수정 및 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
본 발명에 따른 반도체 제조공정의 에폭시 디스펜서는 소정 개수의 기판 각각에 대응되는 복수의 노즐군 또는 복수의 노즐을 가진 다중 에폭시 토출 방식의 디스펜싱 툴을 포함하는 구성을 특징으로 하며, 이러한 에폭시 디스펜서를 이용한 다이 어태치 방법은 소정 개수의 기판 상에 복수의 노즐군 또는 노즐을 사용하여 돗팅 또는 라이팅 방식으로 에폭시를 동시 도포하는 것을 특징으로 하므로, 에폭시 도포 공정의 작업 속도가 빨라지므로 반도체 제조 공정의 생산 효율이 향상되는 이점이 있다.
특히, 본 발명에 따른 반도체 제조공정의 에폭시 디스펜서는 그 중심에서 외곽으로 갈수록 개구 단면적이 더 커지는 복수의 관통 개구부가 마련된 에폭시 토출량 조절 툴을 포함하는 구성으로써, 노즐이 넓게 분포하고 있더라도 이러한 노즐 각각에서 균일한 양의 에폭시가 안정적으로 토출되어 반도체 장치의 접합 신뢰성이 향상되는 이점이 있다.
도 1은 종래의 에폭시 디스펜서를 개략적으로 나타낸 개념도이다.
도 2는 본 발명의 일실시예에 따른 반도체 제조공정의 에폭시 디스펜서를 개략적으로 나타낸 개념도이다.
도 3은 도 2에서의 디스펜싱 툴의 밑면을 바라본 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 에폭시 토출량 조절 툴을 나타낸 사시도이다.
도 5는 본 발명의 또다른 실시예에 따른 디스펜싱 툴을 나타낸 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
2: 기판 패널 3: 기판 어레이
4: 기판 6: 디스펜서 지지부
20: 에폭시 디스펜서 21: 에폭시 튜브
22: 디스펜싱 툴 23: 노즐군
23a: 서브 노즐 30: 에폭시 토출량 조절 툴
31 내지 39: 제1 내지 제9관통 개구부
41: 노즐

Claims (11)

  1. 에폭시가 저장된 에폭시 튜브와, 상기 에폭시 튜브에 연결되며 기판이 배치된 기판패널 상에 상기 에폭시를 하방으로 토출시키는 디스펜싱 툴이 구비된 에폭시 디스펜서에 있어서,
    상기 디스펜싱 툴은 상기 기판 패널에서 선택된 둘 이상의 기판 각각에 대응되며 각각 복수의 서브 노즐을 포함하는 둘 이상의 노즐군(群)을 포함하고,
    상기 노즐군은 돗팅(dotting) 방식으로 상기 기판 패널에서 선택된 둘 이상의 기판 각각 위에 상기 에폭시를 동시에 토출시키는 것을 특징으로 하는 반도체 제조공정의 에폭시 디스펜서.
  2. 에폭시가 저장된 에폭시 튜브와, 상기 에폭시 튜브에 연결되며 기판이 배치된 기판패널 상에 상기 에폭시를 하방으로 토출시키는 디스펜싱 툴이 구비된 반도체 제조공정의 에폭시 디스펜서에 있어서,
    상기 디스펜싱 툴은 상기 기판 패널에서 선택된 둘 이상의 기판 각각에 대응되는 둘 이상의 노즐을 포함하고,
    상기 노즐은 라이팅(writing) 방식으로 상기 기판 패널에서 선택된 둘 이상의 기판 각각 위에 상기 에폭시를 동시에 토출시키는 것을 특징으로 하는 반도체 제조공정의 에폭시 디스펜서.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 노즐군 또는 노즐의 개수는,
    상기 기판패널에 (n × m)의 어레이(array) 형태로 배치된 기판 어레이(여기서 n과 m은 자연수)에 포함된 기판의 개수와 동일한 것을 특징으로 하는 반도체 제조공정의 에폭시 디스펜서.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 에폭시 튜브와 상기 디스펜싱 툴 사이에는 에폭시 토출량 조절 툴을 더 포함하고,
    상기 에폭시 토출량 조절 툴은 상기 복수의 노즐 또는 노즐군 각각과 연결되어 상기 에폭시의 흐름이 통과되는 복수의 관통 개구부를 포함하는 것을 특징으로 하는 반도체 제조공정의 에폭시 디스펜서.
  5. 제 4 항에 있어서,
    상기 에폭시 토출량 조절 툴의 중심에서 외곽으로 갈수록 상기 복수의 관통 개구부 각각의 개구 단면적이 점점 더 커지는 것을 특징으로 하는 반도체 제조공정의 에폭시 디스펜서.
  6. (a) 복수의 기판을 포함하는 기판 패널을 준비하는 단계;
    (b) 에폭시가 저장된 에폭시 튜브 및
    상기 기판 패널에서 선택된 둘 이상의 기판에 대응되도록 배치되고 둘 이상의 서브 노즐을 가지는 복수의 노즐군이 구비된 디스펜싱 툴을
    포함하는 에폭시 디스펜서를 준비하는 단계;
    (c) 상기 에폭시 디스펜서가 디스펜서 이송부에 의해 상기 기판 패널로 이동되어, 상기 복수의 노즐군이 상기 복수의 기판 상에 각각 위치하는 단계;
    (d) 상기 에폭시는,
    상기 복수의 노즐군의 각 서브 노즐에서 토출되면서,
    상기 기판 패널에서 선택된 둘 이상의 기판 상에 각각 돗팅(dotting) 방식으로 동시에 도포되는 단계; 및
    (e) 상기 에폭시가 도포된 기판위로 칩 픽커에 의해 이송된 반도체칩이 적층되는 단계;
    를 포함하는 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
  7. (A) 복수의 기판을 포함하는 기판 패널을 준비하는 단계;
    (B) 에폭시가 저장된 에폭시 튜브와, 상기 에폭시 튜브와 연결되며 상기 기판 패널에서 선택된 둘 이상의 기판에 대응되도록 배치된 복수의 노즐이 구비된 디스펜싱 툴을 포함하는 에폭시 디스펜서를 준비하는 단계;
    (C) 상기 에폭시 디스펜서가 디스펜서 이송부에 의해 상기 기판 패널로 이동되어, 상기 복수의 노즐이 상기 복수의 기판 상에 각각 위치하는 단계;
    (D) 상기 에폭시는,
    상기 복수의 노즐에서 각각 토출되면서,
    상기 기판 패널에서 선택된 둘 이상의 기판 상에 각각 라이팅(writing) 방식으로 동시에 도포되는 단계; 및
    (E) 상기 에폭시가 도포된 기판위로 칩 픽커에 의해 이송된 반도체칩이 적층되는 단계;
    를 포함하는 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 기판패널은 상기 기판이 (n × m)의 어레이(array) 형태로 배치된 복수의 기판 어레이를 포함하고(여기서 n과 m은 자연수),
    상기 노즐군 또는 노즐의 개수는 상기 기판 어레이에 포함된 기판의 개수와 동일한 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
  9. 제 8 항에 있어서,
    상기 기판 어레이는 (3 × 3)의 어레이 형태로 상기 기판 패널 상에 배치되고,
    상기 노즐 또는 노즐군도 (3 × 3)의 어레이 형태로 상기 디스펜싱 툴에 배치되는 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 에폭시 튜브와 상기 디스펜싱 툴 사이에는 에폭시 토출량 조절 툴을 더 포함하고,
    상기 에폭시 토출량 조절 툴은 상기 복수의 노즐 또는 노즐군 각각과 연결되어 상기 에폭시의 흐름이 통과되는 복수의 관통 개구부를 포함하는 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
  11. 제 10 항에 있어서,
    상기 에폭시 토출량 조절 툴의 중심에서 외곽으로 갈수록 상기 복수의 관통 개구부 각각의 개구 단면적이 점점 더 커지는 것을 특징으로 하는 반도체 제조공정의 다이 어태치 방법.
KR1020030076872A 2003-10-31 2003-10-31 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법 KR20050041637A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076872A KR20050041637A (ko) 2003-10-31 2003-10-31 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076872A KR20050041637A (ko) 2003-10-31 2003-10-31 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법

Publications (1)

Publication Number Publication Date
KR20050041637A true KR20050041637A (ko) 2005-05-04

Family

ID=37243083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076872A KR20050041637A (ko) 2003-10-31 2003-10-31 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법

Country Status (1)

Country Link
KR (1) KR20050041637A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043474B1 (ko) * 2009-03-23 2011-06-23 삼성전기주식회사 디스펜서 및 이를 이용한 전자부품의 밀봉 방법
WO2012149686A1 (en) * 2011-05-05 2012-11-08 Sandisk Semiconductor (Shanghai) Co., Ltd. Epoxy coating on substrate for die attach
CN102870213A (zh) * 2011-05-05 2013-01-09 晟碟半导体（上海）有限公司 用于裸芯安装的基底上的环氧涂层

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043474B1 (ko) * 2009-03-23 2011-06-23 삼성전기주식회사 디스펜서 및 이를 이용한 전자부품의 밀봉 방법
WO2012149686A1 (en) * 2011-05-05 2012-11-08 Sandisk Semiconductor (Shanghai) Co., Ltd. Epoxy coating on substrate for die attach
CN102870213A (zh) * 2011-05-05 2013-01-09 晟碟半导体（上海）有限公司 用于裸芯安装的基底上的环氧涂层
KR20130046389A (ko) * 2011-05-05 2013-05-07 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드 다이 부착을 위한 기판 상의 에폭시 코팅

Similar Documents

Publication Publication Date Title
KR101886590B1 (ko) 성형된 유체 유동 구조체
KR101242402B1 (ko) 이중 헤드 분배기를 구비하는 다이 본더
US6752490B2 (en) Micro fluid dispensers using flexible hollow glass fibers
US6435425B1 (en) Module and nozzle for dispensing controlled patterns of liquid material
US20110096126A1 (en) Printer head and printing method having the same
US5187123A (en) Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots
KR20100069669A (ko) 펄스형 디스펜스에 의해 형성되는 전기적 인터커넥트
US6861095B1 (en) Method of uniformly applying a paste on a paste applying body
US8303087B2 (en) Package structure of inkjet-printhead chip
US20050172891A1 (en) Dies bonding apparatus and dies bonding method
KR20050041637A (ko) 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법
JP2009072648A (ja) 粘性流体塗布装置
TW200938031A (en) Electronic component with wire bonds in low modulus fill encapsulant
EP3492263B1 (en) Ink jet head
CN108263097B (zh) 打印头芯片及其制造方法
KR100537836B1 (ko) 반도체 칩 부착용 디스펜싱 툴
KR100197858B1 (ko) 리드 프레임에 스크린 프린트 기법을 이용한 개선된 칩 부착방법
CN201352551Y (zh) 半导体封装工程中的银浆喷射装置
KR100237656B1 (ko) 반도체패키지용 다이어태치장치의 에폭시툴
JP3104532B2 (ja) ボンド塗布用ディスペンサ装置
JPH0610681Y2 (ja) マルチノズルを具えるディスペンサー
JP4397748B2 (ja) 半導体装置の製造方法
KR20030016082A (ko) 다중 접착제 도포 장치 및 반도체 칩 부착 장치
JPH05129350A (ja) ダイボンデイングペ−スト塗布装置
JPH09141879A (ja) インクジェットプリンタヘッドの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination