KR101596034B1 - 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법 - Google Patents

단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법 Download PDF

Info

Publication number
KR101596034B1
KR101596034B1 KR1020080129221A KR20080129221A KR101596034B1 KR 101596034 B1 KR101596034 B1 KR 101596034B1 KR 1020080129221 A KR1020080129221 A KR 1020080129221A KR 20080129221 A KR20080129221 A KR 20080129221A KR 101596034 B1 KR101596034 B1 KR 101596034B1
Authority
KR
South Korea
Prior art keywords
voltage
mosfet
gate
electron transistor
stage
Prior art date
Application number
KR1020080129221A
Other languages
English (en)
Other versions
KR20100070600A (ko
Inventor
계훈우
송복남
최중범
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020080129221A priority Critical patent/KR101596034B1/ko
Publication of KR20100070600A publication Critical patent/KR20100070600A/ko
Application granted granted Critical
Publication of KR101596034B1 publication Critical patent/KR101596034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 단전자 트랜지스터의 드레인 전압을 제어가능한 SET ULG회로 및 SET ULG회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법에 대한 것이다. 보다 상세하게는 드레인 노드에 의해 전류소스가 공급되고 게이트노드와 소스노드를 구비한 제 1 모스펫 및 제 1 모스펫의 소스노드에 연결되고 게이트에 게이트 입력전압이 공급되는 제 1단전자 트랜지스터를 구비한 SET ULG회로에 있어서, 제 1모스펫의 게이트노드와 연결되는 제 2모스펫; 및 제 2모스펫의 소스노드에 연결되고 입력게이트와 사이드게이트를 구비한 제 2단전자 트랜지스터;를 포함하여 제 2모스펫 및 제 2단전자 트랜지스터를 이용하여 제 1단전자 트랜지스터의 드레인전압을 제어하는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어가능한 SET ULG회로 및 그 회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법이다.
SET ULG회로, 모스펫, 단전자 트랜지스터, 게이트, 사이드게이트, 쿨롱장벽특성, 단전자 트랜지스터의 드레인전압

Description

단전자 트랜지스터의 드레인 전압을 제어가능한 ＳＥＴ ＵＬＧ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인 전압의 제어방법{SET ULG Circuit and Method for controlling Single Electron Transistor Drain Voltage}
본 발명은 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로 및 SET ULG회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법에 대한 것이다. 보다 상세하게는 제 1모스펫과 제 1단전자 트랜지스터로 구성된 통상의 SET-ULG회로에 있어서, 제 1모스펫의 게이트노드에 공통으로 연결된 제 2모스펫과 사이드 게이트를 구비한 제 2단전자 트랜지스터를 포함하여 제 2단전자 트랜지스터에서 형성된 쉬프트 전압을 조절하여 제 1단전자 트랜지스터 드레인 전압을 쿨롱장벽(Coulomb-blockade)특성을 갖게 되는 임계전압 이하로 유지되도록 제어 가능한 SET-ULG회로 및 그 회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법이다.
단전자 트랜지스터(SET, single electron transistor)에 대한 연구가 현재 급속히 진행중이며 단전자 트랜지스터를 사용하게 되면 회로의 집적도를 향상시킬 수 있으며 소비전력이 매우 작다는 장점을 가지게 된다. 단전자 트랜지스터는 게이트 입력전압에 따라 단전자 트랜지스터의 드레인 전류가 주기적으로 증가 또는 감 소하는 매우 특별한 특성을 갖고 있다.
이러한 특성을 이용하여 적은 수의 트랜지스터로 회로의 기능성(functionality)을 증가시키려는 많은 노력이 이루어지고 있다. 이 중에서 단전자트랜지스터 소자는 다치논리회로(Multiple-Valued logic circuit)응용에 매우 적합한 특성을 가지고 있으며 이것에 응용하려는 많은 시도가 현재 이루어 지고 있다.
도 1a은 단전자 트랜지스터와 모스펫(MOSFET)을 결합한 SET-ULG(single electron transistor-universal literal gate)기존 회로의 회로도를 도시한 것이다. 도 1b는 도 1a의 회로에서 단전자 트랜지스터의 게이트 입력전압에 따른 모스펫의 드레인전류의 그래프를 도시한 것이고, 도 1c는 단전자 트랜지스터의 입력전압에 따른 회로의 출력전압을 나타낸 그래프이다.
도 1a에 도시된 바와 같이, 일정한 전류소스(Io)가 공급되고 모스펫 게이트에 고정된 게이트 전압(Vgg)이 인가되면 거의 일정한 단전자 트랜지스터의 드레인전압(Vds)이 형성된다. 이러한 단전자 트랜지스터의 드레인전압(Vds)은 Vgg-Vth로 결정된다. 여기서 Vth는 전류소스(Io)가 모스펫에 공급되기 위한 문턱전압에 해당한다. 단전자 트랜지스터의 드레인전압(Vds)은 단전자 트랜지스터가 쿨롱장벽(Coulomb-blockade)특성을 유지시킬 수 있는 임계전압(Vc)보다 낮은 값으로 유지해야 한다.
도 1b에 도시된 바와 같이, 단전자 트랜지스터의 게이트에 입력전압(Vin)에 따라 단전자 트랜지스터에 흐르는 드레인 전류(Id)가 주기적으로 증가 또는 감소하는 특성을 가진다. 도 1b 및 도 1c에 도시된 바와 같이, 전류소스 Io를 기준으로 Id가 Io보다 큰 값인 경우에는 출력전압 Vout은 높은 값에서 낮은 값으로 급격히 낮아지게 된다. 또한, 전류소스 Io를 기준으로 Id가 Io보다 작은 값을 갖는 경우에는 출력전압 Vout은 낮은 값에서 높은 값으로 급격히 높아지게 된다. 여기서 높은 값은 도 1c에 도시된 바와 같이, 전압소스값(Vdd)이 된다.
따라서, 도 1a 내지 도 1c에 도시된 바와 같이, Vin이 증가하게 되면 ULG의 출력전압(Vout)은 매우 큰 전압수윙을 갖는 구형파와 같은 특성을 보이게 된다. 그러나 이러한 ULG회로는 단전자 트랜지스터의 드레인전압(Vds)이 임계전압(Vc)보다 낮은 값으로 유지해야 하는데 온도변화 등의 외부환경변화로 문턱전압(Vth)이 변화하여 유지하지 못하는 문제가 있다.
도 2a는 ULG회로를 사용하여 인코더(incorder, quantizer)를 응용한 기존의 회로를 도시한 것이다. 도 2b는 도 2a회로에서 입력전압(Vin)에 대한 드레인 전류(Id)를 도시한 그래프이고, 도 2c는 입력전압(Vin)에 대한 출력전압(Vout) 그래프를 도시한 것이다. 도 2b에 도시된 바와 같이, 드레인 전류(Id)가 전류소스(Io)와 동일한 곳에 스태이블 포인트(stable point)가 복수개 존재하게 되고, 각각의 스태이블 포인트는 각 점선으로 구분되는 스태이블영역 내에서 동작하게 된다.
즉, CLK신호가 동기화(enable)되어 입력전압(Vin)이 사이드게이트노드(5)에 전달되고 CLK신호를 오프(off)하게 되면 그 전압에 해당하는 스태이블 포인트에서 인코딩(quantized)하게 된다. 따라서, 도 2c에 도시된 바와 같은 계단파형과 같은 Vin-Vout 특성을 얻을 수 있다. 그러나, 이러한 단전자 트랜지스터의 쿨롱장벽 특성은 단전자 트랜지스터의 드레인전압이 수십 mV이내가 되어야 한다는 전제 조건이 있어야 한다. 만일 단전자 트랜지스터의 드레인전압(Vds)이 임계전압(Vc)이상이 된다면 쿨롱장벽 특성이 나타나지 않게 되어 정상적으로 회로를 동작할 수 없게 된다. 따라서, 이러한 드레인전압(Vds)을 임계전압(Vc) 이하로 유지할 수 있는 방법이 요구된다.
도 3은 기존의 도 1a에 도시된 SET-ULG회로에 문제점을 도시한 회로도이다. 도 3에 도시된 바와 같이, 기존 SET-ULG회로에서 드레인 전압은 △Vds=△Vgg-△Vth 이 된다. 따라서, 게이트전압 Vgg가 변화하게 되면 Vds도 같은 양 만큼 변화하게 되며 모스펫(M)의 문턱전압 Vth이 바뀌게 되면 역시 같은 양만큼 Vds는 변하게 된다. 특히, 모스펫의 문턱전압(Vth)은 온도변화에 민감하므로 소자의 동작 온도가 변함에 따라 문턱전압이 바뀌게 되고 이에따라 Vds도 변하게 된다.
만일 온도변화에 따라 드레인전압(Vds) >임계전압(Vc)이 된다면 단전자 트랜 지스터의 쿨롱장벽 특성은 일어나지 않기 때문에 원하는 회로작동을 얻을 수 없게 된다. 이러한 것을 피하기 위해서는 동작온도에 따라 게이트전압 Vgg 값을 변화시켜서 일정한 Vds를 얻도록 하여야 하나 일반적인 모스펫 회로로 이러한 특성을 갖는 Vgg 발생기를 만들기는 매우 어렵다.
따라서, 게이트전압 자체를 조절하는 것이 아닌 게이트노드를 공통으로 하는또 다른 모스펫을 이용하여 게이트 전압을 조절하여 단전자 트랜지스터의 드레인전압을 제어할 수 있는 방법이 요구되었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로 제 2단전자 트랜지스터의 사이드 게이트를 제 2단전자 트랜지스터의 드레인 노드에 연결하여 얻은 제 2단전자 트랜지스터의 드레인전압의 동작점을 제 2모스펫의 게이트에 전달하여 온도변화에 따른 제 1모스펫의 문턱전압 및 제 2모스펫의 문턱전압의 변화와 무관하게 안정적으로 제 1단전자 트랜지스터가 쿨롱장벽특성을 가지면서 동작하기 위한 SET-ULG회로를 제공하게 된다.
모스펫의 게이트 전압을 직접적으로 조절하여 단전자 트랜지스터의 드레인전압을 제어하는 것은 매우 어려운 것이므로 게이트 노드와 공통으로 연결된 또 다른 모스펫과 그 모스펫의 소스노드에 연결되고 사이드게이트를 구비한 또 다른 단전자 트랜지스터를 통하여 드레인 전압을 제어하게 된다. 즉 사이드게이트를 구비한 제 2단전자 트랜지스터가 쉬프트 전압만큼 위상이 변화하는 특성을 이용하여 공통으로 연결된 게이트 노드를 통해 제 1단전자 트랜지스터 드레인 전압을 제어할 수 있게 된다.
본 발명의 그 밖에 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 관련되어 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명확해질 것이다.
상기와 같은 본 발명의 목적은, 드레인 노드에 의해 전류소스가 공급되고 게이트노드와 소스노드를 구비한 제 1 모스펫 및 제 1 모스펫의 소스노드에 연결되고 게이트에 게이트 입력전압이 공급되는 제 1단전자 트랜지스터를 구비한 SET ULG회로에 있어서, 제 1모스펫의 게이트노드와 연결되는 제 2모스펫; 및 제 2모스펫의 소스노드에 연결되고 입력게이트와 사이드게이트를 구비한 제 2단전자 트랜지스터;를 포함하여 제 2모스펫 및 제 2단전자 트랜지스터를 이용하여 제 1단전자 드랜지스터 드레인전압을 제어하는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로로 달성될 수 있다.
제 1모스펫의 게이트노드와 제 2모스펫의 게이트노드가 연결되어 제 1모스펫 게이트 전압과 제 2모스펫 게이트 전압이 동일한 작동점을 가지는 것을 특징으로 할 수 있다.
제 1모스펫에 공급되는 전류소스와 제 2모스펫에 공급되는 전류소스는 동일한 것을 특징으로 할 수 있다.
제 2모스펫의 드레인 노드와 제 2모스펫의 게이트노드를 연결하여 제 1모스펫의 게이트전압을 조절하는 것을 특징으로 할 수 있다.
제 2단전자 트랜지스터의 사이드 게이트의 노드에 제 2단전자 트랜지스터의 드레인노드가 연결되어 있는 것을 특징으로 할 수 있다.
사이드게이트는 제 2단전자 트랜지스터의 쿨롱장벽특성에 따른 사이드게이트 전압을 얻고, 제 2단전자 트랜지스터의 게이트에는 제 2단전자 트랜지스터의 게이트 전압이 인가되어 쉬프트 전압을 형성하는 것을 특징으로 할 수 있다.
제 2단전자 트랜지스터의 게이트 전압을 인가하여 제 2단전자 트랜지스터의 드레인전압이 전류소스와 일치하는 점에서 안정화가 일어나게 되고, 제 2단전자 트랜지스터 드레인 전압은 쉬프트전압을 동작점으로 하여 제 2단전자 트랜지스터의 쿨롱장벽 특성이 쉬프트 전압만큼 위상변화가 되는 것을 특징으로 할 수 있다.
제 2단전자 트랜지스터의 드레인전압의 동작점으로 잡힌 쉬프트 전압은 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값인 것을 특징으로 할 수 있다.
제 2모스펫 게이트전압은 소스전류를 흐르게 하기 위한 제 2모스펫의 문턱전압과 쉬프트 전압의 합이 되고, 제 1모스펫 게이트전압은, 제 2모스펫 게이트전압과 동일하고, 그리고 소스전류를 흐르게 하기 위한 제 1모스펫 문턱전압과 제 1단전자 트랜지스터의 드레인전압의 합인 것을 특징으로 할 수 있다.
제 1모스펫과 제 2모스펫에 동일한 전류소스가 인가되므로 제 1모스펫의 문턱전압과 제 2모스펫의 문턱전압은 외부환경이 변화하더라도 동일한 값을 가지고, 제 2단전자 트랜지스터의 게이트전압에 의해 쉬프트전압이 조절되어 제 1단전자 트랜지스터의 드레인전압을 제어하는 것을 특징으로 할 수 있다.
제어되는 제 1단전자 트랜지스터의 드레인전압은 제 1단전자 트랜지스터의 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값으로 유지되는 것을 특징으로 할 수 있다.
제 2모스펫 게이트 노드에 연결된 제 1모스펫과 제 1단전자 트랜지스터가 복수로 구비되고, 각각이 병렬로 연결되어, 제 2단전자 트랜지스터 게이트전압의 인가에 의해 조절된 제 2단전자 트랜지스터의 쉬프트 전압에 의해 복수의 제 1단전자 트랜지스터의 드레인전압들 각각이 제어되는 것을 특징으로 할 수 있다.
또 다른 카테고리로서 본 발명의 목적은, SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법에 있어서, 제 2단전자 트랜지스터의 사이드게이트에 사이드게이트 전압을 결정하고 제 2단전자 트랜지스터의 게이트에 제 2단전자 트랜지스터 게이트 전압이 인가되는 단계; 제 2단전자 트랜지스터 게이트 전압의 인가로 제 2단전자 트랜지스터 쿨롱장벽특성이 쉬프트 전압만큼 위상변화가 일어나고, 제 2단전자 트랜지스터의 드레인전압이 쉬프트 전압을 동작점으로 하는 단계; 쉬프트전압과 제 2모스펫에 소스전류를 흐르게 하기 위한 제 2모스펫 문턱전압의 합으로 제 2모스펫 게이트전압의 작동점이 결정되는 단계; 제 1모스펫 게이트 전압은 제 1모스펫에 소스전류를 흐르게 하기 위한 제 1모스펫 문턱전압과 제 1단전자 트랜지스터 드레인 전압의 합으로 결정되고, 제 1모스펫의 게이트노드와 제 2모스펫 게이트노드가 공통으로 연결되어 제 1모스펫 게이트전압과 제 2모스펫 게이트전압이 동일한 작동점을 얻는 단계; 및 제 2단전자 트랜지스터의 쉬프트전압과 연관되어 제 1단전자 트랜지스터의 드레인전압이 제어되는 단계;를 포함하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법으로 달성될 수 있다.
게이트전압 작동점 결정 단계에서, 제 1모스펫에 공급되는 전류소스와 제 2모스펫에 공급되는 전류소스는 동일한 것을 특징으로 할 수 있다.
제 2모스펫은, 제 2모스펫의 드레인노드와 제 2모스펫의 게이트노드가 연결되어 있는 것을 특징으로 할 수 있다.
쉬프트 전압은 제 2단전자 트랜지스터가 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값이고, 제어된 제 1단전자 트랜지스터의 드레인전압은 제 1단전자 트랜지스터가 쿨롱장벽특성을 갖기 위한 임계전압보다 작은 값이 되는 것을 특징으로 할 수 있다.
제어 단계에서, 제 1모스펫과 제 2모스펫에 동일한 전류소스가 인가되므로 제 1모스펫의 문턱전압과 제 2모스펫의 문턱전압은 외부환경이 변화하더라도 동일한 변화값을 가지고, 제 2단전자 트랜지스터의 게이트전압에 의해 제 2단전자 트랜지스터 쉬프트전압이 조절되어 제 1단전자 트랜지스터의 드레인전압을 제어하는 것을 특징으로 할 수 있다.
제 2모스펫 게이트 노드에 연결된 모스펫과 단전자 트랜지스터가 각각병렬로 복수가 연결되어, 제 2단전자 트랜지스터 게이트전압의 인가에 의해 조절된 제 2단전자 트랜지스터 쉬프트전압에 의해 복수의 단전자 트랜지스터의 드레인전압 각각이 제어되는 것을 특징으로 할 수 있다.
따라서, 상기 설명한 바와 같은 본 발명의 일실시예에 의하면, 기존 SET-ULG 회로에서 단전자 트랜지스터의 드레인 전압을 제한하기 위한 모스펫의 게이트 바이어스를 사이드 게이트를 따라 쿨롱장벽특성의 위상이 변하는 현상을 이용하고 이것을 모스펫의 공통 게이트회로를 통해 전달하도록하여 온도변화등과 같은 외부 환경변화와 무관하게 안정적으로 동작시킬 수 있는 효과를 가진다.
본 발명은 게이트 전압을 직접적으로 조절하는 것이 아닌 사이드 게이트를 포함하는 또 다른 단전자 트랜지스터와 게이트 노드를 공통으로 하는 또 다른 모스펫을 이용하므로써 간편하고 정확한 방법으로 단전자 트랜지스터의 드레인 전압을 쿨롱장벽특성이 유지되는 영역에 유지되도록 제어할 수 있다.
또한, 이러한 제어 가능한 SET-ULG회로 및 제어방법은 게이트 노드에 병렬로 제어하고자 하는 단전자 트랜지스터를 모스펫을 통하여 연결가능하다. 따라서 한개의 사이드 게이트를 포함하는 단전자 트랜지스터로 복수의 단전자 트랜지스터의 드레인전압 각각을 제어할 수 있어 영역제한(area penalty)이 적다는 장점을 가진다.
비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어 졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 특허 청구 범위에 속함은 자명하다.
( 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG 회로의 구성)
이하에서는 첨부된 도면을 참고하여 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로의 구성에 대하여 설명하도록 한다. 먼저, 본 발명은 단전자 트랜지스터에 사이드 게이트를 포함하여 사이드 게이트 전압을 인가하는 경우 단전자 트랜지스터 드레인전류-입력전압 위상이 사이드 게이트전압만큼 쉬프트되는 형상을 이용한 것이다. 도 4a는 단전자 트랜지스터에 사이드게이트를 구비하여 사이드 게이트전압이 인가되는 회로도를 구비한 것이고, 도 4b는 사이드 게이트 전압이 인가되지 않은 경우 드레인전류-입력전압 곡선과 사이드게이트 전압을 인가한 경우에 드레인 전류-입력전압 위상이 사이드 게이트전압만큼 쉬프트된 그래프를 도시한 것이다.
도 5a는 본 발명에 따른 온도변화와 무관하게 단전자 트랜지스터의 드레인전압을 쿨롱장벽 특성을 갖는 범위로 유지시키도록 제어 가능한 SET-ULG 회로도를 도시한 것이다. 도 5a에 도시된 바와 같이, 본 발명은 모스펫의 게이트전압을 직접조절하여 단전자 트랜지스터의 드레인 전압을 임계전압 이하로 유지하는 것이 아닌 제 1단전자 트랜지스터의 드레인 전압을 임계전압 이하로 유지하기 위해 제 1모스펫(M1)에 연결된 제 2모스펫(M2)과 제 2모스펫(M2)과 연결된 제 2단전자 트랜지스터(SET2)를 이용하는 것을 알 수 있다.
제 1모스펫(M1)와 연결된 제 2모스펫(M2)은 서로 게이트 노드(30)를 공유하고 있다. 따라서, 제 2모스펫(M2)의 게이트 전압과 제 1모스펫(M1)의 게이트전압은 동일한 작동점(Vgg)을 가지게 된다. 제 2모스펫(M2)은 제 2모스펫(M2) 드레인노드(10)가 게이트 노드(20)에 연결되어 있다. 따라서, 제 2모스펫(M2) 드레인노드(10)에 제 2모스펫(M2) 게이트(20) 전압을 연결하여 제 1모스펫(M1)게이트(80) 전압을 제어하도록 되어 있다.
또한, 제 1모스펫(M1)과 제 2모스펫(M2)에는 같은 전력소스 Io에 의해 구동되도록 구성되어 있다. 따라서, 제 1모스펫(M1)의 게이트 전압과 제 2모스펫(M2)의 게이트전압은 제 1단전자 트랜지스터(SET1) 및 제 2단전자 트랜지스터(SET2)가 턴온(turn on)되었을 때 Io를 흐르게 하기 위한 동일한 작동점(Vgg)을 결정하게 된다.
그리고, 제 2모스펫(M2)의 소스노드(35)에 제 2단전자 트랜지스터(SET2)가 연결되어 있다. 제 2단전자 트랜지스터(SET2)는 도 5a에 도시된 바와 같이, 사이드게이트(50)를 포함하고 있다. 사이드게이트 노드(55)는 제 2단전자 트랜지스 터(SET2)의 드레인 노드(40)와 공통으로 연결되어 있다. 제 2단전자 트랜지스터(SET2)의 게이트(60)에는 제 2단전자 트랜지스터(SET2)의 게이트 전압(Vm)이 인가된다.
게이트 전압(Vm)은 제 2단전자 트랜지스터(SET2)의 드레인전류가 사이드 게이트전압(Vsg)이 0볼트(V)일 때에 비해 제 2단전자 트랜지스터(SET2) 쉬프트전압(Vcclb)만큼 위상이 쉬프트 되도록 인가하게 된다. 이러한 쉬프트 전압(Vcclb)은 사이드 게이트전압(Vsg)과 제 2단전자게이트 전압(Vm)에 의해 조절하게 된다. 도 5b는 사이드게이트 전압이 0볼트(V)일 때의 제 2단전자 트랜지스터(SET2) 드레인 전류-전압 그래프 및 제 2단전자 트랜지스터(SET2)에 게이트 전압(Vm)을 인가한 경우 쉬프트전압(Vcllb)만큼 위상이 변화된 그래프를 도시한 것이다.
도 5b에 도시된 바와 같이, 제 2단전자 트랜지스터(SET2) 드레인전압은 그래프에서 Io와 동작점이 일치하는 점에서 스태이블(stable)이 일어나게 되어 쿨롱장벽특성이 쉬프트 전압(Vcclb)만큼 위상변화가 일어나게 된다. 제 2모스펫(M2)에 Io를 흘리기 위한 문턱전압을 Vth2이라고 할 때, 제 2단전자 트랜지스터(SET2) 게이트전압 Vm을 인가할 경우 제 2단전자 트랜지스터(SET2)의 드레인전압은 쉬프트전압(Vcclb)을 동작점으로 잡게 된다. 따라서, 제 2 단전자 트랜지스터(SET2)에 쿨롱장 벽 특성을 갖기 위해 Vm을 조절하여 Vcclb의 값은 임계전압(Vc)보다 작은 값이 되도록 하여야 한다.
이 때, 제 2모스펫(M2)의 게이트에 흐르게 되는 게이트전압의 작동점 Vgg는 수학식 1을 만족하게 된다.
Vgg = Vth2 + Vcclb
여기서, Vth2은 제 2모스펫(M2)의 문턱전압이고 Vcclb는 쉬프트 전압, 동작점으로 잡힌 제 2단전자 트랜지스터(SET2)의 드레인 전압이 된다. 이 때 제 1모스펫(M1)의 게이트노드(30)는 제 2모스펫(M2) 게이트노드(30)와 공통으로 연결되어 있으므로 제 1모스펫(M1) 게이트 전압은 제 2모스펫(M2) 게이트 전압과 동일하여 이하 수학식 2로 표현된다.
Vgg = Vth1 + Vccb
여기서, Vth1은 제 1모스펫(M1)의 문턱전압이며, Vccb는 제어할 목적의 대상인 제 1단전자 트랜지스터(SET1)의 드레인 전압이다.
제 1모스펫(M1) 드레인 노드(70)에 의해 공급되는 전력소스 또한 제 2모스펫(M2)과 동일한 Io이므로 제 2모스펫(M2)의 문턱전압(Vth2)과 제 1모스펫(M1) 문턱전압(Vth1)은 동일하거나 비슷한 값을 가지기 때문에 제 1단전자 트랜지스터(SET1) 드레인전압 Vccb는 제 2단전자 트랜지스터(SET2) 드레인전압 Vcclb와 동일하게 된다.따라서, 이하의 수학식 3을 만족하게 된다.
Vcclb = Vccb
따라서, 제 2단전자 트랜지스터(SET2)의 게이트 전압 Vm에 의해 발생된 Vcclb를 조절하여 제 1단전자 트랜지스터(SET1)의 드레인전압 Vccb를 제어할 수 있게 된다. 만일 온도변화에 의해 제 1모스펫(M1)의 문턱전압(Vth1)과 제 2모스펫(M2)의 문턱전압(Vth2)변동된다 하더라도 서로 동일하게 변하게 때문에 마찬가지로 위 수학식 3은 유지된다. 따라서, 본 발명의 SET-ULG회로에서는 온도변화에 따라 제 1모스펫(M1) 게이트전압을 직접 조절하지 않더라도 제 1단전자 트랜지스터(SET1)의 드레인 전압을 일정하게 유지할 수 있다.
도 6a 내지 도 6d는 도 5의 본 발명 SET-ULG 회로의 시물레이션 결과를 도시한 것이다. 도 6a에 도시된 바와 같이 제 2단전자 트랜지스터(SET2)의 게이트에 게이트전압(Vm) 0.633볼트(V) 인가하고 제 2단전자 트랜지스터(SET2)의 사이드게이트에 따른 쿨로장벽 특성으로 사이드게이트 전압(Vsg)이 20미리볼트(mV)가 된다. 따라서 이에 따라 제 2단전자 트랜지스터(SET2)의 전압-전류 위상이 쉬프트되는 것을 알 수 있다. 도시된 바와 같이 제 2단전자 트랜지스터 게이트전압(Vm)이 0.633볼트 인 경우 제 2단전자 드레인전류는 40pA(피코암페어)임을 알 수 있다.
그리고, 도 6b에 도시된 바와 같이, 전류소스(Io)는 40피코암페어(pA)를 인가하였을때, 제 2단전자 트랜지스터(SET2)의 드레인 전압은 쉬프트 전압(Vcclb)인 27미리볼트(mV)에서 동작점으로 잡게 된다. 따라서, Vcclb는 27미리볼트(mV)가 된다.
도 6c에 도시된 바와 같이, 제 2모스펫(M2)의 문턱전압(Vth2)과 Vcclb의 합으로 제 2모스펫(M2)의 게이트전압은 386미리볼트(mV)로 작동점(Vgg)이 잡히고 제 2모스펫(M2)과 제 1모스펫(M1)은 게이트노드(30)가 공통되어 제 1모스펫(M1)의 문턱전압(Vth1)과 제 1단전자 트랜지스터(SET1) 드레인전압(Vccl)의 합인 제 1모스펫(M1)의 게이트 전압 또한 386미리볼트(mV)로 작동점(Vgg)이 잡히게 된다. 시뮬레이션 결과 도 6d에 도시된 바와 같이, 실제 Vcclb는 27미리볼트(mV)임을 알 수 있고, Vccl은 36미리볼트(mV)가 되어 Vcclb와 Vccl은 서로 비슷한 정도의 전압이 되어 본 발명에서 제안된 회로를 사용하여 SET-ULG를 안정적으로 동작시킬 수 있다.
도 7은 본 발명을 복수의 SET-ULG에 적용한 실시예의 회로도를 도시한 것이다. 본 발명에서 제안된 회로는 모스펫의 게이트노드(30)를 공통으로 연결함으로써 제어하기 때문에 도 7에 도시된 바와 같이, 제 2모스펫(M1)과 사이드게이트노드(55)를 구비한 제 2단전자트랜지스터(SET2)를 이용하여 제 1단전자 트랜지스터(SET1), 제 3단전자 트랜지스터(SET3) 및 제 4단전자 트랜지스터(SET4)의 드레인 전압을 제어할 수 있다.
즉, 제 2모스펫(M2)의 게이트노트와 제 1모스펫(M1), 제 3모스펫(M3) 및 제 4모스펫(M4)의 게이트 노드 각각을 병렬로 연결되어 있다. 따라서, 본 발명에서 제안한 회로를 사용함에 따른 영역제한은 그리 크지 않다.
(SET ULG회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법)
이하에서는 첨부된 도면을 참고하여 본 발명에 따른 SET ULG회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법에 대해 설명하도록 한다. 우선, 도 8은 본 발명에 따른 SET ULG회로를 이용한 단전자 트랜지스터 드레인 전압 제어방법의 흐름도를 도시한 것이다.
사이드 게이트노드(55)를 가지는 제 2단전자 트랜지스터(SET2)에서 제 2단전자 트랜지스터(SET2)의 쿨롱장벽 특성에 따른 사이드게이트 전압(Vsg)이 결정되고, 제 2단전자 트랜지스터(SET2) 게이트에 게이트 전압(Vm)을 인가 한다(S10). 게이트 전압(Vm)을 인가하게 되면 앞서 설명한 바와 같이, 제 2단전자 트랜지스터(SET2)의 사이드게이트 노드(55)가 제 2단전자 트랜지스터(SET2) 드레인 노드(40)에 연결되고 드레인 전류의 위상이 사이드게이트전압(Vsg)이 0볼트(V)일 때에 비해 쉬프트 전압(Vcclb)만큼이 변화하게 된다.
그리고, 제 2모스펫(M2)에 공급되는 전류소스(Io)값과 제 2단전자 트랜지스 터(SET2) 드레인 전류가 일치하는 점에서 스태이블이 일어나게 되어 제 2단전자 트랜지스터(SET2)의 드레인 전압은 Vcclb를 동작점을 잡게 된다(S20). 이러한 Vcclb는 제 2단전자 트랜지스터(SET2)에 쿨롱장벽 특성을 유지하기 위한 임계전압(Vc)보다 작은 값이어야 한다.
제 2모스펫(M2)의 게이트 전압(Vgg)은 제 2모스펫(M2)이 전류소스(Io) 공급받기 위한 문턱전압(Vth2)과 Vcclb의 합을 작동점으로 잡게 된다(S30). 그리고, 제 2 모스펫(M2) 게이트 노드(30)와 제 1모스펫(M1) 게이트노드(30)가 공통으로 연결되어 제 1모스펫(M1)의 게이트 전압 또한 Vgg를 작동점으로 잡게 된다(S40). 제 1모스펫(M1)의 게이트전압(Vgg)은 제 1모스펫(M1)이 전류소스(Io)를 공급받기 위한 문턱전압(Vth1)과 제 1단전자 트랜지스터의 드레인 전압(Vccl)의 합에 해당한다. 따라서, 제 1모스펫(M1)과 제 2모스펫(M2)에 동일한 전류소스 (Io)로 하고, 모스펫의 사이즈를 동일하게 하면 문턱전압(Vth1, Vth2)의 값은 동일하고, 온도변화 등의 외부환경의 변화에 따른 문턱전압의 변화량도 동일하게 되어 제 2단전자 트랜지스터(SET2)의 Vcclb를 조절함으로써 제 1단전자 트랜지스터(SET1)의 드레인 전압(Vccl)을 제어하게 된다(S50).
그리고, 제 2단전자 트랜지스터(SET2)의 게이트전압(Vm)을 변화할 지를 결정하고(S60) 변화하는 경우 그에 따른 쉬프트 전압과 제 2단전자 트랜지스터의 드레 인전압의 작동점을 결정하고, 공통된 게이트노드를 통해 제 1단전자의 드레인 전압을 제어하게 된다.
도 1a는 기존의 SET-ULG 회로도,
도 1b는 도 1a의 회로도에서 입력전압(Vin)-단전자 트랜지스터 드레인전류 그래프,
도 1c는 도 1a의 회로도에서 입력전압(Vin)-출력전압(Vout) 그래프,
도 2a는 인코터를 구비하고 CLK신호를 이용한 기존의 SET-ULG회로도,
도 2b는 도 2a의 회로도에서 입력전압(Vin)-단전자 트랜지스터 드레인전류 그래프,
도 2c는 도 2a의 회로도에서 입력전압(Vin)-출력전압(Vout) 그래프,
도 3은 기존의 SET-ULG 회로의 문제점을 도시한 회로도,
도 4a는 사이드 게이트를 구비한 단전자 트랜지스터의 회로도,
도 4b는 사이드 게이트가 없는 경우의 입력전압-드레인전류 그래프와 도 4a의 단전자 트랜지스터에 사이드 전압이 인가된 경우 사이드 전압만큼 위상변화가 일어난 그래프,
도 5a는 본 발명에 일실시예에 따른 SET-ULG회로도,
도 5b는 도 5a의 회로에서 사이드게이트 전압이 0볼트인 제 2단전자 트랜지스터의 쿨롱장벽 특성곡선에 쉬프트 전압만큼 위상변화가 일어난 그래프,
도 6은 본 발명의 SET-ULG 회로의 시뮬레이션 결과를 나타낸 그래프,
도 7은 제 2모스펫의 게이트 노드에 공통으로 제 1모스펫, 제 3모스펫 및 제 4모스펫이 병렬로 연결된 SET-ULG회로도를 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
1:모스펫 게이트
2:단전자 트랜지스터 게이트
3:단전자 트랜지스터 게이트 노드
4:사이드 게이트
5:사이드 게이트의 노드
10:제 2모스펫 드레인노드
20: 제 2모스펫 게이트
30: 제 1모스펫 게이트 노드, 제 2모스펫 게이트 노드
35:제 2모스펫 소스노드
40:제 2단전자 트랜지스터 드레인노드
50:제 2단전자 트랜지스터 사이드게이트
55:제 2단전자 트랜지스터 사이드게이트노드
60:제 2단전자 트랜지스터 게이트
70:제 1모스펫 드레인노드
80:제 1모스펫 게이트
90:제 1단전자 트랜지스터 드레인노드
100:제 1단전자 트랜지스터 게이트
110:스태이블 포인트
M:모스펫
M1:제 1모스펫
M2:제 2모스펫
M3:제 3모스펫
M4:제 4모스펫
SET:단전자 트랜지스터
SET1:제 1단전자 트랜지스터
SET2:제 2단전자 트랜지스터
SET3:제 3단전자 트랜지스터
SET4:제 4단전자 트랜지스터
Io:전류소스
Vdd:전압소스
Vin:입력전압
Vout:출력전압
Vgg:제 1모스펫 게이트전압의 작동점, 제 2모스펫 게이트전압의 작동점
Vsg:사이드게이트 전압
Vth1:제 1모스펫의 문턱전압
Vth2:제 2모스펫의 문턱전압
Vcclb:제 2단전자 트랜지스터 쉬프트 전압, 동작점으로 잡힌 제 2단전자 트랜지스터의 드레인전압
Vccl:제 1단전자 트랜지스터의 드레인전압

Claims (18)

  1. 드레인 노드에 의해 전류소스가 공급되고 게이트노드와 소스노드를 구비한 제 1 모스펫 및 상기 제 1 모스펫의 소스노드에 연결되고 게이트에 게이트 입력전압이 공급되는 제 1단전자 트랜지스터를 구비한 SET ULG회로에 있어서,
    상기 제 1모스펫의 게이트노드와 연결되는 제 2모스펫; 및
    상기 제 2모스펫의 소스노드에 연결되고 입력게이트와 사이드게이트를 구비한 제 2단전자 트랜지스터;를 포함하여 상기 제 2모스펫 및 상기 제 2단전자 트랜지스터를 이용하여 제 1단전자 트랜지스터 드레인전압을 제어하고,
    상기 제 1모스펫의 게이트노드와 상기 제 2모스펫의 게이트노드가 연결되어 제 1모스펫 게이트 전압과 제 2모스펫 게이트 전압이 동일한 작동점을 가지는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제 1모스펫에 공급되는 전류소스와 상기 제 2모스펫에 공급되는 전류소스는 동일한 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  4. 제 3항에 있어서,
    상기 제 2모스펫의 드레인 노드와 제 2모스펫의 게이트노드를 연결하여 제 1모스펫의 게이트전압을 조절하는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  5. 제 4항에 있어서,
    상기 제 2단전자 트랜지스터의 상기 사이드 게이트의 노드에 상기 제 2단전자 트랜지스터의 드레인노드가 연결되어 있는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  6. 제 5항에 있어서,
    상기 사이드게이트는 제 2단전자 트랜지스터의 쿨롱장벽특성에 따른 사이드게이트 전압을 얻고,
    상기 제 2단전자 트랜지스터의 게이트에는 상기 제 2단전자 트랜지스터의 게이트 전압이 인가되어 쉬프트 전압을 형성하는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  7. 제 6항에 있어서,
    상기 제 2단전자 트랜지스터의 게이트 전압을 인가하여 제 2단전자 트랜지스터의 드레인전압이 상기 전류소스와 일치하는 점에서 안정화가 일어나게 되고,
    상기 제 2단전자 트랜지스터 드레인 전압은 상기 쉬프트전압을 동작점으로 하여 상기 제 2단전자 트랜지스터의 쿨롱장벽 특성이 상기 쉬프트 전압만큼 위상변화가 되는 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  8. 제 7항에 있어서,
    상기 제 2단전자 트랜지스터의 드레인전압의 동작점으로 잡힌 상기 쉬프트 전압은 상기 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값인 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  9. 제 8항에 있어서,
    상기 제 2모스펫 게이트전압은 소스전류를 흐르게 하기 위한 제 2모스펫의 문턱전압과 상기 쉬프트 전압의 합이 되고,
    상기 제 1모스펫 게이트전압은,
    상기 제 2모스펫 게이트전압과 동일하고, 그리고
    소스전류를 흐르게 하기 위한 제 1모스펫 문턱전압과 제 1단전자 트랜지스터의 드레인전압의 합인 것을 특징으로 하는 단전자 트랜지스터의 드레인 전압을 제어 가능한 SET ULG회로.
  10. 제 9항에 있어서,
    상기 제 1모스펫과 상기 제 2모스펫에 동일한 상기 전류소스가 인가되므로 상기 제 1모스펫의 문턱전압과 상기 제 2모스펫의 문턱전압은 외부환경이 변화하더라도 동일한 값을 가지고,
    상기 제 2단전자 트랜지스터의 게이트전압에 의해 상기 쉬프트전압이 조절되어 상기 제 1단전자 트랜지스터의 드레인전압을 제어하는 것을 특징으로 하는 단전자 트랜지스터 드레인 전압을 제어 가능한 SET ULG회로.
  11. 제 10항에 있어서,
    제어되는 상기 제 1단전자 트랜지스터의 드레인전압은 상기 제 1단전자 트랜지스터의 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값으로 유지되는 것을 특징으로 하는 단전자 트랜지스터 드레인 전압을 제어 가능한 SET ULG회로.
  12. 제 11항에 있어서,
    상기 제 2모스펫 게이트 노드에 연결된 제 1모스펫과 제 1단전자 트랜지스터가 복수로 구비되고, 각각이 병렬로 연결되어,
    상기 제 2단전자 트랜지스터 게이트전압의 인가에 의해 조절된 상기 제 2단전자 트랜지스터의 상기 쉬프트 전압에 의해 복수의 상기 제 1단전자 트랜지스터 드레인 전압들 각각이 제어되는 것을 특징으로 하는 단전자 트랜지스터 드레인 전압을 제어 가능한 SET ULG회로.
  13. 제 1항 및 제3항 내지 제 12항 중 어느 한 항의 SET ULG회로를 이용한 단전자 트랜지스터의 드레인전압의 제어방법에 있어서,
    제 2단전자 트랜지스터의 사이드게이트에 사이드게이트 전압을 결정하고 제 2단전자 트랜지스터의 게이트에 제 2단전자 트랜지스터 게이트 전압이 인가되는 단계;
    상기 제 2단전자 트랜지스터 게이트 전압의 인가로 상기 제 2단전자 트랜지스터 쿨롱장벽특성이 쉬프트 전압만큼 위상변화가 일어나고, 상기 제 2단전자 트랜지스터의 드레인전압이 상기 쉬프트 전압을 동작점으로 하는 단계;
    상기 쉬프트전압과 제 2모스펫에 소스전류를 흐르게 하기 위한 제 2모스펫 문턱전압의 합으로 제 2모스펫 게이트전압의 작동점이 결정되는 단계;
    제 1모스펫 게이트 전압은 상기 제 1모스펫에 소스전류를 흐르게 하기 위한 제 1모스펫 문턱전압과 제 1단전자 트랜지스터 드레인 전압의 합으로 결정되고, 제 1모스펫의 게이트노드와 제 2모스펫 게이트노드가 공통으로 연결되어 제 1모스펫 게이트전압과 제 2모스펫 게이트전압이 동일한 작동점을 얻는 단계; 및
    상기 제 2단전자 트랜지스터의 상기 쉬프트전압과 연관되어 제 1단전자 트랜지스터의 드레인전압이 제어되는 단계;를 포함하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
  14. 제 13항에 있어서,
    상기 게이트전압 작동점 결정 단계에서,
    상기 제 1모스펫에 공급되는 상기 전류소스와 제 2모스펫에 공급되는 전류소스는 동일한 것을 특징으로 하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
  15. 제 13항에 있어서,
    상기 제 2모스펫은,
    상기 제 2모스펫의 드레인노드와 상기 제 2모스펫의 게이트노드가 연결되어 있는 것을 특징으로 하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
  16. 제 13항에 있어서,
    상기 쉬프트 전압은 상기 제 2단전자 트랜지스터가 쿨롱장벽 특성을 갖기 위한 임계전압보다 작은 값이고,
    제어된 상기 제 1단전자 트랜지스터의 드레인전압은 제 1단전자 트랜지스터가 쿨롱장벽특성을 갖기 위한 임계전압보다 작은 값이 되는 것을 특징으로 하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
  17. 제 13항에 있어서,
    상기 제어 단계에서,
    상기 제 1모스펫과 상기 제 2모스펫에 동일한 전류소스가 인가되므로 상기 제 1모스펫의 문턱전압과 상기 제 2모스펫의 문턱전압은 외부환경이 변화하더라도 동일한 변화값을 가지고,
    상기 제 2단전자 트랜지스터의 게이트전압에 의해 상기 제 2단전자 트랜지스터 쉬프트전압이 조절되어 상기 제 1단전자 트랜지스터의 드레인전압을 제어하는 것을 특징으로 하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
  18. 제 17항에 있어서,
    상기 제 2모스펫 게이트 노드에 연결된 모스펫과 단전자 트랜지스터가 각각병렬로 복수가 연결되어,
    상기 제 2단전자 트랜지스터 게이트전압의 인가에 의해 조절된 상기 제 2단전자 트랜지스터 쉬프트전압에 의해 복수의 상기 단전자 트랜지스터의 드레인전압 각각이 제어되는 것을 특징으로 하는 SET ULG회로에서 단전자 트랜지스터의 드레인전압의 제어방법.
KR1020080129221A 2008-12-18 2008-12-18 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법 KR101596034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080129221A KR101596034B1 (ko) 2008-12-18 2008-12-18 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129221A KR101596034B1 (ko) 2008-12-18 2008-12-18 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법

Publications (2)

Publication Number Publication Date
KR20100070600A KR20100070600A (ko) 2010-06-28
KR101596034B1 true KR101596034B1 (ko) 2016-02-19

Family

ID=42368323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129221A KR101596034B1 (ko) 2008-12-18 2008-12-18 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법

Country Status (1)

Country Link
KR (1) KR101596034B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844947B1 (ko) 2007-01-16 2008-07-09 주식회사 엑셀반도체 단전자 트랜지스터를 이용한 다치 ｄｒａｍ 셀 및 다치 ｄｒａｍ 셀 어레이
KR100844946B1 (ko) 2007-01-16 2008-07-09 주식회사 엑셀반도체 단전자 트랜지스터를 이용한 다치 ｄｒａｍ 셀 및 다치 ｄｒａｍ 셀 어레이

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714823B1 (ko) * 2005-09-09 2007-05-07 주식회사 엑셀반도체 다치 에스램

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844947B1 (ko) 2007-01-16 2008-07-09 주식회사 엑셀반도체 단전자 트랜지스터를 이용한 다치 ｄｒａｍ 셀 및 다치 ｄｒａｍ 셀 어레이
KR100844946B1 (ko) 2007-01-16 2008-07-09 주식회사 엑셀반도체 단전자 트랜지스터를 이용한 다치 ｄｒａｍ 셀 및 다치 ｄｒａｍ 셀 어레이

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
이창근. "변환가능한 다중치 실리콘 단일전자 로직 게이트". 이학박사학위논문. 충북대학교 물리학과. (도서관 입고 후 공개 시점: 2008.11.14.) (2008.11.14.)

Also Published As

Publication number Publication date
KR20100070600A (ko) 2010-06-28

Similar Documents

Publication Publication Date Title
JP5470128B2 (ja) 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
US6518828B2 (en) Pumping voltage regulation circuit
JP4499696B2 (ja) 基準電流生成装置
JP6204772B2 (ja) カスコード増幅器
US20070200616A1 (en) Band-gap reference voltage generating circuit
KR101131940B1 (ko) 반도체 장치
KR20100078400A (ko) 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
JP6951305B2 (ja) 定電圧回路
US7466186B2 (en) Semiconductor integrated circuit
JPWO2017164197A1 (ja) レギュレータ回路
US20110012672A1 (en) Body-bias voltage controller and method of controlling body-bias voltage
US20090284309A1 (en) Power supply voltage dropping circuit in which nch (n-channel) transistor is used as output stage, semiconductor device, power supply voltage circuit, power supply voltage dropping method, and power supply voltage outputting method
US6229382B1 (en) MOS semiconductor integrated circuit having a current mirror
KR101596034B1 (ko) 단전자 트랜지스터의 드레인 전압을 제어가능한 ｓｅｔ ｕｌｇ회로 및 그 회로를 이용한 단전자 트랜지스터 드레인전압의 제어방법
KR20000056021A (ko) 전압 강압 회로
US10516387B2 (en) Signal level converter and display driving device
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
US20120075007A1 (en) Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit
JP4469894B2 (ja) 電圧制御発振回路
CN108809295B (zh) 电平移位电路
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
JP2006134126A (ja) 基準電圧発生回路及びこれを用いた電源電圧監視回路
US7474152B2 (en) Operational amplifier circuit
JP2009294978A (ja) 基準電圧回路
CN111510128B (zh) 一种使能电路、使能控制方法以及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 5