KR101583498B1 - Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑 - Google Patents

Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑 Download PDF

Info

Publication number
KR101583498B1
KR101583498B1 KR1020147018512A KR20147018512A KR101583498B1 KR 101583498 B1 KR101583498 B1 KR 101583498B1 KR 1020147018512 A KR1020147018512 A KR 1020147018512A KR 20147018512 A KR20147018512 A KR 20147018512A KR 101583498 B1 KR101583498 B1 KR 101583498B1
Authority
KR
South Korea
Prior art keywords
cavity
sacrificial layer
overcoat
layer
sacrificial
Prior art date
Application number
KR1020147018512A
Other languages
English (en)
Other versions
KR20140126696A (ko
Inventor
폴 에이. 콜
라자쉬 사하
네이던 프리츠
Original Assignee
조지아 테크 리서치 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조지아 테크 리서치 코오포레이션 filed Critical 조지아 테크 리서치 코오포레이션
Publication of KR20140126696A publication Critical patent/KR20140126696A/ko
Application granted granted Critical
Publication of KR101583498B1 publication Critical patent/KR101583498B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0108Sacrificial polymer, ashing of organics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0154Moulding a cap over the MEMS device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

상품, 리드-프레임 패키징이 이용될 수 있도록, 웨이퍼 형태인 경우 MEMS 장치의 가동부는 캡슐화되고 보호된다. 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS)과 같은 오버코트 중합체는 희생 중합체를 패터닝할 뿐만 아니라 에어-캐비티를 오버코트하는 마스크 물질로서 이용되었다. 결과의 에어-캐비티는 깨끗하고, 데브리-프리(debris-free)이며 단단하다. 상기 캐비티는 MEMS 장치의 리드-프레임 패키징 동안 성형 압력을 견딜 수 있는 실질적 강도를 가진다. 20 pm × 400 pm 내지 300 ㎛ × 400 um 의 광범위한 캐비티가 제조되었고, 기계적으로 안정한 것으로 나타났다. 이들은 광범위한 크기로 MEMS 장치를 잠재적으로 수용할 수 있다. 상기 캐비티의 강도는 나노-압흔을 이용하여 조사되었고, 분석적 및 유한 요소 기법을 이용하여 모델링되었다. 이런 프로토콜을 이용하여 패키지된 용량성 공진기는 깨끗한 감지 전극 및 우수한 기능성을 나타냈다.

Description

MEMS 장치의 패키징 호환성 웨이퍼 레벨 캡핑{PACKAGING COMPATIBLE WAFER LEVEL CAPPING OF MEMS DEVICES}
본 출원은 2011년 12월 7일에 제출된 미국 임시 출원 제61/567,877호에 대한 우선권을 주장하며, 이는 전체로서 본 명세서에 참조로서 편입된다.
본 발명은 마이크로전자기계 시스템(MEMS) 장치 패키지에 관한 것이다. 보다 구체적으로, 본 발명은 마이크로전자기계 시스템(MEMS) 장치 패키지의 제조 방법에 관한 것이다.
최근, 마이크로전자기계 시스템(microelectromechanical, MEMS) 구조 및 장치의 제조에 있어서 많은 진전이 이루어졌다. 그러나, 감소된 비용의 적절한 패키징(packaging)은 여전히, 이들의 종합적인 가능성을 성취하기 위한 중점적 도전으로 남아있다(예를 들어, Fritz et. al., "Lead frame packaging of MEMS devices using wafer-level, air-gap structures," NSTI-Nanotech 2011, 2, 2011, pp. 314-317 참조). 예를 들면, MEMS 기반 생성물의 일반적인 패키징 비용은 이러한 생성물 총 비용의 20 내지 40 % 정도로 높을 수 있다. 따라서, 비용 효율적인, 집적 회로(Integrated Circuit, IC) 호환성 MEMS 패키징 방법은 MEMS 장치의 종합적인 가능성을 상당히 향상시킬 수 있다.
도 1은 본 발명의 구현 예에 따른, 웨이퍼 레벨 패키지에 대한, 공정 플로우를 보여준다.
도 2는 본 발명의 구현 예에 따른, 보다 작은 시뮬레이트된 장치 상에 형성된 캐비티의 SEM 현미경 사진을 보여주고, 이는 희생층의 데브리-프리(debris-free) 분해를 나타낸다.
도 3a, 3b 및 3c는 각각, 희생 물질의 분해로 캐비티 형성 후 균열된 박막 오버코트층, 60 % 오버코트 물질 용액의 단일 스핀 코팅으로 형성된 두꺼운, 균열되지 않은 오버코트층을 갖는 캐비티, 및 40 % 오버코트 물질 용액의 다중 스핀 코팅으로 형성된 두꺼운, 균열되지 않은 오버코트층을 갖는 캐비티를 보여준다.
도 4a, 4b 및 4c는 각각, 제1 시간 및 온도에서 두꺼운 오버코트를 통해 물질의 불완전한 분해 후 잔류의 희생 물질을 갖는 에어-캐비티, 상기 제1 온도보다 높은 제2 온도에서 희생 물질의 분해 후 균열된 오버코트층을 갖는 것, 및 최적화된 시간 및 온도에서 희생 물질의 분해 후 잔류물이 없는, 기계적으로 단단한 외관을 갖는 것을 보여준다.
도 5는 본 발명의 구현 예에 따라 형성된, 압전기(piezoelectric) 장치를 패키지하는데 이용되는 대형 캐비티를 보여주며, 이러한 캐비티는 넓은 트렌치 및 고르지 않은 지형을 보여주는 반면, 잔류물이 없는, 기계적으로 단단한 외관을 갖는 캐비티를 제공한다.
도 6은 4 mN 의 힘으로 1 ㎛ 알루미늄 오버코트를 갖는 20 ㎛ 너비 캐비티의 나노압흔은 이러한 캐비티의 완전한 붕괴를 야기함을 보여준다(인레이는 캐비티 상의 나노압흔 스팟을 보여준다).
도 7a, 7b 및 7c는 각각, 1 ㎛ Al 오버코트를 갖는 20 ㎛ 너비 캐비티는 4 MPa 의 압력의 압축 성형 하에 흠 없이 남아있음, 50 ㎛ 너비 캐비티는 10 MPa 의 압력의 압축 성형 하에 완전히 붕괴됨, 및 1 ㎛ Al 오버코트가 3 ㎛ 구리로 대체된 경우 50 ㎛ 너비 캐비티는 10 MPa 의 압력의 압축 성형 하에 0.5 ㎛ 굴절만을 나타냄을 보여준다.
도 8a 및 8b는 각각, 압축된 캐비티의 정규화된 응력 프로파일, 및 효율적인 캐비티 설계는, 조절된 희생 물질 분해를 통하여, 성형 동안 보다 낮은 응력/손상으로 이어질 수 있음을 보여준다.
도 9는 폴리카보네이트의 등온 TGA가 8 시간 내에 분해되는 것을 보여준다.
도 10a 및 10b는 각각, 횡단된 인- 시츄 분해 경화 칩 레벨 패키지: 190 ℃ 에서 PPC 분해에 의해 형성된 2 ㎜ 직경, 18 ㎛ 높이 캐비티(a); 185 ℃ 에서 PEC 분해에 의해 형성된 2 ㎜ 직경, 12 ㎛ 높이 캐비티(b)를 보여준다.
도 11은 패키지된 용량성 공진기 장치를 보여준다: 장치는 깨끗한 감지 전극을 보여주고(a); 장치 성능은 성공적으로 측정되었다(b).
본 명세서에서 사용된 바와 같이, 용어 "캐비티(cavity)"는 희생 물질의 분해(decomposition)에 의해 생성된(created) 공간을 의미하는 것으로 이해될 것이다. 나아가, 이러한 용어는 통상의 기술분야에서 사용되는 바와 같이, 용어 "에어-캐비티(air-cavity)", "가스-캐비티(gas-cavity)", "진공-캐비티(vacuum-cavity)", "에어-갭(air-gap)" 및 다른 유사한 용어를 포함하는 것으로 이해될 것이다.
본 명세서에 사용된 바와 같이, 용어 "침투하다(permeate)" 및 "침투(permeation)"는 기체의 물질이 고체 물질 내로 용해되고, 이러한 고체 물질을 통해 분산되며 이로부터 증발하는 공정을 언급한다.
현재, MEMS 구조 및 장치에 대한 상업적으로 이용가능한 다양한 웨이퍼-레벨(wafer-level) 패키징 방법이 있다. 이러한 웨이퍼 레벨 패키징 방법은, 다른 것들 중에서도, 실리콘과 유사한 열 팽창 계수를 갖는, PYREX® 글래스 리드(glass lid)의 계면 결합; 이러한 리드를 낮은 용융 온도 유리 및 납땜과 같은, 중급 용융 물질과 결합시키는 것; 및 표면 마이크로기계가공을 이용한 캡슐화(encapsulation)를 포함한다. 계면 결합은 적절히 상승된 온도에서 글래스에 음 전압을 적용함으로써 글래스 리드가 MEMS 웨이퍼에 양극 결합하는 것에 의해, 또는 플라즈마-활성화된 결합에 의해 달성될 수 있다. 이런 종류의 결합, 전기적 피드-스루(feed-through)는 리드 또는 웨이퍼를 통해 일반적으로 만들어진다. 중급 용융 물질의 이용은 측면의 전기적 피드-스루가 이용되는 비-평면 표면에 적용될 수 있다. 표면 마이크로기계가공이 이용되는 경우, 캐비티는 일반적으로 희생층을 에칭함으로써 제조되고, 이후 희생층의 제거를 위해 필요한 임의의 개봉은 밀봉(sealing) 재료의 증착에 의해 막히므로, MEMS 구조/장치를 캡슐화한다. 공진기 및 적외선 센서와 같은 MEMS 장치의 경우 일반적으로 그러하듯, 진공 캐비티가 요구되는 경우, 임의의 상기 방법의 최종 밀봉은 적절히 낮은 압력에서 성취된다. 전기적 상호접속을 위한 전기적 피드-스루 구조는 웨이퍼 레벨 패키징을 위해 필수적이다. Esashi, "Wafer level packaging of MEMS," J. Micromech. Microeng. 18 (2008), pp. 1-13 참조.
에어-갭 구조 또는 캐비티는 면-내 및 관통-면 모션(in-plane and through-plane motion)이 가능한 MEMS 및 나노전자기계 시스템(NEMS) 제조용 마이크로 및 나노표면 마이크로기계 가공 방법에 이용되었다(예를 들어, Saha et. al., "Three dimensional air-gap structures for MEMS packaging", Proceedings of the 2010 Electronic Components and Technology Conference, NV, 2010, pp. 811-815 참조). 이들 캐비티 구조는 전기적 및 기계적 부분을 분리시키기에 바람직한, 저온, 열 분해성(thermally decomposable) 희생 물질을 이용한다. 오버코트 물질은 일반적으로 이들 구조 상에 이용되며, 응력(stress) 및 온도 효과에 내성이 있을 뿐만 아니라 앞서 언급한 희생 물질의 분해 부-생성물에 침투성이 있어야 한다. 밀폐된 밀봉(hermetic sealing) 또는 강화된 기계적 강도가 바람직한 경우, 금속 오버코트가 이용될 수 있다(Gan et. al., "Getter free vacuum packaging for MEMS," Sensors and Actuators A: Physical, 149, (2009), pp. 159-164 참조). 전반적으로, 희생층, 오버코트 및 밀폐된 밀봉을 위한 물질은 종래의 공정과 상용성(compatible)이 있어야 하고 우수한 층-대-층 접착력을 제공해야 한다.
에어-캐비티 기술을 이용한 MEMS 구조의 웨이퍼 레벨 패키징에 관한 많은 보고서가 발행되었다. Joseph et. al.은 박막 SiO2 필름을 통한 UNITY® 2303 중합체의 분해를 이용하여, 패키지된 MEMS 공진기의 일부인 캐비티를 제조하였다(Joseph et. al., "Wafer-level packaging of micromechanical resonators," IEEE Transactions on Advanced Packaging, 30(1), 2007, pp. 19-26 참조). 그러나, UNITY층을 패터닝하기 위해 옥사이드 마스크가 먼저 이용되기 때문에, Joseph et. al.의 공정 프로토콜은 복잡하다. 옥사이드/중합체(AVATREL®) 오버코트는 기계적 강도를 위해 그리고 본드-패드를 노출시키기 위해 이용되었다. 유사한 방법이 버랙터 및 가속도계를 패키지하기 위해 이용되었다.
Monajemi, et. al.의 에어-캐비티 처리 방법으로 패키지한 후, MEMS 장치의 성능의 향상이 관찰되었다(Monajemi, et. al., "Characterization of a polymer based MEMS packaging technique," 11th International Symposium on Advanced Packaging Materials: Processes, Properties and Interface, 2006, pp. 139-144 참조). Monajemi, et. al.은 캐비티 형성을 위해 광한정성(photodefinable) 및 비-광한정성 UNITY를 둘 다 이용함으로써 광범위한 MEMS 장치를 성공적으로 패키지하였다. 그러나, UNITY와 같은 자가-광한정성 물질의 이용으로 이런 공정 프로토콜이 단순화된 반면, 이런 물질은 패터닝에 이용되는 광-활성 화합물로부터 유래된 것으로 여겨지는 잔류물을 일반적으로 남긴다(Monajemi et. al., "A low-cost wafer level MEMS packaging technology", IEEE International Conference on MEMS, 2005, pp. 634-637 참조). Rais-Zadeh et. al.은 또한 희생 중합체로서 UNITY 및 오버코트 물질로서 AVATREL을 이용하여, 튜너블 인덕터(tunable inductor)를 패키지하였으나, Rais-Zadeh et. al.은 자가-광한정성 UNITY를 이용하지는 않았고, 별개의 물질이 이의 패터닝을 위해 이용되었다(Rais-zadeh et. al., "A packaged micromachined switched tunable inductor", Proceedings of MEMS 2007, Japan, 2007, pp. 799-802 참조). Reed et. al.은 고 온-칩 전류 및 가능 테라비트 대역폭을 제공하는 에어-캐비티를 함유하는, 컴플라이언트(compliant) 웨이퍼-레벨 방법을 발전시켰다, (Reed et. al., "Compliant wafer level package (CWLP) with embedded air-gaps for sea of leads (SoL) interconnections," Proceedings of the IEEE 2001 International Interconnect Technology Conference, pp. 151-153 참조).
이제, MEMS 구조/장치 패키징에 유용한 캐비티는 최종 패키지 공정 동안, 예를 들어, 몰딩 물질을 경화하는 동안 제조될 수 있음이 발견되었다. 예를 들어, 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS)은 폴리프로필렌 카보네이트(PPC)와 같은 희생 물질을 패터닝하고, 오버코트로서 구조적 강성(rigidity)을 제공하는데 모두 유용한 것으로 발견된다(Fritz et. al., "Photodefinable epoxycyclohexyl polyhedral silsesquioxane," Journal of Electronic Materials, 39(2), 2010, pp. 149-156. 참조). EPOSS은 전자 장치의 마이크로가공에서 영구적 유전체로서의 이용에 관하여 흥미로운 기계적 및 화학적 안정성을 가지는 혼성(hybrid) 유기/무기 유전체이다. 따라서, EPOSS은 예를 들어 PPC과 같은 희생 물질의 패터닝 및 캐비티 오버코트 둘 다를 위해 이용될 수 있다. 그 결과, 공정 단계의 숫자가 감소되고 이는 패키징 비용을 낮춘다. 또한, 3-물질(tri-material) 시스템, PPC/EPOSS/금속은 장치 크기 및 기능성과 관계없이 웨이퍼 레벨의 광범위한 MEMS 장치를 수용할 수 있는 캐비티를 생성하는데 이용될 수 있음이 발견되었다.
또한 본 명세서에 설명된 캐비티 시스템은 칩 레벨 패키징 필요 사항에 따라 캐비티 주변(surrounding) 상부구조(superstructure)의 강도를 변화시키는 융통성을 가진다. 예를 들어, 고압에서 성형되고 상승된 온도에서 경화되는, 에폭시와 같은 몰딩 물질을 포함하는 리드 프레임 패키지(a lead frame package). 다양한 성형 기술, 예를 들어, 사출 성형, 압축 성형 및 트랜스퍼(transfer) 성형이 알려지고 이용되는 바, 본 발명에 따른 구현 예는 이러한 성형 기술의 일부로서 캐비티 형성에 이용될 수 있음이 발견되었다. 즉, 본 발명의 구현 예에 따라 다양한 캐비티 함유 MEMS 장치를 패키지하는 것은 앞서 언급한 성형 공정 동안이나 그 후에 희생 물질의 시츄 분해에 의해 수행될 수 있다. 이는 대형, 반-밀폐식 리드 프레임 패키지에 특히 유용하다. 일부 구현 예에 따르면, 칩-레벨 패키지는 성형 공정 동안 필수적으로 희생 물질의 전부(all)를 보유하고, 희생 물질의 분해, 캐비티 형성은 에폭시와 같은 몰딩 물질을 경화하는 단계 동안 또는 그 후에 수행된다. 이렇게 해서, 이러한 캐비티는 몰딩 물질을 경화하는 단계 동안이나 그 후까지는 형성되지 않으므로, 성형하는 단계 동안 존재하는, 희생 물질은 캐비티의 임의의 붕괴를 막는다. 따라서, 이런 시츄 방법의 구현 예는 밀폐된 밀봉이 필요하지 않은 경우를 포함하여, 다양한 패키지된 장치를 위한 매우 대형의 채널 및 캐비티의 형성을 가능하게 한다.
따라서, 본 발명의 실시에 따르면,
a) 기판 상에(thereon) 프리스탠딩 가동형 마이크로전자기계 구조체(freestanding movable microelectromechanical structure)를 갖는 기판을 제공하는 단계;
b) 상기 기판 상에 열 분해성 희생층을 형성하는 단계, 상기 희생층은 필수적으로 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 캡슐화함(encapsulating);
c) 상기 희생층을 패터닝하는 단계(patterning);
d) 선택적으로 연속적 제2 오버코트층(a contiguous, second overcoat layer)을 형성하는 단계, 상기 제2 오버코트층은 패터닝된 희생층을 캡슐화하고 상기 기판의 일부분(portions of) 위에 놓임(overlying);
e) 선택적으로 상기 기판을 칩 레벨 패키지 기판에 커플링하는 단계(coupling);
f) 상기 희생층 잔여물(remain)이 실질적으로 존재하는 제1 기간의 시간(a first period of time) 동안 제1 온도에서 몰딩 컴파운드(molding compound)로 상기 기판을, 그리고 존재한다면 상기 패키지 기판을, 캡슐화하는 단계; 및
g) 상기 패터닝된 희생층이 열적으로 분해되어 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 포위하는(surrounding) 가스 캐비티를 형성하도록 제2 온도에서 상기 몰딩 컴파운드를 경화하는 단계(curing)를 포함하는, 웨이퍼-레벨 마이크로전자기계 시스템(MEMS) 장치 패키지의 제조 방법이 제공된다.
기판(Substrate)
MEMS 장치의 제조에 전형적으로 이용되는 임의의 반도체 기판은 본 발명의 구현 예에서 기판 또는 이의 일부로서 이용될 수 있다. 예시적인 물질은, 이에 한정되는 것은 아니나, 실리콘, 실리콘 화합물, 게르마늄, 게르마늄 화합물, 갈륨, 갈륨 화합물, 인듐, 인듐 화합물 또는 다른 반도체 물질 및/또는 화합물을 포함한다. 또한, 이러한 기판은 유리, 다이아몬드, 석영 및 사파이어와 같은 유전체 물질, 구리, 금, 은 또는 알루미늄과 같은 금속, 알루미나 또는 탄화 규소와 같은 세라믹 물질, 또는 인쇄 배선판에 발견되는 임의의 유기 물질을 포함하는, 비-반도체 기판 물질을 포함할 수 있다. 접촉(contacts)은 접착력 및 열 특성과 같은 적절한 고려사항을 조건으로, 금속 및/또는 금속 합금과 같은 도체로부터 형성된다.
본 발명의 일부 구현 예에 따르면, 기판은 실리콘 물질을 포함한다. 구체적으로, 상기 기판은 실리콘 웨이퍼이다. 일부 다른 구현 예에서, 기판은 비-실리콘 물질을 포함한다. 적절한 비-실리콘 물질은 임의의 앞에 나열된 기판 물질을 포함하나 이에 한정되지는 않는다. 구체적으로, 비-실리콘 물질은 이에 한정되지 않으나, 상기 나열된 다른 것들 중에서, 금속, 유리, 세라믹 또는 플라스틱 물질을 포함한다.
희생층(Sacrificial Layer)
본 기술분야에 알려진 다양한 희생 물질은 본 발명에 따른 구현 예에 이용된 희생층을 형성하는데 이용될 수 있다. 상기한 바와 같이, 이러한 희생 물질의 하나는 폴리카보네이트이다. 구체적으로, 폴리프로필렌 카보네이트(PPC)이다. PPC는 촉매의 존재 하에 고압에서 중합된, 이산화탄소 및 프로필렌 옥사이드의 공중합체이다(예를 들어, Chen et. al., "Copolymerization of carbon dioxide and epoxides with a novel effective Zn-Ni double-metal cyanide complex," Journal of Applied Polymer Science, 107, 2008, pp. 3871-3877 참조). PPC의 고-순도 형태는 백본에 에테르-연결 불순물 없이 규칙적, 대체 유닛으로 존재한다. PPC는 사슬 절단(scission) 및 언지핑(unzipping) 매커니즘에 의해 분해하는 것으로 여겨진다. 고리형 단량체는 열역학적으로 직쇄 중합체보다 선호되므로 분해는 저온에서 사슬 언지핑을 통해 진행된다(Du et. al., "Synthesis and degradation behavior of poly(propylenecarbonate) derived from carbon dioxide and propylene oxide", Journal of Applied Polymer Science, 92, 2004, pp. 1840-1846 참조). 보다 높은 온도에서, 사슬 절단은 언지핑 분해 매커니즘과 경쟁한다. PPC는 비활성 및 부-산소(oxygen-rich) 공기 둘 다에서 잔류물을 거의 갖지 않는 저-분자-량 생성물로 깨끗이 분해되기 때문에 마이크로전자공학에 있어서 매력적인 희생 물질이다(Spencer et. al., "Stabilization of the thermal decomposition of poly(propylenecarbonate) through copper ion incorporation and use in self-patterning," Journal of Electronic Materials, 40(3), pp. 1350-1363 참조).
캐비티는 PPC층의 분해, 상기 분해 생성물의 오버코트를 통한 침투, 그에 따라 캐비티를 남김으로써 형성된다. 희생층으로서 또한 이용될 수 있는 여러 다른 폴리카보네이트 시스템이 문헌으로 알려져 있다. 이러한 다른 폴리카보네이트 시스템은 PPC의 분해 온도와 일반적으로 구별되는 온도에서 열 분해를 한다(undergo). 이러한 예시적인 폴리카보네이트는 이에 한정되는 것은 아니나, 폴리에틸렌 카보네이트(PEC), 폴리시클로헥산 카보네이트(PCC), 폴리시클로헥산프로필렌 카보네이트(PCPC), 폴리노보넨 카보네이트(PNC) 등을 포함한다. 하나 이상의 이들 폴리카보네이트의 임의의 조합뿐만 아니라 이들로부터 형성될 수 있는 공중합체의 임의의 조합 또한 이용될 수 있음에도 주목해야 한다.
또한 본 발명의 다른 구현 예에서, 희생층을 형성하기 위해 이용될 수 있는 다양한 중합체가 제공된다. 이러한 중합체의 예는 이에 한정되는 것은 아니나, 폴리노보넨, 폴리에테르, 폴리에스테르, 각각의 작용화된 화합물, 및 이들의 조합을 포함한다. 폴리노보넨은 이에 한정되는 것은 아니나, 알케닐-치환된 노보넨(예를 들어, 시클로-아크릴레이트 노보넨)을 포함할 수 있다. 임의의 하나 이상의 이들 중합체는 앞서 언급한 하나 이상의 폴리카보네이트와의 조합으로도 이용될 수 있다.
본 발명의 일부 구현 예에 따르면, 희생층의 또 다른 특징은 적절한 방사선에의 노출에 따라 패턴을 형성하는 능력이다. 따라서, 앞서 언급된 임의의 중합체는 단독으로, 또는 결과의 배합물(formulation)이 적절히 패터닝될 뿐만 아니라 상술한 바와 같이 열적으로 분해되도록 하는 적절한 첨가제와의 조합으로 이용될 수 있다.
광 산 발생제(photo acid generator, PAG)와 같은 첨가제는 분해 온도를 낮추기 위해서 뿐만 아니라 패터닝을 위해, PPC 조성물과 같은, 폴리카보네이트 조성물에 첨가될 수 있음이 알려져 있다. Fritz et. al.은 열 역학 중량 측정 분석(dynamic thermal gravimetric analysis, TGA)을 이용하여 다른 폴리카보네이트는 다른 온도에서 열적으로 분해됨을 보여주었다. 예를 들어, PEC는 165 ℃ 에서 분해되고(50 % 중량 손실), PPC는 210 ℃ 에서 분해되며, PCC 및 PCPC 공중합체 둘 다 275 ℃ 에서 분해된다. 따라서, 제조되는 MEMS 장치의 의도된 용도뿐만 아니라 이용되는 기판 물질의 종류에 따라 다른 중합체가 희생층을 형성하기 위해 이용될 수 있다. Fritz et. al., "Polycarbonates as temporary adhesives," International Journal of Adhesion & Adhesives, 38 (2012) 45-49 참조.
또한, 상기한 바와 같이, 다양한 다른 첨가제/구성 요소가 배합물 또는 조성물에 첨가될 수 있고, 이는 열 분해 프로파일 및 온도가 원하는 대로 조정될 수 있도록 희생층의 형성에 이용된다. 또한, 다른 첨가제는 가공성을 변경하기 위해 이용될 수 있고, 상기 가공성은 열 및/또는 광 방사선에 대한 희생 중합체의 안정성의 증가 또는 감소를 포함한다. 이 점에서, 상기 첨가제는 이에 한정되는 것은 아니나, 광개시제 및 광산 개시제를 포함한다. 예를 들어, 폴리카보네이트에 적절한 PAG의 첨가는 일반적으로 폴리카보네이트의 분해 온도를 감소시킨다. 즉, PAG 물질은 폴리카보네이트, 예를 들어 PPC의 분해 온도를 감소시키며, 열적으로 산으로 분해된다. 자외선 방사에 노출되는 경우, 100 ℃ 정도의 낮은 온도에서 상기 PPC 분해를 촉매시키며, 보다 낮은 온도에서 산이 발생된다. 따라서, 본 발명의 일부 구현 예에서, 희생층은 PAG를 더 포함한다.
대략 상기한 바와 같은 결과를 가져오는, 본 기술분야의 통상의 기술자에게 알려진 임의의 PAG들은 본 발명에 이용될 수 있다. 개략적으로, 본 발명에 이용될 수 있는 PAG는 친핵체 할로겐화물(예를 들어, 디페닐이오도늄 염, 디페닐플루오로늄 염) 및 복합 금속 할라이드 음이온(예를 들어, 트리페닐술포늄 염)이다. 이에 한정되는 것은 아니나, 예시적인 PAG들은 테트라키스(펜타플루오로페닐)보레이트-4-메틸페닐[4-(1-메틸에틸)페닐 이오도늄(DPI-TPFPB), 트리스(4-tert-부틸)페닐)술포늄 테트라키스-(펜타플루오로페닐)보레이트(TTBPS-TPFPB), 트리스(4-tert-부틸)페닐)술포늄 헥사플루오로포스페이트(TTBPS-HFP), 트리페닐술포늄 트리플레이트(TPS-Tf); 트리아진(TAZ-101); 트리페닐술포늄 헥사플루오로안티모네이트(TPS-103); RHODOSILTM 광개시제 2074(FABA); 트리페닐술포늄 비스(퍼플루오로메탄술포닐)이미드(TPS-N1); 디-(p-t-부틸) 페닐이오도늄 비스(퍼플루오로메탄술포닐)이미드(DTBPI-N1); 트리스(퍼플루오로메탄술포닐)메타이드(TPS-C1); 디-(p-t-부틸페닐)이오도늄 트리스(퍼플루오로메탄술포닐)메타이드(DTBPI-C1); 디페닐이오도늄 헥사플루오로포스페이트, 디페닐이오도늄 헥사플루오로스티베이트, 비스(4-(tert-부틸)페닐)이오도늄 헥사플루오로포스페이트, 비스(4-(tert-부틸)페닐)이오도늄 헥사플루오로스티베이트(DTBPI-Tf), 디페닐이오도늄 트리플루오로메탄술포네이트, 디페닐이오도늄 1,1,2,2,3,3,4,4,4-노나플루오로부탄-1-술포네이트; 비스(4-tert-부틸)페닐)이오도늄 트리플루오로메탄술포네이트; 비스(4-(tert-부틸)페닐)이오도늄 1,1,2,2,3,3,4,4,4-노나플루오로부탄-1-술포네이트; 및 이들의 조합을 포함한다.
만약 희생 중합체가 PAG와 같은 임의의 감광성(photosensitive) 첨가제 없이 단독으로 이용된다면, 패터닝은 예를 들어, 희생 중합체 위에 놓이는 패터닝된 층을 형성하는 단계 후 반응성 이온 에칭(Reactive Ion Etching, RIE)과 같은 임의의 다른 알려진 방법, 또는 임의의 다른 적절한 방법에 의해 수행될 수 있다.
희생층의 적절한 선택은 본 발명의 방법의 그 다음 단계를 근거로 이루어질 수 있음에도 주목해야 한다. 예를 들어 만일, 사출 성형 후 약 180 ℃ 의 경화 온도를 전형적으로 필요로 하는 에폭시 물질이 몰딩 컴파운드로 이용된다면, 대략 동일한 온도에서 분해되는 적절한 희생 물질은 캐비티-생성 및 에폭시 경화를 동시에 가능하게 할 것이다. 따라서, 폴리에틸렌 카보네이트(PEC)와 같이, 이런 온도 범위에서 분해되는 희생 물질이 이용될 수 있다. 유리하게는, 이용되는 희생 물질은 일반적으로 유사한 물리적 특성을 나타내지만 다른 분해 온도를 특징으로 한다. 즉, 예를 들어, PEC 및 PPC 둘 다 유사한 물리적 특성, 그러나 다른 분해 온도를 나타낸다. 상술한 바와 같이, 상기 분해 온도는 PAG들과 같은 첨가제에 의해 보다 조정될 수 있다.
개시된 희생 조성물 또는 배합물의 구현 예는 이에 한정되는 것은 아니나, 희생 중합체 및 하나 이상의 포지티브 톤(tone) 또는 네거티브 톤 구성 요소를 포함한다. 상기한 바와 같이, 상기 포지티브 톤 또는 네거티브 톤 구성 요소는 상기 희생층의 패터닝을 도울 것이다. 상기 포지티브 톤 구성 요소는 상술한 바와 같은 광산 발생제를 포함할 수 있다.
상기 네거티브 톤 구성 요소는 희생 중합체 내 가교를 야기할 수 있는 반응물을 생성하는 화합물을 포함할 수 있다. 상기 네거티브 톤 구성 요소는 이에 한정되는 것은 아니나, 감광성 자유 라디칼 생성제와 같은 화합물을 포함할 수 있다. (예를 들어, 가교결합 가능한 에폭사이드-작용화된 시스템에서) PAG와 같은 대안적인 네거티브 톤 구성 요소가 이용될 수 있다.
네거티브 톤 감광성 자유 라디칼 생성제는, 빛에 노출되는 경우, 이의 적어도 하나는 자유 라디칼인 2 이상의 화합물로 분해되는 화합물이다. 구체적으로는, 네거티브 톤 광개시제는 이에 한정되는 것은 아니나, 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥사이드(IRGACURE 819, Ciba Specialty Chemicals Inc.); 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1 (IRGACURE 369, Ciba); 2,2-디메톡시-1,2-디페닐에탄-1-온(IRGACURE 651, Ciba); 2-메틸-1[4-(메틸티오)-페닐]-2-모르폴리노프로판-1-온(IRGACURE 907, Ciba); 벤조인 에틸 에테르(BEE, Aldrich); 2-메틸-4'-(메틸티오)-2-모르폴리노-프로피오페논; 2,2'-디메톡시-2-페닐-아세토페논(IRGACURE 1300, Ciba); 2,6-비스(4-아지도벤질리덴)-4-에틸시클로헥사논(BAC-E), 및 이들의 조합을 포함한다.
PAG와 같은 광-활성 화합물은 희생 중합체의 약 0.5 중량% 내지 약 5 중량% 로 존재할 수 있다. 구체적으로는, 상기 PAG는 희생 중합체의 약 1 중량% 내지 3 중량% 로 존재할 수 있다.
광산 발생제 및 희생 중합체로 계산되지 않은 희생 조성물의 남아있는 비율(예를 들어 약 50 % 내지 약 99 %)은 이에 한정되는 것은 아니나, 메시틸렌(mesitylene), N-메틸-2-피롤리디논, 프로필렌 카보네이트, 아니솔, 시클로헥사논, 프로필렌글리콜 모노메틸 에테르 아세테이트, N-부틸 아세테이트, 디글리메, 에틸 3-에톡시프로피오네이트, 및 이들의 조합과 같은 용매로 일반적으로 구성될 수 있다.
기판 상에 열 분해성 희생층을 적용하기 위해 다양한 기술, 예를 들어, 스핀-코팅, 독터-블레이딩, 스퍼터링, 라미네이션, 스크린 또는 스텐실-프린팅, 멜트 디스펜싱, 화학 기상 증착(CVD), 및 플라즈마계 증착 시스템 또는 임의의 다른 유사한 알려진 기술이 이용될 수 있다.
칩 레벨 패키징(Chip Level Packaging)
본 명세서에 언급된 MEMS 패키징은 기계적 구조체의 이형(release) 및 그 주위의(there-around) 보호 구조의 형성을 언급하는 것으로 이해될 것이다. 또한, 본 명세서에 언급된 칩-레벨 패키징은 칩 또는 다이(die)에 구조적 및 환경적 보호(protection)를 제공함과 동시에 이러한 칩의 또 다른 수단(means)으로의 전기적 연결을 위한 수단을 제공하는 패키징을 언급하는 것으로 이해될 것이다. 예시적인 칩-레벨 패키지는 이에 한정되는 것은 아니나, 단일 또는 이중의 인라인(inline) 패키지, 볼 및 핀 그리드 배열, 리드 칩 캐리어(leaded chip carriers) 및 플랫팩을 포함하고, 여기서 각각의 이러한 예시적인 패키지는 칩-레벨 패키지 기판을 포함하는 것이다.
앞서, 이러한 MEMS 패키징은 임의의 칩-레벨 패키징 전에 별개의 공정으로서 수행되었으므로, 칩-레벨 패키징 동안 일어날 수 있는 임의의 응력을 견딜 수 있는 구조를 필요로 하였다. 유리하게는, 본 발명에 따른 구현 예는 MEMS 패키징 및 칩-레벨 패키징을 단일의 공정으로 제공한다.
오버코트층(Overcoat Layer)
상기한 바와 같이, 본 발명에 따른 구현 예의 MEMS 패키징 방법은 오로지 희생층만 이용하여 수행될 수 있다. 유리하게는, 본 구현 예의 이런 특징은 셀프-패터닝 가능한(self-patternable), 또는 상술한 PAG들과 같은 적절한 첨가제의 추가에 의해 패터닝 가능한 조성물로 제조될 수 있는 희생 물질에 더 적당할 수 있다. 또한 앞서 언급한 바와 같이, 희생층의 이러한 패터닝은 임의의 알려진 포토리소그래피 및 에칭 기술을 이용함으로써 수행될 수 있다. 또한, 이러한 희생 물질은 일반적으로 우수한 기계적, 화학적 및 물리적 특성을 특징으로 하므로, 이들은 하기 더 설명한 바와 같이 엄격한 몰딩 캡슐화 조건을 견딜 수 있다.
유리하게는, 본 발명에 따른 구현 예는 희생층을 패터닝하는 단계 전에, 상기 희생층의 위에 놓이는 제1 오버코트층을 제공하는 단계를 더 포함한다. 다양한 유기/무기 물질 및/또는 화합물이 오버코트층으로서 이용될 수 있다. 오버코트층을 형성하기 위해 이용되는 오버코트 물질의 특성은 캐비티 구조의 설계에서 중요하다. 일반적으로, 캐비티를 포위하는(surrounds) 오버코트층은 MEMS 장치(들)에 기계적, 전기적, 화학적, 및/또는 환경적 보호를 제공한다. 구체적인 MEMS 장치 또는 구체적인 적용에 따라, 다른 레벨의 보호가 요구된다. 일반적으로, 캐비티는 반드시 공기 투과성(breathing air)이지는 않은, 가스를 함유할 수 있는 밀폐된(enclosed) 영역이고, 일부 구현 예에서, 상기 캐비티는 진공 조건 하에 있다. 상기 캐비티는 일반적으로 상부-구조에 의해 밀폐된다.
일반적으로, MEMS 구조는 작업 환경으로부터 장치의 보호 및 장치 물질 및 작업으로부터 환경의 보호를 보장하기 위해 패키지된다. 예를 들어, 1 레벨의 보호는 MEMS 구조의 구조적 완전성(integrity)을 보장하기 위해, 다른 기계적 구조체 또는 물체의 개입으로부터의 보호를 제공한다. 이런 종류의 폐쇄에서, 상기 오버코트층은 MEMS 장치의 구체적인 작업 환경의 일반적인 엄격한 적용을 견딜 수 있는 물질로 제조될 수 있다. 또 다른 추가적인 레벨의 보호는 산소 또는 물로 노출되는 것으로부터의 보호를 더 제공할 수 있다(예를 들어, 밀폐된 폐쇄(hermetic enclosure)). 따라서, 이런 유형의 보호에서, 일반적으로 상기 오버코트층은 에어 캐비티 주위에 밀폐된 밀봉(an airtight seal)을 제공하는 금속 물질로 제조된다. 또한, 일부 오버코트층은 임의의 바깥 가스에 노출되는 것으로부터의 보호를 더 제공하는 추가적인 레벨의 보호를 제공할 수도 있다. 이런 최종 레벨의 보호에서, 진공이 에어 캐비티 내부에 생성되고, 오버코트층은 일반적으로 에어 캐비티 내부의 진공을 유지하는 금속 물질로 제조된다. 또한 상기 오버코트층은 희생층의 분해로 형성된 분해 가스 및/또는 생성물이 침투 및/또는 관통하도록 할 수 있는 것이 바람직할 수 있다. 나아가, 본 발명의 일부 구현 예에서, 패터닝된 희생층을 캡슐화할 수 있고 기판의 일부분의 위에 놓이는 제2 오버코트층을 제공하는 것이 유리할 수 있다.
따라서, 제조되는 MEMS의 유형에 따라 많은 물질이 오버코트층으로서 이용될 수 있다. 오버코트층으로서 적절한 예시적인 중합체, 화합물 및/또는 물질은 이에 제한되는 것은 아니나, 다면체 올리고머 실세스퀴옥산(POSS)과 같은 혼성 무기/유기 유전체 화합물을 포함할 수 있다. 많은 POSS 물질이 문헌상 알려져 있으며, 모든 이러한 단량체 및/또는 중합성 화합물은 본 발명의 오버코트층으로서 이용될 수 있다. POSS은 흥미로운 필름 특성을 특징으로 하며, 가교에 이용될 수 있는 작용화된 유기 측기(side groups)가 있는 경질의 실리콘 옥사이드 케이지(a rigid silicon oxide cage)를 가진다. 이러한 POSS의 일 예는 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS)이다. 오버코트층으로서 적절한 다른 물질은 폴리이미드, 폴리노보넨, 에폭시 수지, 벤조시클로부텐 기반 중합체(benzocyclobutene based polymers), 폴리아마이드 및 폴리벤즈옥사졸(polybenzoxazole, PBO)을 포함한다. 많은 이들 물질은 상업적으로 이용가능하다. 예를 들어, 다양한 폴리이미드가 구매될 수 있다: Pyralin PI-2540, PI-2555, PI-2611, PI-2734, PI-2771 및 HD4000 (HD Microsystems, Parlin, NJ; Photoneece DL-1000 (Toray) 및 PWDC-1000 (Dow Corning, Midland MI). 다양한 폴리노보넨은 Avatrel EPM, Avatrel 2090P, etc. (Promerus LLC, Brecksville, OH)으로 이용가능하다. 상업적 에폭시 수지는 다른 것들 중에서도, SU-8 2025 (Microchem Corp., Newton, MA)를 포함한다. 벤조시클로부텐 기반 중합체는 Cyclotene 3022-63 (Dow Chemical, Midland MI)으로서 상업적으로 이용가능하다. PBO은 Sumiresin Excel CRC-8650 (Sumitomo Bakelite, Japan)으로서 상업적으로 이용가능하다. 상기 오버코트층은 또한, 예를 들어, 스핀 코팅, 독터-블레이딩, 스퍼터링, 라미네이션, 스크린 또는 스텐실-프링팅, 화학 기상 증착(CVD), 플라즈마 기반 증착 시스템 등과 같은 상술한 기술을 이용하여 기판 상에 증착될 수 있다.
이제, 유리하게는, EPOSS과 같은, 스핀-코트된, 감광성, 혼성 무기/유기 유전체의 이용은 효과적인 오버코트 물질로서 작용할 수 있음이 발견되었다. 나아가, 광한정성 유전체 형태의 EPOSS은, EPOSS에 광-개시되는 촉매의 추가에 의해 생성될 수 있음이 이제 발견되었다. EPOSS은 40 wt.% 내지 60 wt.% 용액을 만들도록 메시틸렌에 용해될 수 있다. 365 ㎚ 에서 감광성인 배합물을 제조하기 위해 이오도늄 광-산 발생제는 EPOSS 및 감광제(sensitizer)의 1 wt.%로, EPOSS의 0.33 wt.%로 첨가될 수 있다. 따라서 본 발명의 구현 예의 이런 구현에 따르면, 희생층을 패터닝하는 단계는 먼저 제1 오버코트층을 패터닝하는 단계 및 상기 제1 오버코트층의 패턴을 희생층에 전이하는 단계(transferring)를 포함한다.
유리하게는, EPOSS을 이용함으로써, 희생 물질에 첨가제를 포함할 필요 없이 폴리프로필렌 카보네이트(PPC)와 같은 희생 물질을 용이하게 패터닝하는 것이나, 이러한 희생층을 패터닝하는 데에만 유용한 층을 제거하는 것이 가능함이 이제 발견되었다. 따라서 EPOSS은 구조적 강성을 제공하기 위해 오버코트로서 유지될 수 있다. 상기한 바와 같이, EPOSS은 전자 장치의 마이크로가공에서 영구적 유전체로서의 이용에 관하여 흥미로운 기계적 및 화학적 안정성을 가지는 혼성 유기/무기 유전체이다. 유리하게는, PPC를 패터닝하기 위해 그리고 캐비티 오버코트 물질로서 EPOSS을 이용함으로써, 공정 단계의 수가 감소되고 그 결과 패키징 비용이 감소된다. 유리하게는, 본 발명에 따른 구현 예는 또한 장치 크기 및 기능과 관계없이 웨이퍼 레벨에서 광범위한 MEMS 장치를 수용할 수 있는 캐비티를 생성하기 위해, 희생층(예를 들어, PPC)/오버코트층(예를 들어, EPOSS)/보호층(예를 들어, 금속)으로 구성되는 3-물질 시스템을 제공할 수 있다.
본 발명의 또 다른 구현 예에서, 상기 제1 오버코트층은 희생층을 패터닝하는 단계 후에 제거되고, 이러한 제거는 패터닝된 오버코트층을 제거하기 위해 본 기술분야에서 알려진 임의의 방법을 이용하여 성취될 수 있다. 일반적으로, 이러한 제거 공정은 건식 또는 습식 에칭 공정을 수반한다. 이러한 공정의 하나는 여기되는(excited) 경우 플라즈마를 생성하기에 적절한 가스를 이용한 건식 또는 플라즈마 에칭, (예를 들어, 반응성 이온 에칭(RIE))이며, 이러한 플라즈마는 오버코트층 및 희생층의 물질 사이에 충분한 선택성을 나타내는 에칭을 제공한다.
본 발명의 일부 구현 예에서, 제1 오버코트층은 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS)으로 형성된다. 희생층 및 오버코트층의 두께는 원하는 MEMS 장치에 따라 조정될 수 있다. 따라서, 다양한 두께의 희생 및 오버코트 층이 형성될 수 있다. 예를 들어, 일부 구현 예에서, 희생층의 두께는 약 1 ㎛ 내지 약 10 ㎛ 이다. 일부 다른 구현 예에서, 희생층의 두께는 약 2 ㎛ 내지 약 7 ㎛ 이다.
본 발명의 일부 구현 예에서, 제1 오버코트층은 약 0.1 ㎛ 내지 약 3 ㎛ 의 두께를 갖는 것이다. 다른 구현 예에서, 제1 오버코트층의 두께는 약 0.5 ㎛ 내지 약 2 ㎛ 이다.
제2 오버코트층을 갖는 본 발명의 또 다른 구현 예에서, 이러한 오버코트층은 약 0.1 ㎛ 내지 약 3 ㎛ 의 두께를 가진다; 반면 다른 구현 예에서 이러한 제2 층의 두께는 약 0.5 ㎛ 내지 약 2 ㎛ 이다.
몰딩 컴파운드(Molding Compound)
상기한 바와 같이, 본 발명의 구현 예에 따라 제조된 MEMS 장치는 적절한 몰딩 컴파운드를 이용하여 최종적으로 캡슐화될 수 있다. 사출 성형되거나 및/또는 압축 성형될 수 있는 임의의 물질은 이러한 캡슐화(encapsulation)에 이용될 수 있다. 이러한 적절한 물질은 임의의 알려진 열가소성 및/또는 열경화성 물질을 포함한다. 이러한 물질의 예는 이에 한정되는 것은 아니나, 폴리에스테르, 폴리아마이드, 폴리에테르, 폴리에테르케톤, 폴리이미드, 폴리페닐렌설파이드, 에폭시 및 이들의 조합을 포함한다. 유리하게는, 이러한 몰딩 컴파운드는 캡슐화되는 MEMS 장치의 기계적 특성을 강화하기 위해 유리, 탈크(talc), 카본 블랙 등과 같은 특정 무기 필러 물질을 함유할 수 있다. 본 발명의 일부 구현 예에서, 이용되는 몰딩 컴파운드는 에폭시 화합물이다.
본 발명의 일부의 이러한 캡슐화된 구현 예에서, 몰딩 컴파운드의 두께는 약 0.1 ㎜ 내지 약 5 ㎜ 이다; 반면, 다른 이러한 캡슐화된 구현 예에서, 몰딩 컴파운드의 두께는 약 0.2 ㎜ 내지 약 2 ㎜ 이다.
성형(Molding)
본 명세서에 설명된 캐비티 시스템은 패키징 필요 사항에 따라 캐비티 주변 상부구조의 강도를 변화시키는 융통성을 가진다. 예를 들어, 상기한 바와 같이, 리드 프레임 패키징은 고압에서 봉합재(encapsulant)를 성형하는 단계(molding)를 일반적으로 포함한다. 일반적으로, 이러한 고압 성형은 압축, 사출 또는 트랜스퍼 성형 중 하나를 이용함으로써 성취된다. 사출 성형 공정은 몰드(mold) 내 장치 주위에 몰딩 컴파운드(예를 들어, 에폭시 몰딩 컴파운드, EMC)에 힘을 가한다(forces). 이는 칩 패키징에 대해 보다 일반적인 방법이며, 높은 성형 압력(예를 들어, 10 MPa)을 이용한다. 압축 성형 공정은 장치의 오직 상부 면을 성형하고 사출 성형보다 낮은 압력(예를 들어, 4 내지 10 MPa)을 이용한다. 압축 성형은 칩-적층 패키지에 일반적으로 이용된다. 유리하게는, 앞서 언급한 패키징 방법 중 어느 하나는 성형 공정 동안 희생 물질의 인- 시츄 분해를 제공한다. 이는 대형, 반-밀폐식 리드 프레임 패키지에 특히 유용하다. 상기 새로운, 칩-레벨 패키지는 성형 공정 동안 희생 물질을 보유하고, 상기(over) 몰딩 물질이 경질일 때 경화 단계 동안 분해 단계(캐비티 형성)를 수행하여, 캐비티 붕괴를 막는다. 상기 - 시츄 방법은 밀폐된 밀봉이 필요하지 않은 광범위한 패키지된 장치를 위한 매우 대형의 채널 및 캐비티의 성형 및 이형을 가능하게 한다. 밀폐된 캐비티를 필요로 하는 구현 예에서, 성형 후, 기밀성(hermeticity)을 달성하기 위해 임의의 상술한 패키지는 추가적인 물질 일반적으로 금속으로 오버코트될 수 있다.
일반적으로, 성형은 약 160 ℃ 내지 약 200 ℃ 의 온도 및 약 8 MPa 내지 약 12 MPa 의 사출 게이지 압력(an injection gauge pressure)에서 사출 성형에 의해 수행된다.
본 발명의 방법의 또 다른 구현 예에서, 희생층은 약 180 ℃ 내지 약 250 ℃ 의 온도에서 분해된다. 일반적으로, 희생 중합체의 분해는 데브리-프리(debris-free) 캐비티가 형성되는 것을 보장하기 위해, 일정한 온도에서 저속으로 수행되고, 동시에 분해 가스는 침투를 통하거나 다른 매커니즘을 통해 오버코트층으로부터 제거된다. 따라서, 만일 보다 높은 분해 온도가 이용된다면, 상기 희생층은 보다 빠른 속도로 분해되며, 이런 점은 하기 실시예에서 더 구체적으로 논의된다.
본 발명에 따른 또 다른 구현 예에서, 웨이퍼 레벨 마이크로전자기계 시스템(MEMS) 장치 패키지(a wafer level microelectromechanical system (MEMS) device package) 및 이러한 장치의 제조 방법이 더 제공된다. 다양한 알려진 MEMS 장치, 미세유동(microfluidic) 장치, 및 마이크로-반응기는 본 발명의 방법에 의해 제조될 수 있다. 예시적인 장치는 이에 제한되는 것은 아니나, 용량성 공진기(capacitive resonators), 버랙터(varactors), 가속도계(accelerometers), 자이로스코프(gyroscopes), 피에조(piezo) 관련 장치 등을 포함한다. 일부 이러한 구현 예에서, 패키지되거나 및/또는 제조된 MEMS 장치는 용량성 공진기이다. 본 발명의 다른 구현 예에서, 패키지되거나 및/또는 제조된 MEMS 장치는 가속도계이다. 또 다른 구현 예에서, 패키지되거나 및/또는 제조된 MEMS 장치는 자이로스코프이다. 또 다른 구현 예에서, 패키지되거나 및/또는 제조된 MEMS 장치는 용량성 공진기, 또는 압전기 관련 장치이다.
본 발명의 또 다른 구현 예에서,
a) 프리스탠딩 가동형 마이크로전자기계 구조체(freestanding movable microelectromechanical structure)를 갖는 기판;
b) 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 포위하는 캐비티; 상기한 바와 같이 캐비티는 "가스 캐비티" "에어 캐비티" 또는 단순히 진공일 수 있음;
c) 상기 캐비티 주위에 배치된 하나 이상의 연속적 오버코트층; 및
f) 상기 기판의 적어도 일부를 캡슐화하는 몰딩 컴파운드를 포함하고, 상기 캐비티는 패터닝된 희생층의 시츄(in situ) 열 분해에 의해 형성되는, 웨이퍼 레벨 마이크로전자기계 시스템(MEMS) 장치 패키지가 더 제공된다.
본 발명의 또 다른 구현 예에서, 본 발명의 웨이퍼 레벨 마이크로전자기계 시스템(MEMS) 장치 패키지는 용량성 공진기를 포함한다.
본 발명의 또 다른 구현 예에서,
a) 프리스탠딩 가동형 마이크로전자기계 구조체(freestanding movable microelectromechanical structure)를 갖는 기판, 상기 기판은 몰딩 컴파운드로 캡슐화됨; 및
b) 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 포위하고 상기 몰딩 컴파운드와 접촉하는 캐비티를 포함하는, 웨이퍼 레벨 마이크로전자기계 시스템(MEMS) 장치 패키지가 또한 제공된다.
설명 목적으로 제공되고 어떤 방식으로든 본 발명의 범위를 한정하지 않는 하기 실시예에 의해 본 발명이 보다 더 설명된다.
실시예
보슈법(Bosch process)을 이용하여, 100 ㎜ 직경 실리콘 웨이퍼 내 깊숙한 트렌치를 에칭하였다. 이들 트렌치는 실제 용량성 및 압전기 MEMS 장치와 유사하며, 이를 대표한다. 트렌치 폭은 2 내지 6 ㎛ 이었고, 트렌치 깊이는 대략 6 ㎛ 이었다. 각각의 장치는 장치의 유형에 따라 2 내지 6 트렌치로 배치하였고 각각의 웨이퍼는 수백의 장치를 가졌다. 이후 희생층으로서 PPC 및 PEC를, 오버코트 물질 시스템으로서 EPOSS을 이용하여 웨이퍼-레벨 패키징을 수행하였다. 패키지하는 단계를 완결한 후에, 다이아몬드 톱으로 웨이퍼를 다이싱(diced)하고, 주사전자현미경(scanning electron microscopy, SEM), 나노-압흔(nano-indentation), 및 금속 접착성에 대한 테이프 시험을 이용하여 특징을 살폈다.
도 1은 본 발명의 일 구현 예의 공정 플로우를 나타낸다. 실리콘 트렌치 상에 PPC를 최초로 스핀-코팅하고(도 1(a)) 5 min 동안 100 ℃ 에서 핫-플레이트 상에서 소프트 베이크하였다. 더 깊고 더 넓은 트렌치를 위해 여러 번의 스핀-코팅 단계가 필요하였다. PPC 두께는 베이킹 후 3 내지 4 ㎛ 이었다. PPC를 패터닝하기 위해, 4000 rpm 으로 EPOSS를 스핀-코팅하였고 그 결과는 0.6 ㎛ 두께 필름이었다(도 1(b)). 5분 동안 85 ℃ 에서 EPOSS를 프리-베이크하였고, 365 ㎚ 에서 패터닝하였으며 5 min 동안 85 ℃ 에서 포스트-베이크하였다. 이소프로필 알코올을 이용하여 EPOSS를 스프레이 현상하였다(spray developed)(도 1(c)). 6 % CHF3 및 94 % O2 플라즈마를 이용하여 PPC를 반응성 이온 에칭한 결과는 24의 PPC/EPOSS 식각율 선택도(a PPC/EPOSS etch rate selectivity)였다(도 1(d)). PPC 식각율은 0.66 ㎛/min이었다(도 1(e)). 이후 오버코트 EPOSS을 3 내지 6 ㎛ 두께로 스핀 코팅하였고 패터닝하였다(도 1(f)). 이를 제1 EPOSS층을 따라 베이크하였다. 최종적으로, Wu, X. et . al ., "Fabrication of microchannels using polynorbornene photosensitive sacrificial materials", Journal of The Electrochemical Society, 150(9), 2003, pp. H205-H213에 설명된 바와 같은 절차를 이용하는 단계적 램프-속도(ramp-rate)를 이용하여 질소(N2) 환경 내 4 내지 10 시간 동안 240 ℃ 에서 PPC를 분해하였다. 금속-대-EPOSS 접착력을 향상시키기 위해 금속화(metallization) 전에 상기 웨이퍼에 짧은 시간 산소 플라즈마 처리를 하였다. 알루미늄은 0.7-2 ㎛ 의 두께로 증발되었고 전극 구역이 노출되도록 패터닝되었다(도 1(g)). 보다 경질의 오버코트를 위해, 알루미늄 대신 구리(1 내지 3 ㎛)를 이용하였다. 티타늄(50 ㎚ 두께)은 구리 금속 오버코트에 대한 접착층(adhesion layer)으로 작용하였다. 치수 및 오버코트 두께가 다른 캐비티-형을 표 1로 작성하였다.
Figure 112014062911558-pct00001

제조 후, 개별적 패키지에 대해 Hitachi FE3500 주사전자현미경(SEM)을 이용하여 에지(edges)에서 열-기계적(thermo-mechanical) 균열(cracking)을 점검하였다. 집속 이온 빔(focused ion beam, FIB)(FEI Nova Nanolab) 섹셔닝 툴(sectioning tool)을 이용하여 트렌치의 정밀 검사를 행하였다. 웨이퍼는 다이싱되었고 횡단면의 형태 및 위생을 조사하였다. 소형(small) 및 대형(large) 장치를 다이싱하고 점검하였다. 캐비티의 기계적 강도를 평가하기 위해 나노-압흔을 수행하였다. Hysitron 나노-인덴터(nano-indenter)를 이용하여 압력 시험을 전개하였다. 나노-인덴터는 20 ㎛ 직경의 코노스페리컬(conospherical) 팁을 이용하였다. 30 내지 50 ㎛ 너비 캐비티의 중심인 시험 위치는, 실험 동안 격-벽으로부터의 저항을 만나지 않았다. 8.5 mN 의 힘으로 상온에서 캐비티를 압흔하였다(indented). 보다 두꺼운 금속 오버코트의 접착 강도를 측정하기 위해 십자 테이프 시험을 이용하였다(http://www.defelsko.com/technotes/adhesion_methods.htm 참조). 테이프가 적용되고 뜯겨진 다음, 절단 구역을 점검하고 평가하였다.
트랜스퍼 성형은 장치 주위에 원하는 모양으로 에폭시 몰딩을 주입하는 단계(injecting)로 이루어졌다. 달리 나타내지 않는 한, 10 MPa 로 105초 동안 175 ℃ 에서 트랜스퍼 성형을 수행한 다음, 8hrs 동안 175 ℃ 에서 포스트 몰드 경화하였다(post mold cured). 또한 여러 패키지에 대해 압축 성형을 완결하였다. 압축 성형은 장치 상에 몰딩 컴파운드를 배치하고 비교적 낮은 압력(예를 들어 4 MPa)을 적용하여 패키지된 모양을 형성한다. 손상의 정도를 평가하기 위해 샘플을 횡단면으로 잘랐다. 캐비티 안에 남은 데브리를 조사하기 위해 Raman 분광학을 수행하였다. 집속 이온 빔 이미지로, 성형 전, 데브리-프리 캐비티를 확인하였다. 나아가, 고압으로 인한 성형 동안의 붕괴를 막기 위해, 대형 캐비티를 보다 두꺼운 구리 코트로 금속화하였다. 접착층으로서 티타늄을 이용하였다. 다음 패키지를 성형하고, 캐비티 손상을 관찰하였다.
Ansys (ANSYS 13.0) 유한 요소 모델링(finite element modeling)을 이용하여 에어-캐비티 패키지의 2차원 기계적 분석을 수행하였다. 선형, 탄성 등방성 모델은 중합체 및 금속층 사이에 완벽한 접착력을 나타냈다. 고압 하에서 오버코트 및 웨이퍼 사이의 거친, 마찰 접촉(슬립 없이(with no slip); 무한 마찰 계수)을 경계 조건으로 추정하였다. 모든 층의 모델링은 PLANE42 요소: 4 노드가 있는 2D 구조로 행하였다. EPOSS 및 웨이퍼 사이의 접촉은 PLANE42와 호환성이 있는 CONTAC171 및 TARGE169 요소를 이용하여 모델링하였다. 둘 다, 선 요소(line elements)이다. 성형 압력은 상부(top)로부터 적용하였고 캐비티 휨(deflection)을 측정하였으며 실험적 조건과 비교하였다. 또한 표준 분석 용액과 비교하였다. 캐비티 내에서 변형 및 응력 분포에 관한 다른 금속 및 두께의 효과를 연구하였다. 시뮬레이션으로부터 도출된 결론은 보다 큰 캐비티를 위한 보다 강한 오버코트의 설계에 도움을 주었다.
따라서 발전된 패키징 프로토콜은 대략 100×400 ㎛ 크기의 실제 용량성 공진기에 대하여 성공적으로 입증되었다. 장치의 전기적 성능을 패키징 후에 평가하였다.
연구된 제1 샘플은, PPC 희생층을 패터닝하기 위한 마스킹 물질 및 캐비티 오버코트 물질로서 40 % EPOSS을 이용하여 패키지된 보다 작은 장치였다. 캐비티 폭은 20 내지 50 ㎛ 이고 길이는 200 내지 600 ㎛ 이었다. 캐비티 균열 또는 파열을 방지하기 위해, 일정한 열적 램프 속도로부터 일정한 중량 퍼센트 분해 속도로 PPC 분해 공정을 변경하였다. 분해의 항속(constant rate)은 높은 내부 압력을 피하며, 오버코트를 통하여 분해 생성물의 보다 질서정연한 확산을 가능하게 한다. 분해의 항속에 관한 파라미터를 결정하기 위해 중합체의 열중량 분석(Thermogravimetric analysis, TGA)을 이용하였다. 반응 키네틱은 식(equation) 1에 나타난 바와 같이, n차(nth order) 아레니우스 관계로서 표현될 수 있다.
Figure 112014062911558-pct00002

여기서 r은 분해 속도, A는 사전-지수 팩터(pre-exponential factor), Ea 는 활성화 에너지(kJ/mol), T는 온도(K) 및 t는 시간(초)이다. 분해 반응은 각각 9×1012 min-1 및 120 kJ/mol 의 사전-지수 팩터(A) 및 활성화 에너지(Ea)로 제1차(n=1)로 측정되었다. Eq.1은 식 2에 나타난 바와 같이 온도(T) vs. 분해 시간(t)에 관하여 재배열될 수 있다. PPC 를 분해하기 위해 0.25 wt.%/min 의 분해 속도를 이용하였다. 캐비티의 분해(degradation)는 관찰되지 않았다.
Figure 112014062911558-pct00003

SEM 횡단면을 도 2(a) 및 2(b)에 나타냈다. 이는 단단하고, 견고한 오버코트를 갖는 데브리-프리 캐비티를 나타낸다. 오버코트 안정성은 오버코트 아래 캐비티가 최초 PPC 구조의 모양을 유지하는 것을 가능하게 한다. FIB을 이용한 트렌치의 정밀 검사, 도 2(b), 또한 깨끗한 캐비티를 보여주었다. FIB으로부터 물질의 우연한 증착과 별개로, 트렌치는 데브리-프리였다. PPC는 스핀-코팅 동안 불-균일한 모양을 형성할 수 있으며, 이는 트렌치 바로 위 오버코트 내의 간헐적 딥(occasional dips)으로 이어진다. 이러한 딥은 오버코트가 장치 구역과 접촉하지 않는 한 MEMS 장치의 기능성에 영향을 주지 않는다. 그러나; 캐비티 높이가 트렌치 너머(above) 감소되므로, 이들 구역은 접촉 또는 사출 성형 동안 취약한 채로 남아있다. 또한, 트렌치 폭이 증가하면, 이들 딥은 더 커진다. 중합체 점도 및 스핀-코트 조건을 바꿈으로써 PPC 두께를 조정하는 것은 비-평면 문제를 완화시킬 수 있다. 스핀-코팅 다층(multiple layers)에 이은 상온 건조(즉, 소프트 베이킹)는 트렌치 안으로 리플로우(reflow)의 양을 향상시킬 수 있다. 상온 소프트 베이크는 PPC의 트렌치 안으로 열적 리플로우를 방지하고, 다층은 장치 피쳐(features)의 평탄화를 향상시킨다.
보다 나은 균일성을 제공하기 위해 다른 캐비티 치수로 오버코트 배합물을 조정하였다. 도 3(a)에 나타난 바와 같이, 대형 캐비티(>100 ㎛ 너비)에 대해, PPC 분해 동안 박막 오버코트층은 균열되는 경향이 있고 상기 오버코트는 캐비티를 지지하기 위해 필요한 기계적 강도를 제공할 수 없다. EPOSS-대-용매 비율(EPOSS-to-solvent ratio)을 바꾸는 것은 오버코트의 특성 조율을 돕는다. 오버코트 균일성 및 두께의 보다 나은 조절을 위해, 중합체 농도를 40 % 에서 60 % 로 올릴 수 있다. 60 % EPOSS 배합물은 열 분해 동안 (40 % 배합물과 비교하여) 낮은 정도의 필름 균열의 결과를 가져온다. 도 3(b)에 나타난 바와 같이, 보다 두꺼운 필름은 캐비티의 에지 상에서 커버리지(coverage) 및 평탄화를 향상시킨다. 대안적으로, 도 3(c)에 나타난 바와 같이, 40 % EPOSS 배합물의 여러 번의 스핀 코팅은 전반적으로 보다 얇은 필름을 유지하면서 60 % EPOSS과 유사한 에지 커버리지를 갖는 균열-프리 캐비티를 생성하였다. 도 3(c)에서, 캐비티는 중간에서 쪼개어졌고 이로써 파형 표면 지형(topography)을 보여준다. 보다 두꺼운 오버코트를 이용한 경우 압력 증가를 낮추기 위해 분해 램프 속도를 낮추었다.
이제 도 4(a)를 보면, 이는 4시간 분해 절차는 PPC를 완전히 분해하기에 충분히 길지 않음을 보여준다. 도 4(b)에 나타난 바와 같이, 보다 높은 분해 온도는 분해 동안 압력 증가 때문에 오버코트의 균열로 이어진다. 느린 램프-속도에 이은 오랜 온도 유지는 날카로운 측-벽을 갖는 거의 완벽한 에어-캐비티를 형성하기 위해 필요하다. 이들 실험에서, 0.5 ℃/min 램프-속도 및 240 ℃ 에서 6 내지 8 시간 유지는 50 내지 150 ㎛ 폭을 갖는 캐비티를 위해 필요하였다, 도 4(c) 참조. 용량성 공진기(~50 내지 150 × 400 ㎛) 패키징용 프로토콜은 150 내지 300 × 400 ㎛ 보다 큰 장치의 웨이퍼-레벨 패키징을 수행하기 위해 다소 변경되어야 했다.
상당히 대형(~ 200 ㎛ 너비 및 500-600 ㎛ 길이)인 것 외에, 이들 장치는 복잡한 지형을 가졌다. 보다 두꺼운 오버코트 (60 % 중합체) 및 다중 스핀-코트를 이용함으로써, 희생 중합체에 대한 10시간 분해 요법(regime) 후, 이러한 복잡한 기하학을 성공적으로 패키지하는 것은 이제 가능하다. 결과의 캐비티(도 5)는 깨끗하고 기계적으로 안정적인 것으로 발견되었다. 이런 이유로, 보다 작은 장치(150 ㎛ 너비 미만)에 대하여, 40 % 중합체의 다중 스핀 코트와 6 내지 8 시간 분해 시간은 충분하였다. 그러나, 150 ㎛ 보다 큰 폭을 갖는 장치는 60 % 중합체 혼합물의 다중 스핀-코팅과 보다 긴 분해 시간을 필요로 한다. 분해 시간은 PPC의 두께에 따라 다르다. 분해 또는 성형 동안 캐비티 붕괴를 방지하기 위해, 보다 넓은 캐비티는 보다 두꺼운 PPC 필름을 필요로 한다.
캐비티 오버코트의 견고함은 나노압흔을 이용하여 평가하였다. 도 6에 나타난 바와 같이 3 ㎛ EPOSS 오버코트 (40 % EPOSS 배합물) 및 0.7 ㎛ 두께 알루미늄 금속화에 대하여, 4 mN 에서 3.5 ㎛ 높이 캐비티의 완전한 붕괴가 관찰되었다. 이는 51 MPa 의 캐비티-강도를 의미한다. 10 내지 40 ㎛ 폭을 갖는 캐비티에 대하여 시험하였다. 팁은 측-벽 효과를 최소화하기 위해 캐비티의 중앙에 배치되었다. 나노-압흔 결과를 표 2로 작성하였다. 알루미늄을 1.5 ㎛ 두께 구리로 대체한 경우; 알루미늄보다 높은 구리의 탄성율(elastic modulus) 때문에 강성은 증가한다. 표 2에 요약된 바와 같이, 캐비티는 8.46 mN 에서 1.3 ㎛ 만큼 굽혀진다. 휨은 2 ㎛ 알루미늄 오버코트와 유사하다. 이는, 큰 휨을 갖는 에어 캐비티 설계에 관하여, 에어 캐비티 붕괴는 오버코트 물질의 모듈러스 증가 및/또는 오버코트 두께 증가에 의해 방지될 수 있음을 보여준다.
Figure 112014062911558-pct00004

웨이퍼 레벨 패키지 캐비티가 생성된 다음, 이들은 리드 프레임 패키징을 위해 다이싱되고 성형될 수 있다. 에폭시 몰딩 컴파운드(EME-G700E, Sumitomo Bakelite, Japan)를 이용하여 캐비티를 성형하였다. 0.7 ㎛ 알루미늄 오버코트 및 20 ㎛ 폭을 갖는 초기 캐비티는 4 MPa 의 성형 압력을 견딜 수 있음이 관찰되었다, 도 7(a). 그러나, 이들은 10 MPa 압력에서 완전히 붕괴되었다, 도 7(b). Raman 분광학을 이용하여 도 7(b)의 캐비티 내부의 데브리를 연구하였고, 스펙트럼은 연마(polishing) 물질인 것으로 나타났다. 보다 큰 캐비티(75 ㎛ 너비)는 둘 다의 압력에서 완전히 붕괴되는 것으로 관찰되었다. 알루미늄 오버코트를 3 ㎛ 두께 구리 오버코트로 대체한 경우, 캐비티는 보다 높은 압력을 견딜 수 있었다. 100 ㎛ 너비의 캐비티는 10 MPa 압력을 견딜 수 있고 약간만 변형되는 것으로 관찰되었다, 도 7(c). 특정 캐비티-폭에 대해, 캐비티 강도를 증가시키기 위해, 금속 두께 또는 탄성율을 증가시킬 필요가 있다. 또한, 장치 고장에 보다 큰 변형(deformation)이 필요할 것이므로, 캐비티 높이를 증가시키는 것이 유리할 수 있다. 그러나, 이는 등각의(conformal) 커버리지를 위해 보다 두꺼운 PPC 코팅 및 그 뒤의 보다 두꺼운 EPOSS 오버코트를 필요로 할 수 있다. 특정 성형 압력에서의 캐비티 휨은 하기 설명된 바와 같이 FEM 및 분석적 모델과 거의 매칭된다. EPOSS 오버코트 두께를 증가시키는 것은 캐비티 강도에 영향을 줄 것이다; 그러나 EPOSS의 탄성율은 대략 4 GPa 이고 이는 알루미늄이나 구리보다 훨씬 낮다. 보다 두꺼운 금속층은 또한 잔류 응력(residual stresses) 때문에 문제될 수 있다.
성형 동안 캐비티 휨의 압력 한계를 이해하기 위해 2D FEM 모델을 이용하였다. 특정 배치에 대하여, 정규화된 폰 미제스(Von Mises) 응력을 계산하였다. 도 8에 보여지는 바와 같이, FEM 모델은 4 및 10 MPa 압력에서, 0.7 ㎛ 두께 알루미늄을 갖는 40 ㎛ 너비 캐비티의 휨을 보여준다. 4 MPa 압력에서, 측정된 휨은 1.5 내지 2 ㎛ 이고, 이는 시뮬레이트된 값 1.5 ㎛ 와 본질적으로 동일하다. 10 MPa 압력에서, 실험적 캐비티는 캐비티의 부존재를 나타내며 표면으로 붕괴되었다. 그러나, 10 MPa 시뮬레이션은 캐비티의 중심에서 붕괴를 보여준다. 상기 시뮬레이션은 오직 탄성 특성만을 포함하였다. 전부의 붕괴는 오버코트의 소성 변형(plastic deformation)을 수반할 수 있다.
식 3에 나타낸 바와 같이, FEM 결과를 앞서 유래된 분석적 모델, 렉텡귤러 벌지 식(rectangular bulge equation)과 비교하여, 유한 요소 기법으로 얻은 휨 값과의 상관관계를 보여주었다. Vlassak et al., "A new bulge test technique for the determination of young modulus and Poisson ratio of thin-films," Journal of Materials Research, 7(12), pp. 3242-3249 참조.
Figure 112014062911558-pct00005

여기서, P는 성형 압력이다. E는 탄성율, υ는 프아송 비(poisson ratio), 및 σ 0 는 초기 필름 응력이며, 오버코트 물질 특성이 계산된다. 변수 α, t h는 캐비티의 기하학에 관련된다. α값은 캐비티의 폭의 반이고, t는 오버코트의 두께이며, h는 최초 위치로부터 오버코트의 최대 휨의 높이이다.
오버코트의 탄성율은, 금속의 상기 모듈러스가 중합체의 그것보다 약 30배 더 크기 때문에, 금속-중합체 복합체의 금속부에 의해 지배되는 것으로 추정된다. 어닐링된(annealed), 전착(electrodeposited) 구리 필름의 초기 필름 응력, σ 0 ,는 문헌상 두께에 따라 대략 30 내지 100 MPa 인 것으로 발견되었다. 예를 들어, Huang et. al., "Stress, sheet resistance, and microstructure evolution of electroplated Cu films during self-annealing," IEEE Transactions on Device and Materials Reliability, 10(1), 2010, pp. 47-54 참조. 초기 계산을 했을 때, 식의 제1 항(term)은 문헌 값을 이용한 제2 항보다 상당히 작았다. 상기 제1 항은 캐비티의 휨을 추산할 때 추가 계산에서 무시할만한 것으로 추정되었다. 설계시 조절 가능한 두 요소는 금속 두께, 및 총 휨을 방지하기 위한 캐비티 높이의 조절이다.
도 8에 나타난 바와 같이, 40 및 10 MPa 압력 각각에 대하여 상응하는 휨 값은 2 ㎛ 및 2.8 ㎛ 이었다. 이들 값은 실험적 및 FEM 값 둘 다와 매칭된다. 오버코트 내 종합적인 응력 및 에어-캐비티의 휨은 두께 및 어닐링 조건의 최적화를 통해 더 감소될 수 있다. 예를 들어, 측-벽에 30°경사를 형성함으로써 캐비티 측벽을 따라 최대 응력의 10 % 감소가 관찰되었다. PPC의 패터닝 및 리플로우를 통하여 곧은 측-벽이 있는 구조로부터 경사진 측벽으로 캐비티를 바꾸는 것은, 일찍이 공개된 바와 같이 응력에 대해 보다 저항성이 있는 캐비티를 최적화하는 것을 도울 것이다. 10 MPa 압력에서 3 ㎛ 구리 오버코트의 총 휨은 Eq. 3으로부터 0.56 ㎛ 인 것으로 발견되었고, 이는 도 7(c)의 실험적 휨과 동일하다.
EPOSS 및 기판, 및 EPOSS과 금속 오버코트 사이의 접착력은 훌륭한 것으로 발견되었다. 그러나, 캐비티 강도를 증가시키기 위해, 보다 두꺼운 금속 오버코트가 필요하였다. 보다 두꺼운 금속 오버코트, 예를 들어, 2 ㎛ 알루미늄을 이용한 경우, 전자선(e-beam) 증착 동안 잔류 응력은 알루미늄 및 EPOSS 사이의 접착 실패를 야기할 정도로 커다란 것으로 여겨진다. 접착력을 향상시키기 위해 금속 증착 전에 산소 플라즈마 클린(clean)을 이용하였다. 보다 두꺼운 구리 오버코트를 위해, 스퍼터링된 시드층(seed layer) 상에 저 전류 밀도로 구리를 전기도금하였고, 뒤이어 내부 응력을 감소시키기 위해 1 시간 동안 180 ℃ 에서 어닐링하였다. 어닐링 후에, 금속 필름은 훌륭한 접착력을 나타냈다.
앞서 나타낸 결과는 오버코트를 강화시키고 보다 넓은 캐비티를 제조하기 위한 많은 방법이 있음을 보여준다. 그러나, 금속 두께에 한계가 있으며(예를 들어, 금속 접착력 및 잔류 응력) 캐비티 모양의 최적화는 제한된 이로움을 가진다. 상당히 더 넓은 캐비티를 제조하기 위해, 반-밀폐식 칩 레벨 패키지를 생성하는 새로운 처리 방법이 발달하였고 이는 성형 동안 캐비티의 붕괴를 방지한다. 상술한 방법에서, PPC는 사출 성형 전에 천천히 분해되었다. 오버코트는 성형 압력을 견디도록 설계되었다. 성형 동안 에폭시 봉합재는 빠르게 경화된다. 상기 새로운 처리 방법은 초기 성형 단계 동안 캐비티 안에 희생 중합체를 남긴다. 봉합재가 경화된 다음, 캐비티 안의 희생 중합체는 봉합재의 포스트 몰드 경화 동안 분해되며 캐비티를 생성할 수 있다. PPC 분해 동안 상기 봉합재는 경질이므로, 캐비티에 대한 크기 제한은 거의 없고, 성형 공정에 금속 지지체는 필요하지 않다.
이런 인- 시츄 캐비티 생성 공정은 포스트 몰드 경화 온도-시간 순환과 맞을 필요가 있다. 일반적인 포스트 몰드 경화 조건은 8시간 동안 175 ℃ 내지 190 ℃ 이다. 따라서, 희생 물질은 이런 온도-시간 프로파일 내에서 완전히 분해되도록 선택될 필요가 있다. 또한 상기 희생 물질은 에폭시 봉합재가 경질이지 않은 성형의 초기 단계에서 분해되지 않을 정도로 안정적이어야 한다.
성형 동안 흠 없이 남아있으나 포스트 몰드 경화 동안 분해될 물질을 정의하기 위해 한 세트의 폴리카보네이트에 대하여 등온 TGA 데이터를 수집하였다. 도 9는 190 ℃ 에서 PPC 및 185 ℃ 에서 PEC의 중량 변화를 보여준다. 분해는 타겟 8 시간 기간 내에 완전한 분해로 천천히 일어난다. 고압의 몰드 내 시간에 상응하는, 등온 스캔의 제1의 수분(minutes) 내에 분해는 거의 일어나지 않는다. 도 9에 나타난 중량 퍼센트 변화는 단일 온도에서 샘플을 유지하면서 측정하였다. 중량 변화의 속도(즉, 도 9의 곡선의 경사)는 중합체 샘플을 다른 온도에서 유지함으로써 바뀔 수 있다. 보다 높은 온도를 이용했다면, 각각의 중합체는 중량을 더 빨리 잃었을 것이다. 이미 앞서 논의한 바와 같이, Spencer et al.은 온도 및 다른 첨가제의 조절에 따른 PPC의 중량 변화를 수량화하였다. Spencer et al.은 TGA 데이터를 앞서 논의한 아레니우스 식의 형태에 맞춤으로써 중량 변화의 구체적인 내용을 포착하였다. 다른 공급자로부터의 PPC의 여러 배치(batches)에 대한 데이터는 아레니우스 식 1과 맞았다. 이런 연구는 시간 및 온도 둘 다 중요하고 독립적으로 조정될 수 있음을 입증하였다. 더 오래 기다림으로써 보다 낮은 온도에서, 또는 보다 짧은 시간 동안 온도를 높임으로써, 동일한 양의 중량 손실을 달성할 수 있다. Spencer et al., "Decomposition of poly(propylene carbonate) with UV sensitive iodonium salts," Polymer Degradation and Stability 2011, 96, pp686-702 참조.
조사된 제3 희생 중합체는 3 wt.% PAG 로딩을 갖는 PPC였다. 이런 혼합물은 타겟 온도에서 순수한 중합체보다 빨리 분해되며, PAG 로딩으로부터의 잔류물을 남길 수 있다. 상술한 바와 같이, EPOSS 마스크에 이은 RIE을 이용하여 각각의 물질을 패터닝하였다. 캐비티는 1 및 2 ㎜ 직경의 원 및 정사각형(square) 및 10 및 18 ㎛ 높이였다. 다이싱 및 처리를 위해 캐비티를 밀봉하기 위해, 패터닝된 희생 물질을 3 ㎛ EPOSS 오버코트로 코팅하였다. 다이싱 후에, 100초 동안 175 ℃, 10 MPa 에서 상기 캐비티를 사출 성형하였다. 여러 세트의 캐비티가 총(full) 8 시간 동안 185 ℃ 및 190 ℃ 에서 분해되고 경화되었다. 그 후, 검사를 위해 캐비티를 횡단면으로 잘랐다. PAG를 갖는 PPC 캐비티는 TGA 데이터에서 예상된 바와 같이, 성형 조건 하에서 붕괴되었다. 이는 에폭시 화합물이 경질이 되기 전에 희생 물질의 빠른 분해 때문이다. 도 10(a)에 나타난 바와 같이, 185 ℃ 에서 PPC를 이용하여 형성된 캐비티는 8시간 분해 후 적은 양의 잔류 PPC를 가졌으나, 동일한 캐비티는 깨끗한 구조를 생성하며 190 ℃ 에서 경화되었다. PEC 캐비티는 깨끗한 캐비티를 제공하며 185 ℃ 초과에서 완전히 분해되었다. 도 10(b)의 PEC 캐비티는 패터닝 및 오버코팅 동안 PEC의 리플로우 때문에 약간 변형되었다. PPC 및 PEC 캐비티 둘 다 크기나 모양의 제한을 나타내지 않았다. 1 내지 2 ㎜ 정사각형 및 원 형성의 산출량이 높았고, 희생 물질 분해시 구조체 상에 거의 힘이 가해지지 않기 때문에 훨씬 더 큰 캐비티가 형성될 수 있을 것으로 예상된다.
고-성능, 고-주파 단-결정 실리콘 용량성 공진기는 실리콘-온(on)-절연 기판 상에 고-종횡비 다결정 및 단결정 실리콘(high-aspect ratio poly and single crystalline silicon, HARPSS) 제조 방법을 이용하여 제조되었다. Pourkamali et. al., "Low-impedance VHF and UHF capacitive silicon bulk acoustic wave resonators - Part I: Concept and fabrication," IEEE Transactions on Electron Devices, 54(8), 2007, pp. 2017-2023 참조. 트렌치가 SOI 웨이퍼 내에 제조되고 산화물이 에칭되었다는 사실을 제외하고는, 이들 장치는 도 10에 나타난 구조와 동일한 캐비티 크기를 함유하였고, 따라서 캔틸레버(cantilevers)를 방출하여 금속 본드-패드를 갖는 기능성 장치를 형성했다. EPOSS/PPC/Al 시스템을 이용하여 이들 장치 상에 웨이퍼-레벨 패키징을 수행하였다. 패키징 후에, 이들의 패키지 완전성(integrity)을 전기적으로 시험하였고 그 뒤 SEM 분석을 위해 다이싱하였다. 도 11(a)는 장치 횡단면의 SEM 현미경사진을 보여준다. 데브리-프리 캐비티가 관찰되었다. 도 11(b)에 나타난 바와 같이, 장치 성능을 측정하였다. 장치 성능은 패키징 전에 측정될 수는 없으므로, 성능에 대하여 패키징의 효과를 분석하는 것은 불가능했다. 그러나, 다이싱 후 깨끗한 감지 전극 표면이 관찰되었고, 이는 장치 성능상 패키징의 사소한 효과를 보여준다. 장치 성능을 측정하였고, 컴패니언 장치(companion device)에 일반적인, 141 MHz 의 공진 주파수에서 29 dB 의 손실이 관찰되었다. 상기 손실은 이들 장치에 대하여 공개된 값과 유사하다. 예를 들어, Pourkamali et. al., "Low-impedance VHF and UHF capacitive silicon bulk acoustic-wave resonators-Part II: Measurement and characterization," IEEE Transactions on Electron Devices, 54(8), 2007, pp. 2024-2030 참조.
종래 물질의 간단함 및 용도는 이런 패키징 처리 방법의 신뢰성과 관련해 고무적이다. 이들 캐비티의 온도 순환 및 열-기계적 신뢰성이 시험되었다. 이들 캐비티는 175 ℃ 의 온도/8 시간 및 10 MPa 압력 하의 성형 절차 동안 흠 없이 남아있다.
이들 실시예는, 웨이퍼-레벨에서 MEMS 장치를 패키지하기 위하여 에어-캐비티를 제조하는데 PPC/EPOSS/금속을 포함하는 3-물질 시스템이 성공적으로 이용된 본 발명의 유용성을 분명히 설명한다. 상기 에어-캐비티는 크기 및 모양에 있어 융통성이 있고, 기계적으로 단단하며, 데브리-프리이다. 캐비티의 기계적 강도를 추산하기 위해 나노-압흔이 수행되었다. 다른 금속 오버코트를 갖는 캐비티 상에 압축/사출 성형이 수행되었다. 보다 강하고 보다 두꺼운 금속 오버코트는 보다 나은 캐비티-강도를 제공한다. 2D FEM 분석을 이용하여 실험적 관찰과의 상관관계를 보여주었다. FEM 및 분석 식(analytical equations) 모두, 적용된 성형 압력 하에 캐비티의 변형 거동을 예견할 수 있었다. 대형 캐비티 칩 패키지 생성을 위해, 인- 시츄 희생 분해/에폭시 경화 성형 단계를 이용하여 신규한 반-밀폐식 패키지가 생성되었다. 나아가, 한 세트의 용량성 공진기 장치는 성공적으로 패키지되었고 이런 방법을 이용하는 것을 특징으로 하였다.
본 발명은 상기 특정 실시예에 의해 설명되었지만, 이에 한정되는 것으로 의도되지 않는다; 그보다, 본 발명은 앞에 개시된 포괄적인 영역을 포함한다. 본 발명의 의도 및 범위를 벗어나지 않는 한 다양한 변형 및 구현 예가 만들어질 수 있다.

Claims (28)

  1. a) 프리스탠딩 가동형 마이크로전자기계 구조체(freestanding movable microelectromechanical structure)를 갖는 기판을 제공하는 단계;
    b) 상기 기판의 위에 놓이는 열 분해성 희생층을 형성하는 단계, 상기 희생층은 필수적으로 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 캡슐화함;
    c) 상기 희생층을 패터닝하는 단계;
    d) 상기 희생층 잔여물이 실질적으로 존재하는 제1 기간의 시간 동안 제1 온도에서 몰딩 컴파운드로 상기 기판을 캡슐화하는 단계; 및
    e) 패터닝된 희생층이 열적으로 분해되어 상기 프리스탠딩 가동형 마이크로전자기계 구조체를 포위하는 캐비티를 형성하도록 제2 온도에서 상기 몰딩 컴파운드를 경화하는 단계를 포함하는, 웨이퍼-레벨 마이크로전자기계 시스템(MEMS) 장치 패키지의 제조 방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 물질을 포함하는, 방법.
  3. 제1항에 있어서,
    상기 희생층은 폴리카보네이트, 폴리노보넨, 폴리에테르, 폴리에스테르 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질로 형성되는, 방법.
  4. 제1항에 있어서,
    상기 희생층은 폴리프로필렌 카보네이트(PPC), 폴리에틸렌 카보네이트(PEC), 폴리시클로헥산 카보네이트(PCC), 폴리시클로헥산프로필렌 카보네이트(PCPC), 폴리노보넨 카보네이트(PNC) 및 이들의 조합으로 이루어진 군으로부터 선택되는 폴리카보네이트로 형성되는, 방법.
  5. 제1항에 있어서,
    상기 희생층은 폴리프로필렌 카보네이트(PPC) 또는 폴리에틸렌 카보네이트(PEC)로 형성되는, 방법.
  6. 제1항에 있어서,
    상기 희생층은 광-산 발생제(PAG)를 더 포함하는, 방법.
  7. 제6항에 있어서,
    상기 광-산 발생제(PAG)는 테트라키스(펜타플루오로페닐)보레이트-4-메틸페닐[4-(1-메틸에틸)페닐 이오도늄(DPITPFPB), 트리스(4-t-부틸페닐)술포늄 테트라키스-(펜타플루오로페닐)보레이트(TTBPS-TPFPB) 및 트리스(4-t-부틸페닐)술포늄 헥사플루오로포스페이트(TTBPS-HFP)로 이루어진 군으로부터 선택되는, 방법.
  8. 제1항에 있어서,
    상기 희생층을 패터닝하는 단계 전에, 상기 희생층의 위에 놓이는 제1 오버코트층을 제공하는 단계를 더 포함하고, 상기 제1 오버코트층은 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS), 폴리이미드, 폴리노보넨, 에폭시 수지, 벤조시클로부텐 기반 중합체, 폴리아마이드 및 폴리벤즈옥사졸(PBO)로 이루어진 군으로부터 선택되는 중합체로 형성되는, 방법.
  9. 제8항에 있어서,
    상기 희생층을 패터닝하는 단계는 먼저 상기 제1 오버코트층을 패터닝하는 단계 및 상기 제1 오버코트층의 패턴을 상기 희생층으로 전이하는 단계를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 제1 오버코트층은 희생층을 패터닝하는 단계 후에 제거되는, 방법.
  11. 제8항에 있어서,
    상기 제1 오버코트층은 에폭시시클로헥실 다면체 올리고머 실세스퀴옥산(EPOSS)으로 형성되는, 방법.
  12. 제1항에 있어서,
    상기 희생층은 1 ㎛ 내지 10 ㎛ 의 두께를 가지는, 방법.
  13. 제11항에 있어서,
    상기 제1 오버코트층은 0.1 ㎛ 내지 3 ㎛ 의 두께를 가지는, 방법.
  14. 제1항에 있어서,
    상기 몰딩 컴파운드는 0.1 ㎜ 내지 5 ㎜ 의 두께를 가지는, 방법.
  15. 제1항에 있어서,
    상기 몰딩 컴파운드는 에폭시 화합물인, 방법.
  16. 제1항에 있어서,
    상기 몰딩(molding)은 160 ℃ 내지 200 ℃ 의 온도 및 8 MPa 내지 12 MPa 의 사출 게이지 압력에서 사출 성형에 의해 수행되고;
    상기 희생층은 180 ℃ 내지 250 ℃ 의 온도에서 분해되는, 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제1항에 있어서,
    상기 희생층은 폴리에틸렌 카보네이트(PEC)로 형성되는, 방법.
  22. 제6항에 있어서,
    상기 광-산 발생제(PAG)는 디페닐이오도늄 또는 트리페닐술포늄 염인, 방법.
  23. 제8항에 있어서,
    연속적 제2 오버코트층을 더 포함하고, 상기 제2 오버코트층은 패터닝된 희생층을 캡슐화하고 상기 기판의 일부분의 위에 놓이는, 방법.
  24. 제23항에 있어서,
    상기 제2 오버코트층은 0.1 ㎛ 내지 3 ㎛ 의 두께를 가지는, 방법.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020147018512A 2011-12-07 2012-12-06 Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑 KR101583498B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161567877P 2011-12-07 2011-12-07
US61/567,877 2011-12-07
PCT/US2012/068092 WO2013086083A1 (en) 2011-12-07 2012-12-06 Packaging compatible wafer level capping of mems devices

Publications (2)

Publication Number Publication Date
KR20140126696A KR20140126696A (ko) 2014-10-31
KR101583498B1 true KR101583498B1 (ko) 2016-01-08

Family

ID=47505302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018512A KR101583498B1 (ko) 2011-12-07 2012-12-06 Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑

Country Status (8)

Country Link
US (1) US8765512B2 (ko)
EP (1) EP2788280B1 (ko)
JP (1) JP6063475B2 (ko)
KR (1) KR101583498B1 (ko)
CN (1) CN104093662B (ko)
SG (1) SG11201402261SA (ko)
TW (1) TWI600609B (ko)
WO (1) WO2013086083A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9416003B2 (en) * 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
EP3123499B1 (en) * 2014-03-24 2021-07-14 Intel Corporation Through-body via formation techniques
JP6469960B2 (ja) * 2014-03-31 2019-02-13 住友精化株式会社 ポジ型フォトレジスト
TWI590735B (zh) 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
JP2016163917A (ja) * 2015-03-06 2016-09-08 株式会社東芝 Mems装置
CN104985241B (zh) * 2015-05-16 2017-04-05 哈尔滨工业大学 一种基于压电陶瓷片逆压电效应的一维振动装置
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US9845235B2 (en) * 2015-09-03 2017-12-19 General Electric Company Refractory seed metal for electroplated MEMS structures
US10461047B2 (en) * 2015-10-29 2019-10-29 Intel Corporation Metal-free frame design for silicon bridges for semiconductor packages
CN108136415B (zh) 2015-11-05 2024-04-26 惠普发展公司,有限责任合伙企业 在模制面板中形成三维特征
WO2017094176A1 (ja) * 2015-12-04 2017-06-08 株式会社日立製作所 断面観察試料作製装置及び断面観察試料作製方法
JP2017208417A (ja) * 2016-05-17 2017-11-24 住友ベークライト株式会社 中空構造体の製造方法
KR102512186B1 (ko) 2016-12-22 2023-03-20 일루미나, 인코포레이티드 수지 필름 및 패턴화된 중합체층을 포함하는 어레이
CN106788306A (zh) * 2017-03-07 2017-05-31 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及其制备方法
KR102369434B1 (ko) 2017-04-19 2022-03-03 삼성전기주식회사 체적 음향 공진기 및 이의 제조방법
US10269587B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10584027B2 (en) * 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
WO2019169122A1 (en) * 2018-03-02 2019-09-06 Tokyo Electron Limited Method to transfer patterns to a layer
KR20190111743A (ko) * 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
CN108507558B (zh) * 2018-03-28 2024-04-30 株洲菲斯罗克光电科技股份有限公司 一种轻量化三轴一体光纤陀螺仪
CN108878370A (zh) * 2018-06-27 2018-11-23 深圳市华星光电技术有限公司 一种透明导电电极及其制备方法、显示装置
US20200115224A1 (en) 2018-10-12 2020-04-16 Stmicroelectronics S.R.L. Mems device having a rugged package and fabrication process thereof
CN111039254A (zh) * 2018-10-15 2020-04-21 无锡华润上华科技有限公司 Mems样品纵向截面的制备方法及形貌观察方法
CN114477073B (zh) * 2021-12-08 2024-05-03 江苏普诺威电子股份有限公司 改善mems载板边缘掉屑的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006088268A (ja) 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2007529333A (ja) 2004-03-15 2007-10-25 ジョージア テック リサーチ コーポレイション 微小電気機械システム用のパッケージングおよびその製造方法
US20090075431A1 (en) 2006-08-02 2009-03-19 Skyworks Solutions, Inc. Wafer level package with cavities for active devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
JP4608317B2 (ja) 2002-11-01 2011-01-12 ジョージア・テック・リサーチ・コーポレーション 犠牲組成物、その使用方法、及びその分解方法
CN101283042A (zh) * 2005-08-09 2008-10-08 查珀尔希尔北卡罗来纳大学 制造微流体器件的方法和材料
JP5110575B2 (ja) * 2007-08-24 2012-12-26 エムテックスマツムラ株式会社 中空パッケージ及び半導体装置
CN101554987B (zh) * 2009-04-30 2011-04-20 华中科技大学 一种微机电系统的圆片级真空封装工艺
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法
JP2011142229A (ja) * 2010-01-07 2011-07-21 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529333A (ja) 2004-03-15 2007-10-25 ジョージア テック リサーチ コーポレイション 微小電気機械システム用のパッケージングおよびその製造方法
JP2006088268A (ja) 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US20090075431A1 (en) 2006-08-02 2009-03-19 Skyworks Solutions, Inc. Wafer level package with cavities for active devices

Also Published As

Publication number Publication date
WO2013086083A1 (en) 2013-06-13
SG11201402261SA (en) 2014-08-28
KR20140126696A (ko) 2014-10-31
JP6063475B2 (ja) 2017-01-18
US8765512B2 (en) 2014-07-01
TW201336775A (zh) 2013-09-16
JP2015501734A (ja) 2015-01-19
CN104093662A (zh) 2014-10-08
EP2788280B1 (en) 2018-06-20
CN104093662B (zh) 2015-11-25
EP2788280A1 (en) 2014-10-15
TWI600609B (zh) 2017-10-01
US20130341736A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
KR101583498B1 (ko) Mems 장치의 패키징 호환성 웨이퍼 레벨 캡핑
US8405170B2 (en) Packaging for micro electro-mechanical systems and methods of fabricating thereof
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
CN102408090B (zh) 具有增强锚的微结构
US8709849B2 (en) Wafer level packaging
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US20050287760A1 (en) Method for fabricating high aspect ratio MEMS device with integrated circuit on the same substrate using post-CMOS process
WO2001092842A2 (en) Manufacture of mems structures in sealed cavity using dry-release mems device encapsulation
US20070298532A1 (en) Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon
TW201242007A (en) Micro-electromechanical system devices and methods of making micro-electromechanical system devices
Saha et al. Packaging-compatible wafer level capping of MEMS devices
EP2402284A1 (en) MEMS manufacturing method
Messana et al. Packaging of large lateral deflection MEMS using a combination of fusion bonding and epitaxial reactor sealing
Sharma et al. A robust bilayer cap in thin film encapsulation for MEMS device application
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
CN101016148A (zh) 一种芯片级腔体密闭封装方法及封装结构
Graham Methods for the wafer-scale encapsulation of MEMS
Uzunlar et al. Low-cost MEMS packaging using polymer-based air-gaps
Reuter et al. Thin filmencapsulation of microstructures using sacrificial CF-polymer
US9458010B1 (en) Systems and methods for anchoring components in MEMS semiconductor devices
Taklo Microelectromechanical Systems
US8741692B1 (en) MEMS wafer-level packaging
Lee et al. Air-gap in encapsulation for fast release and safe sealing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee