CN104093662A - Mems器件的封装相容晶片级封盖 - Google Patents

Mems器件的封装相容晶片级封盖 Download PDF

Info

Publication number
CN104093662A
CN104093662A CN201280060077.7A CN201280060077A CN104093662A CN 104093662 A CN104093662 A CN 104093662A CN 201280060077 A CN201280060077 A CN 201280060077A CN 104093662 A CN104093662 A CN 104093662A
Authority
CN
China
Prior art keywords
chamber
sacrifice layer
external coating
mems
approximately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280060077.7A
Other languages
English (en)
Other versions
CN104093662B (zh
Inventor
P·A·科尔
R·萨哈
N·弗里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Georgia Tech Research Institute
Original Assignee
Georgia Tech Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Georgia Tech Research Institute filed Critical Georgia Tech Research Institute
Publication of CN104093662A publication Critical patent/CN104093662A/zh
Application granted granted Critical
Publication of CN104093662B publication Critical patent/CN104093662B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

MEMS器件的可移动部分在呈晶片形式时被包封并保护，使得可以使用商品引线框架封装。外涂聚合物如环氧环己基多面体寡聚倍半硅氧烷(EPOSS)已用作图案化牺牲聚合物以及外涂空气腔室的掩模材料。所产生的空气腔室为清洁、无碎屑并且稳固的。腔室具有在MEMS器件的引线框架封装过程中耐受模塑压力的实质强度。已制造20μm x400μm至300μm x400μm的许多腔室且显示为机械稳定的。这些可能容纳许多尺寸的MEMS器件。已使用纳米压痕研究腔室的强度，并使用分析及有限元技术模拟。使用该方案封装的电容谐振器已显示清洁的感测电极和良好的功能。

Description

MEMS器件的封装相容晶片级封盖
相关申请的交叉引用
该申请要求于2011年12月7日提交的第61/567,877号美国临时申请的权益，将其全部内容引入本文作为参考。
技术领域
本发明涉及微机电系统(MEMS)器件封装。更具体地，本发明涉及制造微机电系统(MEMS)器件封装的方法。
背景
最近，微机电系统(MEMS)结构和器件的制造已取得许多进步。然而，以降低的成本进行适当的封装仍然是实现其总体潜能的关键挑战(参见例如，Fritz等人,“Lead frame packaging of MEMS devices usingwafer-level,air-gap structures,”NSTI-Nanotech2011,2,2011,第314-317页)。例如，基于MEMS的产品的一般封装费用可高达该产品总成本的20％至40％。因此，成本有效的集成电路(IC)相容的MEMS封装方法将显著改进MEMS器件的总体潜能。
附图的简要说明
图1显示根据本发明的实施方案的用于晶片级封装的工艺流程。
图2显示根据本发明的实施方案的在较小的模拟器件上形成的腔室的SEM显微照片，其显示牺牲层的无碎屑分解。
图3A、3B和3C分别显示在牺牲材料分解以形成腔室后的破裂的薄外涂层；具有由60％外涂材料溶液的单一旋转涂布形成的厚的未破裂的外涂层的腔室；以及具有由40％外涂材料溶液的多次旋转涂布形成的厚的未破裂的外涂层的腔室。
图4A、4B和4C分别显示在第一时间和温度下通过厚外涂层材料的不完全分解后具有残留牺牲材料的空气腔室；在比第一温度更高的第二温度下牺牲材料的分解后具有破裂的外涂层的空气腔室；和在优化的时间和温度下牺牲材料的分解后具有无残留物、机械稳固外观的空气腔室。
图5显示根据本发明的实施方案形成的用于封装压电器件的大腔室，其中该腔室显示宽的沟槽和不平坦的拓扑图(topography)，同时提供具有无残留物、机械稳固外观的腔室。
图6显示以4mN的力对具有1μm铝外涂层的20μm宽腔室进行纳米压痕会导致这样的腔室的完全塌陷(插图显示腔室上的纳米压痕点)。
图7A、7B和7C分别显示20μm宽的具有1μm Al外涂层的腔室在4MPa的压力下的挤压模塑下保持完整；50μm宽的腔室在10MPa的压力下的挤压模塑下完全塌陷；以及50μm宽的腔室在10MPa的压力下的挤压模塑下仅显示0.5μm的偏斜(deflection)，其中1μm Al外涂层被3μm的铜替换。
图8A和8B分别显示挤压腔室的归一化应力分布和有效腔室设计可以通过受控的牺牲材料分解导致在模塑过程中的更低的应力/损坏。
图9显示在8小时内分解的聚碳酸酯的等温TGA。
图10A和10B分别显示横截面原位分解/固化芯片级封装：通过在190℃下的PPC分解形成的2mm直径、18μm高的腔室(A)；通过在185℃下的PEC分解形成的2mm直径、12μm高的腔室(B)。
图11显示封装的电容谐振器器件：器件显示清洁感测电极(A)；且成功地测量器件性能(B)。
发明详述
如本文所使用，术语“腔室”将理解为是指由牺牲材料的分解产生的空间。此外，应理解该术语包括用于已知技术中的术语“空气腔室”、“气体腔室”、“真空腔室”、“空气隙”和其他类似术语。
如本文所使用，术语“渗透(permeate)”和“渗透(permeation)”是指气体材料溶于固体材料中，通过该固体材料扩散并从固体材料中蒸发的过程。
目前存在用于MEMS结构和器件的各种市售晶片级封装方法。这样的晶片级封装方法尤其包括玻璃盖的界面结合，所述玻璃盖具有与硅类似的热膨胀系数；将这样的盖与中间熔融材料结合，所述中间熔融材料如低熔融温度玻璃和焊料；和使用表面微机械加工进行包封。可以通过在适当的高温下将负电压施加到玻璃而使玻璃盖阳极结合到MEMS晶片或通过等离子体活化结合来实现界面结合。对于该类型的结合，通常通过盖或晶片进行电馈通。中间熔融材料的使用可以应用于采用侧向电馈通的非平面表面。在使用表面微机械加工的情况下，通常通过蚀刻牺牲层来制备腔室，然后通过沉积密封材料而堵塞去除牺牲层所需的任何开口，从而包封MEMS结构/器件。当需要真空腔室时，如通常在MEMS器件如谐振器和红外传感器的情况下，在适当的低压下实现以上方法中任一种的最终密封。用于电互连的电馈通结构是晶片级封装不可缺少的。参见Esashi,“Wafer level packaging ofMEMS,”J.Micromech.Microeng.18(2008),第1-13页。
空气隙结构或腔室已用于制造能够进行平面内及穿过平面运动的MEMS和纳米机电系统(NEMS)的微表面和纳米表面微机械加工工艺中(参见例如，Saha等人,“Three dimensional air-gap structures forMEMS packaging”,Proceedings of the2010Electronic Componentsand Technology Conference,NV,2010,第811-815页)。这些腔室结构使用低温可热分解的牺牲材料，所述材料是隔离电和机械部分所希望的。外涂材料通常用于这些结构上，并应当耐受应力和温度影响，以及对上述牺牲材料的分解副产物是可渗透的。当希望密闭式密封或增强的机械强度时，可以采用金属外涂层(参见Gan等人,“Getter free vacuumpackaging for MEMS,”Sensors and Actuators A:Physical,149,(2009),第159-164页)。总体而言，用于牺牲层、外涂层和密闭式密封的材料应与现有工艺相容并提供良好的层间粘着。
已公布使用空气腔室技术进行MEMS结构的晶片级封装的许多报导。Joseph等人使用通过薄SiO2膜的2303聚合物分解来制造作为封装的MEMS谐振器的部分的腔室(参见Joseph等人,“Wafer-level packaging of micromechanical resonators,”IEEETransactions on Advanced Packaging,30(1),2007,第19-26页)。然而，由于首先使用氧化物掩模来图案化UNITY层，因此Joseph等人的加工方案是复杂的。使用氧化物/聚合物()外涂层以获得机械强度并暴露结合垫(bond-pad)。类似的方法用于封装变容器和加速计。
在使用Monajemi等人空气腔室方法封装后，观察到MEMS器件的性能改进(参见，Monajemi,等人,“Characterization of a polymerbased MEMS packaging technique,”11th International Symposium onAdvanced Packaging Materials:Processes,Properties and Interface,2006,第139-144页)。Monajemi等人成功地使用光可限定和非光可限定UNITY两者形成腔室来封装一系列MEMS器件。然而，虽然该加工方案通过使用自身光可限定材料如UNITY而得到简化，但这样的材料通常留下认为是来自用于图案化的光活性化合物的残留物(参见Monajemi等人,“A low-cost wafer level MEMS packaging technology”,IEEE International Conference on MEMS,2005,第634-637页)。Rais-Zadeh等人也使用UNITY作为牺牲聚合物和AVATREL作为外涂材料来封装可调谐感应器，然而由于Rais-Zadeh等人未使用自身光可限定UNITY，因此将单独的材料用于其图案化(参见Rais-zadeh等人,“A packaged micromachined switched tunable inductor”,Proceedingsof MEMS2007,Japan,2007,第799-802页)。Reed等人开发了含有空气腔室的顺应式晶片级方法，所述方法提供高的芯片上电流并且使每秒兆兆位带宽成为可能(参见Reed等人,“Compliant wafer level package(CWLP)with embedded air-gaps for sea of leads(SoL)interconnections,”Proceedings of the IEEE2001InternationalInterconnect Technology Conference,第151-153页)。
现在已发现用于MEMS结构/器件的腔室可以在最终封装工艺过程中制造，例如在模塑材料固化过程中。例如，发现环氧环己基多面体寡聚倍半硅氧烷(EPOSS)可用于图案化牺牲材料如聚亚乙基碳酸酯(PPC)且用于提供作为外涂层的结构刚性(参见，Fritz等人,“Photodefinable epoxycyclohexyl polyhedral silsesquioxane,”Journal of Electronic Materials,39(2),2010,第149-156页)。EPOSS为混杂的有机/无机电介质，其具有感兴趣的机械和化学稳定性以用作电子器件的微制造中的永久电介质。因此EPOSS可以用于图案化牺牲材料(例如PPC)，和用于腔室外涂层。因此，加工步骤的数量减少，这降低了封装的成本。已发现三材料系统(PPC/EPOSS/金属)可以用于产生腔室，所述腔室可以容纳在晶片级上的一系列MEMS器件，不论器件尺寸和功能如何。
本文描述的腔室系统还具有根据芯片级封装要求来改变围绕腔室的超结构的强度的灵活性。例如，引线框架封装包括模塑材料(如环氧树脂)，其在高压下模塑且在高温下固化。虽然各种模塑技术为已知的且被使用，例如，注射模塑、挤压模塑和转移模塑，但已发现作为这样的模塑技术的一部分，根据本发明的实施方案可以用于形成腔室。也就是说，根据本发明的实施方案的含有MEMS器件的各种腔室的封装可以通过在上述模塑工艺过程中或之后原位分解牺牲材料来实施。这尤其可用于大的半密闭式引线框架封装。根据一些实施方案，芯片级封装在模塑工艺过程中基本上保留所有牺牲材料，并且牺牲材料的分解即腔室形成在模塑材料如环氧树脂的固化步骤过程中或之后进行。以此方式，由于该腔室直到模塑材料固化过程中或之后才形成，因此在模塑步骤过程中存在的牺牲材料防止腔室的任何塌陷。因此，该原位方法的实施方案允许形成用于一系列封装器件的极大通道和腔室，包括密闭式密封可能不必要的情况。
因此，根据本发明的实践，提供了用于制造晶片级微机电系统(MEMS)器件封装的方法，其包括：
a)提供其上具有独立可移动微机电结构的基底；
b)在所述基底上形成可热分解牺牲层，所述牺牲层基本上包封所述独立可移动微机电结构；
c)图案化所述牺牲层；
d)任选地形成毗邻的第二外涂层，所述第二外涂层包封所述图案化的牺牲层并覆盖所述基底的部分；
e)任选地将所述基底结合到芯片级封装基底；
f)在第一温度下在第一时间段内使用模塑化合物包封所述基底，且如果存在则包封所述封装基底，其中所述牺牲层基本上保持存在；和
g)在第二温度下固化所述模塑化合物，使得所述图案化的牺牲层热分解以形成围绕所述独立可移动微机电结构的气体腔室。
基底
通常用于制造MEMS器件的任何半导体基底可以在本发明的实施方案中用作基底或其部分。示例性材料包括但不限于，硅、硅化合物、锗、锗化合物、镓、镓化合物、铟、铟化合物或其他半导体材料和/或化合物。此外，这样的基底可以包括非半导体基底材料，包括介电材料，如玻璃、金刚石、石英和蓝宝石；金属，如铜、金、银或铝；陶瓷材料，如氧化铝或碳化硅；或存在于印刷线路板中的任意有机材料。触点由导体形成，所述导体如金属和/或金属合金，需进行适当考量，如粘着和热性质。
根据本发明的一些实施方案，基底包括硅材料。具体地，基底为硅晶片。在一些其他实施方案中，基底包括非硅材料。适合的非硅材料包括但不限于任何先前列出的基底材料。具体地，非硅材料在以上列出的材料中尤其包括但不限于金属、玻璃、陶瓷或塑料材料。
牺牲层
本领域已知的各种牺牲材料可用于形成根据本发明的实施方案所采用的牺牲层。如上所述，这样的牺牲材料之一为聚碳酸酯。具体地，聚亚乙基碳酸酯(PPC)。PPC是在催化剂存在下在高压下聚合的二氧化碳和环氧丙烷的共聚物(参见例如,Chen等人,“Copolymerization of carbon dioxide and epoxides with a noveleffective Zn–Ni double-metal cyanide complex,”Journal of AppliedPolymer Science,107,2008,第3871-3877页)。高纯度形式的PPC存在于规则的交替单元中而骨架中没有醚键杂质。相信PPC通过断链和解链机制分解。由于环状单体在热力学上优于直链聚合物，因此分解在低温下通过解链进行(参见Du等人,“Synthesis anddegradation behavior of poly(propylenecarbonate)derived fromcarbon dioxide and propylene oxide”,Journal of Applied PolymerScience,92,2004,第1840-1846页)。在较高的温度下，断链与解链分解机制竞争。PPC是对微电子学具有吸引力的牺牲材料，这是由于其在惰性和富氧气氛两者中洁净地分解为低分子量产物，而残留物极少(参见Spencer等人,“Stabilization of the thermaldecomposition of poly(propylenecarbonate)through copper ionincorporation and use in self-patterning,”Journal of ElectronicMaterials,40(3),第1350-1363页)。
通过分解PPC层来形成腔室，并使分解产物渗透穿过外涂层从而离开腔室。也可以用作牺牲层的若干其他聚碳酸酯系统在文献中是已知的。这样的其他聚碳酸酯系统在通常不同于PPC的分解温度的温度下经历热分解。这样的示例性聚碳酸酯包括但不限于，聚亚乙基碳酸酯(PEC)、聚环己烷碳酸酯(PCC)、聚环己烷亚丙基碳酸酯(PCPC)、聚降冰片烯碳酸酯(PNC)等。应进一步注意，也可以采用一种或多种这些聚碳酸酯的任意组合以及可以由其形成的共聚物的任意组合。
在本发明的其他实施方案中，还提供了可以用于形成牺牲层的多种聚合物。这样的聚合物的实例包括但不限于，聚降冰片烯、聚醚、聚酯、各种官能化化合物及其组合。聚降冰片烯可以包括但不限于，烯基取代的降冰片烯(例如，环丙烯酸降冰片烯)。这些聚合物中的任意一种或多种还可以与上述的一种或多种聚碳酸酯组合使用。
根据本发明的一些实施方案，牺牲层的另一个特征是在暴露于适合的辐射时能够形成图案的能力。因此，任意上述聚合物可以单独使用或与适当的添加剂组合使用，只要所产生的制剂(formulation)可以适合地如上所述进行图案化以及热分解。
已知添加剂如光酸产生剂(PAG)可以加入到聚碳酸酯组合物，如PPC组合物，不仅用于降低分解温度还用于图案化。Fritz等人已使用动态热重量分析(TGA)显示不同的聚碳酸酯在不同的温度下热分解。例如，PEC在165℃下分解(50％重量损失)，PPC在210℃下分解且PCC和PCPC共聚物均在275℃下分解。因此，可以根据所制造的MEMS器件的预期使用以及所使用的基底材料的类型来采用不同聚合物以形成牺牲层。参见Fritz等人,“Polycarbonates as temporary adhesives,”International Journal ofAdhesion&Adhesives,38(2012)45-49。
此外，如上所述，各种其他添加剂/组分可以加入到制剂或组合物中，所述制剂或组合物用于形成牺牲层，以使可以根据需要调整热分解的曲线和温度。此外，可以使用其他添加剂来改变加工性能，其包括提高或降低牺牲聚合物对热和/或光辐射的稳定性。在这方面，添加剂可以包括但不限于光引发剂和光酸引发剂。例如，将适合的PAG加入到聚碳酸酯中通常降低聚碳酸酯的分解温度。即，PAG材料热分解为酸，从而降低聚碳酸酯例如PPC的分解温度。当暴露于紫外线辐射时，在较低温度下产生酸，从而在低至100℃的温度下催化PPC分解。于是，在本发明的一些实施方案中，牺牲层还包含PAG。
可引起上述结果的本领域技术人员已知的任何PAG可以用于本发明中。泛泛地说，可以用于本发明的PAG为亲核卤化物(例如，二苯基碘鎓盐、二苯基氟鎓盐)和络合金属卤化物阴离子(例如，三苯基硫鎓盐)。示例性的PAG包括但不限于，四(五氟苯基)硼酸-4-甲基苯基[4-(1-甲基乙基)苯基碘鎓(DPI-TPFPB)、四-(五氟苯基)硼酸三(4-叔丁基)苯基)硫鎓(TTBPS-TPFPB)、六氟磷酸三(4-叔丁基)苯基)硫鎓(TTBPS-HFP)、三氟甲磺酸三苯基硫鎓(TPS-Tf)、三嗪(TAZ-101)、六氟锑酸三苯基硫鎓(TPS-103)、RHODOSILTM光引发剂2074(FABA)、三苯基硫鎓双(全氟甲烷磺酰基)酰亚胺(TPS-N1)、二-(对叔丁基)苯基碘鎓双(全氟甲烷磺酰基)酰亚胺(DTBPI-N1)、三(全氟甲烷磺酰基)甲基化物(TPS-C1)、二-(对叔丁基苯基)碘鎓(DTBPI-C1)三(全氟甲烷磺酰基)甲基化物、六氟磷酸二苯基碘鎓、六氟锑酸二苯基碘鎓、六氟磷酸双(4-(叔丁基)苯基)碘鎓、六氟锑酸双(4-(叔丁基)苯基)碘鎓(DTBPI-Tf)、三氟甲烷磺酸二苯基碘鎓、1,1,2,2,3,3,4,4,4-九氟丁烷-1-磺酸二苯基碘鎓、三氟甲烷磺酸双(4-(叔丁基)苯基)碘鎓、1,1,2,2,3,3,4,4,4-九氟丁烷-1-磺酸双(4-(叔丁基)苯基)碘鎓；及其组合。
如果单独使用牺牲聚合物而无任何光敏添加剂(如PAG)，则图案化可以通过任意其他已知方法进行，例如在形成覆盖牺牲聚合物的图案化层后进行反应离子蚀刻(RIE)，或通过任意其他适合的方法。
应进一步注意，可以基于本发明的随后的工艺步骤来适当选择牺牲层。例如，如果环氧树脂材料在注射模塑后用作通常需要约180℃的固化温度的模塑化合物，则在大约相同温度下分解的适合的牺牲材料将同时允许腔室产生和环氧树脂固化。因此，可以采用在该温度范围下分解的牺牲材料，如聚亚乙基碳酸酯(PEC)。有利地，所采用的牺牲材料一般地显示类似的物理性质但以不同分解温度为特征。也就是说，例如，PEC和PPC两者显示类似的物理性质，但显示不同的分解温度。分解温度可以如上所述进一步通过添加剂改变，所述添加剂如PAG。
公开的牺牲组合物或制剂的实施方案包括但不限于牺牲聚合物和一种或多种正色调(positive tone)或负色调(negative tone)组分。如上所述，正色调或负色调组分将辅助牺牲层的图案化。正色调组分可以包括如上所述的光酸产生剂。
负色调组分可以包括产生反应物的化合物，所述反应物将引起牺牲聚合物的交联。负色调组分可以包括化合物，其包括但不限于光敏自由基产生剂。可以使用供选择的负色调组分，如PAG(例如，在可交联环氧化物官能化系统中)。
负色调光敏自由基产生剂是当暴露于光时分成两种或更多种化合物的化合物，其至少一种是自由基。特别地，负色调光引发剂可以包括但不限于，双(2,4,6-三甲基苯甲酰基)-苯基氧化膦(IRGACURE819,Ciba Specialty Chemicals Inc.)；2-苄基-2-二甲基氨基-1-(4-吗啉基苯基)-丁酮-1(IRGACURE369,Ciba)；2,2-二甲氧基-1,2-二苯基乙烷-1-酮(IRGACURE651,Ciba)；2-甲基-1[4-(甲硫代)-苯基]-2-吗啉基丙烷-1-酮(IRGACURE907,Ciba)；安息香乙醚(BEE,Aldrich)；2-甲基-4'-(甲硫基)-2-吗啉基-苯丙酮；2,2'-二甲氧基-2-苯基-苯乙酮(IRGACURE1300,Ciba)；2,6-双(4-叠氮基苯亚甲基)-4-乙基环己酮(BAC-E)及其组合。
光活性化合物如PAG可以牺牲聚合物的重量计约0.5％至约5％的量存在。特别地，PAG可以牺牲聚合物的重量计约1％至3％的量存在。
牺牲组合物的未被光酸产生剂和牺牲聚合物占据的剩余百分比(例如，约50％至约99％)可以一般地由溶剂组成，所述溶剂例如但不限于均三甲苯、N-甲基-2-吡咯烷酮、碳酸亚丙酯、苯甲醚、环己酮、丙二醇单甲醚乙酸酯、乙酸正丁基酯、二甘醇二甲醚、3-乙氧基丙酸乙酯及其组合。
多种技术可以用于将可热分解牺牲层施加到基底上，例如，旋转涂布、刮刀涂布、溅射涂布、层压、丝网或模板印刷、熔融分配(meltdispensing)、化学气相沉积(CVD)和基于等离子体的沉积系统或任意其他类似的已知技术。
芯片级封装
应理解的是，本文中对MEMS封装的提及是指释放机械结构并在其周围形成保护结构。还应理解的是，本文中对芯片级封装的提及是指这样的封装，其针对向芯片或模具提供结构和环境保护并连同提供封装用于将该芯片电连接到另一部件(means)的部件。示例性的芯片级封装包括但不限于，单列及双列封装、球栅阵列和针栅阵列、引线芯片载体和扁平包装(flatpak)，其中这样的示例性封装中的每个包括芯片级封装基底。
先前，在任何芯片级封装之前将这样的MEMS封装作为不同的工艺进行，从而需要能够耐受在芯片级封装过程中可能发生的任何应力的结构。有利地，根据本发明的实施方案在单一工艺中提供MEMS封装和芯片级封装两者。
外涂层
如上所述，根据本发明的实施方案的MEMS封装工艺可以仅使用牺牲层进行。有利地，实施方案的该特征可以更适用于这样的牺牲材料，所述牺牲材料是自身可图案化的或可以通过加入适合的添加剂来制成可图案化的组合物，所述添加剂如以上所述的PAG。还如上所提及的，牺牲层的这样的图案化还可以使用任意已知的光刻和蚀刻技术来进行。此外，这样的牺牲材料的特征一般为良好的机械、化学和物理性质，使得其将耐受如下进一步描述的严格的模塑包封条件。
有利地，根据本发明的实施方案进一步包括在图案化牺牲层之前提供覆盖牺牲层的第一外涂层。各种有机/无机材料和/或化合物可以用作外涂层。用于形成外涂层的外涂材料的性质在腔室结构的设计中是重要的。一般地，围绕腔室的外涂层对MEMS器件提供机械保护、电保护、化学保护和/或环境保护。根据具体的MEMS器件或具体的应用，可以希望不同水平的保护。一般地，腔室是容纳不必是呼吸用空气的气体的封闭区域，并且在一些实施方案中，腔室在真空条件下。腔室通常由超结构封闭。
一般地，封装MEMS结构以确保保护器件不受工作环境影响且保护环境不受器件材料和操作影响。例如，一个水平的保护提供保护以免干扰其他机械结构或物体，以确保MEMS结构的结构完整性。在该类型的封闭中，外涂层可以由可以耐受MEMS器件的特定操作环境的一般严格性的材料制成。另外的额外水平的保护可以进一步提供保护以免暴露于氧或水(例如，密闭式封闭)。因此，对于该类型的保护，外涂层通常由在空气腔室周围提供气密性密封的金属材料制成。此外，一些外涂层还可以提供额外水平的保护，所述保护进一步提供保护以免暴露于任何外部气体。对于此最后水平的保护，在空气腔室内部产生真空并且外涂层通常由维持空气腔室内部的真空的金属材料制成。还可以希望的是，外涂层能够允许由牺牲层的分解形成的分解气体和/或产物渗透和/或穿过。此外，在本发明的一些实施方案中，还可有利的地提供第二外涂层，所述第二外涂层可以包封图案化的牺牲层和基底的覆盖部分。
因此，根据所制造的MEMS的类型，许多材料可以用作外涂层。适合用作外涂层的示例性的聚合物、化合物和/或材料包括但不限于混杂的无机/有机介电化合物，如多面体寡聚倍半硅氧烷(POSS)。许多POSS材料在文献中是已知的，且所有这样的单体和/或聚合化合物可以用作本发明的外涂层。POSS的特征是感兴趣的膜特性，并且具有刚性氧化硅笼，所述刚性氧化硅笼具有可用于交联的官能化的有机侧基。这样的POSS的实例为环氧环己基多面体寡聚倍半硅氧烷(EPOSS)。适用作外涂层的其他材料包括聚酰亚胺、聚降冰片烯、环氧树脂、苯并环丁烯基聚合物、聚酰胺和聚苯并噁唑(PBO)。许多这些材料有市售。例如，各种聚酰亚胺可以购买：Pyralin PI-2540、PI-2555、PI-2611、PI-2734、PI-2771和HD4000(HD Microsystems,Parlin,NJ)；Photoneece DL-1000(Toray)和PWDC-1000(Dow Corning,Midland MI)。可得到各种聚降冰片烯，如Avatrel EPM、Avatrel2090P等(Promerus LLC,Brecksville,OH)。商业环氧树脂尤其包括SU-82025(Microchem Corp.,Newton,MA)。苯并环丁烯基聚合物有市售，如Cyclotene3022-63(DowChemical,Midland MI)。PBO有市售，如Sumiresin Excel CRC-8650(Sumitomo Bakelite,Japan)。外涂层还可以使用上述技术沉积在基底上，所述技术例如，旋转涂布、刮刀涂布、溅射涂布、层压、丝网或模板印刷、化学气相沉积(CVD)、基于等离子体的沉积系统等。
有利地，已发现旋转涂布、光敏、混杂的无机/有机介电质如EPOSS充当有效的外涂材料的用途。此外，现在已发现EPOSS的光可限定的介电形式可以通过将光引发的催化剂加入到EPOSS来产生。EPOSS可以溶于均三甲苯以制备40wt.％或60wt.％的溶液。以1wt.％的EPOSS加入碘鎓光酸产生剂且以0.33wt.％的EPOSS加入敏化剂以便于使制剂在365nm下是光敏的。因此，根据本发明的实施方案的该方面，牺牲层的图案化包括首先图案化第一外涂层并将第一外涂层的图案转移到牺牲层。
有利地，已发现现在通过利用EPOSS可能容易地图案化牺牲材料如聚亚乙基碳酸酯(PPC)而无需将添加剂包括在牺牲材料中或仅除去用于图案化该牺牲层的层。因此，EPOSS可以保持为外涂层以提供结构刚性。如所述的，EPOSS是混杂的有机/无机介电质，其具有感兴趣的机械和化学稳定性以在电子器件的微制造中用作永久介电质。有利地，通过利用EPOSS来图案化PPC并且作为腔室外涂材料，使工艺步骤的数量降低并因此使封装的成本降低。有利地，根据本发明的实施方案还可以提供由牺牲层(例如，PPC)/外涂层(例如，EPOSS)/保护层(例如，金属)组成的三材料系统，以产生可以容纳在晶片级上的一系列MEMS器件的腔室，不论器件尺寸和功能如何。
在本发明的其他实施方案中，第一外涂层在图案化牺牲层后去除，其中该去除是使用本领域的任意已知方法来实现的以去除这样的图案化的外涂层。一般地，该去除工艺涉及干法或湿法蚀刻工艺。一种这样的工艺为使用适于当激发时产生等离子体的干法或等离子蚀刻(例如，反应离子蚀刻(RIE))，其中该等离子体提供显示在外涂层和牺牲层的材料之间的足够的选择性的蚀刻。
在本发明的一些实施方案中，第一外涂层由环氧环己基多面体寡聚倍半硅氧烷(EPOSS)形成。牺牲层和外涂层的厚度可以针对希望的MEMS器件进行调整。于是，可以形成牺牲层和外涂层的各种厚度。例如，在一些实施方案中，牺牲层的厚度为约1μm至约10μm。在一些其他实施方案中，牺牲层的厚度为约2μm至约7μm。
在本发明的一些实施方案中，第一外涂层的厚度为约0.1μm至约3μm。在其他实施方案中，第一外涂层的厚度为约0.5μm至约2μm。
在具有第二外涂层本发明的其他实施方案中，该外涂层的厚度为约0.1μm至约3μm；而在其他实施方案中，该第二层的厚度为约0.5μm至约2μm。
模塑化合物
如上所述，根据本发明的实施方案制备的MEMS器件可以最终使用适合的模塑化合物包封。可以注射模塑和/或挤压模塑的任何材料可以用于这样的包封。这样的适合的材料包括任意已知的热塑性和/或热固性材料。这样的材料的实例包括但不限于，聚酯、聚酰胺、聚醚、聚醚酮、聚酰亚胺、聚亚苯基硫醚、环氧树脂及其组合。这样的模塑化合物可以有利地包含某些无机填充材料，如玻璃、滑石、炭黑等，以增强所包封的MEMS器件的机械性能。在本发明的一些实施方案中，所利用的模塑化合物为环氧化合物。
在本发明的一些包封实施方案中，模塑化合物的厚度为约0.1mm至约5mm；而在其他这样的包封实施方案中，模塑化合物的厚度为约0.2mm至约2mm。
模塑
本文描述的腔室系统还具有根据封装要求来改变围绕腔室的超结构的强度的灵活性。例如，如先前所述的，引线框架封装通常包括在高压下模塑包封剂。一般地，这样的高压模塑是使用挤压模塑、注射模塑或转移模塑之一实现的。注射模塑工艺迫使模塑化合物(例如，环氧树脂模塑化合物，EMC)在模具中围绕器件。这是用于芯片封装的更传统的工艺且使用高模塑压力(例如，10MPa)。挤压模塑工艺仅模塑器件的顶侧并使用比注射模塑更低的压力(例如，4至10MPa)。挤压模塑通常用于芯片堆叠封装。有利地，上述任一封装方法提供在模塑工艺过程中的牺牲材料的原位分解。这对于大的半密闭引线框架是尤其有用的。新的芯片级封装在模塑工艺过程中保留牺牲材料，并且一旦包覆模塑材料为刚性的时，就在固化步骤中进行分解步骤(腔室形成)以防止腔室塌陷。原位方法允许用于密闭式密封不是必须的一系列封装器件的非常大的通道和腔室的模塑和释放。对于需要密闭式腔室的实施方案，在模塑后，任意前述封装可以使用另外的材料外涂以实现密闭，所述材料通常为金属。
一般地，模塑是通过在约160℃至约200℃的温度和约8MPa至约12MPa的注射表压的注射模塑进行的。
在本发明的工艺的另一个实施方案中，牺牲层在约180℃至约250℃的温度下分解。一般地，牺牲聚合物的分解以低速率并在稳定温度范围下进行，以确保形成无碎屑腔室并同时通过渗透或通过其他机制从外涂层去除分解气体。因此，如果使用更高的分解温度，则牺牲层以更快的速率分解，在以下实施例中更加详细地讨论该方面。
在根据本发明的又一个实施方案中，进一步提供了晶片级微机电系统(MEMS)器件封装和用于制备该器件的方法。各种已知的MEMS器件、微流体器件和微反应器可以通过本发明的方法制备。示例性的器件包括但不限于，电容谐振器、变容器、加速计、回转仪、压电相关器件等。在一些这样的实施方案中，封装和/或制备的MEMS器件为电容谐振器。在本发明的其他实施方案中，封装和/或制备的MEMS器件为加速计。在其他实施方案中，封装和/或制备的MEMS器件为回转仪。在本发明的又其他实施方案中，封装和/或制备的MEMS器件为电容谐振器或压电相关器件。
在本发明的另一个实施方案中，进一步提供了晶片级微机电系统(MEMS)器件封装，其包括：
a)具有独立可移动微机电结构的基底；
b)围绕所述独立可移动微机电结构的腔室；所述腔室如所述的可以是“气体腔室”、“空气腔室”或仅为真空；
c)置于所述腔室周围的一个或多个毗邻的外涂层；和
f)包封所述基底的至少部分的模塑化合物，其中所述腔室是通过图案化的牺牲层的原位热分解形成的。
在本发明的另一个实施方案中，本发明的晶片级微机电系统(MEMS)器件封装包括电容谐振器。
在本发明的另一个实施方案中，还提供了晶片级微机电系统(MEMS)器件封装，其包括：
a)具有独立可移动微机电结构的基底，所述基底使用模塑化合物包封；和
b)围绕所述独立可移动微机电结构且接触所述模塑化合物的腔室。
通过以下实施例进一步说明本发明，所述实施例是出于说明目的提供的，绝不是限制本发明的范围。
实施例
使用Bosch法在100mm直径硅晶片中蚀刻深沟槽。这些沟槽类似于且代表实际电容和压电MEMS器件。沟槽宽度在2至6μm之间变化且沟槽深度为约6μm。根据器件的类型将每个器件放置于2至6个沟槽中，且每个晶片具有数百个器件。然后使用PPC或PEC作为牺牲层且使用EPOSS作为外涂材料系统来进行晶片级封装。完成封装步骤后，使用金刚石锯切割晶片并使用扫描电子显微镜(SEM)、纳米压痕和用于金属粘附的带测试来进行表征。
参照图1，其显示了本发明的一个实施方案的工艺流程。最初将PPC旋转涂布到硅沟槽上(图1(a))并在100℃下在热板上软烘烤5分钟。对于更深和更宽的沟槽，需要若干旋转涂布步骤。烘烤后，PPC厚度在3至4μm之间变化。对于图案化PPC，以4000rpm旋转涂布EPOSS，产生0.6μm厚的膜(图1(b))。将EPOSS在85℃下预烘烤5分钟，在365nm下图案化并且在85℃下后烘烤5分钟。使用异丙醇喷雾显影EPOSS(图1(c))。使用6％CHF3和94％O2等离子体反应性离子蚀刻PPC，所述6％CHF3和94％O2等离子体产生24的PPC/EPOSS蚀刻速率选择性(图1(d))。PPC蚀刻速率为0.66μm/min(图1(e))。然后将外涂EPOSS旋转涂布为3至6μm的厚度并图案化(图1(f))。根据第一EPOSS层对其进行烘烤。最后，使用如在Wu,X.等人,“Fabrication of microchannels using polynorbornenephotosensitive sacrificial materials”,Journal of The ElectrochemicalSociety,150(9),2003,第H205-H213页中描述的工序，使用逐步上升速率(ramp-rate)在氮气(N2)环境中在240℃下分解PPC4至10小时。晶片在金属化之前经历短期氧等离子体以改进金属与EPOSS粘着。使铝蒸发至0.7-2μm的厚度并图案化以暴露电极区域(图1(g))。对于更刚性的外涂层，使用铜(1至3μm)代替铝。钛(50nm厚)充当铜金属外涂层的粘着层。表1列出了不同的腔室类型及尺寸和外涂层厚度。
表1
模拟器件 宽度(μm) 长度(μm) 金属外涂层(μm)
电容(小)谐振器 10-50 300-400 Al:0.7μm,Cu:1.5μm,3μm
电容(大)谐振器 50-150 300-400 Al:0.7μm,2μm,Cu:1.5μm,3μm
压电谐振器 150-200 300-400 Cu:1.5μm
制造后，使用Hitachi FE3500扫描电子显微镜(SEM)针对边缘处的热机械破裂检查单个封装。使用聚焦离子束(FIB)(FEI NovaNanolab)切割工具来进行沟槽的精密检查。切割晶片并检查横截面的形状和清洁度。切割并检查小的和大的器件。进行纳米压痕以评估腔室的机械强度。使用Hysitron纳米压痕器来开发压力测试。纳米压痕器使用20μm直径的球锥形尖端。在30至50μm宽的腔室中心的测试位置在实验过程中不会遇到来自侧壁的阻力。在室温下以8.5mN的力对腔室压痕。交叉线带测试用于测定较厚金属外涂层的粘着强度(参见，http://www.defelsko.com/technotes/adhesion_methods.htm)。在施加且撕下带后，随后检查并评价切割区域。
转移模塑由以下组成：将环氧树脂模塑围绕器件注射成希望的形状。除非另有说明，在175℃下在10MPa下进行转移模塑105秒，然后在175℃下后模塑8小时。挤压模塑也在若干封装上完成。挤压模塑将模塑化合物置于器件上并施加相对低的压力(例如，4MPa)以形成封装形状。横切样品以评价损坏程度。进行拉曼光谱以研究留在腔室中的碎屑。聚焦离子束影像证实在模塑之前腔室中无碎屑。此外，为了防止在模塑过程中由于高压而塌陷，使用较厚的铜涂层来金属化大腔室。将钛用作粘着层。模塑随后的封装并针对腔室损坏进行观察。
使用Ansys(ANSYS13.0)有限元建模进行空气腔室封装的二维机械分析。线性弹性的各项同性模型假定在聚合物层和金属层之间的完美粘着。将在高压下的外涂层和晶片之间的粗糙摩擦接触(无滑动；无限摩擦系数)假定为边界条件。使用PLANE42元来进行所有层的建模：具有4个结的2D结构。使用与PLANE42相容的CONTAC171和TARGE169元建模EPOSS和晶片之间的接触。两者均为线元。从顶部施加模塑压力且测量腔室偏斜并与实验条件比较。还与标准分析溶液进行比较。研究不同金属和厚度对腔室内的变形和应力分布的影响。由模拟得到的结论有助于设计更大腔室的更强的外涂层。
由此开发的封装方案已在大小为约100X400μm的实际电容谐振器上成功地验证。器件的电性能在封装后评价。
所研究的第一样品为使用40％EPOSS作为用于图案化PPC牺牲材料和腔室外涂材料的掩模材料而封装的较小器件。腔室宽度在20至50μm之间变化并且长度在200至600μm之间变化。为了防止腔室破裂或断裂，将PPC分解工艺从恒定热上升速率改变为恒定重量百分比分解速率。恒定分解速率允许分解产物更有序地扩散通过外涂层以避免高内部压力。聚合物的热重量分析(TGA)用于测定恒定分解速率的参数。反应动力学可以表达为n阶阿伦尼斯关系，如方程式1所示。
r = Ae - Ea RT ( 1 - rt ) n - - - ( 1 )
其中r为分解速率，A为前指数因子，Ea为活化能(kJ/mol)，T为温度(K)，且t为时间(秒)。分解反应测定为一阶(n＝1)，其中前指数因子(A)和活化能(Ea)分别为9x1012min-1和120kJ/mol。方程式1可针对温度(T)对分解时间(t)重新排列，如方程式2所示。将0.25wt.％/min的分解速率用于分解PPC。未观察到腔室的降解。
T = Ea R [ ln r A ( 1 - rt ) n ] - 1 - - - ( 2 )
SEM横截面显示于图2(A)和2(B)中并显示具有稳固坚实外涂层的无碎屑腔室。外涂稳定性允许腔室在外涂的情况下保持原始PPC结构的形状。使用FIB(图2(B))对沟槽精密检查也显示洁净的腔室。除来自FIB的无意的材料沉积以外，沟槽是无碎屑的。PPC可以在旋转涂布过程中形成不均匀形状，这导致刚好在沟槽上的外涂层内的偶然下沉。这样的下沉不影响我们的MEMS器件的功能，只要外涂层不与器件区域接触。然而，由于腔室高度在沟槽上降低，因此这些区域在接触或注射模塑过程中仍然易受损害。此外，如果沟槽宽度升高，则这些下沉变大。通过改变聚合物粘度和旋转涂布条件来调节PPC厚度可以减轻非平面问题。旋转涂布多个层，接着在室温下干燥(即，软烘烤)可以改进回流至沟槽的量。室温软烘烤防止PPC热回流到沟槽中且多个层改进器件特征的平面化。
针对不同腔室尺寸调节外涂制剂以提供更好的均匀度。对于大腔室(>100μm宽)，薄外涂层倾向于在PPC分解过程中破裂且外涂层不能提供支撑腔室所必须的机械强度，如图3(A)所示。改变EPOSS与溶剂的比例有助于帮助调整外涂层的性质。聚合物浓度可以从40％提高至60％以更好地控制外涂层均匀度及厚度。60％EPOSS制剂导致在热分解过程中更低程度的膜破裂(与40％制剂相比)。较厚的膜改进腔室的边缘上的覆盖及平面化，如图3(B)所示。供选择地，40％EPOSS制剂的若干旋转涂布产生无破裂腔室，其中边缘覆盖与60％EPOSS的制剂类似，同时维持整体较薄的膜，如图3(C)所示。在图3(C)中，腔室被从中间劈开，从而显示波浪形表面拓扑图。当使用较厚外涂层时，分解上升速率降低以便于降低压力积累。
现在参照图4(A)，这说明4小时分解工序对于完全分解PPC不足够长。较高分解温度导致外涂层由于分解过程中的压力积累而破裂，如图4(B)所示。慢上升速率接着长时间保持温度对于形成具有尖锐侧壁的接近完美的空气腔室是必要的。在这些实验中，0.5℃/min上升速率和保持在240℃下6到8小时对于宽度为50至150μm的腔室是必要的，参见图4(C)。必须稍微改变封装电容谐振器(～50至150X400μm)的方案以进行大于150至300X400μm的器件的晶片级封装。
除了相当大(～200μm宽且500-600μm长)以外，这些器件具有复杂的拓扑图。通过使用较厚的外涂层(60％聚合物)和多次旋转涂布，现在可能在牺牲聚合物的10小时分解时期后成功地封装这样的复杂几何形状。发现所产生的腔室(图5)是清洁并机械稳定的。因此，对于较小器件(小于150μm宽)，在6到8小时的分解时间内多次旋转涂布40％聚合物是足够的。然而，具有大于150μm的宽度的器件需要在更长的分解时间内多次旋转涂布60％的聚合物混合物。分解时间取决于PPC的厚度。更宽的腔室需要更厚的PPC膜以防止在分解或模塑过程中的腔室塌陷。
使用纳米压痕评价腔室外涂层的稳固性。对于3μm的EPOSS外涂层(40％EPOSS制剂)和0.7μm厚的铝金属化，在4mN下观察到3.5μm高腔室的完全塌陷，如图6所示。这转化为51MPa的腔室强度。测试了宽度为10至40μm的腔室。将尖端放置在腔室中间以使侧壁效应最小化。表2中列出了纳米压痕结果。如果铝被1.5μm厚的铜替换，则由于铜比铝的弹性模量更高，而刚性升高。如表2中所总结，腔室在8.46mN下偏斜1.3μm。偏斜与2μm铝外涂层类似。这显示了对于具有大偏斜的空气腔室设计，可以通过增加外涂材料的模量和/或增加外涂层厚度来防止空气腔室塌陷。
表2
金属 E(GPa) t(μm) Fmax(mN) dmax(μm)
Al 70 0.7 4 3.5
Al 70 2 8.5 1.1
Cu 128 1.5 8.5 1.3
一旦产生晶片级封装腔室，随后就可以对其进行切割并模塑用于引线框架封装。使用环氧树脂模塑化合物(EME-G700E,SumitomoBakelite,Japan)来模塑腔室。观察到具有0.7μm铝外涂层和20μm宽的初始腔室能够经受4MPa的模塑压力(图7(A))。然而，其在10MPa压力下完全塌陷(图7(B))。使用拉曼光谱法研究在图7(B)的腔室内部的碎屑，且光谱显示为抛光材料。观察到较大的腔室(75μm宽)在两种压力下均完全塌陷。如果我们使用3μm厚的铜外涂层代替铝外涂层，则腔室能够经受更高的压力。观察到宽达100μm的腔室能够经受10MPa的压力并仅轻微变形(图7(C))。为了提高腔室强度，对于具体的腔室宽度，需要增加金属厚度或弹性模量。由于需要更大的变形使器件故障，因此增加腔室高度也将是有利的。然而，这将需要更厚的PPC涂层且随后需要更厚的EPOSS外涂层用于保形覆盖。在特定模塑压力下的腔室偏斜紧密地匹配如下文解释的FEM和分析模型。提高EPOSS外涂厚度将影响腔室强度；然而，EPOSS的弹性模量约为4GPa，其比铝或铜低得多。更厚的金属层也可以由于残留应力而有问题。
2D FEM模型用于理解在模塑过程中的腔室偏斜中的压力限制。针对具体构型计算归一化的Von Mises应力。如从图8中所见，FEM模型显示具有0.7μm厚的铝的40μm宽的腔室在4和10MPa压力下的偏斜。在4MPa压力下，测量的偏斜为1.5至2μm，这与1.5μm的模拟值是基本相同的。在10MPa压力下，实验腔室完全塌陷到表面，不显示腔室的存在。然而，10MPa模拟显示在腔室中心的塌陷。模拟仅包括弹性性质。完全塌陷可以涉及外涂层的塑性变形。
将FEM结果与先前衍生的分析模型(矩形膨胀方程)进行比较，以使由有限元技术获得的偏斜值相关，如方程式3所示。参见Vlassak等人,“A new bulge test technique for the determination of youngmodulus and Poisson ratio of thin-films,”Journal of Materials Research,7(12),第3242-3249页。
P = 2 ht σ 0 a 2 + 4 h 5 Et 3 a 4 ( 1 - υ 2 ) - - - ( 3 )
其中，P为模塑压力。考虑外涂材料性质，其中E为弹性模量，υ为泊松比，且σ0为初始膜应力。变量a、t和h是指腔室的几何形状。值a为腔室宽度的一半，t为外涂层的厚度，且h为外涂层从其初始位置的最大偏斜的高度。
由于金属的模量比聚合物的模量高约30倍，因此假定金属-聚合物复合材料的金属部分在外涂层的弹性模量中占主要地位。发现根据来自文献的厚度，退火的电沉积铜膜的初始膜应力σ0为约30至100MPa。参见例如，Huang等人,“Stress,sheet resistance,and microstructureevolution of electroplated Cu films during self-annealing,”IEEETransactions on Device and Materials Reliability,10(1),2010,第47-54页。当使用文献值进行初始计算时，方程式的第一项显著小于第二项。假定第一项对于估计腔室偏斜的进一步计算是可忽略的。两个用于设计的可控因子为金属厚度和腔室高度的调节以防止完全偏斜。
如图8所示，相应的偏斜值对于40和10MPa压力分别为2μm和2.8μm。这些值与实验和FEM值均匹配。可以通过优化厚度和退火条件来进一步降低外涂层中的总体应力和空气腔室的偏斜。例如，通过在侧壁形成30°的斜坡，观察到沿着腔室侧壁的最大应力降低10％。通过图案化和PPC的回流将腔室从直的侧壁结构改变为倾斜侧壁将有助于优化腔室，所述腔室对先前公布的应力具有更高的抗性。由方程式3发现3μm铜外涂层在10MPa压力下的总偏斜为0.56μm，其与图7(C)中的实验偏斜相同。
发现EPOSS与基底以及金属外涂层与EPOSS之间的粘着是优异的。然而，为了增强腔室强度，需要更厚的金属外涂层。当使用更厚的金属外涂层例如2μm铝时，相信在电子束沉积过程中的残留应力足够大以引起铝和EPOSS之间的粘着失败。在金属沉积之前使用氧等离子体清洁以改进粘着。对于更厚的铜外涂层，在低电流密度下将铜电镀于溅射晶种层上，接着在180℃下退火1小时以降低内部应力。退火后，金属膜显示优良的粘着。
上文呈现的结果显示有多种方法用以加强外涂层和制造更宽的腔室。然而，金属厚度存在限制(例如，金属粘着和残留应力)，并且腔室形状的优化具有有限的益处。为了制造明显更宽的腔室，开发了产生半封闭式芯片级封装的新方法，其防止模塑过程中的腔室塌陷。在上述方法中，PPC在注射模塑之前缓慢分解。外涂设计为耐受模塑压力。在模塑过程中，环氧树脂包封剂快速硬化。新方法在初始模塑过程中将牺牲聚合物留在腔室中。一旦包封剂已硬化，腔室中的牺牲聚合物就可以分解，在包封剂的后模塑固化过程中产生腔室。由于包封剂在PPC分解过程中是刚性的，因此对腔室的大小限制很少且不需要金属支撑件用于模塑工艺。
该原位腔室产生工艺需要适合在后模塑固化温度-时间循环内。通常的后模塑条件在175℃至190℃之间8小时。因此，需要选择牺牲材料以便于在该温度-时间范围内完全分解。牺牲材料还必须足够稳定以便不会在模塑的早期阶段分解，环氧树脂包封剂在所述早期阶段不是刚性的。
收集一组聚碳酸酯的等温TGA数据以确定在模塑过程中保持完整且在后模塑固化过程中仍然将分解的材料。图9显示PPC在190℃和PEC在185℃下的重量变化。分解缓慢地发生，且完全分解发生在目标8小时期间。在等温扫描的最初几分钟内很少发生分解，其对应于在高压下在模具中的时间。针对在单一温度下保持的样品测量图9所示的重量百分比改变。通过将聚合物样品保持在不同温度下来改变重量改变的速率(即，图9中曲线的斜率)。如果使用更高温度，则聚合物中的每种将更快速地失去重量。如以上已经讨论的，Spencer等人将PPC的重量变化定量为根据温度和其他添加剂的函数。Spencer等人通过将TGA数据带入到一种形式的如上所述的阿伦尼乌斯方程来捕获重量改变的细节。将来自不同供应商的数批PPC的数据带入到阿伦尼乌斯方程1。该研究显示时间和温度均是重要的且可以独立地进行调节。可以在较低温度下通过等待更长时间或通过在较短时间内升高温度实现相同量的重量损失。参见Spencer等人.,“Decomposition of poly(propylenecarbonate)with UV sensitive iodonium salts,”Polymer Degradation andStability2011,96,第686–702页。
研究的第三牺牲聚合物为具有3wt.％PAG负载的PPC。该混合物在目标温度下比纯聚合物分解得更快，并且可以留下来自PAG负载的残留物。如上所述，使用EPOSS掩模接着通过RIE对每种材料进行图案化。腔室为1和2mm直径的圆及正方形且高度为10和18μm。使用3μm EPOSS外涂层来涂布图案化的牺牲材料以密封腔室用于切割和处理。切割后，在175℃、10MPa下注射模塑腔室100秒。在185℃和190℃下分解并固化腔室组整整8小时。然后横切腔室用于检查。具有PAG腔室的PPC在模塑条件下塌陷，如从TGA数据中所预期的。这是由于牺牲材料在环氧化合物变得刚性之前的快速分解。在185℃使用PPC形成的腔室在8小时分解后具有少量残留PPC，然而在190℃固化相同腔室，以产生洁净结构，如图10(A)中所示。PEC腔室在高于185℃完全分解，得到洁净腔室。图10(B)中的PEC腔室由于在图案化和外涂过程中的PEC回流而轻微变形。PPC和PEC腔室两者不显示尺寸或形状限制。形成1至2mm正方形和圆形的产率高，且由于当牺牲材料分解时极少的力施加在结构上，因此预期可以形成大得多的腔室。
已使用高宽比的多晶硅和单晶硅(HARPSS)制造工艺在绝缘体上硅基底上制造高性能、高频率单晶硅电容谐振器。参见Pourkamali等人,“Low-impedance VHF and UHF capacitive silicon bulk acousticwave resonators-Part I:Concept and fabrication,”IEEE Transactionson Electron Devices,54(8),2007,第2017-2023页。这些器件容纳与图10所示的结构的大小相同的腔室，除了以下事实：在SOI晶片中制造沟槽并且蚀刻氧化物，从而释放悬臂以形成具有金属结合垫的功能器件。晶片级封装使用EPOSS/PPC/Al系统在这些器件上进行。封装后，针对封装完整性对其进行电测试并随后切割用于SEM分析。图11(A)显示器件横截面的SEM显微照片。观察到无碎屑腔室。测量器件性能，如图11(B)所示。由于不能在封装前测量器件性能，因此不可能分析封装对性能的影响。然而，在切割后观察到清洁感测电极表面，其显示封装对器件性能的影响可忽略。测量器件性能并在141MHz的共振频率下观察到29dB的损失，所述141MHz的共振频率对于伴随器件是典型的。损失类似于这些器件的公布值。参见例如，Pourkamali等人,“Low-impedance VHF and UHF capacitive silicon bulk acoustic-waveresonators—Part II:Measurement and characterization,”IEEETransactions on Electron Devices,54(8),2007,第2024-2030页。
现有材料的简单性和使用在该封装方法的可靠性方面给我们鼓励。已测试这些腔室的温度循环和热机械可靠性。这些腔室在175℃的温度/8小时和10MPa压力下的模塑工序过程中仍然保持完整。
这些实施例清楚地说明本发明的实用性，其中包含PPC/EPOSS/金属的三材料系统已成功地用于制造空气腔室以在晶片级封装MEMS器件。空气腔室在尺寸和形状上是灵活的、机械稳固且无碎屑。进行纳米压痕以估计腔室的机械强度。对具有不同金属外涂层的腔室进行挤压/注射模塑。更强和更厚的金属外涂层提供了更好的腔室强度。使用2DFEM分析使实验观察数据相关。FEM和分析方程式两者能够预测腔室在施加的模塑压力下的变形行为。使用用于产生大腔室芯片封装的原位牺牲分解/环氧树脂固化模塑步骤产生新的半封闭式封装。此外，成功地封装一组电容谐振器器件并使用该方法表征。
虽然已通过某些先前实施例说明本发明，但其不应解释为受其限制；相反地，本发明包括如前文所公开的一般领域。在不脱离本发明的精神和范围的情况下，可以做出各种修改和实施。

Claims (28)

1.一种用于制造晶片级微机电系统(MEMS)器件封装的方法，其包括：
a)提供具有独立可移动微机电结构的基底；
b)形成覆盖所述基底的可热分解牺牲层，其中所述牺牲层基本上包封所述独立可移动微机电结构；
c)图案化所述牺牲层；
d)任选地形成毗邻的第二外涂层，所述第二外涂层包封所述图案化的牺牲层并覆盖所述基底的部分；
e)任选地将所述基底结合到芯片级封装支撑件；
f)在第一温度下在第一时间段内使用模塑化合物包封所述基底，且如果存在则包封所述芯片级封装支撑件，其中所述牺牲层基本上保持存在；和
g)在第二温度下固化所述模塑化合物，使得所述图案化的牺牲层热分解以形成围绕所述独立可移动微机电结构的腔室。
2.根据权利要求1所述的方法，其中所述基底包括硅材料。
3.根据权利要求2所述的方法，其中所述基底为硅晶片。
4.根据权利要求1所述的方法，其中所述基底包括非硅材料。
5.根据权利要求1所述的方法，其中所述牺牲层由选自以下的材料形成：聚碳酸酯、聚降冰片烯、聚醚、聚酯及其组合。
6.根据权利要求1所述的方法，其中所述牺牲层由选自以下的聚碳酸酯形成：聚亚丙基碳酸酯(PPC)、聚亚乙基碳酸酯(PEC)、聚环己烷碳酸酯(PCC)、聚环己烷亚丙基碳酸酯(PCPC)、聚降冰片烯碳酸酯(PNC)及其组合。
7.根据权利要求1所述的方法，其中所述牺牲层由聚亚丙基碳酸酯(PPC)形成。
8.根据权利要求1所述的方法，其中所述牺牲层由聚亚乙基碳酸酯(PEC)形成。
9.根据权利要求6至8中任一项所述的方法，其中所述牺牲层还包含光酸产生剂(PAG)。
10.根据权利要求9所述的方法，其中所述光酸产生剂(PAG)为二苯基碘鎓盐或三苯基硫鎓盐。
11.根据权利要求9所述的方法，其中光酸产生剂(PAG)选自：四(五氟苯基)硼酸4-甲基苯基[4-(1-甲基乙基)苯基碘鎓(DPITPFPB)、四-(五氟苯基)硼酸三(4-叔丁基苯基)硫鎓(TTBPS-TPFPB)和六氟磷酸三(4-叔丁基苯基)硫鎓(TTBPS-HFP)。
12.根据权利要求1所述的方法，其还包括在图案化牺牲层之前提供覆盖所述牺牲层的第一外涂层，其中所述第一外涂层由选自以下的聚合物形成：环氧环己基多面体寡聚倍半硅氧烷(EPOSS)、聚酰亚胺、聚降冰片烯、环氧树脂、苯并环丁烯基聚合物、聚酰胺和聚苯并噁唑(PBO)。
13.根据权利要求12所述的方法，其中图案化所述牺牲层包括首先图案化所述第一外涂层并将所述第一外涂层的图案转移到所述牺牲层。
14.根据权利要求13所述的方法，其中在所述牺牲层的所述图案化之后去除所述第一外涂层。
15.根据权利要求1所述的方法，其中所述第一外涂层由环氧环己基多面体寡聚倍半硅氧烷(EPOSS)形成。
16.根据权利要求1所述的方法，其中所述牺牲层具有约1μm至约10μm的厚度。
17.根据权利要求12所述的方法，其中所述第一外涂层具有约0.1μm至约3μm的厚度。
18.根据权利要求1所述的方法，其中所述第二外涂层具有约0.1μm至约3μm的厚度。
19.根据权利要求1所述的方法，其中所述模塑化合物具有约0.1mm至约5mm的厚度。
20.根据权利要求1所述的方法，其中所述模塑化合物具有约0.2mm至约2mm的厚度。
21.根据权利要求19或20所述的方法，在其中所述模塑化合物为环氧化合物。
22.根据权利要求1所述的方法，其中所述模塑通过注射模塑在约160℃至约200℃的温度及在约8MPa至约12MPa的注射表压进行。
23.根据权利要求1所述的方法，其中所述牺牲层在约180℃至约250℃的温度分解。
24.一种晶片级微机电系统(MEMS)器件封装，其由根据权利要求1所述的方法制成。
25.一种电容谐振器，其根据权利要求1所述的方法封装。
26.一种晶片级微机电系统(MEMS)器件封装，其包括：
a)基底，其具有独立可移动微机电结构；
b)腔室，其围绕所述独立可移动微机电结构；
c)一个或多个毗邻的外涂层，其置于所述腔室周围；和
f)模塑化合物，其包封所述基底的至少部分，其中所述腔室通过图案化的牺牲层的原位热分解形成。
27.根据权利要求26所述的晶片级微机电系统(MEMS)器件封装，其包括电容谐振器。
28.一种晶片级微机电系统(MEMS)器件封装，其包括：
a)基底，其具有独立可移动微机电结构，所述基底使用模塑化合物包封；和
b)腔室，其围绕所述独立可移动微机电结构且接触所述模塑化合物。
CN201280060077.7A 2011-12-07 2012-12-06 Mems器件的封装相容晶片级封盖 Expired - Fee Related CN104093662B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161567877P 2011-12-07 2011-12-07
US61/567,877 2011-12-07
PCT/US2012/068092 WO2013086083A1 (en) 2011-12-07 2012-12-06 Packaging compatible wafer level capping of mems devices

Publications (2)

Publication Number Publication Date
CN104093662A true CN104093662A (zh) 2014-10-08
CN104093662B CN104093662B (zh) 2015-11-25

Family

ID=47505302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280060077.7A Expired - Fee Related CN104093662B (zh) 2011-12-07 2012-12-06 Mems器件的封装相容晶片级封盖

Country Status (8)

Country Link
US (1) US8765512B2 (zh)
EP (1) EP2788280B1 (zh)
JP (1) JP6063475B2 (zh)
KR (1) KR101583498B1 (zh)
CN (1) CN104093662B (zh)
SG (1) SG11201402261SA (zh)
TW (1) TWI600609B (zh)
WO (1) WO2013086083A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105936498A (zh) * 2015-03-06 2016-09-14 株式会社东芝 Mems装置
CN106788306A (zh) * 2017-03-07 2017-05-31 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及其制备方法
CN108878370A (zh) * 2018-06-27 2018-11-23 深圳市华星光电技术有限公司 一种透明导电电极及其制备方法、显示装置
CN111039254A (zh) * 2018-10-15 2020-04-21 无锡华润上华科技有限公司 Mems样品纵向截面的制备方法及形貌观察方法
CN114477073A (zh) * 2021-12-08 2022-05-13 江苏普诺威电子股份有限公司 改善mems载板边缘掉屑的制作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9416003B2 (en) * 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
US9852964B2 (en) * 2014-03-24 2017-12-26 Intel Corporation Through-body via formation techniques
JP6469960B2 (ja) * 2014-03-31 2019-02-13 住友精化株式会社 ポジ型フォトレジスト
TWI590735B (zh) 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
CN104985241B (zh) * 2015-05-16 2017-04-05 哈尔滨工业大学 一种基于压电陶瓷片逆压电效应的一维振动装置
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US9845235B2 (en) * 2015-09-03 2017-12-19 General Electric Company Refractory seed metal for electroplated MEMS structures
US10461047B2 (en) * 2015-10-29 2019-10-29 Intel Corporation Metal-free frame design for silicon bridges for semiconductor packages
US11148942B2 (en) * 2015-11-05 2021-10-19 Hewlett-Packard Development Company, L.P. Three-dimensional features formed in molded panel
WO2017094176A1 (ja) * 2015-12-04 2017-06-08 株式会社日立製作所 断面観察試料作製装置及び断面観察試料作製方法
JP2017208417A (ja) * 2016-05-17 2017-11-24 住友ベークライト株式会社 中空構造体の製造方法
WO2018119053A1 (en) 2016-12-22 2018-06-28 Illumina, Inc. Arrays including a resin film and a patterned polymer layer
KR102369434B1 (ko) 2017-04-19 2022-03-03 삼성전기주식회사 체적 음향 공진기 및 이의 제조방법
US10269587B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10584027B2 (en) 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
JP7164773B2 (ja) * 2018-03-02 2022-11-02 東京エレクトロン株式会社 パターンを層に転写する方法
KR20190111743A (ko) * 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
CN108507558B (zh) * 2018-03-28 2024-04-30 株洲菲斯罗克光电科技股份有限公司 一种轻量化三轴一体光纤陀螺仪
US20200115224A1 (en) 2018-10-12 2020-04-16 Stmicroelectronics S.R.L. Mems device having a rugged package and fabrication process thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304691A (en) * 2002-03-27 2003-10-01 Intel Corp Packaging microelectromechanical systems
CN101094804A (zh) * 2004-03-15 2007-12-26 佐治亚技术研究公司 微机电系统封装件及其制造方法
CN101283042A (zh) * 2005-08-09 2008-10-08 查珀尔希尔北卡罗来纳大学 制造微流体器件的方法和材料
CN101554987A (zh) * 2009-04-30 2009-10-14 华中科技大学 一种微机电系统的圆片级真空封装工艺
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2228401A1 (en) 2002-11-01 2010-09-15 Georgia Tech Research Corporation Sacrificial compositions, methods of use thereof, and methods of decomposition thereof
JP4426413B2 (ja) 2004-09-24 2010-03-03 日本電信電話株式会社 半導体装置の製造方法
US7635606B2 (en) 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
JP5110575B2 (ja) * 2007-08-24 2012-12-26 エムテックスマツムラ株式会社 中空パッケージ及び半導体装置
JP2011142229A (ja) * 2010-01-07 2011-07-21 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304691A (en) * 2002-03-27 2003-10-01 Intel Corp Packaging microelectromechanical systems
CN101094804A (zh) * 2004-03-15 2007-12-26 佐治亚技术研究公司 微机电系统封装件及其制造方法
CN101283042A (zh) * 2005-08-09 2008-10-08 查珀尔希尔北卡罗来纳大学 制造微流体器件的方法和材料
CN101554987A (zh) * 2009-04-30 2009-10-14 华中科技大学 一种微机电系统的圆片级真空封装工艺
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105936498A (zh) * 2015-03-06 2016-09-14 株式会社东芝 Mems装置
CN106788306A (zh) * 2017-03-07 2017-05-31 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及其制备方法
CN108878370A (zh) * 2018-06-27 2018-11-23 深圳市华星光电技术有限公司 一种透明导电电极及其制备方法、显示装置
CN111039254A (zh) * 2018-10-15 2020-04-21 无锡华润上华科技有限公司 Mems样品纵向截面的制备方法及形貌观察方法
CN114477073A (zh) * 2021-12-08 2022-05-13 江苏普诺威电子股份有限公司 改善mems载板边缘掉屑的制作方法
CN114477073B (zh) * 2021-12-08 2024-05-03 江苏普诺威电子股份有限公司 改善mems载板边缘掉屑的制作方法

Also Published As

Publication number Publication date
WO2013086083A1 (en) 2013-06-13
US20130341736A1 (en) 2013-12-26
CN104093662B (zh) 2015-11-25
SG11201402261SA (en) 2014-08-28
JP2015501734A (ja) 2015-01-19
TW201336775A (zh) 2013-09-16
EP2788280A1 (en) 2014-10-15
US8765512B2 (en) 2014-07-01
EP2788280B1 (en) 2018-06-20
JP6063475B2 (ja) 2017-01-18
TWI600609B (zh) 2017-10-01
KR20140126696A (ko) 2014-10-31
KR101583498B1 (ko) 2016-01-08

Similar Documents

Publication Publication Date Title
CN104093662B (zh) Mems器件的封装相容晶片级封盖
CN101094804B (zh) 微机电系统封装件及其制造方法
EP1716072B1 (en) Integrated getter area for wafer level encapsulated microelectromechanical systems
JP5329914B2 (ja) マイクロマシン装置及びマイクロマシン装置の製造方法
US7582514B2 (en) Microelectromechanical systems encapsulation process with anti-stiction coating
CN202705026U (zh) 具有mems器件的装置
EP1584105A2 (en) Encapsulation of mems devices using pillar-supported caps
TWI281315B (en) Electro-mechanical device and method of producing the same
Monajemi et al. Wafer-level MEMS packaging via thermally released metal-organic membranes
US20160016790A1 (en) Miniaturized Component and Method for the Production Thereof
US20230278856A1 (en) Method and Structure for CMOS-MEMS Thin Film Encapsulation
Saha et al. Packaging-compatible wafer level capping of MEMS devices
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
Sharma et al. A robust bilayer cap in thin film encapsulation for MEMS device application
CN110890282A (zh) 用于制作碱金属蜡封包的模具、及制备和使用方法
Kim et al. CMOS Compatible Wafer-Scale Encapsulation MEMS Resonators
Uzunlar et al. Low-cost MEMS packaging using polymer-based air-gaps
Reuter et al. Thin filmencapsulation of microstructures using sacrificial CF-polymer
Zekry Microsystems encapsulation using nanoporous alumina

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20171206