KR101578219B1 - Liquid Crystal Display device - Google Patents

Liquid Crystal Display device Download PDF

Info

Publication number
KR101578219B1
KR101578219B1 KR1020090093757A KR20090093757A KR101578219B1 KR 101578219 B1 KR101578219 B1 KR 101578219B1 KR 1020090093757 A KR1020090093757 A KR 1020090093757A KR 20090093757 A KR20090093757 A KR 20090093757A KR 101578219 B1 KR101578219 B1 KR 101578219B1
Authority
KR
South Korea
Prior art keywords
voltage
data
common
liquid crystal
common voltage
Prior art date
Application number
KR1020090093757A
Other languages
Korean (ko)
Other versions
KR20110036215A (en
Inventor
이동학
이주홍
송홍성
민웅기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090093757A priority Critical patent/KR101578219B1/en
Publication of KR20110036215A publication Critical patent/KR20110036215A/en
Application granted granted Critical
Publication of KR101578219B1 publication Critical patent/KR101578219B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

액정표시장치가 개시된다. A liquid crystal display device is disclosed.

본 발명에 따른 액정표시장치는 다수의 게이트라인과 다수의 데이터라인이 배열된 액정패널과, 상기 다수의 게이트라인을 순차적으로 구동하기 위한 스캔 신호를 제공하는 게이트 드라이버와, 상기 액정패널의 인버젼 구동방식에 해당되는 극성신호에 따라 상기 다수의 데이터라인으로 정극성 또는 부극성의 데이터 전압을 제공하는 데이터 드라이버와, 상기 인버젼 방식에 대응되는 극성신호에 따라 레벨이 상이한 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 상기 액정패널로 출력하는 공통전압 생성부를 포함하고, 상기 공통전압 생성부는 상기 데이터 드라이버가 정극성의 데이터 전압을 데이터라인으로 제공하면 로우 레벨을 갖는 공통전압을 선택하여 상기 액정패널로 출력하고, 상기 데이터 드라이버가 부극성의 데이터 전압을 데이터라인으로 제공하면 하이 레벨을 갖는 공통전압을 선택하여 상기 액정패널로 출력한다.A liquid crystal display according to the present invention includes: a liquid crystal panel in which a plurality of gate lines and a plurality of data lines are arranged; a gate driver for providing a scan signal for sequentially driving the plurality of gate lines; A data driver for providing a positive or negative polarity data voltage to the plurality of data lines according to a polarity signal corresponding to a driving method, and a data driver for applying a polarity signal corresponding to the polarity signal to the first and second common And a common voltage generator for selecting one of the common voltages and outputting the selected common voltage to the liquid crystal panel, wherein the common voltage generator selects a common voltage having a low level when the data driver provides the data voltage of positive polarity to the data line And the data driver outputs the negative data voltage to the liquid crystal panel A common voltage having a high level is selected and outputted to the liquid crystal panel.

공통전압, 스윙(swing), 데이터 드라이버, 온도, 열 Common voltage, swing, data driver, temperature, heat

Description

액정표시장치{Liquid Crystal Display device}[0001] The present invention relates to a liquid crystal display device,

본 발명은 액정표시장치에 관한 것으로, 특히 데이터 신호의 천이(transition) 폭을 감소시켜 데이터 드라이버 집적회로에서 발생하는 열을 최소화할 수 있는 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of minimizing heat generated in a data driver IC by reducing a transition width of a data signal.

액정표시장치는 현재 가장 널리 사용되고 있는 평판 표시장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.2. Description of the Related Art A liquid crystal display device is one of the most widely used flat panel display devices and is composed of two display panels in which electric field generating electrodes such as a pixel electrode and a common electrode are formed and a liquid crystal layer interposed therebetween, To generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of the incident light to display an image.

액정표시장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 다수의 게이트라인과 데이터라인 등 다수의 신호라인을 포함한다. The liquid crystal display also includes a plurality of signal lines, such as a plurality of gate lines and data lines, for controlling voltages applied to the pixel electrodes by controlling switching elements and switching elements connected to the pixel electrodes.

이러한 액정표시장치는 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화현상을 방지하기 위하여 프레임별로, 라인별로 또는 도트 별로 일정한 레벨로 고정된 직류전압인 공통전압에 대한 데이터 전압의 극성을 반전시킨다.Such a liquid crystal display device reverses the polarity of a data voltage with respect to a common voltage, which is a DC voltage fixed at a constant level for each frame, line or dot, in order to prevent deterioration caused by application of an electric field in one direction to the liquid crystal layer for a long time .

그런데 데이터 전압은 극성신호에 따라 포지티브(Positive) 또는 네거티브(Negative)로 화소전극에 제공된다. 이때, 상기 데이터 전압이 공통전압을 기준으로 최대 계조를 갖는 포지티브(Positive)에서 공통전압을 기준으로 최저 계조를 갖는 네가티브(Negative)로의 데이터 천이(Transition)가 빈번하게 일어날 때마다 데이터 드라이버 집적회로에서는 온도가 상승하게 된다. However, the data voltage is provided to the pixel electrode in a positive or negative manner in accordance with the polarity signal. At this time, every time the data voltage frequently changes from a positive having a maximum gradation based on a common voltage to a negative having a minimum gradation based on a common voltage, a data driver integrated circuit The temperature rises.

본 발명은 프레임 또는 라인 마다 제1 및 제2 공통전압(Vcom) 중 데이터 신호의 극성신호에 대응되는 하나의 공통전압(Vcom)을 선택하여 데이터 신호의 천이(transition) 폭을 감소시켜 드라이버 집적회로에서 발생하는 온도를 최소화할 수 있는 액정표시장치를 제공함에 그 목적이 있다. The present invention selects one common voltage Vcom corresponding to the polarity signal of the data signal among the first and second common voltages Vcom for each frame or line to reduce the transition width of the data signal, And to provide a liquid crystal display device capable of minimizing a temperature generated in a liquid crystal display device.

또한, 본 발명은 드라이버 집적회로 내의 회로 소자를 감소시켜 드라이버 집적회로의 사이즈를 줄여서 제조비용을 절감할 수 있는 액정표시장치를 제공함에 그 목적이 있다. It is another object of the present invention to provide a liquid crystal display device capable of reducing the size of a driver integrated circuit by reducing circuit elements in a driver integrated circuit, thereby reducing manufacturing costs.

본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인과 다수의 데이터라인이 배열된 액정패널과, 상기 다수의 게이트라인을 순차적으로 구동하기 위한 스캔 신호를 제공하는 게이트 드라이버와, 상기 액정패널의 인버젼 구동방식에 해당되는 극성신호에 따라 상기 다수의 데이터라인으로 정극성 또는 부극성의 데이터 전압을 제공하는 데이터 드라이버와, 상기 인버젼 방식에 대응되는 극성신호에 따라 레벨이 상이한 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 상기 액정패널로 출력하는 공통전압 생성부를 포함하고, 상기 공통전압 생성부는 상기 데이터 드라이버가 정극성의 데이터 전압을 데이터라인으로 제공하면 로우 레벨을 갖는 공통전압을 선택하여 상기 액정패널로 출력하고, 상기 데이터 드라이버가 부극성의 데이터 전압을 데이터라인으로 제공하면 하이 레벨을 갖는 공통전압을 선택 하여 상기 액정패널로 출력한다.A liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel in which a plurality of gate lines and a plurality of data lines are arranged, a gate driver for providing a scan signal for sequentially driving the plurality of gate lines, A data driver for supplying a positive or negative polarity data voltage to the plurality of data lines in accordance with a polarity signal corresponding to an inversion driving method of the inversion driving method, And a common voltage generator for selecting any one common voltage among the first common voltage and the second common voltage and outputting the selected common voltage to the liquid crystal panel, wherein when the data driver provides the data voltage of positive polarity to the data line, Selects a voltage and outputs it to the liquid crystal panel, and the data driver outputs negative polarity data When the voltage is supplied to the data line, a common voltage having a high level is selected and outputted to the liquid crystal panel.

본 발명에 따른 액정표시장치는 프레임 또는 라인 마다 제1 및 제2 공통전압(Vcom) 중 데이터 신호의 극성신호에 대응되는 하나의 공통전압(Vcom)을 선택하여 데이터 신호의 천이(transition) 폭을 감소시켜 드라이버 집적회로에서 발생하는 열을 최소화할 수 있다. 또한, 본 발명에 따른 액정표시장치는 드라이버 집적회로 내의 회로 소자 특히 디코더를 감소시켜 드라이버 집적회로의 사이즈를 줄여서 제조비용을 절감할 수 있다. The liquid crystal display according to the present invention selects one common voltage Vcom corresponding to the polarity signal of the data signal among the first and second common voltages Vcom for each frame or line to determine the transition width of the data signal So that the heat generated in the driver IC can be minimized. Further, the liquid crystal display device according to the present invention can reduce the manufacturing cost by reducing the size of the driver integrated circuit by reducing circuit elements, particularly decoders, in the driver integrated circuit.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.Hereinafter, embodiments according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 액정표시장치를 나타낸 도면이다. 1 is a view showing a liquid crystal display device according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(100)과, 상기 게이트라인(GL1 ~ GLn)에 스캔신호를 공급하기 위한 게이트 드라이버(110)와, 상기 데이터라인(DL1 ~ DLm)에 데이터를 공급하기 위한 데이터 드라이버(120)와, 상기 게이트 드라이버(110) 및 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130)와, 제1 및 제2 공통전압(Vcom_1, Vcom_2) 중 극성신호(POL)에 따라 선택된 공통전압을 상기 액정표시패널(100)의 공통전극으로 공급하는 공통전압 생성부(140) 및 제1 및 제2 그룹의 계조 전압을 생성하여 상기 데이터 드라이버(120)로 제공하는 계조전압 생성부(150)를 포함한다. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm crossing each other and driving a liquid crystal cell Clc at an intersection thereof. A gate driver 110 for supplying a scan signal to the gate lines GL1 to GLn, and a data driver 110 for supplying data to the data lines DL1 to DLm, A timing controller 130 for controlling the gate driver 110 and the data driver 120 and a data driver 120 for controlling the polarity signal POL among the first and second common voltages Vcom_1 and Vcom_2 A common voltage generator 140 for supplying the selected common voltage to the common electrode of the liquid crystal display panel 100 and a common voltage generator 140 for generating gray voltages of the first and second groups and providing the gray voltages to the data driver 120 (150).

상기 액정표시패널(100)은 화소영역을 정의하며 상호 교차하는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)을 포함한다. 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)의 교차부에 형성된 박막트랜지스터(TFT)는 게이트라인(GL1 ~ GLn)으로부터의 스캔신호에 응답하여 데이터라인(DL1 ~ DLm)으로부터의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLn)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLm)에 접속된다. 상기 박막트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다. The liquid crystal display panel 100 includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm that define pixel regions and intersect with each other. A thin film transistor TFT formed at the intersection of the plurality of gate lines GL1 to GLn and the plurality of data lines DL1 to DLm is connected to the data lines DL1 to DLn in response to a scan signal from the gate lines GL1 to GLn, DLm to the liquid crystal cell Clc. To this end, the gate electrode of the thin film transistor TFT is connected to the gate lines GL1 to GLn, and the source electrode thereof is connected to the data lines DL1 to DLm. The drain electrode of the thin film transistor TFT is connected to the pixel electrode of the liquid crystal cell Clc.

또한, 상기 액정표시패널(100) 상에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다. A storage capacitor Cst for holding the voltage of the liquid crystal cell Clc is formed on the liquid crystal display panel 100. The storage capacitor Cst may be formed between the liquid crystal cell Clc and a separate common line.

상기 액정표시패널(100)은 도 2에 도시된 바와 같이, 화소 영역을 정의하는 제n-1 ~ 제n+2 번째 게이트라인(GLn-1 ~ GLn+2) 및 상기 제n-1 ~ 제n+2 번째 게이트라인(GLn-1 ~ GLn+2)에 교차하는 제1 내지 제6 데이터라인(DL1 ~ DL6)이 배열되어 있다. 또한, 상기 액정표시패널(100)은 상기 제n-1 ~ 제n+2 번째 게이트라인(GLn-1 ~ GLn+2) 및 제1 내지 제6 데이터라인(DL1 ~ DL6)의 교차부에 형성된 박막트랜지스터(TFT)를 포함한다.As shown in FIG. 2, the liquid crystal display panel 100 includes n-1 th to (n + 2) th gate lines GLn-1 to GLn + 2 defining pixel regions, the first to sixth data lines DL1 to DL6 crossing the (n + 2) th gate lines GLn-1 to GLn + 2 are arranged. The liquid crystal display panel 100 is formed at the intersection of the (n-1) th to (n + 2) th gate lines GLn-1 to GLn + 2 and the first to sixth data lines DL1 to DL6. And a thin film transistor (TFT).

상기 액정표시패널(100)의 화소 영역들은 제1 내지 제4 화소부(P1 ~ P4)으로 구분될 수 있다. The pixel regions of the liquid crystal display panel 100 may be divided into first to fourth pixel portions P1 to P4.

상기 제1 화소부(P1)는 제n 번째 게이트라인(GLn)과 기수번째 데이터라인(DL1, DL3, 이)들이 교차하는 영역에 형성된 제1 박막트랜지스터(TFT-1)들을 포함한다. 상기 제1 박막트랜지스터(TFT-1)들은 상기 제1 화소부(P1)의 좌측 하단부에 위치한다.The first pixel unit P1 includes first thin film transistors TFT-1 formed in a region where an n-th gate line GLn and an odd-numbered data line DL1, DL3 intersect each other. The first thin film transistors TFT-1 are located at the lower left portion of the first pixel portion P1.

제2 화소부(P2)는 상기 제n 번째 게이트라인의 이전단 게이트라인인 제n-1 번째 게이트라인(GLn-1)과 우수번째 데이터라인(DL2, DL4)들이 교차하는 영역에 형성된 제2 박막트랜지스터(TFT-2)들을 포함한다. 상기 제2 박막트랜지스터(TFT-2)들은 상기 제2 화소부(P2)의 좌측 상단부에 위치한다. The second pixel portion P2 includes a second pixel portion P2 formed in a region where the (n-1) th gate line GLn-1 and the even-numbered data line DL2 and DL4 intersect, And thin film transistors (TFT-2). The second thin film transistors TFT-2 are located at the left upper end of the second pixel portion P2.

제3 화소부(P3)는 상기 제n 번째 게이트라인의 다음단 게이트라인인 제n+1 번째 게이트라인(GLn+1)과 우수번째 데이터라인(DL2, DL4, DL6)들이 교차하는 영역에 형성된 제3 박막트랜지스터(TFT-3)들을 포함한다. 상기 제3 박막트랜지스터(TFT-3)들은 상기 제3 화소부(P3)의 우측 하단부에 위치한다.The third pixel portion P3 is formed in a region where the (n + 1) -th gate line GLn + 1 and the even-numbered data line DL2, DL4 and DL6 intersect the gate line of the n-th gate line And third thin film transistors (TFT-3). The third thin film transistors TFT-3 are located at the lower right portion of the third pixel portion P3.

상기 제4 화소부(P4)는 대각선으로 마주보는 상기 제1 화소부(P1)와 마찬가지로 상기 제n 번째 게이트라인(GLn)과 기수번째 데이터라인(DL3, DL5)이 교차하는 영역에 형성된 제4 박막트랜지스터(TFT-4)들을 포함한다. 상기 제4 박막트랜지스터(TFT-4)들은 상기 제4 화소부(P4)의 우측 상단부에 위치한다. The fourth pixel unit P4 is connected to the fourth pixel unit P4 formed in the region where the nth gate line GLn and the odd-numbered data lines DL3 and DL5 intersect, like the first pixel unit P1 which faces diagonally. And thin film transistors (TFT-4). The fourth thin film transistors (TFT-4) are located at the right upper end of the fourth pixel portion P4.

이때, 상기 제1 및 제4 화소부(P1, P4)에 각각 구비된 제1 및 제4 박막트랜지스터(TFT-1, TFT-4)는 제n 번째 게이트라인(GLn)과 제1 데이터라인(DL1)에 의해 정의된 화소 영역만을 제외하고 동일한 게이트라인(GLn) 및 기수번째 데이터라인(DL3, DL5)에 접속된다. The first and fourth thin film transistors TFT-1 and TFT-4 provided in the first and fourth pixel portions P1 and P4 are connected to the n-th gate line GLn and the first data line Numbered data lines DL3 and DL5 except for the pixel region defined by the data lines DL1 and DL1.

예를 들어, 상기 액정표시패널(100)이 라인 인버젼으로 구동되는 경우에, 상기 제n 번째 게이트라인(GLn)으로 스캔 신호가 제공되면 상기 제n 번째 게이트라인(GLn)과 접속된 제1 및 제4 박막트랜지스터(TFT-1, TFT-4)가 턴-온(turn-on) 되면서 상기 제1 및 제4 화소부(P1, P4) 각각에 형성된 화소전극(135)들에는 동일한 극성의 데이터 전압이 제공된다. For example, when the liquid crystal display panel 100 is driven in a line-inversion mode, if a scan signal is supplied to the n-th gate line GLn, And the fourth thin film transistors TFT-1 and TFT-4 are turned on so that the pixel electrodes 135 formed on the first and fourth pixel portions P1 and P4 have the same polarity A data voltage is provided.

상기 게이트 드라이버(110)는 상기 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 스캔신호들을 대응되게 공급한다. 이들 다수의 스캔 신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다. 상기 게이트 드라이버(110)는 다수의 게이트 드라이버 집적회로를 포함할 수 있다. The gate driver 110 correspondingly supplies scan signals to a plurality of gate lines GL1 to GLn in response to a gate control signal GCS from the timing controller 130. [ The plurality of scan signals cause the plurality of gate lines GL1 to GLn to be sequentially enabled for one horizontal synchronous signal period. The gate driver 110 may include a plurality of gate driver integrated circuits.

상기 데이터 드라이버(120)는 상기 타이밍 컨트롤러(130)로부터의 데이터 제어신호(DCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 상기 액정표시패널(100) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다. The data driver 120 generates a plurality of pixel data voltages each time one of the plurality of gate lines GL1 to GLn is enabled in response to a data control signal DCS from the timing controller 130 And supplies them to the plurality of data lines DL1 to DLm on the liquid crystal display panel 100, respectively.

상기 타이밍 컨트롤러(130)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(110)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성한다. 또한, 상기 타이밍 컨트롤러(130)는 외부의 시스템으로부터 입력된 영상 데이 터(Data)를 정렬하여 정렬된 데이터(V-data)를 상기 데이터 드라이버(120)로 공급한다.The timing controller 130 receives synchronization signals (Vsync, Hsync) supplied from an external system (for example, a graphics module of a computer system or a video demodulation module of a television receiving system, not shown) A gate control signal GCS for controlling the gate driver 110 and a data control signal DCS for controlling the data driver 120 are generated using a clock signal DE and a clock signal CLK. In addition, the timing controller 130 aligns the image data input from the external system and supplies the aligned data (V-data) to the data driver 120.

상기 계조전압 생성부(150)는 도시하지 않은 전원 공급부로부터 받은 전압을 기초로 화소의 투과율과 관련된 전체 계조 전압 또는 한정된 수효의 계조 전압을 생성한다. 상기 계조전압 생성부(150)는 상기 공통전압 생성부(140)에서 출력되는 공통전압에 대하여 포지티브(Positive) 값을 갖는 제1 그룹의 계조전압과 네가티브(Negative) 값을 갖는 제2 그룹의 계조전압을 생성한다.The gradation voltage generator 150 generates the total gradation voltage or a limited number of gradation voltages related to the transmissivity of the pixel based on the voltage received from the power supply unit (not shown). The gray scale voltage generator 150 generates gray scale voltages of a first group of gradation voltages having a positive value and a group of gradations of a second group having a negative value with respect to a common voltage output from the common voltage generator 140 Voltage is generated.

상기 공통전압 생성부(140)는 상기 전원 공급부로부터 제공된 전원전압(Vdd)을 이용하여 하이(High) 레벨의 직류전압인 제1 공통전압(Vcom_1)과 로우(Low) 레벨의 직류전압인 제2 공통전압(Vcom_2)을 생성한다. 상기 공통전압 생성부(140)는 상기 타이밍 컨트롤러(130)로부터 제공된 극성신호(POL)에 따라 상기 제1 및 제2 공통전압(Vcom_1, Vcom_2) 중 어느 하나의 공통전압을 선택하여 상기 액정표시패널(100)의 공통전극으로 제공한다.The common voltage generator 140 generates a first common voltage Vcom_1 that is a high level DC voltage and a second common voltage Vcom_1 that is a DC voltage of a low level using the power supply voltage Vdd provided from the power supply unit. Thereby generating the common voltage Vcom_2. The common voltage generator 140 may select a common voltage of any one of the first and second common voltages Vcom_1 and Vcom_2 according to the polarity signal POL provided from the timing controller 130, (100).

일예로 상기 제1 공통전압(Vcom_1)은 상기 전원전압(Vdd)과 동일한 레벨을 가질 수 있으며 상기 제2 공통전압(Vcom_2)은 상기 전원전압(Vdd)의 절반 수준의 레벨을 가질 수 있다. 상기 공통전압 생성부(140)는 상기 극성신호(POL)가 정극성(+)인 경우 레벨이 낮은 제2 공통전압(Vcom_2)을 선택하여 출력하고, 상기 극성신호(POL)가 부극성(-)인 경우 레벨이 높은 제1 공통전압(Vcom_1)을 선택하여 출력한다. For example, the first common voltage Vcom_1 may have the same level as the power source voltage Vdd, and the second common voltage Vcom_2 may have a level that is half the power source voltage Vdd. When the polarity signal POL is positive, the common voltage generator 140 selects and outputs a second common voltage Vcom_2 having a low level. When the polarity signal POL is negative, ), The first common voltage Vcom_1 having a high level is selected and output.

본 발명에 따른 액정표시장치가 예를 들어 프레임 인버젼 방식으로 구동되는 경우, 도 3에 도시된 바와 같이, 제1 프레임에서 정극성(+)의 극성신호(POL)가 상기 공통전압 생성부(140)로 제공되면, 상기 공통전압 생성부(140)는 로우 레벨의 제2 공통전압(Vcom_2)을 상기 1 프레임 동안 액정표시패널(100)의 공통전극으로 공급한다. 이때, 상기 데이터 드라이버(120)는 상기 제1 프레임 동안 상기 제2 공통전압(Vcom_2)을 기준으로 양의 값을 갖는 정극성(+)의 데이터를 상기 액정표시패널(100)의 데이터라인(DL1 ~ DLm)으로 공급한다. In the case where the liquid crystal display according to the present invention is driven by, for example, a frame inversion method, as shown in FIG. 3, the polarity signal POL of positive polarity in the first frame is supplied to the common voltage generator The common voltage generator 140 supplies the second common voltage Vcom_2 of low level to the common electrode of the liquid crystal display panel 100 during the one frame period. At this time, the data driver 120 outputs positive data having a positive value on the basis of the second common voltage Vcom_2 during the first frame to the data lines DL1 (DL1) of the liquid crystal display panel 100 To DLm.

다음 프레임인 제2 프레임에서 부극성(-)의 극성신호(POL)가 상기 공통전압 생성부(140)로 제공되면, 상기 공통전압 생성부(140)는 하이 레벨의 제1 공통전압(Vcom_1)을 상기 제2 프레임 동안 액정표시패널(100)의 공통전극으로 공급한다. 이때, 상기 데이터 드라이버(120)는 상기 제2 프레임 동안 상기 제1 공통전압(Vcom_1)을 기준으로 음의 값을 갖는 부극성(-)의 데이터를 상기 액정표시패널(100)의 데이터라인(DL1 ~ DLm)으로 공급한다. When the polarity signal POL of negative polarity is supplied to the common voltage generator 140 in the second frame which is the next frame, the common voltage generator 140 generates the first common voltage Vcom_1 of high level, To the common electrode of the liquid crystal display panel 100 during the second frame. At this time, the data driver 120 outputs negative data having a negative value on the basis of the first common voltage Vcom_1 during the second frame to the data lines DL1 (DL1) of the liquid crystal display panel 100 To DLm.

도 4는 도 1의 데이터 드라이버를 상세히 나타낸 도면이다. 4 is a detailed view of the data driver of FIG.

도 1 및 도 4에 도시된 바와 같이, 데이터 드라이버(120)는 시프트 레지스터(122)와, 래치부(124)와, 디지털-아날로그 컨버터(126, 이하 "DAC"라 함) 및 출력 버퍼부(128)를 포함한다. 1 and 4, the data driver 120 includes a shift register 122, a latch unit 124, a digital-to-analog converter 126 (hereinafter referred to as a DAC), and an output buffer unit 128).

상기 시프트 레지스터(122)는 타이밍 컨트롤러(130)로부터의 데이터(V-data)를 수신하여 상기 래치부(124)로 제공한다. The shift register 122 receives data (V-data) from the timing controller 130 and provides the data to the latch unit 124.

상기 래치부(124)는 다수의 래치를 포함하여 래치 제어신호에 응답하여 상기 시프트 레지스터(122)로부터 제공된 데이터들을 래치하고 상기 DAC(126)로 제공한 다. The latch unit 124 includes a plurality of latches and latches and provides the data provided from the shift register 122 to the DAC 126 in response to a latch control signal.

상기 DAC(126)는 다수의 디코더(125) 및 선택부(127)를 포함하며 상기 계조 전압 생성부(150)로부터 제공된 제1 및 제2 그룹의 계조전압을 이용하여 상기 래치부(124)로부터 제공된 디지털 데이터를 아날로그 데이터 전압으로 변환한다. The DAC 126 includes a plurality of decoders 125 and a selection unit 127 and receives the gradation voltage from the latch unit 124 using the gradation voltages of the first and second groups provided from the gradation voltage generation unit 150 And converts the provided digital data into an analog data voltage.

상기 다수의 디코더 및 선택부(125, 127)는 타이밍 컨트롤러(130)로부터 제공된 극성신호(POL)에 따라 상기 래치부(124)로부터의 디지털 데이터값에 대응하는 아날로그 계조 전압들 중 하나를 선택하여 상기 출력 버퍼부(128)로 제공한다. The plurality of decoders and selectors 125 and 127 select one of the analog gradation voltages corresponding to the digital data value from the latch unit 124 according to the polarity signal POL provided from the timing controller 130 And provides it to the output buffer unit 128.

상기 출력 버퍼부(128)는 상기 액정표시패널(100)의 데이터라인(DL1 ~ DLm)과 전기적으로 연결되며 상기 DAC(126)로부터 제공된 아날로그 데이터 전압을 상기 데이터라인(DL1 ~ DLm)으로 공급한다. The output buffer unit 128 is electrically connected to the data lines DL1 to DLm of the liquid crystal display panel 100 and supplies analog data voltages provided from the DAC 126 to the data lines DL1 to DLm .

상기 DAC(126)는 극성신호(POL)가 정극성(+)인 경우에 상기 제1 및 제2 그룹의 계조전압 중 제1 그룹의 계조전압을 선택하여 상기 출력 버퍼부(128)로 제공하며, 극성신호(POL)가 부극성(-)인 경우 제2 그룹의 계조전압을 선택하여 상기 출력 버퍼부(128)로 제공한다. The DAC 126 selects the first group of gray-scale voltages among the first and second group of gray-scale voltages when the polarity signal POL is positive (+), and provides the selected gray-scale voltages to the output buffer unit 128 , And when the polarity signal POL is negative (-), the second group of gradation voltages is selected and provided to the output buffer unit 128.

앞서 서술한 바와 같이, 상기 공통전압 생성부(140)에서 출력되는 제1 공통전압(Vcom_1)의 레벨이 전원전압(Vdd)이고, 제2 공통전압(Vcom_2)의 레벨이 Vdd/2인 경우 상기 DAC(126)는 포지티브(Positive) 디코더만을 구비할 수 있다. 이로 인해, 포지티브(Positive) 및 네가티브(Negative) 디코더를 둘 다 구비한 종래에 비해 DAC의 면적을 감소시켜 제조 비용을 절감할 수 있다. As described above, when the level of the first common voltage Vcom_1 outputted from the common voltage generator 140 is the power supply voltage Vdd and the level of the second common voltage Vcom_2 is Vdd / 2, The DAC 126 may include only a positive decoder. As a result, the manufacturing cost can be reduced by reducing the area of the DAC as compared with the prior art having both the positive and negative decoders.

마찬가지로, 상기 공통전압 생성부(140)에서 출력되는 제1 공통전압(Vcom_1) 의 레벨이 Vdd/2이고, 제2 공통전압(Vcom_2)의 레벨이 기저전압(GND)인 경우 상기 DAC(126)는 네가티브(Negative) 디코더만을 구비할 수 있다.Similarly, when the level of the first common voltage Vcom_1 outputted from the common voltage generator 140 is Vdd / 2 and the level of the second common voltage Vcom_2 is the ground voltage GND, May have only a negative decoder.

즉, 상기 DAC(126)는 상기 공통전압 생성부(140)의 제1 및 제2 공통전압(Vcom_1, Vcom_2)의 설정된 전압 레벨에 따라 포지티브(Powitive) 또는 네가티브(Negative) 디코더만을 구비할 수 있다. That is, the DAC 126 may include only a positive or negative decoder according to the set voltage levels of the first and second common voltages Vcom_1 and Vcom_2 of the common voltage generator 140 .

또한, 상기 극성신호(POL)에 따라 상기 공통전압 생성부(140)로부터 선택된 공통전압이 프레임별로 제1 공통전압(Vcom_1)에서 제2 공통전압(Vcom_2)으로 또는 제2 공통전압(Vcom_2)에서 제1 공통전압(Vcom_1)으로 스윙(Swing)하게 되면, 상기 데이터 드라이버(120)의 데이터 전압의 천이(Transition) 폭이 Vdd ~ Vdd/2 사이로 감소하게 된다.In accordance with the polarity signal POL, the common voltage selected from the common voltage generator 140 is divided into a first common voltage Vcom_1 to a second common voltage Vcom_2 or a second common voltage Vcom_2 The transition width of the data voltage of the data driver 120 is reduced from Vdd to Vdd / 2 by swinging with the first common voltage Vcom_1.

상기 데이터 전압의 천이(Transition) 폭이 줄어들게 되면, 상기 데이터 드라이버(120)에서 발생되는 열로 인한 온도 상승을 최소화할 수 있다. If the transition width of the data voltage is reduced, a temperature rise due to heat generated in the data driver 120 can be minimized.

또한, 본 발명에 따른 액정표시장치가 라인 인버젼 방식으로 구동되면, 라인 별로 상이해지는 극성신호(POL)에 의해 상기 액정표시패널(도 1의 100)의 공통전극으로 제1 및 제2 공통전압(Vcom_1, Vcom_2)이 번갈아가며 공급된다. 상기 액정표시패널(100)로 제공된 공통전압이 라인별로 제1 공통전압(Vcom_1)에서 제2 공통전압(Vcom_2)으로 또는 제2 공통전압(Vcom_2)에서 제1 공통전압(Vcom_1)으로 스윙(Swing)하게 되면, 상기 데이터 드라이버(120)의 데이터 전압의 천이(Transition) 폭이 Vdd ~ Vdd/2 사이로 감소하게 된다.When the liquid crystal display according to the present invention is driven in a line-inversion mode, the first and second common voltages V1 and V2 are applied to the common electrode of the liquid crystal display panel (100 in FIG. 1) by the polarity signal POL, (Vcom_1, Vcom_2) are alternately supplied. The common voltage provided to the liquid crystal display panel 100 swings from the first common voltage Vcom_1 to the second common voltage Vcom_2 or from the second common voltage Vcom_2 to the first common voltage Vcom_1 on a line- ), The transition width of the data voltage of the data driver 120 is reduced to between Vdd and Vdd / 2.

마찬가지로 상기 제1 공통전압(Vcom_1)의 레벨이 Vdd/2이고, 제2 공통전 압(Vcom_2)의 레벨이 기저전압(GND)인 경우, 상기 데이터 드라이버(120)의 데이터 전압의 천이(Transition) 폭은 최대 Vdd/2 ~ GND 사이가 되어 데이터 천이(Transition) 폭이 Vdd ~ GND 였던 종래에 비해 데이터 전압의 천이(Transition) 폭이 감소하여 데이터 드라이버(120)에서 발생되는 열로 인한 온도 상승을 최소화할 수 있다. Similarly, when the level of the first common voltage Vcom_1 is Vdd / 2 and the level of the second common voltage Vcom_2 is the ground voltage GND, a transition of the data voltage of the data driver 120 is performed, The width of the data voltage is between Vdd / 2 and GND, so that the transition width of the data voltage is reduced compared to the conventional case where the data transition width is between Vdd and GND, thereby minimizing the temperature rise due to the heat generated in the data driver 120 can do.

도 1은 본 발명에 따른 액정표시장치를 나타낸 도면,1 is a view showing a liquid crystal display device according to the present invention,

도 2는 도 1의 액정표시패널을 상세히 나타낸 도면.Fig. 2 is a detailed view of the liquid crystal display panel of Fig. 1; Fig.

도 3은 도 1의 공통전압 생성부의 제1 및 제2 공통전압과 데이터 드라이버의 데이터 신호를 나타낸 파형도.3 is a waveform diagram showing first and second common voltages and a data signal of a data driver of the common voltage generator of FIG.

도 4는 도 1의 데이터 드라이버를 상세히 나타낸 도면.4 is a detailed view of the data driver of FIG. 1;

Claims (9)

다수의 게이트라인과 다수의 데이터라인이 배열된 액정패널;A liquid crystal panel in which a plurality of gate lines and a plurality of data lines are arranged; 상기 다수의 게이트라인을 순차적으로 구동하기 위한 스캔 신호를 제공하는 게이트 드라이버;A gate driver for providing a scan signal for sequentially driving the plurality of gate lines; 상기 액정패널의 인버젼 구동방식에 해당되는 극성신호에 따라 상기 다수의 데이터라인으로 정극성 또는 부극성의 데이터 전압을 제공하는 데이터 드라이버;A data driver for providing positive or negative polarity data voltages to the plurality of data lines according to a polarity signal corresponding to an inversion driving method of the liquid crystal panel; 상기 인버젼 방식에 대응되는 극성신호에 따라 레벨이 상이한 제1 및 제2 공통전압을 입력되는 전원전압을 기초로 생성하여 상기 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 상기 액정패널로 출력하는 공통전압 생성부;를 포함하고,Generating first and second common voltages having different levels according to a polarity signal corresponding to the inversion method based on a power supply voltage to be input and selecting a common voltage among the first and second common voltages, And a common voltage generator for outputting the voltage to the panel, 상기 공통전압 생성부는 상기 데이터 드라이버가 정극성의 데이터 전압을 데이터라인으로 제공하면 로우 레벨을 갖는 상기 제2 공통전압을 선택하여 상기 액정패널로 출력하고, 상기 데이터 드라이버가 부극성의 데이터 전압을 데이터라인으로 제공하면 하이 레벨을 갖는 상기 제1 공통전압을 선택하여 상기 액정패널로 출력하고,Wherein the common voltage generator selects the second common voltage having a low level and outputs the selected second common voltage to the liquid crystal panel when the data driver provides the data voltage of positive polarity to the data line, And outputs the selected first common voltage to the liquid crystal panel, 상기 정극성 데이터 전압에서 상기 부극성 데이터 전압 또는 상기 부극성 데이터 전압에서 상기 정극성 데이터 전압으로의 천이 레벨은 상기 제1 및 제2 공통전압 사이의 레벨 사이이며,Wherein a transition level from the negative data voltage or the negative data voltage to the positive data voltage at the positive polarity data voltage is between a level between the first and second common voltages, 상기 제1 공통전압은 상기 전원전압의 레벨을 가지고,Wherein the first common voltage has a level of the power supply voltage, 상기 제2 공통전압은 상기 전원전압과 기저전압 사이의 레벨을 가지고, Wherein the second common voltage has a level between the power supply voltage and the ground voltage, 상기 데이터 드라이버는 입력되는 디지털 데이터 값에 따라 아날로그 계조 전압 중 하나를 선택하여 상기 정극성 또는 부극성의 데이터 전압을 출력하는 포지티브(Powitive) 디코더를 구비한 디지털-아날로그 컨버터를 포함하며,Wherein the data driver includes a digital-analog converter having a positive decoder for selecting one of the analog gradation voltages according to an input digital data value and outputting the positive or negative data voltage, 상기 포지티브 디코더는 상기 정극성 및 부극성 데이터 전압을 출력하는 것을 특징으로 하는 액정표시장치.And the positive decoder outputs the positive polarity and negative polarity data voltages. 제1 항에 있어서,The method according to claim 1, 상기 인버젼 방식은 프레임 인버젼 방식인 것을 특징으로 하는 액정표시장치.Wherein the inversion method is a frame inversion method. 제2 항에 있어서,3. The method of claim 2, 상기 공통전압 생성부는 상기 프레임 인버젼 방식으로 상기 액정패널이 구동되면 프레임 별로 상기 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 번갈아가며 상기 액정패널로 제공하는 것을 특징으로 하는 액정표시장치.Wherein the common voltage generator selects one common voltage among the first and second common voltages for each frame when the liquid crystal panel is driven in the frame inversion mode and alternately provides the selected common voltage to the liquid crystal panel Device. 제1 항에 있어서,The method according to claim 1, 상기 인버젼 방식은 라인 인버젼 방식인 것을 특징으로 하는 액정표시장치.Wherein the inversion method is a line inversion method. 제4 항에 있어서,5. The method of claim 4, 상기 공통전압 생성부는 상기 라인 인버젼 방식으로 상기 액정패널이 구동되면 라인별로 상기 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 번갈아가면 상기 액정패널로 제공하는 것을 특징으로 하는 액정표시장치.Wherein the common voltage generator selects any one of the first and second common voltages for each line when the liquid crystal panel is driven in the line inversion mode and alternately provides the selected common voltage to the liquid crystal panel Device. 삭제delete 제1 항에 있어서,The method according to claim 1, 상기 제2 공통전압은 상기 전원전압의 레벨의 절반에 해당하는 전압 레벨을 가진 액정표시장치.Wherein the second common voltage has a voltage level corresponding to a half of the level of the power supply voltage. 다수의 게이트라인과 다수의 데이터라인이 배열된 액정패널;A liquid crystal panel in which a plurality of gate lines and a plurality of data lines are arranged; 상기 다수의 게이트라인을 순차적으로 구동하기 위한 스캔 신호를 제공하는 게이트 드라이버;A gate driver for providing a scan signal for sequentially driving the plurality of gate lines; 상기 액정패널의 인버젼 구동방식에 해당되는 극성신호에 따라 상기 다수의 데이터라인으로 정극성 또는 부극성의 데이터 전압을 제공하는 데이터 드라이버;A data driver for providing positive or negative polarity data voltages to the plurality of data lines according to a polarity signal corresponding to an inversion driving method of the liquid crystal panel; 상기 인버젼 방식에 대응되는 극성신호에 따라 레벨이 상이한 제1 및 제2 공통전압을 입력되는 전원전압을 기초로 생성하여 상기 제1 및 제2 공통전압 중 어느 하나의 공통전압을 선택하여 상기 액정패널로 출력하는 공통전압 생성부;를 포함하고,Generating first and second common voltages having different levels according to a polarity signal corresponding to the inversion method based on a power supply voltage to be input and selecting a common voltage among the first and second common voltages, And a common voltage generator for outputting the voltage to the panel, 상기 공통전압 생성부는 상기 데이터 드라이버가 정극성의 데이터 전압을 데이터라인으로 제공하면 로우 레벨을 갖는 상기 제2 공통전압을 선택하여 상기 액정패널로 출력하고, 상기 데이터 드라이버가 부극성의 데이터 전압을 데이터라인으로 제공하면 하이 레벨을 갖는 상기 제1 공통전압을 선택하여 상기 액정패널로 출력하고,Wherein the common voltage generator selects the second common voltage having a low level and outputs the selected second common voltage to the liquid crystal panel when the data driver provides the data voltage of positive polarity to the data line, And outputs the selected first common voltage to the liquid crystal panel, 상기 정극성 데이터 전압에서 상기 부극성 데이터 전압 또는 상기 부극성 데이터 전압에서 상기 정극성 데이터 전압으로의 천이 레벨은 상기 제1 및 제2 공통전압 사이의 레벨 사이이며,Wherein a transition level from the negative data voltage or the negative data voltage to the positive data voltage at the positive polarity data voltage is between a level between the first and second common voltages, 상기 제2 공통전압은 기저전압의 레벨을 가지고,Wherein the second common voltage has a level of a base voltage, 상기 제1 공통전압은 상기 전원전압과 상기 기저전압 사이의 레벨을 가지고,Wherein the first common voltage has a level between the power supply voltage and the base voltage, 상기 데이터 드라이버는 입력되는 디지털 데이터 값에 따라 아날로그 계조 전압 중 하나를 선택하여 상기 정극성 또는 부극성의 데이터 전압을 출력하는 네가티브(Negative) 디코더를 구비한 디지털-아날로그 컨버터를 포함하며Wherein the data driver includes a digital-to-analog converter having a negative decoder for selecting one of the analog gradation voltages according to an input digital data value and outputting the positive or negative data voltage, 상기 네가티브 디코더는 상기 정극성 및 부극성 데이터 전압을 출력하는 것을 특징으로 하는 액정표시장치.And the negative decoder outputs the positive polarity and negative polarity data voltages. 제8 항에 있어서,9. The method of claim 8, 상기 제1 공통전압은 상기 전원전압의 레벨의 절반에 해당하는 전압 레벨을 가진 액정표시장치.Wherein the first common voltage has a voltage level corresponding to a half of the level of the power supply voltage.
KR1020090093757A 2009-10-01 2009-10-01 Liquid Crystal Display device KR101578219B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093757A KR101578219B1 (en) 2009-10-01 2009-10-01 Liquid Crystal Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093757A KR101578219B1 (en) 2009-10-01 2009-10-01 Liquid Crystal Display device

Publications (2)

Publication Number Publication Date
KR20110036215A KR20110036215A (en) 2011-04-07
KR101578219B1 true KR101578219B1 (en) 2015-12-16

Family

ID=44044208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093757A KR101578219B1 (en) 2009-10-01 2009-10-01 Liquid Crystal Display device

Country Status (1)

Country Link
KR (1) KR101578219B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109816A (en) * 2007-10-31 2009-05-21 Nec Electronics Corp Liquid crystal display panel driving method, liquid crystal display device, and lcd driver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379535B1 (en) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 Driving circuit of Liquid Crystal Display
KR101200966B1 (en) * 2006-01-19 2012-11-14 삼성디스플레이 주식회사 Common voltage generation circuit and liquid crystal display comprising the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109816A (en) * 2007-10-31 2009-05-21 Nec Electronics Corp Liquid crystal display panel driving method, liquid crystal display device, and lcd driver

Also Published As

Publication number Publication date
KR20110036215A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
KR100859467B1 (en) Liquid crystal display and driving method thereof
US9548031B2 (en) Display device capable of driving at low speed
KR101252854B1 (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
KR20070023099A (en) Liquid Crystal Display and Driving Method Thereof
KR101308188B1 (en) Liquid Crystal Display And Driving Method Thereof
KR101278001B1 (en) Driving liquid crystal display and apparatus for driving the same
KR20070068773A (en) Liquid crystal display
KR101284940B1 (en) Apparatus and method for driving a liquid crystal display
KR101174783B1 (en) Apparatus and method for driving of liquid crystal display device
KR101511546B1 (en) Liquid Crystal Display and Driving Method Thereof
JP4991127B2 (en) Display signal processing device and liquid crystal display device
KR101245912B1 (en) Gate drive circuit of LCD
KR20080086060A (en) Liquid crystal display and driving method of the same
KR101578219B1 (en) Liquid Crystal Display device
KR20120111643A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101166829B1 (en) Apparatus and method for driving of liquid crystal display device
KR20040110695A (en) Apparatus and method for driving gate lines of liquid crystal display panel
KR20160044177A (en) Liquid Crystal Display For Reducing A Delay Variation Of Gate Signal
KR20080078361A (en) Lcd and drive method thereof
KR101201192B1 (en) LCD and drive method thereof
KR101298402B1 (en) Liquid Crystal Panel and Liquid Crystal Display Device having the same
KR20120116132A (en) Liquid crystal display device and method for driving the same
KR20110035421A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20070115539A (en) Lcd and drive method thereof
KR101074400B1 (en) Liquid Crystal Display Device And Driving Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 5