KR101577825B1

KR101577825B1 - liquid crystal display

Info

Publication number: KR101577825B1
Application number: KR1020090045107A
Authority: KR
Inventors: 서보건
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-05-22
Filing date: 2009-05-22
Publication date: 2015-12-16
Also published as: KR20100126061A

Abstract

본 발명은 MPRT(Moving Picture Response Time) 성능을 향상시킬 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device capable of improving MPRT (Moving Picture Response Time) performance and a driving method thereof.

이 액정표시장치는 다수의 게이트라인들과 다수의 데이터라인들이 교차되고, 제1 표시면과 제2 표시면으로 분할 구동되는 액정표시패널; 상기 제1 표시면의 게이트라인들에 제1 방향을 따라 순차적으로 스캔펄스를 공급하고, 상기 제2 표시면의 게이트라인들에 상기 제1 방향과 반대되는 제2 방향을 따라 순차적으로 상기 스캔펄스를 공급하되, 일정 기간을 주기로 상기 제1 표시면과 상기 제2 표시면에 번갈아 가며 상기 스캔펄스를 공급하는 게이트 구동회로; 상기 스캔펄스가 인가되는 액정셀들을 충전하기 위해 상기 데이터라인들에 표시 데이터를 공급하는 데이터 구동회로; 제1 상단 광원 블럭, 제1 하단 광원 블럭, 및 상기 제1 상단 광원 블럭과 제1 하단 광원 블럭 사이에 배치된 제2 광원 블럭을 포함하여 상기 액정표시패널에 빛을 조사하는 백라이트 유닛; 입력되는 광원 싱크 신호를 이용하여 광원 스캔 신호를 발생하는 광원 제어회로; 및 상기 광원 스캔 신호에 응답하여, 상기 제1 상단 광원 블럭과 제1 하단 광원 블럭을 동시에 구동시키는 제1 트랜스포머와, 상기 제2 광원 블럭을 구동시키는 제2 트랜스포머를 포함한 광원 구동회로를 구비한다.The liquid crystal display device includes: a liquid crystal display panel in which a plurality of gate lines and a plurality of data lines intersect, and the first and second display surfaces are divided and driven; A scan pulse is sequentially supplied to the gate lines of the first display surface along a first direction and a scan pulse is sequentially applied to the gate lines of the second display surface along a second direction opposite to the first direction, A gate driving circuit for alternately supplying the scan pulses to the first display surface and the second display surface at regular intervals; A data driving circuit for supplying display data to the data lines to charge the liquid crystal cells to which the scan pulse is applied; A backlight unit including a first upper light source block, a first lower light source block, and a second light source block disposed between the first upper light source block and the first lower light source block to illuminate the liquid crystal display panel with light; A light source control circuit for generating a light source scan signal using an input light source sync signal; And a light source driving circuit including a first transformer for simultaneously driving the first upper light source block and the first lower light source block in response to the light source scan signal, and a second transformer driving the second light source block.

Description

[0001] LIQUID CRYSTAL DISPLAY [0002]

본 발명은 MPRT(Moving Picture Response Time) 성능을 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of improving MPRT (Moving Picture Response Time) performance.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor, 이하 "TFT")를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, 이하 "CRT)에 비하여 박형화 및 고정세화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 CRT를 대체하고 있다. A liquid crystal display device of an active matrix driving type displays a moving picture by using a thin film transistor (hereinafter referred to as "TFT") as a switching element. This liquid crystal display device can be thinner and finer than a cathode ray tube (hereinafter, referred to as "CRT ") and is applied to a display device in a portable information device, office equipment, .

다만, 액정표시장치는 그 구동 특성상 동영상 응답속도특성(Moving Picture Response Time, 이하 "MPRT")이 CRT에 비해 나쁘다. CRT는 도 1 (a)와 같이 한 프레임 기간 중 초기의 매우 짧은 시간 동안만 형광체를 발광시켜 화상을 표시하고, 한 프레임 기간의 나머지 시간 동안에는 비 표시상태를 유지하는 임펄스 타입(Impulse-type)으로 구동된다. CRT에서 관람자가 느끼는 동영상의 지각 영 상(Perceived Image)은 상기 임펄스 타입의 구동으로 인해 도 1 (b)와 같이 선명하게 된다. 반면, 액정표시장치는 도 2 (a)와 같이 한 프레임 기간 중 스캐닝 기간 동안 액정셀에 데이터를 공급하고, 한 프레임 기간의 나머지 시간인 비 스캐닝 기간 동안에도 이 데이터를 유지하여 화상을 표시하는 홀드 타입(Hold-type)으로 구동된다. 그 결과, 액정표시장치에서는 홀드 타입 특성으로 인하여 도 2 (b)와 같이 동영상에서 화면이 선명하지 못하고 흐릿하게 보이는 모션 블러링(Motion blurring) 현상 또는, 현재 화면에 이전 화면의 잔상이 남아있는 화면 끌림(Tailing) 현상으로 인해 MPRT 성능이 떨어진다.However, the liquid crystal display device is inferior to the CRT in the moving picture response time (hereinafter, referred to as "MPRT") due to its driving characteristics. As shown in FIG. 1 (a), the CRT is an impulse-type display device for displaying an image by emitting phosphors only for a very short initial period of one frame period and for maintaining the non-display state for the remaining time of one frame period . The perceived image of the moving image that the viewer perceives in the CRT becomes clear as shown in FIG. 1 (b) due to the driving of the impulse type. 2 (a), the liquid crystal display device supplies data to the liquid crystal cell during a scanning period during one frame period, holds the data for a non-scanning period, which is the remaining time of one frame period, Type (Hold-type). As a result, in the liquid crystal display device, due to the hold-type characteristic, a motion blurring phenomenon in which a screen is not clear and blurred in a moving picture as shown in Fig. 2 (b) MPRT performance is degraded due to tailing phenomenon.

MPRT를 향상시키기 위하여, 화면상에 표시되는 비디오 데이터에 동기하여 백라이트를 순차적으로 턴 온 시킴으로써 액정표시장치를 준 임펄스 구동시키는 기술 즉, 스캐닝 백라이트 구동방식이 제안된 바 있다.In order to improve the MPRT, a technique of sequentially driving the backlight in synchronization with the video data displayed on the screen, thereby driving the liquid crystal display device with sub-impulse driving, that is, a scanning backlight driving method has been proposed.

도 3을 참조하면, 스캐닝 백라이트 방식으로 구동되는 액정표시장치는 블럭 단위로 순차 구동되는 램프들과, 램프들에 구동전력을 인가하는 인버터(1)를 구비한다. 램프들은 밸런스 보드(3)상에 형성된 밸런스 패턴(4)들에 전기적으로 접속되어 다수의 블럭들(BL1,BL2,BL3)로 분할 구동된다. 인버터(1)는 램프 블럭들(BL1,BL2,BL3)에 대응하는 갯수만큼의 트랜스포머(2)들을 포함하여, 외부로부터 입력되는 램프 스캔 신호(SS)에 응답하여 트랜스포머(2)들을 순차 동작시킨다. 트랜스포머(2)들은 각각 밸런스 패턴(4)들에 전기적으로 접속되어 램프 구동전력을 해당 램프 블럭에 인가한다. 이 액정표시장치는 도 4와 같이 해당 램프 블럭의 대응 표시면에 대한 표시 데이터(Vdata)의 충전 상태를 고려한 최적의 광원 싱크 시 점에서 상기 해당 램프 블럭의 램프들을 턴 온 시킨다. 표시 데이터(Vdata)는 표시면의 위에서 아래로 순차 충전되기 때문에, 이에 대응하여 램프들도 블럭 단위로 순차적으로 턴 온 된다. 통상, 최적의 광원 싱크 시점은 대응 표시면의 중간 부분에 표시 데이터(Vdata)가 충전 완료되는 때로 정해진다. 표시 데이터의 충전 타이밍과의 관계를 고려해 볼 때, 램프 블럭 갯수를 늘려 하나의 램프 블럭이 담당하는 표시면적을 줄일수록, 즉 광원 싱크 시점을 결정하기 위한 광원 싱크 포인트 수를 늘리수록, 광원 싱크 시점을 표시 데이터의 충전 시점에 좀 더 정밀하게 동기시킬 수 있게 된다. 하지만, 상기와 같은 스캐닝 백라이트 방식에서는 증가되는 램프 블럭 수만큼 트랜스포머(2)가 더 요구되기 때문에, 액정표시장치의 슬림화 추세 및 제조 비용면에서 부합하기 힘들다.Referring to FIG. 3, a liquid crystal display device driven by a scanning backlight includes lamps sequentially driven in units of blocks, and an inverter 1 for applying driving power to the lamps. The lamps are electrically connected to the balance patterns 4 formed on the balance board 3 and are divided into a plurality of blocks BL1, BL2 and BL3. The inverter 1 includes a number of transformers 2 corresponding to the lamp blocks BL1, BL2 and BL3 and sequentially operates the transformers 2 in response to a lamp scan signal SS input from the outside . The transformers 2 are each electrically connected to the balance patterns 4 to apply the lamp driving power to the corresponding lamp block. As shown in FIG. 4, the liquid crystal display device turns on the lamps of the corresponding lamp block at an optimum light source sink point considering the charged state of the display data (Vdata) on the corresponding display surface of the corresponding lamp block. Since the display data (Vdata) is sequentially charged from the top to the bottom of the display surface, the lamps are sequentially turned on in block units. Usually, the optimum light source sync point is determined when the display data (Vdata) is charged in the middle portion of the corresponding display surface. Considering the relationship with the charging timing of the display data, as the number of lamp blocks increases to reduce the display area occupied by one lamp block, that is, as the number of the light source sync points for determining the light source sink time increases, Can be synchronized more precisely at the charging time of the display data. However, since the above-described scanning backlight system requires more transformers 2 as the number of ramp blocks to be increased, it is difficult to meet the slimming trend of the liquid crystal display device and the manufacturing cost.

이에, 최근 본 출원인에 의해 도 5와 같은 스캐닝 백라이트 방식이 제안된 바 있다. 도 5의 스캐닝 백라이트 방식은, 물리적으로 3개의 램프 블럭(BL1(A),BL2,BL1(B))으로 램프들을 분할하고, 상하단 램프 블럭(BL1(A),BL1(B))을 전기적으로 연결함으로써, 물리적인 램프 블럭수에 비해 트랜스포머(5)의 갯수를 줄인다. 도 5에 의하면, 트랜스포머의 갯수(2개)보다 많은 세 지점에서 백라이트 스캐닝 효과를 볼 수 있다.Recently, the present applicant has proposed a scanning backlight system as shown in Fig. The scanning backlighting method of FIG. 5 is a method in which the lamps are physically divided into three lamp blocks BL1 (A), BL2 and BL1 (B), and the upper and lower stage lamp blocks BL1 (A) and BL1 Thereby reducing the number of transformers 5 compared to the number of physical ramblocks. Referring to FIG. 5, backlight scanning effects can be seen at three points more than the number of transformers (two).

하지만, 이 방식에 의하는 경우, 도 6과 같이 전기적으로 연결된 상하단 램프 블럭(BL1(A),BL1(B))에서 최적의 광원 싱크 시점을 잡기가 곤란하다는 문제점이 있다. 상하단 램프 블럭(BL1(A),BL1(B))은 동일한 트랜스포머(5)에 의해 동시에 구동되기 때문에 이들의 광원 싱크 시점은 동일하다. 그런데, 표시 데이터(Vdata) 는 표시면의 위에서 아래로 순차 충전되기 때문에, 상하단 램프 블럭(BL1(A),BL1(B)) 중 어느 하나를 기준으로 광원 싱크 시점을 설정하는 경우, 나머지 하나의 램프 블럭에서는 대응 표시면에 대한 표시 데이터(Vdata)의 충전 완료 시점과의 관계에서 상기 설정된 광원 싱크 시점이 크게 어긋난다. 예컨대, 도 6에서, 상단 램프 블럭(BL1(A))을 기준으로 광원 싱크 시점을 설정하는 경우, 하단 램프 블럭(BL1(B))에서는 표시 데이터(Vdata)가 충전되기도 전에 미리 램프들이 턴 온 되게 된다. However, according to this method, there is a problem that it is difficult to catch the optimum light source sync point in the upper and lower lamp blocks BL1 (A) and BL1 (B) electrically connected as shown in Fig. Since the upper and lower lamp blocks BL1 (A) and BL1 (B) are simultaneously driven by the same transformer 5, their light source sync times are the same. Since the display data Vdata is sequentially charged from the top to the bottom of the display surface, when the light source sync point is set based on any one of the upper and lower lamp blocks BL1 (A) and BL1 (B) In the ramp block, the set light source sink time deviates greatly in relation to the charging completion time of the display data (Vdata) for the corresponding display surface. For example, in FIG. 6, when the light source sink time is set based on the upper lamp block BL1 (A), the lamps are turned on before the display data Vdata is charged in the lower lamp block BL1 (B) .

또한, 중간 램프 블럭(BL2)에 대응되는 표시면은 다른 블럭들(BL1(A),BL1(B))의 표시면에 비해 2배로 넓으므로, 광원 싱크 시점을 대응 표시면의 중간 부분에 표시 데이터(Vdata)가 충전 완료되는 때로 정하더라도, 상기 광원 싱크 시점이 상기 대응 표시면의 상하단 부분에서의 데이터 충전 시점과 어긋날 수 있다.Since the display surface corresponding to the intermediate ramp block BL2 is twice as wide as the display surface of the other blocks BL1 (A) and BL1 (B), the light source sink point is displayed at the middle portion of the corresponding display surface The light source sink time may deviate from the data charging time at the upper and lower end portions of the corresponding display surface, even if the data Vdata is determined to be charged.

이렇게, 광원 싱크 시점이 표시 데이터의 충전 완료 시점과 동기되지 않으면, 램프의 턴 온 상태와 동기되는 표시 데이터의 충전 과도 기간에서 빛샘이 발생하고, 그 결과 램프 블럭 간 경계면에서 이중선 또는 블러링 등의 사이드 이펙트가 심해진다.If the light source sync time is not synchronized with the charging completion time of the display data, light leakage occurs in the charging transient period of the display data synchronized with the lamp turn-on state. As a result, double glare or blurring The side effect gets worse.

따라서, 본 발명의 목적은 램프 블럭수 대비 트랜스포머의 갯수를 줄이면서도 램프 블럭 간 경계면에서 발생되는 사이드 이펙트를 방지하도록 한 액정표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of reducing the number of transformers compared to the number of lamp blocks and preventing a side effect generated at the interface between lamp blocks.

상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 다수의 게이트라인들과 다수의 데이터라인들이 교차되고, 제1 표시면과 제2 표시면으로 분할 구동되는 액정표시패널; 상기 제1 표시면의 게이트라인들에 제1 방향을 따라 순차적으로 스캔펄스를 공급하고, 상기 제2 표시면의 게이트라인들에 상기 제1 방향과 반대되는 제2 방향을 따라 순차적으로 상기 스캔펄스를 공급하되, 일정 기간을 주기로 상기 제1 표시면과 상기 제2 표시면에 번갈아 가며 상기 스캔펄스를 공급하는 게이트 구동회로; 상기 스캔펄스가 인가되는 액정셀들을 충전하기 위해 상기 데이터라인들에 표시 데이터를 공급하는 데이터 구동회로; 제1 상단 광원 블럭, 제1 하단 광원 블럭, 및 상기 제1 상단 광원 블럭과 제1 하단 광원 블럭 사이에 배치된 제2 광원 블럭을 포함하여 상기 액정표시패널에 빛을 조사하는 백라이트 유닛; 입력되는 광원 싱크 신호를 이용하여 광원 스캔 신호를 발생하는 광원 제어회로; 및 상기 광원 스캔 신호에 응답하여, 상기 제1 상단 광원 블럭과 제1 하단 광원 블럭을 동시에 구동시키는 제1 트랜스포머와, 상기 제2 광원 블럭을 구동시키는 제2 트랜스포머를 포함한 광원 구동회로를 구비한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a liquid crystal display panel in which a plurality of gate lines and a plurality of data lines cross each other and are dividedly driven to a first display surface and a second display surface; A scan pulse is sequentially supplied to the gate lines of the first display surface along a first direction and a scan pulse is sequentially applied to the gate lines of the second display surface along a second direction opposite to the first direction, A gate driving circuit for alternately supplying the scan pulses to the first display surface and the second display surface at regular intervals; A data driving circuit for supplying display data to the data lines to charge the liquid crystal cells to which the scan pulse is applied; A backlight unit including a first upper light source block, a first lower light source block, and a second light source block disposed between the first upper light source block and the first lower light source block to illuminate the liquid crystal display panel with light; A light source control circuit for generating a light source scan signal using an input light source sync signal; And a light source driving circuit including a first transformer for simultaneously driving the first upper light source block and the first lower light source block in response to the light source scan signal, and a second transformer driving the second light source block.

상기 게이트 구동회로는, 1 수평기간의 펄스폭을 가지고 상기 제1 방향을 따라 2 수평기간씩 쉬프트되는 스캔펄스를 발생하여 상기 제1 표시면의 게이트라인들에 공급하는 제1 게이트 구동부; 및 1 수평기간의 펄스폭을 가지고 상기 제2 방향을 따라 2 수평기간씩 쉬프트되는 스캔펄스를 발생하여 상기 제2 표시면의 게이트라인들에 공급하는 제2 게이트 구동부를 구비하고; 서로 인접하여 발생되는 상기 제1 게이트 구동부에 의한 스캔펄스와 상기 제2 게이트 구동부에 의한 스캔펄스는, 서로 1 수평기간 만큼 위상차를 갖는다.Wherein the gate driving circuit generates a scan pulse having a pulse width of one horizontal period and shifted by two horizontal periods along the first direction and supplies the generated scan pulse to the gate lines of the first display surface; And a second gate driver for generating a scan pulse having a pulse width of one horizontal period and shifted by two horizontal periods along the second direction to supply the scan pulse to the gate lines of the second display surface; The scan pulses generated by the first gate driver and the scan pulses generated by the second gate driver adjacent to each other have a phase difference of one horizontal period from each other.

이 액정표시장치는 상기 제1 및 제2 게이트 구동부의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러를 더 구비한다.The liquid crystal display further includes a timing controller for controlling the driving timings of the first and second gate drivers.

상기 타이밍 콘트롤러는, 외부로부터 입력되는 한 프레임분의 디지털 비디오 데이터를 저장하는 데이터 저장부; 상기 디지털 비디오 데이터를 상기 스캔펄스의 공급 순서에 맞게 재정렬한 후, 상기 재정렬된 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하는 데이터 정렬부; 및 상기 제1 게이트 구동부의 구동 타이밍을 제어하기 위한 제1 게이트 타이밍 제어신호와, 상기 제2 게이트 구동부의 구동 타이밍을 제어하기 위한 제2 게이트 타이밍 제어신호를 발생하는 제어신호 발생부를 구비한다.The timing controller includes: a data storage unit for storing digital video data of one frame input from the outside; A data sorting unit for rearranging the digital video data in accordance with a supply order of the scan pulses and supplying the reordered digital video data to the data driving circuit; And a control signal generator for generating a first gate timing control signal for controlling the driving timing of the first gate driving unit and a second gate timing control signal for controlling the driving timing of the second gate driving unit.

상기 제1 게이트 타이밍 제어신호는 2 수평기간의 펄스폭을 가지고 4 수평기간을 주기로 발생되는 제1 게이트 쉬프트 클럭신호를 포함하고; 상기 제2 게이트 타이밍 제어신호는 상기 제1 게이트 쉬프트 클럭신호에 비해 1 수평기간만큼 위상 이 지연되며, 2 수평기간의 펄스폭을 가지고 4 수평기간을 주기로 발생되는 제2 게이트 쉬프트 클럭신호를 포함한다.Wherein the first gate timing control signal comprises a first gate shift clock signal having a pulse width of two horizontal periods and being generated in a period of four horizontal periods; The second gate timing control signal includes a second gate shift clock signal delayed by one horizontal period compared to the first gate shift clock signal and having a pulse width of two horizontal periods and being generated in a period of four horizontal periods .

상기 광원 싱크 신호는 상기 표시 데이터의 충전 완료 시점과 동기되도록 해당 광원 블럭에서의 광원 턴 온 시점을 제어하는 타이밍 신호이며; 상기 해당 광원 블럭에서의 광원 턴 온 시점은 이 광원 블럭에 대응되는 표시면의 중간 수평 라인 부분에 상기 표시 데이터가 충전 완료되는 때로 정해진다.The light source sync signal is a timing signal for controlling a light source turn-on point in the light source block to be synchronized with a completion time of charging the display data; The light source turn-on time of the corresponding light source block is determined when the display data is filled in the middle horizontal line portion of the display surface corresponding to the light source block.

상기 광원 싱크 신호는, 상기 제1 상단 광원 블럭에 대응되는 표시면의 중간 수평 라인 부분에 상기 표시 데이터가 충전 완료되는 때, 및 상기 제1 하단 광원 블럭에 대응되는 표시면의 중간 수평 라인 부분에 상기 표시 데이터가 충전 완료되는 때 중 어느 하나와; 상기 제2 광원 블럭의 상반부에 대응되는 표시면의 중간 수평 라인 부분에 상기 표시 데이터가 충전 완료되는 때, 및 상기 제2 광원 블럭의 하반부에 대응되는 표시면의 중간 수평 라인 부분에 상기 표시 데이터가 충전 완료되는 때 중 어느 하나를 참조로 설정된다.The light source sync signal is generated when the display data is completely filled in the middle horizontal line portion of the display surface corresponding to the first upper light source block and when the display data is filled in the middle horizontal line portion of the display surface corresponding to the first lower light source block And when the display data is charged; When the display data is filled in the middle horizontal line portion of the display surface corresponding to the upper half of the second light source block and when the display data is stored in the middle horizontal line portion of the display surface corresponding to the lower half of the second light source block When the charging is completed, any one of them is set as a reference.

상기 제1 및 제2 광원 블럭의 광원 턴 온 시점은 제1 시점으로 정해지고; 상기 제2 광원 블럭의 광원 턴 온 시점은 상기 제1 시점보다 늦은 제2 시점으로 정해진다.The light source turn-on time of the first and second light source blocks is set to a first time point; The light source turn-on time of the second light source block is set to a second time point later than the first time point.

상기 광원 제어회로는 상기 광원 스캔 신호를 발생함에 있어, 외부로부터 입력되는 펄스 폭 변조신호를 더 이용하고; 상기 광원 블럭들의 광원 턴 오프 시점은 상기 펄스 폭 변조신호의 듀티비에 따라 달라진다.Wherein the light source control circuit further uses a pulse width modulation signal input from the outside in generating the light source scan signal; The light source turn-off time of the light source blocks depends on the duty ratio of the pulse width modulation signal.

본 발명에 따른 액정표시장치는 k(k는 2 이상의 자연수)개의 트랜스포머를 이용하여 물리적으로 분할되는 2k-1 개 램프 블럭들을 구동시킴으로써 물리적인 광원 블럭수에 비해 트랜스포머의 갯수를 줄일 수 있으며, 특히 최적의 광원 싱크 신호를 설정하기 위한 광원 싱크 포인트를 2k 개로 늘림으로써 광원 블럭들에서의 광원 턴 온 시점을 대응 표시면에 대한 표시 데이터의 충전 시점에 효과적으로 동기시킬 수 있다. 그 결과, 광원 턴 온 시점과 표시 데이터의 충전 시점 불일치로 인해 램프 블럭 간 경계면에서 발생되는 사이드 이펙트를 효과적으로 방지할 수 있다.The liquid crystal display according to the present invention can reduce the number of transformers compared to the number of physical light source blocks by driving 2k-1 physically divided ramblocks using k (k is a natural number of 2 or more) transformers, The light source turn-on time in the light source blocks can be effectively synchronized with the charging time of the display data for the corresponding display surface by increasing the light source sink point for setting the optimal light source sink signal to 2k. As a result, the side effect generated at the interface between the lamp blocks due to the inconsistency of the light source turn-on time and the charging time of the display data can be effectively prevented.

이하, 도 7 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 7 to 15. FIG.

도 7은 본 발명의 실시예에 따른 액정표시장치를 보여준다.7 shows a liquid crystal display according to an embodiment of the present invention.

도 7을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 액정표시패널(10)의 데이터라인들(DL)을 구동하기 위한 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(GL)을 구동하기 위한 게이트 구동회로(13), 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하는 타이밍 콘트롤러(11), 다수의 광원들을 포함하여 액정표시패널(10)에 빛을 조사하는 백라이트 유 닛(16), 광원 스캐닝 신호(SS)를 발생하는 광원 제어회로(14), 및 광원 스캐닝 신호(SS)에 맞춰 광원들을 구동시키는 광원 구동회로(15)를 구비한다. 게이트 구동회로(13)는 제1 게이트 구동부(13A) 및 제2 게이트 구동부(13B)를 포함한다.7, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a data driving circuit 12 for driving data lines DL of the liquid crystal display panel 10, A gate driving circuit 13 for driving the gate lines GL of the panel 10, a timing controller 11 for controlling the data driving circuit 12 and the gate driving circuit 13, A backlight unit 16 for emitting light to the liquid crystal display panel 10, a light source control circuit 14 for generating a light source scanning signal SS, and a light source driving circuit for driving the light sources in accordance with the light source scanning signal SS. (15). The gate drive circuit 13 includes a first gate driver 13A and a second gate driver 13B.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)이 교차된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 액정표시패널(10)에는 액정셀(Clc)들이 매트릭스 형태로 배치된다. 또한, 액정표시패널(10)의 하부 유리기판에는 박막트랜지스터(TFT), 박막트랜지스터(TFT)에 접속된 액정셀(Clc)의 화소전극(1), 및 스토리지 커패시터(Cst) 등이 형성된다. In the liquid crystal display panel 10, a liquid crystal layer is formed between two glass substrates. A plurality of data lines DL and a plurality of gate lines GL cross the lower glass substrate of the liquid crystal display panel 10. [ The liquid crystal cells Clc are arranged in a matrix form in the liquid crystal display panel 10 by the intersection structure of the data lines DL and the gate lines GL. A thin film transistor (TFT), a pixel electrode 1 of a liquid crystal cell Clc connected to a thin film transistor (TFT), a storage capacitor Cst, and the like are formed on the lower glass substrate of the liquid crystal display panel 10.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. On the upper glass substrate of the liquid crystal display panel 10, a black matrix, a color filter, and a common electrode 2 are formed. The common electrode 2 is formed on an upper glass substrate in a vertical electric field driving mode such as a TN (Twisted Nematic) mode and a VA (Vertical Alignment) mode. The common electrode 2 is formed of an IPS (In Plane Switching) mode, an FFS (Fringe Field Switching) Is formed on the lower glass substrate together with the pixel electrode 1 in the same horizontal electric field driving system. On the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, a polarizing plate is attached and an alignment film for forming a pre-tilt angle of the liquid crystal is formed on the inner surface in contact with the liquid crystal.

타이밍 콘트롤러(11)는 도 8과 같이, 데이터 저장부(111), 데이터 정렬부(112), 및 제어신호 발생부(113)을 구비한다.The timing controller 11 includes a data storage unit 111, a data arrangement unit 112, and a control signal generation unit 113, as shown in FIG.

데이터 저장부(111)는 프레임 메모리를 포함하여 외부 비디오 소스가 실장된 시스템 보드로부터 입력되는 한 프레임 분의 디지털 비디오 데이터(RGB)를 저장한 다. The data storage unit 111 includes a frame memory and stores one frame of digital video data (RGB) input from a system board on which an external video source is mounted.

데이터 정렬부(112)는 데이터 저장부(111)로부터의 한 프레임 분의 디지털 비디오 데이터(RGB)를 패널 스캔 순서에 맞춰 재정렬한다. 본 발명에 따른 패널 스캔은 도 9와 같이, 액정표시패널(10)의 상단 표시면(10A)에서 Y 방향, 하단 표시면(10B)에서 Y' 방향을 따라 이루어지되, 일련 번호로 표시한 것처럼 상단 표시면(10A)과 하단 표시면(10B)에서 번갈아 한 번씩 이루어진다. 따라서, 데이터 정렬부(112)는 1 번째 수평라인에 충전될 데이터(RGB(H1)) -> n 번째 수평라인에 충전될 데이터(RGB(Hn)) -> 2 번째 수평라인에 충전될 데이터(RGB(H2)) -> n-1 번째 수평라인에 충전될 데이터(RGB(Hn-1)) -> 3 번째 수평라인에 충전될 데이터(RGB(H3)) -> n-2 번째 수평라인에 충전될 데이터(RGB(Hn-2))... 순으로 한 프레임 분의 디지털 비디오 데이터(RGB)를 재정렬한다. 데이터 정렬부(112)는 재정렬된 디지털 비디오 데이터(RGB)를 데이터 구동회로(12)에 공급한다.The data sorting unit 112 rearranges the digital video data RGB of one frame from the data storage unit 111 in accordance with the panel scan order. The panel scan according to the present invention is performed along the Y direction on the upper display surface 10A of the liquid crystal display panel 10 and the Y 'direction on the lower display surface 10B as shown in FIG. 9, And is alternately performed once on the upper display surface 10A and on the lower display surface 10B. Accordingly, the data arrangement unit 112 arranges the data (RGB (Hn)) to be filled in the first horizontal line, the data (RGB (Hn)) to be filled in the nth horizontal line, (RGB (H3)) to be filled in the third horizontal line (RGB (H3)) to the (n-2) th horizontal line Rearranges the digital video data (RGB) of one frame in the order of data (RGB (Hn-2)) to be charged. The data arranging unit 112 supplies the re-arranged digital video data RGB to the data driving circuit 12.

제어신호 발생부(113)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)와 제1 및 제2 게이트 구동부(13A,13B)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DDC,GDC1,GDC2)을 발생한다. The control signal generating unit 113 sets the operation timing of the data driving circuit 12 and the first and second gate driving units 13A and 13B based on the timing signals Vsync, Hsync, DE, and DCLK from the system board And generates timing control signals (DDC, GDC1, GDC2) for controlling them.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)는 1 수평기간 중에서 유효 데이터가 인가되는 액정셀(Clc)의 위치를 지시하는 소스 스타트 펄스(Source Start Pulse : SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(13) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(13)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.The data timing control signal DDC for controlling the operation timing of the data driving circuit 12 includes a source start pulse SSP indicating the position of the liquid crystal cell Clc to which the valid data is applied in one horizontal period, A source sampling clock (SSC) for instructing a latch operation of data in the data driving circuit 13 on the basis of a rising edge or falling edge of the data driving circuit 13, A polarity control signal POL indicating the polarity of the data voltage to be supplied to the liquid crystal cells Clc of the liquid crystal display panel 10, and the like.

제1 게이트 구동부(13A)의 동작 타이밍을 제어하기 위한 제1 게이트 타이밍 제어신호(GDC1)는 한 화면이 표시되는 1 수직기간 중에서 상단 표시면(10A)의 스캔이 시작되는 시작 수평라인을 지시하는 제1 게이트 스타트 펄스(Gate Start Pulse : GSP1), 제1 게이트 구동부(13A) 내의 쉬프트 레지스터에 입력되어 제1 게이트 스타트 펄스(GSP1)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하여 대략 2 배의 펄스폭으로 발생되는 제1 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC1), 및 제1 게이트 구동부(13A)의 출력을 지시하는 제1 게이트 출력 인에이블신호(Gate Output Enable : GOE1) 등을 포함한다. The first gate timing control signal GDC1 for controlling the operation timing of the first gate driving section 13A indicates a starting horizontal line at which the scanning of the upper display surface 10A starts from one vertical period in which one screen is displayed A first gate start pulse GSP1 and a timing control signal for sequentially shifting the first gate start pulse GSP1 inputted to the shift register in the first gate driver 13A, A first gate shift clock signal GSC1 generated with a pulse width of about 2 times corresponding to a period of time and a first gate output enable signal Gate Output Enable: GOE1).

제2 게이트 구동부(13B)의 동작 타이밍을 제어하기 위한 제2 게이트 타이밍 제어신호(GDC2)는 한 화면이 표시되는 1 수직기간 중에서 하단 표시면(10B)의 스캔이 시작되는 시작 수평라인을 지시하며 제1 게이트 스타트 펄스(GSP1)보다 늦게 발생되는 제2 게이트 스타트 펄스(Gate Start Pulse : GSP2), 제2 게이트 구동부(13B) 내의 쉬프트 레지스터에 입력되어 제2 게이트 스타트 펄스(GSP2)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하여 대략 2 배의 펄스폭으로 발생됨과 아울러 제1 게이트 쉬프트 클럭신호(GSC1)보다 1 수평기간 지연되는 제2 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC2), 및 제2 게이트 구동부(13B)의 출력을 지시하는 제2 게이트 출력 인에이블신호(Gate Output Enable : GOE2) 등을 포함한다. The second gate timing control signal GDC2 for controlling the operation timing of the second gate driver 13B indicates a starting horizontal line at which the scanning of the lower display surface 10B starts in one vertical period in which one screen is displayed A second gate start pulse GSP2 generated later than the first gate start pulse GSP1 and a second gate start pulse GSP2 sequentially inputted to the shift register in the second gate driver 13B, And a second gate shift clock signal (Gate Shift) generated with a pulse width of about twice corresponding to the ON period of the TFT and delayed by one horizontal period from the first gate shift clock signal GSC1, Clock: GSC2, and a second gate output enable signal GOE2 for indicating the output of the second gate driver 13B.

한편, 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 입력 영상 신호의 프레임들 사이에 보간 프레임을 삽입하고 데이터 타이밍 제어신호(DDC)와 게이트 타이밍 제어신호(GDC1,GDC2)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 제1 및 제2 게이트 구동부(13A,13B)의 동작을 제어할 수 있다. Meanwhile, the timing controller 11 inserts an interpolation frame between the frames of the input video signal input at a frame frequency of 60 Hz, multiplies the data timing control signal DDC and the gate timing control signals GDC1 and GDC2, The operation of the data driver circuit 12 and the first and second gate drivers 13A and 13B can be controlled with a frame frequency of N (N is a positive integer equal to or greater than 2) Hz.

데이터 구동회로(12)는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터(RGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압의 참조하에 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 각각 포함하는 다수의 데이터 드라이브 집적회로들로 구성된다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 데이터 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 래치하고, 이 래치된 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압을 이용하여 정극성/부극성 아날로그 데이터전압으로 변환한 후 데이터라인들(DL)에 공급한다.The data driving circuit 12 includes a shift register for sampling the clock signal, a register for temporarily storing the digital video data (RGB), a selector for storing data for one line in response to the clock signal from the shift register, A digital / analog converter for selecting a positive / negative gamma voltage under reference to a gamma reference voltage corresponding to a digital data value from the latch, a conversion for positive / negative gamma voltage A multiplexer for selecting the data line DL to which the analog data is supplied, and an output buffer connected between the multiplexer and the data line DL, and the like. The data driving circuit 12 latches the digital video data RGB in response to the data timing control signal DDC from the timing controller 11 and outputs the latched digital video data RGB to the positive / And then supplies the data to the data lines DL after converting the data into positive / negative analog data voltages using the compensation voltage.

제1 게이트 구동부(13A)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 제1 게이트 구동부(13A)는 타이밍 콘트롤러(11)로부터의 제1 게이트 타이밍 제어신호(GDC1)에 응답하여, 대략 1 수평기간의 펄스폭을 가지는 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 액정표시패널(10)의 상단 표시면(10A)에 형성된 게이트라인들(GL)에 공급한다. 구체적으로, 제1 게이트 구동부(13A)는 도 10과 같이 대략 2 수평기간(2H)의 펄스폭을 가지고 대략 4 수평기간(4H)을 주기로 발생되는 제1 게이트 쉬프트 클럭신호(GSC1)의 라이징 에지 및 폴링 에지에 동기하여, 대략 1 수평기간(1H)의 펄스폭을 가지고 Y 방향을 따라 대략 2 수평기간(2H)씩 쉬프트되는 스캔펄스들(SP1,SP2,SP3...)을 발생한다.The first gate driver 13A includes a plurality of gate driver ICs each including a shift register, a level shifter for converting an output signal of the shift register into a swing width appropriate for driving a TFT of the liquid crystal cell, and an output buffer do. In response to the first gate timing control signal GDC1 from the timing controller 11, the first gate driver 13A successively outputs scan pulses (or gate pulses) having a pulse width of approximately one horizontal period, To the gate lines (GL) formed on the upper display surface (10A) of the display panel (10). Specifically, the first gate driving section 13A has a rising edge of the first gate shift clock signal GSC1 having a pulse width of about two horizontal periods (2H) and a period of about four horizontal periods (4H) (SP1, SP2, SP3, ...) shifted by approximately two horizontal periods (2H) along the Y direction with a pulse width of approximately one horizontal period (1H) in synchronization with the falling edge and the falling edge.

제2 게이트 구동부(13B)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성된다. 제2 게이트 구동부(13B)는 타이밍 콘트롤러(11)로부터의 제2 게이트 타이밍 제어신호(GDC2)에 응답하여, 대략 1 수평기간의 펄스폭을 가지는 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 액정표시패널(10)의 하단 표시면(10B)에 형성된 게이트라인들(GL)에 공급한다. 구체적으로, 제2 게이트 구동부(13B)는 도 10과 같이 제1 게이트 쉬프트 클럭신호(GSC1)에 비해 대략 1 수평기간(1H)만큼 위상이 지연되며 대략 2 수평기간(2H)의 펄스폭을 가지고 대략 4 수평기간(4H)을 주기로 발생되는 제2 게이트 쉬프트 클럭신호(GSC2)의 라이징 에지 및 폴링 에지에 동기하여, 대략 1 수평기간(1H)의 펄스폭을 가지고 Y' 방향을 따라 대략 2 수평기간(2H)씩 쉬프트되는 스캔 펄스들(SPn,SPn-1,SPn-2...)을 발생한다.The second gate driver 13B includes a plurality of gate drive integrated circuits each including a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for driving a TFT of the liquid crystal cell, and an output buffer do. The second gate driver 13B successively outputs a scan pulse (or gate pulse) having a pulse width of approximately one horizontal period in response to the second gate timing control signal GDC2 from the timing controller 11, To the gate lines (GL) formed on the lower display surface (10B) of the display panel (10). Specifically, the second gate driver 13B is delayed in phase by about one horizontal period (1H) and has a pulse width of about two horizontal periods (2H) as compared with the first gate shift clock signal GSC1 as shown in FIG. 10 In synchronization with the rising edge and the falling edge of the second gate shift clock signal GSC2 generated in the period of approximately four horizontal periods 4H, a pulse width of approximately one horizontal period (1H) (SPn, SPn-1, SPn-2, ...) shifted by a period (2H).

백라이트 유닛(16)은 광원들과, 광원들 상에 배치된 확산판과, 이 확산판과 액정표시패널(10) 사이에 적층된 다수의 광학시트들을 포함한다. 광원으로는 냉음극형광램프(Cold Cathode Fluorescent Lamp; 이하 "CCFL"이라 함) 또는 외부전극형광램프(External Electrode Flouscent Lamp; 이하 "EEFL"이라 함)가 사용될 수 있다. EEFL은 램프들의 양 단부에 외부전극이 돌출되어 있으므로, 램프들을 블럭 단위로 구동하기 용이하다. CCFL에서는 전극이 유리관 내부에 형성되어 있으므로, 램프들을 블럭 단위로 구동하기 위해 램프(120)들 각각에 커넥터를 통해 접속된 다수의 밸런스 패턴들과, 밸런스 패턴들이 형성되는 밸런스 보드가 요구된다. 밸런스 패턴들은 밸런스 커패시터들로 구현될 수 있다. 밸런스 커패시터들은 외부전극 역할을 하는 것으로써, 이들 각각은 밸런스 보드 상에서 광원 블럭 단위로 서로 도통된다. 한편, EEFL의 경우, 상기 밸런스 패턴 대신 공통전극 연결패턴이 사용될 수 있고, 밸런스 보드 대신 공통전극 보드가 사용될 수 있다. 허나, 이는 용어상의 차이일 뿐 램프들을 블럭 단위로 구동하기 위한 램프 접속 수단이라는 점에서 그 기능이 동일하므로, 이하에서는 램프의 종류에 불문하고 밸런스 패턴과 밸런스 보드로 통칭하기로 한다. 광원들은 도 11과 같이, 밸런스 보드(153)상에 형성된 밸런스 패턴들(154)에 전기적으로 접속되어 물리적으로 3개의 광원 블럭(BL1(A),BL2,BL1(B))으로 분할된다.The backlight unit 16 includes light sources, a diffusion plate disposed on the light sources, and a plurality of optical sheets stacked between the diffusion plate and the liquid crystal display panel 10. [ As the light source, a cold cathode fluorescent lamp (CCFL) or an external electrode fluorescent lamp (EEFL) may be used. EEFL is easy to drive the lamps in blocks because external electrodes protrude from both ends of the lamps. In the CCFL, since the electrodes are formed inside the glass tube, a balance board is required in which a plurality of balance patterns connected to the lamps 120 through respective connectors for driving the lamps in units of blocks and balance patterns are formed. The balance patterns can be implemented with balance capacitors. The balance capacitors serve as external electrodes, and each of them is connected to each other on a balance board in units of a light source block. In the case of EEFL, a common electrode connection pattern may be used instead of the balance pattern, and a common electrode board may be used instead of the balance board. However, this function is the same in that it is a lamp connecting means for driving the lamps on a block basis, which is a difference in terminology, and therefore, the following will be collectively referred to as a balance pattern and a balance board regardless of the type of the lamp. The light sources are physically connected to the balance patterns 154 formed on the balance board 153 and are physically divided into three light source blocks BL1 (A), BL2, BL1 (B), as shown in Fig.

광원 제어회로(14)는 외부로부터 입력되는 펄스 폭 변조(Pulse Width Modulation ; 이하, "PWM")신호와 광원 싱크 신호(Lsync)를 이용하여 광원 스캔 신 호(SS)를 발생한다. PWM 신호는 사용자에 의해 미리 고정된 40 % ~ 60 %의 듀티비로 입력될 수 있고 또한, 표시 데이터의 속성에 따라 가변적인 듀티비로 입력될 수 있다. 즉, PWM 신호는 상대적으로 밝은 화상의 표시 데이터에 대응하여 제1 듀티비로 입력될 수 있고, 상대적으로 어두운 화상의 표시 데이터에 대응하여 제1 듀티비보다 작은 제2 듀티비로 입력될 수 있다. 광원 싱크 신호(Lsync)는 표시 데이터의 충전 완료 시점과 동기되도록 해당 광원 블럭에서의 광원 턴 온 시점을 제어하는 타이밍 신호로서, 통상 사용자에 의해 미리 설정된다. 해당 광원 블럭에서 최적의 광원 턴 온 시점은 이 광원 블럭에 대응되는 표시면의 중간 수평 라인 부분에 표시 데이터가 충전 완료되는 때로 정해질 수 있다. 광원 턴 오프 시점은 PWM 신호의 듀티비에 따라 달라진다.The light source control circuit 14 generates a light source scan signal SS by using a pulse width modulation (PWM) signal input from the outside and a light source sync signal Lsync. The PWM signal can be input with a duty ratio of 40% to 60% fixed in advance by the user and can also be input with a variable duty ratio according to the attribute of the display data. That is, the PWM signal can be input with the first duty ratio corresponding to the display data of the relatively bright image, and can be input with the second duty ratio smaller than the first duty ratio corresponding to the display data of the relatively dark image. The light source sync signal Lsync is a timing signal for controlling the light source turn-on time in the light source block so as to be synchronized with the completion time of charging the display data, and is normally set by the user in advance. The optimal light source turn-on point in the light source block can be determined when the display data is filled in the middle horizontal line portion of the display surface corresponding to the light source block. The light source turn-off time depends on the duty ratio of the PWM signal.

광원 구동회로(15)는 도 11과 같이 트랜스포머(152)들을 실장하는 인버터(151)와, 밸런스 패턴들(154)이 형성된 밸런스 보드(153)를 포함하여 블럭별 광원 구동신호(LDS)를 발생한다. 그리고, 이 광원 구동신호(LDS)를 램프들에 인가한다. 밸런스 패턴들(154)은 제1 상하단 광원 블럭(BL1(A),BL1(B))에 배치된 램프들을 전기적으로 연결하는 제1 밸런스 패턴과, 제2 광원 블럭(BL2)에 배치된 램프들을 전기적으로 연결하는 제2 밸런스 패턴을 포함한다. 제1 밸런스 패턴은 2개의 트랜스포머(152)들 중 제1 트랜스포머에 접속되고, 제2 밸런스 패턴은 제2 트랜스포머에 접속된다. 트랜스포머(152)들은 광원 스캔 신호(SS)에 응답하여 순차 동작 된다. 그 결과, 제1 트랜스포머를 통해 광원 구동신호(LDS)을 인가받는 제1 상하단 광원 블럭(BL1(A),BL1(B))의 광원 턴 온 시점은 도 13과 같이 제1 시점으로 동 일하게 되고, 제2 트랜스포머를 통해 광원 구동신호(LDS)를 인가받는 제2 광원 블럭(BL2)의 광원 턴 온 시점은 도 13과 같이 상기 제1 시점보다 일정 기간 늦은 제2 시점이 된다. The light source driving circuit 15 includes an inverter 151 for mounting the transformers 152 and a balance board 153 having the balance patterns 154 as shown in FIG. 11 to generate a light source driving signal LDS for each block do. Then, this light source driving signal LDS is applied to the lamps. The balance patterns 154 include a first balance pattern for electrically connecting the lamps disposed in the first upper and lower light source blocks BL1 (A) and BL1 (B), and a second balance pattern for electrically connecting the lamps disposed in the second light source block BL2 And a second balance pattern electrically connecting the first and second balance patterns. The first balance pattern is connected to the first transformer of the two transformers 152, and the second balance pattern is connected to the second transformer. The transformers 152 are sequentially operated in response to the light source scan signal SS. As a result, the light source turn-on points of the first upper and lower light source blocks BL1 (A) and BL1 (B), which receive the light source driving signal LDS through the first transformer, The light source turn-on time of the second light source block BL2 receiving the light source driving signal LDS through the second transformer is a second time point later than the first time by a certain period of time as shown in FIG.

이러한 광원 구동회로(15)와 램프들의 접속 구성을 통해, 본 발명은 램프들을 물리적으로 3개의 광원 블럭(BL1(A),BL2,BL1(B))으로 분할하더라도 제1 상하단 광원 블럭(BL1(A),BL1(B))을 전기적으로 연결함으로써, 물리적인 광원 블럭수에 비해 트랜스포머(152)의 갯수를 줄일 수 있다. 다만, 이 경우 도 6에서와 같이 광원 블럭들(BL1(A),BL1(B),BL2)에서 광원 턴 온 시점이 표시 데이터의 충전 완료 시점과 불일치되는 문제점이 발생되므로, 이를 해결하기 위하여 본 발명은 상술한 패널 스캔 방식을 적용하여 표시 데이터의 충전 순서를 바꾼다.Through the connection structure of the light source driving circuit 15 and the lamps according to the present invention, even if the lamps are physically divided into three light source blocks BL1 (A), BL2 and BL1 (B), the first upper and lower stage light source blocks BL1 A) and BL1 (B) are electrically connected to each other, the number of transformers 152 can be reduced compared to the number of physical light source blocks. In this case, as shown in FIG. 6, there is a problem that the light source turn-on time in the light source blocks BL1 (A), BL1 (B), and BL2 is inconsistent with the charge completion time of the display data. The invention changes the charging order of display data by applying the panel scan method described above.

도 12 및 도 13은 본 발명에 따른 패널 스캔 방식을 이용하여 광원 블럭들에서의 광원 턴 온 시점을 표시 데이터의 충전 시점에 동기시키는 것을 보여준다.FIGS. 12 and 13 illustrate a method of synchronizing the light source turn-on time in the light source blocks to the charging time of the display data using the panel scan method according to the present invention.

도 12 및 도 13을 참조하면, 본 발명은 표시 데이터(Vdata)를 표시면(10)의 위에서 아래로(Y 방향) 순차 충전하지 않고, 상부 표시면(10A)에서는 Y 방향으로 충전하고 하부 표시면(10B)에서는 Y' 방향으로 충전하되, 1 수평기간(1H)을 주기로 상부 표시면(10A)과 하부 표시면(10B)을 번갈아 가며 충전하는 방식을 취한다. 12 and 13, the present invention is characterized in that display data (Vdata) is not sequentially charged from the top to the bottom (Y direction) on the display surface (10) but is charged in the Y direction on the upper display surface (10A) In the surface 10B, the charging is performed in the Y 'direction and the upper display surface 10A and the lower display surface 10B are alternately charged at intervals of one horizontal period (1H).

그 결과, 제1 하단 광원 블럭(BL1(B))에 대응되는 표시 데이터(Vdata)의 충전 시점은 제1 상단 광원 블럭(BL1(A))에 대응되는 표시 데이터(Vdata)의 충전 시점에 비해 1 수평기간(1H) 밖에 차이가 나지 않으므로, 제1 상하단 광원 블럭(BL1(A),BL1(B)) 중 어느 하나를 기준으로 광원 턴 온 시점을 설정하기만 하면, 상기 설정된 광원 턴 온 시점은 나머지 하나의 광원 블럭에 대응되는 표시 데이터(Vdata)의 충전 시점과도 쉽게 동기될 수 있다. 이는 다시 말해, 최적의 광원 싱크 신호(Lsync)를 설정하기 위한 광원 싱크 포인트가 2개로 늘어남을 의미한다.As a result, the charging time point of the display data Vdata corresponding to the first lower light block BL1 (B) is smaller than the charging time point of the display data Vdata corresponding to the first upper light block BL1 (A) Only one horizontal period (1H) can be set. Therefore, if the light source turn-on time is set based on any one of the first and second upper-stage light source blocks BL1 (A) and BL1 (B) Can be easily synchronized with the charging time point of the display data (Vdata) corresponding to the remaining one light source block. This means that the number of the light source sink points for setting the optimal light source sync signal Lsync increases to two.

또한, 상기 표시 데이터(Vdata) 충전 방식에 의해 제2 광원 블럭(BL2)에서도 최적의 광원 싱크 신호(Lsync)를 설정하기 위한 광원 싱크 포인트가 늘어난다. 상기 표시 데이터(Vdata) 충전 방식에 의해, 제2 광원 블럭(BL2)은 제2 상단 광원 블럭(BL2(A))과 제2 하단 광원 블럭(BL2(B))으로 분할되는 효과를 가질수 있다. 제2 하단 광원 블럭(BL2(B))에 대응되는 표시 데이터(Vdata)의 충전 시점은 제2 상단 광원 블럭(BL2(A))에 대응되는 표시 데이터(Vdata)의 충전 시점에 비해 1 수평기간(1H) 밖에 차이가 나지 않으므로, 제2 상하단 광원 블럭(BL2(A),BL2(B)) 중 어느 하나를 기준으로 광원 턴 온 시점을 설정하기만 하면, 상기 설정된 광원 턴 온 시점은 나머지 하나의 광원 블럭에 대응되는 표시 데이터(Vdata)의 충전 시점과도 쉽게 동기될 수 있다. 이는, 제2 상하단 광원 블럭(BL2(A),BL2(B))의 경계면에 대응하는 부분에서 광원 싱크 포인트를 1개 갖는 종래에 비해, 최적의 광원 싱크 신호(Lsync)를 설정하기 위한 광원 싱크 포인트가 2개로 늘어남을 의미한다.Also, the light source sink point for setting the optimal light source sync signal Lsync in the second light source block BL2 is increased by the display data (Vdata) charging method. The second light source block BL2 may be divided into the second upper light source block BL2 (A) and the second lower light source block BL2 (B) by the display data (Vdata) charging method. The charging time point of the display data Vdata corresponding to the second lower light source block BL2 (B) is shorter than the charging time point of the display data Vdata corresponding to the second upper light source block BL2 (A) Only the first and second upper and lower light source blocks BL2 (A) and BL2 (B) are set as the light source turn-on time point, And the charging time point of the display data (Vdata) corresponding to the light source block of FIG. This is because compared with the conventional case in which one light source sync point is provided at a portion corresponding to the boundary surface of the second upper and lower stage light source blocks BL2 (A) and BL2 (B), a light source sink for setting an optimal light source sync signal Lsync This means that the number of points increases to two.

결과적으로, 본 발명에 따르면, 물리적인 광원 블럭수(3개)에 비해 트랜스포머의 갯수(2개)를 줄이면서도 광원 싱크 포인트를 4개로 늘려 광원 블럭들에서의 광원 턴 온 시점을 대응 표시면에 대한 표시 데이터의 충전 시점에 효과적으로 동기시킬 수 있게 된다. As a result, according to the present invention, the number of transformer (2) is reduced compared to the number of physical light source blocks (3), and the number of light source sink points is increased to four so that the light source turn- It is possible to effectively synchronize the display data with the charging time point.

도 14 및 도 15는 트랜스포머 갯수 및 물리적인 광원 블럭수를 늘린 경우에 있어, 본 발명의 확장 예를 보여준다.FIGS. 14 and 15 show enlarged examples of the present invention when the number of transformers and the number of physical light source blocks are increased.

도 14를 참조하면, 물리적으로 5개로 분할된 광원 블럭들(BL1(A),BL2(A),BL3,BL2(B),BL1(B))을 스캐닝 구동시키기 위해 3개의 트랜스포머(152)가 구비된다. 밸런스 패턴들(154) 중 제1 밸런스 패턴은 제1 상하단 광원 블럭(BL1(A),BL1(B))에 배치된 램프들을 트랜스포머(152)들 중 제1 트랜스포머에 전기적으로 연결하고, 제2 밸런스 패턴은 제2 상하단 광원 블럭(BL2(A),BL2(B))에 배치된 램프들을 제2 트랜스포머에 전기적으로 연결하며, 제3 밸런스 패턴은 제3 광원 블럭(BL3)에 배치된 램프들을 제3 트랜스포머에 전기적으로 연결한다.14, three transformers 152 are provided for driving the scanning of the light source blocks BL1 (A), BL2 (A), BL3, BL2 (B), and BL1 Respectively. The first balance pattern of the balance patterns 154 electrically connects the lamps disposed in the first upper and lower light source blocks BL1 (A) and BL1 (B) to the first one of the transformers 152, The balance pattern electrically connects the lamps disposed in the second upper and lower light source blocks BL2 (A) and BL2 (B) to the second transformer, and the third balance pattern electrically connects the lamps disposed in the third light source block BL3 And is electrically connected to the third transformer.

이러한 광원 구동회로 및 램프들의 접속 구성을 상기 표시 데이터 충전 방식에 적용하면, 본 발명은 도 15와 같이 물리적인 광원 블럭수(5개)에 비해 트랜스포머의 갯수(3개)를 줄이면서도 광원 싱크 포인트를 6개로 늘려 광원 블럭들에서의 광원 턴 온 시점을 대응 표시면에 대한 표시 데이터의 충전 시점에 효과적으로 동기시킬 수 있게 된다. If the connection structure of the light source driving circuit and the lamps is applied to the display data charging method, the present invention can reduce the number of transformers (three) compared to the number of physical light source blocks (five) Can be increased to six so that the light source turn-on point in the light source blocks can be effectively synchronized with the charging time of the display data for the corresponding display surface.

다시 말해, 본 발명은 k(k는 2 이상의 자연수)개의 트랜스포머를 이용하여 물리적으로 분할되는 2k-1 개 램프 블럭들을 구동시킴으로써 스캐닝 백라이트 구동을 구현할 수 있으며, 특히 최적의 광원 싱크 신호를 설정하기 위한 광원 싱크 포인트를 2k 개로 늘림으로써 광원 턴 온 시점과 표시 데이터의 충전 시점 불일치로 인해 램프 블럭 간 경계면에서 발생되는 사이드 이펙트를 효과적으로 방지할 수 있다.In other words, the present invention can implement scanning backlight driving by driving 2k-1 physically divided ramblocks using k (where k is a natural number of 2 or more) transformers, and in particular, By increasing the light source sink point to 2k, the side effect generated at the interface between the lamp blocks due to the inconsistency of the light source turn-on time and the display data charging time can be effectively prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 임펄스 타입의 구동 예를 보여주는 도면.1 is a diagram showing an impulse type driving example;

도 2는 홀드 타입의 구동 예를 보여주는 도면.2 is a view showing an example of a hold-type driving.

도 3 종래 일반적인 스캐닝 백라이트 구동에서의 광원 접속 구성을 보여주는 도면.3 is a view showing a light source connection configuration in a conventional scanning backlight driving.

도 4는 도 3에 따른 표시 데이터 충전 타이밍과 광원 싱크 타이밍을 보여주는 도면.Fig. 4 is a view showing display data charging timing and light source sink timing according to Fig. 3; Fig.

도 5는 종래 스캐닝 백라이트 구동에서 물리적인 광원 블럭수에 비해 트랜스포머의 갯수를 줄이는 구성을 보여주는 도면.5 is a diagram illustrating a configuration in which the number of transformers is reduced compared to the number of physical light source blocks in the conventional scanning backlight driving.

도 6은 도 5에 따른 표시 데이터 충전 타이밍과 광원 싱크 타이밍을 보여주는 도면.Fig. 6 is a view showing display data charging timing and light source sink timing according to Fig. 5; Fig.

도 7은 본 발명의 실시예에 따른 액정표시장치를 보여주는 블럭도.7 is a block diagram showing a liquid crystal display device according to an embodiment of the present invention.

도 8의 도 7의 타이밍 콘트롤러를 상세히 보여주는 블럭도.8 is a block diagram showing the timing controller of FIG. 7 in detail; FIG.

도 9는 도 8의 데이터 정렬부의 동작을 설명하기 위한 도면.9 is a view for explaining the operation of the data arranging unit of FIG. 8;

도 10은 도 7의 게이트 구동회로의 동작을 설명하기 위한 파형도.10 is a waveform diagram for explaining the operation of the gate drive circuit of FIG. 7;

도 11은 도 7의 광원 구동회로와 광원들의 접속 구성을 보여주는 도면.11 is a view showing a connection structure of the light source driving circuit and light sources of FIG. 7;

도 12 및 도 13은 본 발명에 따른 패널 스캔 방식을 이용하여 광원 블럭들에서의 광원 턴 온 시점을 표시 데이터의 충전 시점에 동기시키는 것을 보여주는 도면.FIG. 12 and FIG. 13 illustrate synchronizing the light source turn-on time in the light source blocks with the charging time of the display data using the panel scan method according to the present invention.

도 14 및 도 15는 트랜스포머 갯수 및 물리적인 광원 블럭수를 늘린 경우에 있어, 본 발명의 확장 예를 보여주는 도면.FIGS. 14 and 15 illustrate enlarged examples of the present invention when the number of transformers and the number of physical light source blocks are increased. FIG.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

10 : 액정표시패널 11 : 타이밍 콘트롤러10: liquid crystal display panel 11: timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

14 : 광원 제어회로 15 : 광원 구동회로14: light source control circuit 15: light source driving circuit

16 : 백라이트 유닛16: Backlight unit

Claims

A liquid crystal display panel in which a plurality of gate lines and a plurality of data lines intersect and is dividedly driven to a first display surface and a second display surface;

A scan pulse is sequentially supplied to the gate lines of the first display surface along a first direction and a scan pulse is sequentially applied to the gate lines of the second display surface along a second direction opposite to the first direction, A gate driving circuit for alternately supplying the scan pulses to the first display surface and the second display surface at regular intervals;

A data driving circuit for supplying display data to the data lines to charge the liquid crystal cells to which the scan pulse is applied;

A backlight unit including a first upper light source block, a first lower light source block, and a second light source block disposed between the first upper light source block and the first lower light source block to illuminate the liquid crystal display panel with light;

A light source control circuit for generating a light source scan signal using an input light source sync signal; And

And a light source driving circuit including a first transformer for simultaneously driving the first upper light source block and the first lower light source block in response to the light source scan signal and a second transformer for driving the second light source block .

The method according to claim 1,

The gate drive circuit includes:

A first gate driver for generating a scan pulse having a pulse width of one horizontal period and shifted by two horizontal periods along the first direction and supplying the generated scan pulse to the gate lines of the first display surface; And

And a second gate driver for generating a scan pulse having a pulse width of one horizontal period and shifted by two horizontal periods along the second direction to supply the scan pulse to the gate lines of the second display surface;

Wherein a scan pulse generated by the first gate driving unit and a scan pulse generated by the second gate driving unit, which are adjacent to each other, are phase-shifted by one horizontal period from each other.

3. The method of claim 2,

And a timing controller for controlling the driving timings of the first and second gate drivers.

The method of claim 3,

The timing controller includes:

A data storage unit for storing digital video data of one frame input from the outside;

A data sorting unit for rearranging the digital video data in accordance with a supply order of the scan pulses and supplying the reordered digital video data to the data driving circuit; And

And a control signal generator for generating a first gate timing control signal for controlling the driving timing of the first gate driving unit and a second gate timing control signal for controlling the driving timing of the second gate driving unit .

5. The method of claim 4,

Wherein the first gate timing control signal comprises a first gate shift clock signal having a pulse width of two horizontal periods and being generated in a period of four horizontal periods;

Wherein the second gate timing control signal includes a second gate shift clock signal delayed by one horizontal period compared to the first gate shift clock signal and having a pulse width of two horizontal periods and a period of four horizontal periods, And the liquid crystal display device.

The method according to claim 1,

The light source sync signal is a timing signal for controlling a light source turn-on point in the light source block to be synchronized with a completion time of charging the display data;

Wherein the light source turn-on time of the corresponding light source block is determined when the display data is completely filled in the middle horizontal line portion of the display surface corresponding to the light source block.

The method according to claim 6,

The light source sync signal,

When the display data is filled in the middle horizontal line portion of the display surface corresponding to the first upper light source block and when the display data is filled in the middle horizontal line portion of the display surface corresponding to the first lower light source block When either one of;

When the display data is filled in the middle horizontal line portion of the display surface corresponding to the upper half of the second light source block and when the display data is stored in the middle horizontal line portion of the display surface corresponding to the lower half of the second light source block And when charging is completed, the liquid crystal display device is set as a reference.

8. The method of claim 7,

The light source turn-on time of the first and second light source blocks is set to a first time point;

And the light source turn-on time of the second light source block is set to a second time point later than the first time point.

9. The method of claim 8,

Wherein the light source control circuit further uses a pulse width modulation signal input from the outside in generating the light source scan signal;

Wherein the light source turn-off time of the light source blocks varies depending on a duty ratio of the pulse width modulation signal.