KR101550834B1 - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR101550834B1
KR101550834B1 KR1020110017937A KR20110017937A KR101550834B1 KR 101550834 B1 KR101550834 B1 KR 101550834B1 KR 1020110017937 A KR1020110017937 A KR 1020110017937A KR 20110017937 A KR20110017937 A KR 20110017937A KR 101550834 B1 KR101550834 B1 KR 101550834B1
Authority
KR
South Korea
Prior art keywords
bump
bumps
mold part
package
vertical distance
Prior art date
Application number
KR1020110017937A
Other languages
English (en)
Other versions
KR20120098168A (ko
Inventor
박세진
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020110017937A priority Critical patent/KR101550834B1/ko
Publication of KR20120098168A publication Critical patent/KR20120098168A/ko
Application granted granted Critical
Publication of KR101550834B1 publication Critical patent/KR101550834B1/ko

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)

Abstract

본 발명은 패키지온패키지(PoP; Package on Package) 타입과 같은 적층형 반도체 패키지를 제조하는 방법에 관한 것으로, 본 발명에 따른 반도체 패키지 제조방법은 반도체 기판과, 반도체 기판 상에 형성된 1개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비하는 단계; 상기 범프와 몰드부에 대한 영상을 획득하는 단계; 상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 타측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및 상기 가상선으로부터 범프의 정점까지의 수직 거리(D11)를 측정하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 패키지 제조방법{Method for Manufacturing Semiconductor Packages}
본 발명은 반도체 패키지를 제조하는 방법에 관한 것으로, 더욱 상세하게는 패키지온패키지(PoP; Package on Package) 타입과 같은 적층형 반도체 패키지의 제조 과정에서 반도체 패키지의 몰드부에 범프 노출을 위한 홀을 가공하고, 몰드부로터 상기 노출된 범프의 정점 간의 거리(깊이)를 정확하게 측정하여 불량 여부를 판단하거나, 상부 패키지 기판의 범프와의 접촉을 더욱 정확하고 용이하게 수행할 수 있는 반도체 패키지 제조방법에 관한 것이다.
최근들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 어플리케이션의 개발 추세에 따라 경박단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 멀티칩 패키지(MCP; Multi Chip Package) 및 패키지온패키지(PoP; Package on Package) 기술 등 다양한 반도체 패키징 기술이 개발되고 있다.
이 중 패키지온패키지(PoP) 기술은 한 개 이상의 반도체 칩을 내장한 패키지를 상하로 적층하는 기술로서, 통상적으로 하부 패키지 기판의 상면에 상부 패키지 기판과의 전기적 연결을 위한 복수개의 범프를 형성하고, 상기 하부 패키지 기판의 면에 몰딩용 수지를 공급하여 상기 범프들이 덮이도록 몰드부를 형성한 다음, 상기 몰드부에 드릴링 가공을 수행하여 범프들이 외부로 노출되도록 홀을 가공한다. 그리고, 상부 패키지 기판의 하부면에 복수개의 범프를 형성하여, 상기 하부 패키지 기판의 범프와 상부 패키지 기판의 범프들을 서로 접합시켜 적층된 반도체 패키지를 만들게 된다.
한편, 전술한 것처럼 패키지온패키지(PoP) 타입의 반도체 패키지를 제조하는 과정에서 하부 패키지 기판의 몰드부에 원형으로 홀을 가공하여 범프들을 외부로 노출시킨 다음, 상기 몰드부로부터 상기 노출된 범프 정점 간의 거리를 측정함으로써 이후 공정에서 상부 패키지 기판의 범프를 하부 패키지 기판의 범프에 접합시킬 때 접합 불량이 발생할지를 예측한다.
즉, 도 1에 도시한 것과 같이 하부 패키지 기판(10)의 반도체 기판(11)에 형성된 몰드부(12)에 범프(13) 노출을 위한 홀(14) 가공 후, 비전카메라(미도시)로 하부 패키지 기판(10)을 촬영하여 상기 홀(14)의 일측 상단 에지(edge)와 범프(13)의 정점(peak) 간의 수직 거리(D01, D02)를 측정한다.
그런데, 종래에는 도 1에 도시한 것과 같이 범프(13) 주변 몰드부(12)의 높이를 범프(13) 주변 한쪽 방향으로만 구하고, 범프(13) 상단 부분의 높이를 구하여 그 차이를 계산하는 방식이었기 때문에 하부 패키지 기판(10)이 워페이지(warpage; 반도체 패키지가 위로 또는 아래쪽으로 활처럼 휘어지는 변형)로 인해 휘어져 있는 경우에는 몰드부(12) 주변부의 높이가 실제 범프(13) 중심부를 덮고 있던 몰드부(12) 높이와 상이하게 되어 상기 홀(14)과 범프(13)의 정점 간의 거리(D01, D02)에 대해 실제 거리와 측정된 데이터 간의 차이가 발생하여 정확한 측정이 어려운 문제가 발생한다.
또한, 외측에 위치한 홀(14) 및 범프(13) 간의 거리(D01)와, 내측에 위치한 홀(14)과 범프(13) 간의 거리(D02) 사이에 차이가 크게 발생하게 되고, 이로 인해 불량 여부에 대한 판정이 어려워지는 문제도 있다.
즉, 종래에는 좌측과 우측의 각각의 몰드면을 기준으로 하여 범프(13)까지의 거리를 측정하는 방식이었으므로, 워페이지가 발생되는 경우 좌측과 우측의 몰드면이 서로 평행하지 않기 때문에, 워페이지의 영향을 많이 받는 측은 실제 몰드부(12)가 덮여있는 기준면으로부터 거리 차이가 심하게 발생하는 문제가 있었고, 이에 의해 워페이지가 심할수록 몰드부(12) 주변부의 높이가 실제 범프(13) 주변부를 덮고 있는 몰드부(12) 높이와 상이하게 되고, 그에 따라 실제 깊이와 측정된 데이터 간에 차이가 발생하여 정확한 측정이 곤란하였다.
몰드부(12)와 범프(13)간의 정확한 측정이 이루어지지 않을 경우에는, 실제 상부 패키지 기판의 범프와 접촉이 어려운 불량 패키지를 선별하는데 문제가 생길 수도 있고, 상부 패키지 기판의 범프와 접촉 불량으로 패키지온패키지(PoP)의 수율이 저하되는 문제가 발생하게 된다. 또한, 이미 패키지 기판에 대한 검증이 완료된 상태에서 발생하는 불량이기 때문에 완성된 패키지온패키지(PoP) 제품에 대한 추가 검사를 요하게 되고, 이로 인해 검사 비용의 상승, 생산성 및 정확도에 문제점을 갖게 된다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명은 패키지 기판의 몰드부에 범프를 노출시키기 위한 홀을 가공한 후, 패키지 기판이 워페이지로 인해 휘어져 있는 경우라도 상기 가공된 홀의 상단부와 범프 정점 간의 거리를 간단하고 단순한 방법으로 정확하게 측정하여 측정 거리로부터 불량 패키지를 선별할 수 있고, 이후 공정에서 상부 패키지 기판의 범프와 접촉시 정확도를 향상시킬 수 있는 반도체 패키지 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 한 형태에 따르면, 반도체 패키지 제조 방법에 있어서, 반도체 기판과, 반도체 기판 상에 형성된 1개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비하는 단계; 상기 범프와 몰드부에 대한 영상을 획득하는 단계; 상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 타측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및 상기 가상선으로부터 범프의 정점까지의 수직 거리(D11)를 측정하는 단계를 포함하는 반도체 패키지 제조방법이 제공된다.
상기한 목적을 달성하기 위한 본 발명의 다른 한 형태에 따르면, 반도체 기판과, 반도체 기판 상에 형성된 2개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비하는 단계; 상기 범프와 몰드부에 대한 영상을 획득하는 단계; 상기 획득된 영상에서 노출된 어느 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 다른 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및 상기 가상선으로부터 어느 한 범프의 정점까지의 수직 거리(D11)와 상기 가상선으로부터 다른 한 범프의 정점까지의 수직거리(D12)를 측정하는 단계를 포함하는 반도체 패키지 제조방법이 제공된다.
본 발명의 또 다른 한 형태에 따르면, 반도체 패키지 제조 방법에 있어서, 몰드부와 상기 몰드부 내에 실장된 1개 이상의 범프를 구비한 패키지 기판을 준비하는 단계; 상기 범프가 노출되도록 상기 몰드부에 홀을 가공하는 단계; 상기 몰드부 및 범프에 대한 영상을 획득하는 단계; 상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 타측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및 상기 가상선으로부터 범프의 정점까지의 수직 거리를 측정하는 단계를 포함하는 반도체 패키지 제조방법이 제공된다.
본 발명의 또 다른 한 형태에 따르면, 반도체 패키지 제조 방법에 있어서, 몰드부와 상기 몰드부 내에 실장된 2개 이상의 범프를 구비한 패키지 기판을 준비하는 단계; 상기 범프가 노출되도록 상기 몰드부에 홀을 가공하는 단계; 상기 몰드부 및 범프에 대한 영상을 획득하는 단계; 상기 획득된 영상에서 노출된 어느 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 다른 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및 상기 가상선으로부터 어느 한 범프의 정점까지의 수직 거리(D11)와 상기 가상선으로부터 다른 한 범프의 정점까지의 수직 거리(D12)를 측정하는 단계를 포함하는 반도체 패키지 제조방법이 제공된다.
상술한 본 발명의 반도체 패키지 제조방법들에 있어서, 상기 가상선은 범프를 둘러싸는 몰드부의 외측 상단 에지에서 내측 상단 에지를 연결하는 직선인 것이 바람직하다.
또한, 상기 가상선은 범프를 둘러싸는 몰드부의 외측 상단 에지에서 내측 상단 에지를 연결하며, 패키지 기판의 단면의 기울기(경사면)와 대응되는 곡선으로 이루어질 수 있다.
또한, 본 발명의 반도체 패키지 제조방법들은 바람직하게는 상기 가상선과 범프의 정점 간의 수직 거리를 측정하는 단계 이후에, 상기 측정된 수직 거리 값과 컨트롤러에 입력되어 있는 설정 범위를 비교하여 불량 여부를 판정하는 단계를 더 포함할 수 있다.
또한, 상기 수직 거리는 상기 가상선과 상기 범프 간의 최단 거리일 수 있다.
본 발명에 따르면, 패키지 기판의 몰드부에 범프 노출을 위한 홀 가공 후, 일측 홀의 상단 에지에서 다른 홀의 상단 에지 또는 각각의 홀의 일측 상단 에지에서 반대편 상단 에지로 가상선을 긋고, 이 가상선을 기준으로 몰드부와 범프의 정점과의 수직 거리(깊이)를 검출한다. 따라서, 패키지 기판이 워페이지 등의 변형으로 인해 휘어지더라도 간단한 방법으로 정확한 깊이 측정이 가능하고, 측정된 거리로부터 불량 패키지 기판을 선별할 수 있고, 이후 공정에서 상부 패키지 기판의 범프와 접촉시 정확도를 높일 수 있는 효과가 있다. 또한, 상부 패키지 기판의 범프와 접촉 불량으로 패키지온패키지(PoP)의 수율이 저하되는 문제를 해결할 수 있으며, 범프 간 연결을 확인하기 위한 완성된 패키지온패키지(PoP) 제품에 대한 추가 검사가 필요하지 않기 때문에, 검사 비용, 생산성 및 정확도 등에 있어 우수한 효과를 가질 수 있다.
도 1은 종래의 패키지온패키지(PoP) 타입의 반도체 패키지의 제조 과정에서 패키지 기판의 몰드부와 범프 간의 수직 거리를 측정하는 방식을 설명하는 요부 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 순차적으로 설명하는 순서도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지 제조방법을 순차적으로 설명하는 순서도이다.
도 4는 패키지온패키지(PoP)를 제작하기 위한 패키지 기판의 일 실시형태를 나타낸 사시도이다.
도 5는 도 4의 I-I선 단면도이다.
도 6은 도 5의 A 부분 확대로서, 본 발명에 의해 패키지 기판의 몰드부와 노출된 범프 간의 수직 거리를 측정하는 방식의 일 실시예를 설명하는 요부 확대 단면도이다.
도 7은 본 발명에 의해 패키지 기판의 몰드부와 노출된 범프 간의 수직 거리를 측정하는 방식의 다른 실시예를 설명하는 요부 확대 단면도이다.
도 8은 본 발명에 의해 패키지 기판의 몰드부와 노출된 범프 간의 수직 거리를 측정하는 방식의 또 다른 실시예를 설명하는 요부 확대 단면도이다.
도 9는 본 발명에 의해 패키지 기판의 몰드부와 노출된 범프 간의 수직 거리를 측정하는 방식의 또 다른 실시예를 설명하는 요부 확대 단면도이다.
본 발명에 따른 반도체 패키지 제조 방법은 다음과 같다.
먼저, 반도체 기판과, 상기 반도체 기판에 형성된 1개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비한다.
여기에서 상기 패키지 기판은 범프가 내장된 패키지 기판이나 통상적인 패키지온패키지(PoP)용 패키지 기판을 사용할 수 있으며, 일반적으로 상기한 패키지 기판은 다음과 같이 제조된다.
(1) 반도체 기판에 1개 이상의 범프를 형성한다.
(2) 상기 범프를 덮도록 반도체 기판에 몰드부를 형성한다.
(3) 상기 범프가 외부로 노출되도록 상기 몰드부에 레이저빔이나 기타 다른 드릴링 장비를 이용하여 홀을 가공한다.
이후, 범프가 노출된 패키지 기판에 있어서, 상기 범프와 몰드부에 대한 영상을 획득한다. 이러한 영상 획득은 비전카메라나 기타 다른 영상 수단을 이용할 수 있다. 그리고, 상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지(edge)에서 타측 상단 에지를 연결하는 임의의 가상선을 도출한다.
바람직하기로는 상기 가상선은 홀의 외측 상단 에지에서 홀의 내측 상단 에지를 연결하는 선으로서, 직선일 수도 있고, 곡선일 수도 있다. 곡선일 경우에는 패키지 기판의 단면의 기울기(경사면)와 대응되는 선으로서, 패키지 기판의 기울기로부터 예측되는 연장선이다.
그 다음 상기 가상선으로부터 범프의 정점까지의 수직 거리를 측정한다. 그리고, 상기 측정된 거리 값과 컨트롤러에 입력되어 있는 설정 범위를 비교하여 측정된 거리 값이 설정 범위 내에 포함될 경우에는 양품으로, 설정 범위를 벗어날 경우에는 불량으로 판정한다.
여기서 상기 가상선과 범프의 정점까지의 수직거리는 상기 가상선과 상기 범프 간의 최단거리임이 바람직하다.
한편, 2개 이상의 범프가 형성되는 패키지 기판에 있어서 범프를 노출하기 위하여 레이저 빔이나 드릴가공 등으로 홀을 형성하는 과정에서 작업 열기 및 작동법 등에 의해 범프와 범프 사이의 격벽이 무너지는 경우가 빈번히 생긴다(도 8 참조). 이러한 경우에는 하나의 범프가 아닌 2개 또는 그 이상의 범프를 이용할 수 있다.
즉, 패키지 기판 상에 2개 이상의 범프가 형성된 경우, 범프와 몰드부에 대한 영상을 획득하고, 그 후 획득된 영상에서 노출된 어느 하나의 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 다른 어느 하나의 범프를 둘러싸고 있는 몰드부의 일측 상단 에지를 임의의 가상선으로 연결하고, 상기 가상선으로부터 어느 하나의 범프의 정점까지의 수직거리(D11)와, 상기 가상선으로부터 다른 범프의 정점까지의 수직거리(D12)를 측정할 수 있다.
물론 이러한 경우에도, 상기 가상선은 앞서 설명한 바와 같이 직선이거나 곡선으로 형성될 수 있다. 다만 곡선일 경우에는 패키지 기판의 기울기와 동일하며 범프의 정점과 수직으로 만나는 지점의 접선을 연결하여 거리(최단 거리)를 계산할 수 있다. 또한 상기한 접선은 범프의 정점과 수직으로 대응되는 지점임이 바람직하다(도 9 참조).
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 제조방법의 바람직한 실시예들을 더욱 상세히 설명한다.
도 2와 도 3은 각각 본 발명의 일 실시예 및 다른 실시예에 따른 반도체 패키지의 제조방법들을 순차적으로 설명하는 순서도이고, 도 4 및 도 5는 범프(13)와 몰드부(12) 및 범프 노출용 홀(14)들이 형성된 패키지온패키지(PoP) 제조용 패키지 기판(10)의 일 실시형태를 나타낸 도면들이다.
먼저, 도 2와 도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조방법은 반도체 기판(11)의 일면에 범프(13)와 몰드부(12) 및 상기 범프(13) 노출을 위한 홀(14)이 형성되어 있는 패키지 기판(10)을 준비하는 단계(단계 S1)와, 상기 패키지 기판(10)의 범프(13) 및 몰드부(12)에 대한 영상을 획득하는 단계(단계 S2)와, 상기 범프(13)를 둘러싸고 있는 몰드부(12)의 상단 에지에서부터 타측 상단 에지를 연결하는 가상선을 도출하는 단계(단계 S3)와, 상기 가상선으로부터 범프(13)의 정점(ball tip)까지의 수직 거리를 측정하는 단계(단계 S4)로 구성된다.
그리고, 도 3 내지 도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지 제조방법은 몰드부(12) 내에 범프(13)가 실장된 패키지 기판(10)을 준비하는 단계(단계 S10)와, 몰드부(12)에 홀(14)을 가공하여 범프(13)를 노출하는 단계(단계 S20)와, 상기 범프(13)와 몰드부(12)에 대한 영상을 획득하는 단계(단계 S30)와, 상기 범프(13)를 둘러싸는 몰드부(12)의 일측 상단 에지에서 타측 상단 에지를 연결하는 가상선을 도출하는 단계(단계 S40)와, 상기 가상선으로부터 범프의 정점까지의 수직 거리를 측정하는 단계(단계 S50)와, 상기 측정된 수직 거리로부터 불량 여부를 판정하는 단계(단계 S60)로 구성된다.
이하의 실시예에서 상기 범프(13)는 패키지 기판(10)의 각 변부에 2열씩 배열된 것을 대표로 하여 서술하였으나, 이에 한정하지는 않는다는 것은 당업자에게 자명한 사실이다.
상술한 반도체 패키지 제조방법 중 상기 몰드부(12)에 범프(13) 노출을 위한 홀(14)을 형성하는 단계는 레이저 빔 조사장치(미도시)를 이용하여 상기 반도체 패키지 기판(11)의 상부에서 몰드부(12)의 각 범프(13) 위치에 레이저 빔을 조사함으로써 이루어질 수 있다. 이 때, 상기 몰드부(12)의 각 범프(13) 위치에 조사되는 레이저 빔은 나선형 궤적을 따라 조사되는 것이 바람직한데, 이는 레이저 빔에 의해 범프(13)가 손상되는 것을 최소화하면서 몰드부(12)가 균일하게 절삭되어 홀(14)이 정확한 형상으로 가공될 수 있도록 하기 위함이다.
상기와 같이 레이저 빔을 조사하여 몰드부(12)에 홀(14)을 가공한 후에는 비전카메라(미도시) 또는 레이저 스캔 등을 통해 상기 홀(14)과 범프(13)에 대한 영상을 획득하고, 상기 비전카메라(미도시)와 연결된 컨트롤러(미도시)가 획득된 영상을 분석하여 가공된 홀(14)과 범프(13)의 정점 간의 깊이를 측정하여 불량 여부를 판정하는 단계(S4)를 수행하게 된다.
도 6은 도 5의 A 부분을 확대한 도면으로, 상기 획득된 영상으로부터 범프(13) 주변의 몰드부(12)와 범프(13)의 정점 간의 수직 거리(깊이)를 측정하여 불량 여부를 판정하는 방법의 일 실시예를 나타낸다. 도 6에 도시한 것과 같이 패키지 기판(10)의 외측 열에 위치하는 범프(13) 주변의 몰드부(12)의 외측 상단 에지(edge)에서 내측 열에 위치하는 다른 범프(13) 주변의 몰드부(12)의 내측 상단 에지로 가상선(L)을 긋고, 상기 가상선(L)으로부터 각각의 범프(13)의 정점까지의 수직 거리(D11, D12)를 계측한다. 그리고, 계측된 거리(D11, D12)를 컨트롤러에 입력되어 있는 설정 범위와 비교하여 불량 여부를 판정한다.
이와 같이 외측 범프(13) 주변의 몰드부(12)의 일측 상단 에지에서 내측 범프(13) 주변의 몰드부(12)의 일측 상단 에지로 이어지는 가상선(L)을 기준으로 범프(13)의 정점과의 거리를 측정하게 되면, 패키지 기판(10)이 워페이지로 인하여 휘어져 있더라도 몰드부(12)에서부터 범프(13)의 정점까지의 수직 거리가 거의 정확하게 측정되어 불량 판정 및 상부 범프와의 접촉 신뢰성이 향상된다.
이 실시예에서는 범프(13) 및 홀(14)이 외측 열과 내측 열의 2열로 배열된 경우를 예시하였으나, 범프(13) 및 홀(14)이 3열 이상으로 배열되는 경우에도 이와 동일 또는 유사한 방식으로 가상선(L)을 긋고, 이 가상선(L)을 기준으로 범프(13)의 정점 간의 거리를 측정할 수 있을 것이다. 예를 들어, 범프(13) 및 홀(14)이 3열로 가공된 경우, 가장 외측 열의 범프(13) 주변 몰드부(12)의 외측 상단 에지에서부터 가장 내측 열의 범프(13) 주변 몰드부(12)의 내측 상단 에지까지 이어지는 가상선을 긋거나, 혹은 가장 외측 열의 범프(13) 주변 몰드부(12)의 외측 상단 에지에서 중간 열의 범프(13) 주변 몰드부(12)의 내측 상단 에지까지 이어지는 첫번째 가상선을 긋고, 다시 중간 열의 홀(14) 주변 몰드부(12)의 외측 상단 에지에서 가장 내측 열의 범프(13) 주변 몰드부(12)의 내측 상단 에지까지 이어지는 두번째 가상선을 그어서 깊이를 측정할 수도 있을 것이다.
또한, 전술한 실시예처럼 어느 한 범프(13) 주변 몰드부(12)의 일측 상단 에지에서 다른 홀(14) 주변 몰드부(12)의 일측 상단 에지로 가상선을 긋지 않고, 도 7에 다른 실시예로 도시된 것과 같이 각각의 범프(13) 주변 몰드부(12)의 일측 상단 에지(edge)에서 반대편 상단 에지로 이어지는 가상선(L)을 긋고, 상기 각 가상선(L)으로부터 각각의 범프(13)의 정점까지의 수직 거리(D11, D12)를 측정할 수도 있다. 즉, 개별 홀(14) 마다 가상선(L)을 긋고, 이 가상선(L)들을 기준으로 각각의 범프(13)의 정점과의 수직 거리(D11, D12)를 측정하여 정확한 깊이를 측정할 수 있다.
한편, 도 8에 또 다른 실시예로 나타낸 것과 같이 범프(13)가 형성되는 패키지 기판(10)에 대하여 범프(13)를 노출하기 위한 레이저 빔 조사나 드릴 가공 등을 수행하는 과정에서 작업 열기 및/또는 작동법 등에 의해 범프(13)와 범프(13) 사이의 격벽(16)이 무너지는 경우가 발생할 수 있다. 이러한 경우에는 하나의 범프(13)가 아닌 2개 또는 그 이상의 범프(13)를 이용할 수 있다.
즉, 획득된 영상에서 노출된 어느 하나(외측 열)의 범프(13)를 둘러싸고 있는 몰드부(12)의 외측 상단 에지에서 다른 어느 하나(내측 열)의 범프(13)를 둘러싸고 있는 몰드부(12)의 내측 상단 에지를 임의의 가상선(L)으로 연결하고, 상기 가상선(L)으로부터 어느 하나의 범프(13)의 정점까지의 수직거리(D11)와, 상기 가상선(L)으로부터 다른 범프의 정점까지의 수직거리(D12)를 측정할 수 있다.
상기 가상선(L)은 앞서 설명한 바와 같이 직선이거나 곡선으로 형성될 수 있다. 상기 가상선이 곡선일 경우에는 패키지 기판(10)의 기울기와 동일한 것이 바람직하며, 도 9에 도시한 것과 같이, 범프(13)의 정점과 수직으로 만나는 지점의 접선을 연결하여 수직 거리를 계산할 수 있다.
전술한 본 발명에 따른 반도체 패키지 제조방법의 실시예는 단지 본 발명의 이해를 돕기 위한 예시 목적으로 제시된 것으로 본 발명은 이에 국한되지 않으며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 첨부된 특허청구범위에 기재된 기술 사상의 범주 내에서 다양한 변경 및 실시가 가능할 것이다.
10 : 패키지 기판 11 : 반도체 기판
12 : 몰드부 13 : 범프
14 : 홀 L : 가상선
D01, D02 : 홀의 일측 상단에지와 범프 정점 간의 수직 거리
D11, D12 : 가상선과 범프 정점 간의 수직 거리

Claims (8)

  1. 반도체 패키지 제조 방법에 있어서,
    반도체 기판과, 반도체 기판 상에 형성된 1개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비하는 단계;
    상기 범프와 몰드부의 이미지를 위한 영상을 획득하는 단계;
    상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 타측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및
    상기 가상선으로부터 범프의 정점까지의 수직 거리(D11)를 측정하는 단계를 포함하는 반도체 패키지 제조방법.
  2. 반도체 패키지 제조 방법에 있어서,
    반도체 기판과, 반도체 기판 상에 형성된 2개 이상의 범프와, 상기 반도체 기판 상부에 적층되며 상기 범프를 노출하기 위한 홀이 형성된 몰드부를 구비한 패키지 기판을 준비하는 단계;
    상기 범프와 몰드부의 이미지를 위한 영상을 획득하는 단계;
    상기 획득된 영상에서 노출된 어느 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 다른 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및
    상기 가상선으로부터 어느 한 범프의 정점까지의 수직 거리(D11)와 상기 가상선으로부터 다른 한 범프의 정점까지의 수직거리(D12)를 측정하는 단계를 포함하는 반도체 패키지 제조방법.
  3. 반도체 패키지 제조 방법에 있어서,
    몰드부와 상기 몰드부 내에 실장된 1개 이상의 범프를 구비한 패키지 기판을 준비하는 단계;
    상기 범프가 노출되도록 상기 몰드부에 홀을 가공하는 단계;
    상기 몰드부 및 범프의 이미지를 위한 영상을 획득하는 단계;
    상기 획득된 영상에서 노출된 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 타측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및
    상기 가상선으로부터 범프의 정점까지의 수직 거리를 측정하는 단계를 포함하는 반도체 패키지 제조방법.
  4. 반도체 패키지 제조 방법에 있어서,
    몰드부와 상기 몰드부 내에 실장된 2개 이상의 범프를 구비한 패키지 기판을 준비하는 단계;
    상기 범프가 노출되도록 상기 몰드부에 홀을 가공하는 단계;
    상기 몰드부 및 범프의 이미지를 위한 영상을 획득하는 단계;
    상기 획득된 영상에서 노출된 어느 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지에서 다른 한 범프를 둘러싸고 있는 몰드부의 일측 상단 에지를 연결하는 임의의 가상선을 도출하는 단계; 및
    상기 가상선으로부터 어느 한 범프의 정점까지의 수직 거리(D11)와 상기 가상선으로부터 다른 한 범프의 정점까지의 수직 거리(D12)를 측정하는 단계를 포함하는 반도체 패키지 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 가상선은 범프를 둘러싸는 몰드부의 외측 상단 에지에서 내측 상단 에지를 연결하는 직선인 것을 특징으로 하는 반도체 패키지 제조방법.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 가상선은 범프를 둘러싸는 몰드부의 외측 상단 에지에서 내측 상단 에지를 연결하며, 패키지 기판의 단면의 기울기(경사면)와 대응되는 곡선인 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 가상선과 범프의 정점 간의 수직 거리를 측정하는 단계 이후에, 상기 측정된 수직 거리 값이 상기 반도체 기판 위에 적층될 다른 반도체 기판의 범프와 접촉 가능한 허용 범위 이내인지를 비교하여 불량 여부를 판정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  8. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 수직 거리는 상기 가상선과 상기 범프 간의 최단 거리인 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020110017937A 2011-02-28 2011-02-28 반도체 패키지 제조방법 KR101550834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110017937A KR101550834B1 (ko) 2011-02-28 2011-02-28 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110017937A KR101550834B1 (ko) 2011-02-28 2011-02-28 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20120098168A KR20120098168A (ko) 2012-09-05
KR101550834B1 true KR101550834B1 (ko) 2015-09-08

Family

ID=47109261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017937A KR101550834B1 (ko) 2011-02-28 2011-02-28 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101550834B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538801B2 (en) 2020-08-25 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334900A (ja) 2001-05-09 2002-11-22 Ibiden Co Ltd バンプ高さ検査方法および検査装置
JP2005069810A (ja) 2003-08-22 2005-03-17 Hitachi High-Technologies Corp バンプ寸法測定方法および測定装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334900A (ja) 2001-05-09 2002-11-22 Ibiden Co Ltd バンプ高さ検査方法および検査装置
JP2005069810A (ja) 2003-08-22 2005-03-17 Hitachi High-Technologies Corp バンプ寸法測定方法および測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538801B2 (en) 2020-08-25 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20120098168A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
KR101774592B1 (ko) 반도체 장치의 검사 방법
TWI428608B (zh) 探針測試裝置與其製造方法
US9418907B2 (en) Method for manufacturing semiconductor device
JP2006147915A (ja) 光学デバイス
TWI771363B (zh) 用來產生物件的３ｄ複合影像及依據該３ｄ複合影像判定物件性質的方法和系統
KR101550834B1 (ko) 반도체 패키지 제조방법
CN102934216B (zh) 用于对准半导体材料的方法
US7262512B2 (en) Surface mount chip package
KR20180074170A (ko) 반도체 패키지 지지용 진공패드 및 이를 포함하는 적재 장치
US10482593B2 (en) Inspection method, inspection system, and method of manufacturing semiconductor package using the same
JP2007036252A (ja) 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法
KR101122240B1 (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
JP2008202989A (ja) 電子部品および電子部品の検査方法
JP2009152450A (ja) 半導体装置の製造方法
KR101343048B1 (ko) 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법.
CN111106025B (zh) 边缘缺陷检查方法
KR101161774B1 (ko) 적응적 포커스 구조를 갖는 카메라 모듈 및 그의 제조방법
US20230296371A1 (en) Non-destructive gap metrology
JP2008010447A (ja) 半導体装置の製造方法
US6543127B1 (en) Coplanarity inspection at the singulation process
KR20070048953A (ko) 반도체 패키지의 게이트 버어 제거 방법
JP3312395B2 (ja) ワイヤボンディングの検査方法
KR20170036222A (ko) 다이 검사 방법
JPH1187452A (ja) 検査装置および位置ずれ検査方法
KR20220053293A (ko) 테스트 더미 패턴을 갖는 반도체 장치, 그것의 제조방법 및 테스트 더미 패턴을 이용한 불량 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 5