KR101547416B1

KR101547416B1 - 충전 펌프 서지 전류 감소

Info

Publication number: KR101547416B1
Application number: KR1020137026960A
Authority: KR
Inventors: 샤오홍 취안; 안키트 스리바스타바; 궈칭 마오
Original assignee: 퀄컴 인코포레이티드
Priority date: 2011-03-14
Filing date: 2012-03-14
Publication date: 2015-09-04
Also published as: US20120235730A1; JP5788537B2; WO2012125766A3; EP2686945A2; EP2686945B1; WO2012125766A2; JP2014508500A; CN103460579A; KR20130135956A

Abstract

충전 펌프들에서 서지 전류를 감소시키는 기법들. 예시적인 실시형태에서, 플라잉 커패시터의 단자를 전압 서플라이에 커플링하는 하나 이상의 스위치들은 가변 온-저항을 갖도록 구성된다. 충전 펌프가 보다 낮은 이득으로부터 보다 높은 이득으로 이득 모드를 스위치하도록 구성될 때, 하나 이상의 가변 저항 스위치들이 시간의 경과에 따라 감소하는 저항 프로파일을 갖도록 구성된다. 이 방식으로, 이득 스위치의 시초에 전압 서플라이로부터 유도된 서지 전류가 제한될 수도 있고, 정상 상태 충전 및 방전 동안 온-저항이 낮게 유지될 수도 있다. 서플라이 전압을 충전 펌프의 포지티브 출력 전압에 커플링하는 바이패스 스위치로부터의 서지 전류를 감소시키도록 하는 유사한 기법들이 제공된다.

Description

충전 펌프 서지 전류 감소 {CHARGE PUMP SURGE CURRENT REDUCTION}

관련출원

본 출원은, 발명의 명칭이 "System and Method for Reducing Power Consumption for Audio Playback" 이고 2008 년 3 월 3 일에 출원된 미국 특허 출원 제 12/041,414 호, 및 발명의 명칭이 "Digital Filtering in a Class D Amplifier System to Reduce Noise Fold Over" 이고 2009 년 3 월 19 일에 출원된 미국 특허 출원 제 12/407,238 호와 관련되며, 이들 미국 출원들의 내용은 그들 전체가 여기서 참조로서 포함된다.

분야

본 개시물은 충전 펌프들에 관한 것으로, 특히 충전 펌프 동작 동안 충전 펌프 전압 서플라이로부터 유도된 서지 전류를 감소시키는 기법에 관한 것이다.

충전 펌프들은, 전기 회로에서 주어진 전압 서플라이 레벨을 상하로 스테핑하고 그리고/또는 그 서플라이를 역전압으로 반전하여 부하 회로에 전력을 공급하도록 하는 데 통상적으로 사용된다. 충전 펌프는, 예컨대 클래스 G 증폭기 아키텍처의 애플리케이션을 찾을 수도 있으며, 여기서 증폭기에 제공되는 전압 서플라이 레벨은 증폭될 입력 신호의 레벨에 따라 변할 수도 있다. 이러한 애플리케이션들에서, 충전 펌프는, 예컨대 충전 펌프 제어기에 의해 결정된 입력 신호 레벨의 표시에 응답하여, 가변 전압 서플라이 레벨들을 전력 증폭기에 제공하는 데 사용될 수도 있다. 충전 펌프 제어기는, 예컨대 충전 펌프의 이득 모드, 및/또는 충전 펌프 스위칭 주파수를 제어할 수도 있다.

충전 펌프 동작 동안, 복수의 스위치들은, 전압 서플라이를 사용하여 하나 이상의 커패시터들을 충전하도록, 그리고 나서 하나 이상의 커패시터들을 부하에 커플링하도록 교번하여 구성될 수도 있다. 어떤 상황들에 있어서, 예컨대 충전 펌프의 이득 모드가 스위칭될 때, 그러한 스위치들 중 하나 이상에 걸쳐서 큰 전압차들이 걸릴 수도 있다. 이러한 큰 전압차들은 용인할 수 없게 큰 서지 전류가 전압 서플라이로부터 유도되게 할 수도 있다.

효율적인 전체 충전 펌프 동작을 유지하면서 충전 펌프에 의해 유도된 최대 레벨의 서지 전류를 감소시키는 기법들을 제공하는 것이 바람직할 것이다.

도 1 은 본 개시물에 따른 충전 펌프 애플리케이션의 예시적인 실시형태를 예시한다.
도 2 는 본 개시물에 따른 충전 펌프 내의 내부 스위치들의 예시적인 실시형태를 예시한다.
도 3a 는 3 개의 페이즈들에 대해 제 1 이득 모드 또는 이득 = 1/2 인 스위치들의 구성을 예시한다.
도 3b 는 2 개의 페이즈들에 대해 제 2 이득 모드 또는 이득 = 1 인 스위치들의 구성을 예시한다.
도 4 는, 여기서 "바이패스 스위치" 라고 표기되는 엑스트라 스위치 (S7) 가 Vdd 와 Vpos 사이에 제공되어 이득 = 1, 페이즈 I 동안에 경로 저항을 감소시키는 충전 펌프의 예시적인 실시형태를 예시한다.
도 5 는 스위치에 걸리는 큰 전압차가 큰 서지 전류를 가져 오는 상황을 도시한 플롯들을 예시한다.
도 6 은 본 개시물의 예시적인 실시형태의 동작을 도시한 플롯들을 예시한다.
도 7 및 도 8 은 병렬로 커플링된 스위치들을 사용하여 시간의 경과에 따라 R_S1 을 감소시키는 방식의 예시적인 실시형태를 예시한다.
도 9 및 도 10 은 R_S7 의 동적 조절을 달성하기 위해, Vdd 와 Vpos 를 커플링하는 스위치 (S7) 가 복수 M 개의 서브스위치들을 사용하여 추가로 구현된 예시적인 실시형태를 예시한다.
도 11 은 본 개시물에 따른 방법의 예시적인 실시형태를 예시한다.
도 12 는 본 개시물의 충전 펌프 기법들을 채용할 수도 있는 클래스 G 전력 증폭기의 예시적인 실시형태를 예시한다

본 개시물의 다양한 양태들은 첨부한 도면을 참조하여 이하에서 보다 충분히 설명된다. 그러나, 본 개시물은 많은 다양한 형태들로 구현될 수도 있고, 본 개시물 전반에 걸쳐서 제시되는 임의의 특정 구조 또는 기능으로 제한되는 것으로 이해되어서는 안 된다. 오히려, 이들 양태들은, 본 개시물이 철저하고 완전하도록, 그리고 본 개시물의 범주를 당업자에게 충분히 전달하도록 제공된다. 본 명세서의 교시에 기초하면, 당업자는, 본 개시물의 임의의 다른 양태와는 독립적으로 구현되든 또는 그와 결합하여 구현되든, 본 개시물의 범주가 본 명세서에서 개시되는 개시물의 임의의 양태를 포괄하고자 하는 것임을 이해해야 한다. 예를 들어, 본 명세서에서 설명되는 임의의 수의 양태들을 이용하여, 장치가 구현될 수도 있고 또는 방법이 실시될 수도 있다. 추가로, 본 개시물의 범주는, 본 명세서에서 설명되는 개시물의 다양한 양태들에 더해 또는 그 외에도 다른 구조, 기능, 또는 구조와 기능을 이용하여 실시되는 그러한 장치 또는 방법을 포괄하는 것으로 의도된다. 본 명세서에서 개시되는 개시물의 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다는 것을 이해해야 한다.

첨부한 도면과 관련하여 후술되는 상세한 설명은 본 발명의 예시적인 양태들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 예시적인 양태들을 나타내는 것으로 의도되지는 않는다. 본 설명 전반에 걸쳐서 사용되는 "예시적인" 이라는 용어는 "예, 예시, 또는 예증으로서 제공되는"을 의미하며, 반드시 다른 예시적인 양태들에 비해 바람직하거나 유리한 것으로 이해되어서는 안 된다. 상세한 설명은 본 발명의 예시적인 양태들의 철저한 이해를 제공할 목적으로 특정 세부사항을 포함한다. 당업자에게, 본 발명의 예시적인 양태들은 이들 특정 세부사항들 없이 실시될 수도 있다는 것이 명백할 것이다. 몇몇 경우들에 있어서, 주지된 구조들 및 디바이스들이 여기서 제시되는 예시적인 양태들의 신규성을 모호하게 하지 않도록 하기 위해 블록도 형태로 도시된다.

도 1 은 본 개시물에 다른 충전 펌프 애플리케이션의 예시적인 실시형태를 예시한다. 도 1 에 도시한 충전 펌프 애플리케이션은 오로지 예시의 목적으로만 제공되며, 본 개시물의 범주를 임의의 특정한 충전 펌프 애플리케이션들로 제한하는 것을 의미하지 않는다는 것에 유의한다.

도 1 에서, 충전 펌프 (120) 에는 전력 서플라이 (10) 로부터 서플라이 전압 Vdd (105a) 이 제공된다. 예시적인 실시형태에서, 전력 서플라이 (10) 는, 예컨대 전력을 다른 전기 모듈들에게 또한 공급할 수도 있는 스위칭 모드 전력 서플라이 (SMPS) 일 수도 있다. 충전 펌프 (120) 는 플라잉 커패시터 (Cfly)(125) 를 연속으로 충전시키고 방전시키도록 복수의 스위치들 (도 1 에는 미도시) 을 구성함으로써 전압 Vdd (105a) 으로부터 출력 전압들 Vpos (120a) 및 Vneg (120b) 를 생성한다. 도시한 예시적인 실시형태에서, 충전 펌프 이득, 또는 Vdd 의 레벨로부터 Vpos 및 Vneg 의 레벨들까지의 상대적 이득은 제어 신호 cp_gain (110a) 에 의해 제어된다. 마찬가지로, 내부 충전 펌프 스위치들이 활성화되는 주파수를 결정하는 충전 펌프 스위칭 주파수는 제어 신호 cp_fclk (110b) 에 의해 제어된다. 제어 신호들 cp_gain 및 cp_fclk 는 내부 충전 펌프 스위치들의 개방 및 폐쇄를 제어하는 스위치 제어 모듈 (123) 에 제공될 수도 있다.

도 1 에 도시한 바와 같이, 충전 펌프에 의해 제공되는 에너지를 저장하도록 그리고 전압 레벨들 Vpos (120a) 및 Vneg (120b) 을 각각 유지시켜 부하 모듈 (20) 에 전력을 공급하도록 커패시터들 Cpos (161) 및 Cneg (162) 이 제공될 수도 있다.

도 2 는 본 개시물에 따른 충전 펌프 내의 내부 스위치들의 예시적인 실시형태를 예시한다. 도 2 에 도시한 특정 충전 펌프 스위치들은 단지 예시의 목적으로만 설명되며, 본 개시물의 범주를 충전 펌프의 임의의 특정 구현형태로 제한하고자 하지는 않는다는 것에 유의한다. 당업자는, 다른 개수 및/또는 토폴로지의 스위치들이 도 2 를 참조하여 여기서 설명되는 바와 동일한 기능들을 달성하도록 하는 데 사용될 수도 있음을 이해할 것이다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범주 내에 있는 것으로 간주된다.

도 2 에서, 커패시터 Cfly (125) 는 복수의 스위치들 S1-S6 에 커플링된 단자들 C1p 및 C1n 을 갖는다. C1p 및 C1n 은 또한 여기서 제 1 및 제 2 플라잉 커패시터 노드들이라고 각각 표기될 수도 있다. 스위치들 S1-S6 은 후술하는 바와 같은 일련의 동작 페이즈들에 대해 스위치 제어 모듈 (123) 에 의해 개방 및 폐쇄되어 출력 전압들 Vpos (120a) 및 Vneg (120b) 을 생성하도록 구성된다. 구체적으로, 이득 = 1/2 에 대응하는 제 1 이득 모드에서, 스위치들 S1-S6 은 3 개의 순차적 페이즈들의 연속 반복을 통해 동작될 수도 있고, 그 반면에 이득 = 1 에 대응하는 제 2 이득 모드에서, 스위치들 S1-S6 은 2 개의 순차적 페이즈들의 연속 반복을 통해 동작될 수도 있다.

도 3a 는 3 개의 페이즈들에 대해 제 1 이득 모드 또는 이득 = 1/2 인 스위치들의 구성을 예시한다. 도 3a 에 도시한 바와 같이, 페이즈 I 동안, Cfly 의 단자들 C1p 및 C1n 은 각각 Vdd 및 Vpos 노드들에 커플링된다. 페이즈 II 동안, 단자들 C1p 및 C1n 은 각각 Vpos 및 GND 노드들에 커플링된다. 페이즈 III 동안, 단자들 C1p 및 C1n 은 각각 GND 및 Vneg 노드들에 커플링된다.

페이즈들 I 및 II 가 페이즈들 I 및 II 동안 서플라이 전압 Vdd 를 Vpos 와 GND 사이의 절반으로 효과적으로 분할하기 때문에, Cfly 에 걸리는 총 전압이 (로딩을 조건으로) 정상 상태에서 Vdd/2 에 접근할 것이라는 점이 이해될 것이다. 페이즈 III 동안, Cfly 가 반전되고, Vneg 가 -Vdd/2 에 접근한다.

도 3b 는 2 개의 페이즈들에 대해 제 2 이득 모드 또는 이득 = 1 인 스위치들의 구성을 예시한다. 도 3b 에 도시한 바와 같이, 페이즈 I 동안, Cfly 의 단자 C1p 는 Vdd 및 Vpos 양측 모두에 커플링되고, 그 반면에 Cfly 의 단자 C1n 은 GND 에 커플링된다. 이 페이즈에서, 서플라이 전압 Vdd 는 여기서 "제 1 스위치" 라고도 표기되는 스위치 S1 을 통해 Cfly 의 단자 C1p 를 직접적으로 변화시킨다. Vdd 는 또한 스위치들 S1 및 S3 의 직렬 접속을 통해 포지티브 출력 전압 노드 Vpos 에 커플링되어, 커패시터 Cpos (161)(도 3b 에는 미도시) 의 단자들 중 하나를 충전시킨다. 페이즈 I 에서, Cfly 에 걸리는 총 전압은 Vdd 에 접근하며, Vpos 는 또한 Vdd 에 접근한다.

페이즈 II 동안, 단자들 C1p 및 C1n 은 각각 GND 및 Vneg 노드들에 커플링된다. 이 페이즈에서, C1n 은 스위치 S5 를 통해 네거티브 출력 전압 노드 Vneg 에 커플링되어, 전압 Vneg 가 -Vdd 에 접근하고 커패시터 Cneg (162)(도 3b 에는 미도시) 의 단자들 중 하나를 충전시킨다.

당업자는, 대안의 실시형태들에서, 페이즈들의 시퀀스가 도 3a 및 도 3b 에 도시될 필요가 없고 그 대신에 다른 방식으로 배열될 수도 있음을 이해할 것이다. 예를 들어, 도시한 페이즈들의 시퀀스는 변할 수도 있다. 또한, 반전된 (네거티브) 서플라이 전압을 요구하지 않는 충전 펌프의 어떤 애플리케이션들에 있어서, 이득 모드 = 1/2 의 페이즈 III 는 생략될 수도 있음이 이해될 것이다. 추가 페이즈들이 또한 제공될 수도 있다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범주 내에 있는 것으로 간주된다.

도 3a 를 참조하여 전술한 바와 같이, 이득 = 1, 페이즈 I 동안, 서플라이 전압 Vdd 는 스위치 S1 을 통해 Cfly 의 단자 C1p 를 충전하도록 요청되고, 그 뿐 아니라, 포지티브 출력 전압 노드 Vpos 는 스위치들 S1 및 S3 의 직렬 접속을 통해 충전하도록 요청된다. 2 개의 스위치들 S1 및 S3 의 직렬 접속이 하나의 스위치의 것에 대해 Vdd 와 Vpos 사이의 경로 저항을 증가시키고 그에 따라 Vpos 를 Vdd 에 의해 충전시키는 데 요구되는 시간을 바람직하지 못하게 증가시킬 수도 있다는 것이 이해될 것이다.

도 4 는 충전 펌프의 예시적인 실시형태를 예시하며, 여기서 "바이패스 스위치" 라고도 표기되는 엑스트라 스위치 S7 가 Vdd 와 Vpos 사이에 제공되어 이득 = 1, 페이즈 I 동안 Vdd 와 Vpos 사이의 경로 저항을 감소시킨다. 도 4 에서, 스위치 S7 는 이득 1, 페이즈 I 동안에만 폐쇄되도록 그리고 다른 모든 페이즈들 동안에는 개방되도록 구성된다. Vdd 와 Vpos 사이에 엑스트라 전도성 경로를 제공함으로써, 이득 = 1, 페이즈 I 동안 Vpos 를 충전시키는 데 요구되는 시간은 유리하게도 감소할 수도 있다.

본 개시물의 일 양태에 있어서, 충전 펌프의 이득 모드를 스위칭할 때, 전압 서플라이 VDD 로부터 충전 펌프에 의해 유도된 서지 전류를 감소시키는 기법들이 제공된다. 도 3a 를 참조하여 전술한 바와 같이, 이득 = 1/2 일 때, Cfly 에 걸리는 전압은 Vdd/2 에 접근한다. 후속으로, 이득 모드가 이득 = 1/2 로부터 이득 =1 로 스위칭되면, C1p 가 초기에 Vdd 에 커플링될 때 스위치 S1 에는 Vdd/2 이상에 이르는 전압차가 걸릴 수도 있다. 이러한 전압차는 Vdd로부터 큰 서플라이 전류를 유도할 수도 있는데, 이는 Vdd 에서 파워 서플라이 (예컨대, SMPS) 전류 한도를 바람직하지 못하게도 초과할 수도 있고 전압 리플을 도입할 수도 있다.

도 5 는 전술한 상황을 도시한 플롯들을 예시한다. 도 5 에서, 플롯 5a) 는 충전 펌프가 이득 = 1/2 로부터 이득 =1, 페이즈 I 로 스위칭하는 시간 t0 이후 S1 의 온-저항 (R_S1) 을 도시한다. 플롯 5a) 로부터 알 수 있는 바와 같이, S1 이 폐쇄될 때, R_S1 은 시간 t0 에서 R1 의 일정한 온-저항을 나타낸다.

플롯 5b) 는 플롯 5a) 에 대응하는 시간 주기에 대해 전압 서플라이 Vdd 로부터 유도된 전류 I_Vdd 를 도시한다. 플롯 5b) 로부터 알 수 있는 바와 같이, t0 에서, I_Vdd 는, 전술한 바와 같이, 대략적으로 Vdd/2 인 S1 에 걸리는 전압차에 응답하여, t0 에서 최대 값 I0 으로 증대한다. t0 후, I_Vdd 는 노드 Vpos 가 점진적으로 충전되므로 시간의 경과에 따라 감소한다. I0 의 전류가 t0 직후에 최대 전력 서플라이 전류 한도 Imax 를 잠시 초과하는 것을 알 수 있을 것이다.

서지 전류를 감소시키기 위해, 온-저항 R_S1 이 증가할 수도 있다는 것이 이해될 것이다. 그러나, R_S1 을 증가시키는 것은 바람직하지 않게도 Vpos 를 충전시키는 데 요구되는 시간을 증가시킬 것이고, Vpos 상의 등가 저항을 증가시킬 것이며, 또한 Vpos 상에 존재하는 전압 리플의 양을 증가시킬 것이다.

예시적인 실시형태에서, R_S1 은 이득 = 1, 페이즈 I 동안 시간의 경과에 따라 동적으로 감소할 수도 있어, 정상 상태 동작 동안 낮은 온-저항을 동시에 보존하면서 이득 스위칭으로부터 초래된 서지 전류를 유리하게도 감소시킬 수도 있다.

도 6 은 본 개시물의 예시적인 실시형태의 동작을 도시한 플롯들을 예시한다. 플롯 6a) 에 도시한 바와 같이, 시간 t0 에서, 온-저항 R_S1 은 초기에 값 R2 로 설정된다. 대응하는 현재 플롯 6b) 로부터 알 수 있는 바와 같이, R2 는 시간 t0 에서 Vdd 로부터 유도된 순전류 I_Vdd 가 Imax 보다 작은 값 I1 이 되도록 선택된다. t0 이후, 저항 R_S1 이 R2 로부터 R0 으로 감소하여, t0 이후의 일부 시간 동안 전류 I_Vdd 를 대략적으로 일정하게 유지시킨다. R_S1 이 R0 에 도달한 후, R_S1 은 R0 에서 일정하게 유지되고, 그에 따라 I_Vdd 는 감소하며, 그 후, 결과로서, C1p 가 전압 면에서 결국 충전된다.

시간에 따른 R_S1 의 감소에 대해 도시한 프로파일은 단지 예시 목적으로만 제공되며, 본 개시물의 범주를 도시한 임의의 특정 프로파일로 제한하고자 하지 않는 것이 이해될 것이다. 예시적인 실시형태에서, 후술하는 바와 같이, R_S1 은, 예컨대 병렬로 커플링된 스위치들을 연속으로 폐쇄시킴으로서, 이산 단계들에서 감소할 수도 있다. 대안의 예시적인 실시형태들에서, 예컨대 게이트 제어 전압을 증가시킴으로써 MOS 트랜지스터의 채널 저항을 계속해서 감소시키는 등의 시간의 경과에 따라 저항을 감소시키는 다른 기법들이 적용될 수도 있다. R_S1 이 시간의 경과에 따라 또는 임의의 다른 기능적 관계에 따라서 선형적으로 감소할 수도 있다는 것에 유의한다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범주 내에 있는 것으로 간주된다.

도 7 및 도 8 은 병렬로 커플링된 스위치들을 사용하여 시간의 경과에 따라 R_S1 을 감소시키는 방식의 예시적인 실시형태를 예시한다. 도 7 및 도 8 은 예시 목적으로만 도시되며, 본 개시물의 범주를 S1 에 대한 가변 온-저항을 구현하기 위한 임의의 특정 기법들로 제한하고자 하지 않는 것에 유의한다.

도 7 에서, 스위치 S1 은 복수 N 개의 병렬 서브스위치들 S1.1 내지 S1.N 으로서 구현된다. 이산 단계들에서 R_S1 을 감소시키기 위해, 서브 스위치들은 t0 이후에 시간의 경과에 따라 연속으로 폐쇄될 수도 있다. 예를 들어, 도 8 의 플롯에 도시한 바와 같이, S1.1 이 t0 에서 폐쇄될 수도 있고, S1.2 가 t0 이후 t1 에서 폐쇄될 수도 있는 등이며, S1.N 은 모든 다른 서브스위치들이 폐쇄된 후 시간 tN 에서 폐쇄될 수도 있다.

추가의 예시적인 실시형태에서, 스위치 S1 의 온-저항을 감소시키기 위해 설명된 기법들은, 도 4 를 참조하여 여기서 전술한, 바이패스 스위치 S7 에 마찬가지로 적용될 수도 있다. 도 4 로부터, 충전 펌프가 이득 = 1/2 로부터 이득 1, 페이즈 I 로 스위칭할 때 S7 에 걸리는 큰 전압차가 또한 존재할 수도 있다는 것이 이해될 것이다. Vdd 로부터 유도될 수도 있는 최종 생성 서지 전류를 감소시키기 위해, S7 의 온-저항 (R-S7) 은 또한 이득 = 1, 페이즈 I 동안 시간의 경과에 따라 감소할 수도 있다.

도 9 및 도 10 은, R_S7 의 동적 조절을 달성하기 위해, Vdd 및 Vpos 를 커플링하는 바이패스 스위치 S7 이 복수 M 개의 서브스위치들을 사용하여 더 구현되는 예시적인 실시형태를 예시한다. 도 9 에서, 서브스위치들 S7.1 내지 S7.M 의 구성은 도 7 및 도 8 에 도시한 스위치들 S1.1 내지 S1.N 에 대해 설명한 바와 유사하게 동작될 수도 있다. 예를 들어, 도 10 에 도시한 바와 같이, S7.1 은 시간 t0' 에서 폐쇄될 수도 있고, S7.2 는 t0' 이후 시간 t1' 에서 폐쇄될 수도 있는 등이며, S7.M 은 모든 다른 서브스위치들이 폐쇄된 후 시간 tM' 에서 폐쇄될 수도 있다.

예시적인 실시형태들이 스위치들 S1 및 S7 의 온-저항을 변화시키는 것에 대해 여기서 설명되었지만, 스위치들 S1-S7 중 임의의 것에 대한 온-저항은 본 개시물의 원리들에 따라 변할 수도 있다는 것이 이해될 것이다. 이러한 대안의 예시적인 실시형태들은 본 개시물의 범주 내에 있는 것으로 간주된다.

도 11 은 본 개시물에 따른 방법 (1100) 의 예시적인 실시형태를 예시한다. 도 11 은 오로지 예시의 목적을 위해 도시되며, 본 개시물의 범주를 도시한 임의의 특정 방법들로 제한하고자 하지 않는다는 것이 이해될 것이다.

도 11 에서, 블록 (1110) 에서, 플라잉 커패시터의 제 1 및 제 2 노드들은 복수의 노드들에 연속으로 커플링 및 디커플링된다.

블록 (1120) 에서, 복수의 스위치들 중 적어도 하나의 스위치의 온-저항은 시간의 경과에 따라 변화한다.

도 12 는 본 개시물의 충전 펌프 기법들을 채용할 수도 있는 클래스 G 전력 증폭기의 예시적인 실시형태를 예시한다. 도 12 에서의 애플리케이션은 오로지 예시의 목적을 위해 도시되며, 본 개시물의 범주를 충전 펌프를 사용하는 임의의 특정 애플리케이션들로 제한하고자 하는 것이 아니라는 것에 유의한다. 충전 펌프는 클래스 G 전력 증폭기 이외의 다른 회로에서 이용될 수도 있으며, 이러한 대안의 예시적인 실시형태들은 본 개시물의 범주 내에 있는 것으로 간주된다는 것이 이해될 것이다.

도 12 에서, 디지털 입력 신호 Vin (100a) 는 충전 펌프 제어기 (110) 및 신호 지연 모듈 (130) 양측 모두에 제공된다. 디지털 입력 신호 Vin (100a) 의 지연된 버전 (130a) 은 신호 (100a) 의 지연된 아날로그 버전 (140a) 을 생성하는 디지털-아날로그 컨버터 (DAC)(140) 에 제공된다. 아날로그 신호 (140a) 는 아날로그 출력 신호 Vout (150a) 을 생성하는 전력 증폭기 (PA)(150) 에 제공된다. PA (150) 로의 전력은 충전 펌프 (120) 에 의해 전압 레벨들 (120a, 120b) 을 통해 제공된다. PA (150) 로의 전압 서플라이의 레벨은 동적으로 조절될 수도 있다.

충전 펌프 제어기 (110) 는 디지털 입력 신호 Vin (100a) 를 수용하고, 충전 펌프 이득 제어 신호 cp_gain (110a) 및 충전 펌프 주파수 제어 신호 cp_fclk (110b) 를 생성한다. 신호들 (110a, 110b) 은 충전 펌프 (120) 에 제공되어, 충전 펌프 이득 세팅 및 충전 펌프 스위칭 주파수를 각각 제어한다. 충전 펌프 (120) 는, 예컨대 도 7 내지 도 11 을 참조하여 전술한 바와 같은, 충전 펌프 내의 스위치들 및 서브스위치들의 동작을 제어할 수도 있고 충전 펌프 내의 스위치들 중 임의의 것의 온-저항을 변화시킬 수도 있는 스위치 제어 모듈 (123) 을 포함한다. 스위치 제어 모듈 (123) 은 신호들 cp_gain (110a) 및 cp_fclk (110b) 를 수용하여 충전 펌프 (120) 에서 스위치들의 동작을 제어할 수도 있다.

예시적인 실시형태에서, 클래스 G 증폭기 동작마다, 충전 펌프 제어기 (110) 는 신호 (110a) 을 조절하여, 예컨대 신호 Vin (100a) 의 크기가 커질 때 전압 Vpos (120a) 를 증가시키고 (그리고 전압 Vneg (120b) 를 감소시키고), 대응하게 Vin (100a) 의 크기가 작아질 때, 전압 Vpos (120a) 를 감소시킨다 (그리고, 전압 Vneg (120b) 를 증가시킨다). 충전 펌프 제어기 (110) 는 신호 (110b) 를 더 조절하여, 예컨대 신호 Vin (100a) 의 레벨이 커질 때 충전 펌프 스위칭 주파수를 증가시킬 수도 있고, 신호 Vin (100a) 의 크기가 작아질 때, 충전 펌프 스위칭 주파수를 감소시킬 수도 있다.

도시한 예시적인 실시형태에서, 충전 펌프 (120) 로의 전력은 스위칭 모드 전력 서플라이 (SMPS)(105) 로부터 전압 Vdd (105a) 에 의해 공급된다. 대안의 예시적인 실시형태들에서, 전압 Vdd (105a) 은 SMPS 모듈에 의해 공급될 필요가 없으며, 그 대신에 당업계에 알려진 임의의 다른 타입의 전압 서플라이에 의해 공급될 수도 있다는 것이 이해될 것이다.

본 명세서 및 청구범위에서, 엘리먼트가 다른 엘리먼트에 "접속된" 것으로 또는 "커플링된" 것으로 지칭될 때, 그것은 다른 엘리먼트에 직접적으로 접속되거나 또는 커플링될 수 있고, 또는 중간 개입 엘리먼트들이 존재할 수도 있다는 것이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트에 "직접적으로 접속된" 것으로 또는 "직접적으로 커플링된" 것으로 지칭될 때, 어떠한 중간 개입 엘리먼트들도 존재하지 않는 것으로 이해할 것이다.

당업자는 정보 및 신호들이 다양한 여러 기술들 및 기법들 중 임의의 것을 이용하여 나타내질 수도 있다는 것을 이해할 것이다. 예를 들어, 전술한 설명 전반에서 언급될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 나타내질 수도 있다.

당업자는 여기서 개시된 예시적인 양태들과 관련하여 설명된 다양한 예시적 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전기적 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양측 모두의 조합으로서 구현될 수도 있다는 것을 이해할 것이다. 하드웨어와 소프트웨어의 이러한 상호 교환 가능성을 명백히 예시하기 위해, 다양한 예시적 콤포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능과 관련하여 전반적으로 전술되었다. 이러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 전반적인 시스템에 부과된 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대한 여러 방식들로 구현할 수도 있지만, 이러한 구현 결정들은 본 발명의 예시적인 양태들의 범주로부터 벗어나게 하는 것으로 해석되어서는 안 된다.

여기에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 신호 (FPGA), 또는 기타 프로그래머블 로직 디바이스, 별도의 게이트 또는 트랜지스터 로직, 별도의 하드웨어 컴포넌트들, 또는 여기서 설명된 기능을 수행하도록 설계되는 이들의 임의의 결합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다른 방법으로, 그 프로세서는 임의의 종래 프로세서, 제어기, 마이크로 제어기, 또는 상태 기계일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어, DSP 와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들 또는 임의의 기타 다른 구성물로 구현될 수도 있다.

여기에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되며, 그 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다. 다른 방법으로, 프로세서 및 저장 매체는 사용자 단말기 내에 개별 컴포넌트로서 상주할 수도 있다.

하나 이상의 예시적인 실시형태에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 하나 이상의 명령들 또는 컴퓨터 판독가능 매체 상의 코드 상에 저장되거나 이를 통해 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소에서 다른 장소로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 양자 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스 될 수 있는 임의의 이용 가능한 매체일 수도 있다. 비 제한적인 예시의 방식으로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 저장장치, 자기 디스크 저장장치 또는 다른 자기 저장 디바이스, 또는 컴퓨터에 의해 액세스 될 수 있고 명령들 또는 데이터 구조들 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속을 적당히 컴퓨터 판독가능 매체로 칭한다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선 (twisted pair), DSL (digital subscriber line), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술은 매체의 정의 내에 포함된다. 본 명세서에서 이용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD (digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하는데, 여기서 디스크 (disk) 는 보통 자기적으로 데이터를 재생하는 반면, 디스크 (disc) 는 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기의 조합은 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.

개시된 실시형태의 이전 설명은 당업자가 본 발명을 구현 또는 이용할 수 있도록 제공된다. 이들 실시형태의 각종 변형은 당업자에게 자명하고, 본 명세서에서 한정된 일반적인 원리는 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 도시된 실시형태에 제한되는 것은 아니며, 본 명세서에 개시된 원리 및 신규한 특성과 일치하는 가장 넓은 범위에 따른다.

Claims

스위치 제어 모듈; 및
상기 스위치 제어 모듈에 의해, 플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들에 연속으로 커플링 및 디커플링하도록 구성된 복수의 스위치들로서, 상기 복수의 노드들은 전압 서플라이 노드, 포지티브 출력 전압 노드, 및 접지 노드를 포함하는, 상기 복수의 스위치들을 포함하며,
상기 복수의 스위치들 중 적어도 하나는 가변 온-저항 (on-resistance) 을 갖도록 구성되고,
상기 복수의 스위치들은 제 1 스위치를 포함하고,
상기 복수의 스위치들은 제 1 및 제 2 이득 모드들에서의 동작을 위해 구성되고;
상기 제 2 이득 모드 동안, 전압 서플라이 노드는 상기 제 1 스위치를 사용하여 제 1 플라잉 커패시터 노드에 커플링되고, 접지 노드는 제 2 플라잉 커패시터 노드에 커플링되고;
상기 스위치 제어 모듈은 상기 제 2 이득 모드 동안 시간의 경과에 따라 상기 제 1 스위치의 온-저항을 감소시키도록 구성되며,
상기 복수의 스위치들은, 상기 제 2 이득 모드 동안 상기 전압 서플라이 노드를 상기 포지티브 출력 전압 노드에 커플링하도록 상기 스위치 제어 모듈에 의해 구성되는 바이패스 스위치를 더 포함하는, 충전 펌프 장치.
삭제
삭제
제 1 항에 있어서,
상기 복수의 스위치들은:
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하고;
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하도록
상기 스위치 제어 모듈에 의해 구성된, 충전 펌프 장치.
제 1 항에 있어서,
상기 제 1 스위치의 상기 온-저항은, 상기 제 1 이득 모드로부터 상기 제 2 이득 모드로의 변화 다음의 상기 제 2 이득 모드의 제 1 페이즈 동안에만 시간의 경과에 따라 감소하도록 구성된, 충전 펌프 장치.
제 1 항에 있어서,
상기 복수의 스위치들은:
상기 제 2 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하고;
상기 제 2 이득 노드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 접지 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 네거티브 출력 전압 노드에 커플링하도록
상기 스위치 제어 모듈에 의해 구성된, 충전 펌프 장치.
제 6 항에 있어서,
상기 복수의 스위치들은, 또한:
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하고;
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하고;
상기 제 1 이득 모드의 제 3 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 접지 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 네거티브 출력 전압 노드에 커플링하도록
상기 스위치 제어 모듈에 의해 구성된, 충전 펌프 장치.
제 1 항에 있어서,
상기 적어도 하나의 스위치는 병렬로 커플링된 복수의 서브스위치들을 포함하고,
상기 스위치 제어 모듈은 상기 복수의 서브스위치들을 선택적으로 연속으로 폐쇄함으로써 상기 적어도 하나의 스위치의 온-저항을 감소시키도록 구성된, 충전 펌프 장치.
제 1 항에 있어서,
상기 적어도 하나의 스위치는 MOS 트랜지스터를 포함하고,
상기 스위치 제어 모듈은 상기 MOS 트랜지스터의 게이트 전압을 증가시킴으로써 상기 적어도 하나의 스위치의 온-저항을 감소시키도록 구성된, 충전 펌프 장치.
삭제
제 1 항에 있어서,
상기 스위치 제어 모듈은, 상기 제 2 이득 모드 동안 상기 바이패스 스위치의 온-저항을 감소시키도록 구성된, 충전 펌프 장치.
제 1 항에 있어서,
상기 복수의 스위치들은:
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하고;
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하도록 구성된, 충전 펌프 장치.
플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들에 연속으로 커플링 및 디커플링하는 단계로서, 상기 복수의 노드들은 전압 서플라이 노드, 포지티브 출력 전압 노드, 및 접지 노드를 포함하는, 상기 연속으로 커플링 및 디커플링하는 단계; 및
시간의 경과에 따라 복수의 스위치들 중 적어도 하나의 스위치의 온-저항을 변화시키는 단계를 포함하고,
상기 복수의 스위치들은 제 1 스위치를 포함하고,
제 1 및 제 2 이득 모드들에서의 동작을 위해 상기 복수의 스위치들을 구성하는 단계;
상기 제 2 이득 모드 동안, 상기 제 1 스위치를 사용하여 상기 전압 서플라이 노드를 제 1 플라잉 커패시터 노드에 커플링하고, 상기 접지 노드를 제 2 플라잉 커패시터 노드에 커플링하는 단계; 및
상기 제 2 이득 모드 동안, 시간의 경과에 따라 상기 제 1 스위치의 온-저항을 감소시키는 단계를 더 포함하며,
상기 제 2 이득 모드 동안, 바이패스 스위치를 사용하여 상기 전압 서플라이 노드를 상기 포지티브 출력 전압 노드에 커플링하는 단계를 더 포함하는, 방법.
삭제
삭제
제 13 항에 있어서,
상기 연속으로 커플링 및 디커플링하는 단계는:
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하는 단계; 및
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하는 단계를 포함하는, 방법.
제 13 항에 있어서,
상기 제 2 이득 모드 동안, 시간의 경과에 따라 상기 제 1 스위치의 온-저항을 감소시키는 단계는, 상기 제 1 이득 모드로부터 상기 제 2 이득 모드로의 변화 다음의 상기 제 2 이득 모드의 제 1 페이즈 동안에만 상기 온-저항을 감소시키는 단계를 포함하는, 방법.
제 17 항에 있어서,
상기 제 2 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 접지 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 네거티브 출력 전압 노드에 커플링하는 단계를 더 포함하는, 방법.
제 13 항에 있어서,
상기 연속으로 커플링 및 디커플링하는 단계는:
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하는 단계;
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하는 단계; 및
상기 제 1 이득 모드의 제 3 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 접지 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 네거티브 출력 전압 노드에 커플링하는 단계를 포함하는, 방법.
제 13 항에 있어서,
상기 복수의 스위치들 중 적어도 하나의 스위치의 온-저항을 변화시키는 단계는 복수의 서브스위치들을 선택적으로 연속으로 폐쇄하는 단계를 포함하는, 방법.
제 13 항에 있어서,
상기 복수의 스위치들 중 적어도 하나의 스위치의 온-저항을 변화시키는 단계는 MOS 트랜지스터의 게이트 전압을 증가시키는 단계를 포함하는, 방법.
삭제
제 13 항에 있어서,
상기 제 2 이득 모드 동안 상기 바이패스 스위치의 온-저항을 감소시키는 단계를 더 포함하는, 방법.
제 23 항에 있어서,
상기 바이패스 스위치의 온-저항을 감소시키는 단계는 복수의 서브스위치들을 선택적으로 연속으로 폐쇄하는 단계를 포함하는, 방법.
제 23 항에 있어서,
상기 바이패스 스위치는 MOS 트랜지스터를 포함하며,
상기 바이패스 스위치의 온-저항을 감소시키는 단계는 상기 MOS 트랜지스터의 게이트 전압을 증가시키는 단계를 포함하는, 방법.
제 13 항에 있어서,
상기 제 1 이득 모드의 제 1 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 출력 전압 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 접지 노드에 커플링하는 단계; 및
상기 제 1 이득 모드의 제 2 페이즈 동안, 상기 제 1 플라잉 커패시터 노드를 상기 전압 서플라이 노드에, 그리고 상기 제 2 플라잉 커패시터 노드를 상기 출력 전압 노드에 커플링하는 단계를 더 포함하는, 방법.
제 1 및 제 2 이득 모드들 동안, 플라잉 커패시터의 제 1 및 제 2 노드들을 복수의 노드들에 연속으로 커플링 및 디커플링하도록 복수의 스위치들을 구성하는 수단으로서, 상기 복수의 노드들은 전압 서플라이 노드, 포지티브 출력 전압 노드, 및 접지 노드를 포함하는, 상기 복수의 스위치들을 구성하는 수단; 및
상기 제 1 이득 모드가 상기 제 2 이득 모드로 변화할 때, 상기 전압 서플라이 노드를 상기 플라잉 커패시터의 상기 제 1 노드에 커플링하는 스위치의 온-저항을 감소시키는 수단을 포함하고,
상기 복수의 스위치들은 제 1 스위치를 포함하고,
제 1 및 제 2 이득 모드들에서의 동작을 위해 상기 복수의 스위치들을 구성하는 수단;
상기 제 2 이득 모드 동안, 상기 제 1 스위치를 사용하여 상기 전압 서플라이 노드를 제 1 플라잉 커패시터 노드에 커플링하고, 상기 접지 노드를 제 2 플라잉 커패시터 노드에 커플링하는 수단; 및
상기 제 2 이득 모드 동안, 시간의 경과에 따라 상기 제 1 스위치의 온-저항을 감소시키는 수단을 더 포함하며,
상기 제 2 이득 모드 동안, 바이패스 스위치를 사용하여 상기 전압 서플라이 노드를 상기 포지티브 출력 전압 노드에 커플링하는 수단을 더 포함하는, 장치.
제 27 항에 있어서,
상기 제 1 이득 모드가 상기 제 2 이득 모드로 변화할 때, 상기 전압 서플라이 노드를 포지티브 출력 전압 노드에 커플링하는 스위치의 온-저항을 감소시키는 수단을 더 포함하는, 장치.