JP5734845B2 - 電圧生成装置、電圧生成回路、電圧生成方法 - Google Patents

電圧生成装置、電圧生成回路、電圧生成方法 Download PDF

Info

Publication number
JP5734845B2
JP5734845B2 JP2011508941A JP2011508941A JP5734845B2 JP 5734845 B2 JP5734845 B2 JP 5734845B2 JP 2011508941 A JP2011508941 A JP 2011508941A JP 2011508941 A JP2011508941 A JP 2011508941A JP 5734845 B2 JP5734845 B2 JP 5734845B2
Authority
JP
Japan
Prior art keywords
voltage
inductor
terminal
cycle
boost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011508941A
Other languages
English (en)
Other versions
JP2011521612A (ja
Inventor
ウィルソン、マーティン
Original Assignee
ヌジラ リミテッド
ヌジラ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヌジラ リミテッド, ヌジラ リミテッド filed Critical ヌジラ リミテッド
Publication of JP2011521612A publication Critical patent/JP2011521612A/ja
Application granted granted Critical
Publication of JP5734845B2 publication Critical patent/JP5734845B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/16—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters
    • H02M3/18—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters using capacitors or batteries which are alternately charged and discharged, e.g. charged in parallel and discharged in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、複数の電圧の提供を対象とし、詳細には、単一の電圧源から複数の供給電圧を提供する効率的な電力管理方法および装置を対象とする。
最新の第４世代の無線送受話器のソリューションでは、電力管理集積回路（ＰＭＩＣ）が、たとえばデジタルコア、入出力、アナログ回路、および電力増幅段を含む様々なブロックに電力供給するための異なる値の電圧のアレイを生成することが期待されている。これらのブロックは、異なる電圧要件を有する。これらの電圧は、端子電圧が２．６Ｖ〜５．５Ｖの典型的な値である単一のリチウムイオン電池から生成する必要がある。
これを提供するために、通常、図１に示すような、いわゆるＨブリッジ、バックブーストのトポロジが提供される。
図１を参照して、電圧生成段１００を示す。電圧源１１０、通常電池が、線１１２上に入力電圧を提供する。スイッチング素子は、スイッチ１０２および１０３によって形成されるバック部１０４と、スイッチ１０５および１０６から形成されるブースト部１０９とからなる。キャパシタ１０７は容量性蓄積素子であり、インダクタ１０８は誘導性蓄積素子である。電圧源１１０が２．５Ｖを供給するときに、供給段１００が出力電圧を２．５Ｖより大きくする必要がある場合、バックモードとブーストモードの間で切り換わらなければならない。
ブーストモードでは、電圧源１１０、通常電池は、出力で所望の電圧より低い値を有する。バックモードでは、電圧源は、出力で所望の電圧より高い値を有する。
図１に示すような位相に伴う問題は、それぞれの必要な電圧に対して別々の電圧生成段１００を使用しなければならないことである。したがって、それぞれの必要な電圧に対して、図１の回路全体を繰り返さなければならない。この結果、複数のバックブースト回路、および関連する多数のインダクタが生じる。このため、コストが増大し、空間をとり、干渉を生成する。
これらの問題を克服するために、従来技術では、電力管理ＩＣを改善する手法が提案されてきた。これらの手法は、オンチップインダクタ、スイッチキャパシタのソリューション、および多巻線変圧器の提供を含む。
インダクタをオンチップで製作することによって、ある程度の小型化を得ることが可能である。しかし、オンチップインダクタは高い直列抵抗を有し、高い電流供給での使用を妨げる。また、複数の供給には、かなりのＩＣ領域が要求されるはずである。
スイッチキャパシタにより、インダクタを１つも用いないでスイッチモード供給をもたらすことができる。これらは通常、低い電流では非常によく機能するが、高い電流では、必要な静電容量の値がチップ製作領域を左右する。オフチップキャパシタが使用される場合、オンチップスイッチとオフチップキャパシタの間のトラックインダクタンスが重大な問題になり、また大部分のスイッチキャパシタ素子が浮いているので、深刻な電磁誘導（ＥＭＩ）が生成される。必要なスイッチング素子の数のため、通常、インダクタベースのバックブースト供給より効率が低い。
従来技術の多巻線変圧器技法は、変圧器が結合されたフォワードまたはフライバックコンバータであり、複数の巻線またはタップが、１組の直流電圧を与えるように整流される。しかしそのような構成には、複数の問題がある。各供給を独立して調整するのが困難である。既製のインダクタを使用できるのではなく、特殊な変圧器を巻く必要がある。この構成には柔軟さがなく、供給電圧の１つを変化させる必要がある場合、変圧器の再設計が必要になる。
本発明の目的は、複数の電圧レベルを提供するために改善された電力管理構成を提供することである。
本発明の一態様では、電圧源と、第１の端子が電圧源に切換え可能に接続されるインダクタと、インダクタの第２の端子に切換え可能に接続され両端でそれぞれの複数の電圧が形成される複数のキャパシタとを備える電圧生成装置を提供する。
複数のキャパシタはそれぞれ、電気接地に接続することができる。
複数のキャパシタはそれぞれ、複数（ｐｌｕｌａｒｉｔｙ）の電圧の１つの選択である第２の電圧に接続することができる。そのような構成では、１つのキャパシタに対する第２の電圧を電気接地とすることができる。
インダクタの第２の端子は、電気接地に切換え可能にさらに接続することができる。インダクタの第１の端子は、電気接地に切換え可能にさらに接続することができる。電圧生成回路は、切換え可能に制御可能な機能を提供する１組のスイッチを制御する制御手段をさらに含むことができる。
制御手段は、各キャパシタをインダクタの第２の端子に順次接続するように適合することができる。制御手段は、電圧ブーストサイクル内で、複数のキャパシタのいずれかがインダクタの第２の端子に接続されているとき、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。
制御手段は、電圧ブーストサイクル内で、インダクタの第２の端子を接地に接続して、複数のキャパシタをすべてインダクタの第２の端子から切断し、インダクタをプリチャージするようにさらに適合することができる。制御手段は、電圧ブーストサイクル内で、インダクタの第１の端子を電圧源に接続して、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。
制御手段は、電圧バックサイクル内で、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。制御手段は、電圧バックサイクル内で、インダクタの第１の端子を電圧源と電気接地のいずれかに選択的に接続するようにさらに適合することができる。
複数のキャパシタはそれぞれ、１サイクル内で、インダクタの第２の端子に接続することができる。
制御手段は、各サイクルの開始時に、バックサイクルとブーストサイクルの間から選択するように適合することができる。この選択は、基準に応じて行うことができる。
本発明によれば、電圧生成装置内で複数の電圧を生成する方法であって、電圧源をインダクタの第１の端子に選択的に接続するステップと、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップとを含み、複数のキャパシタの両端でそれぞれの複数の電圧が形成される、方法がさらに提供される。
この方法は、複数のキャパシタをそれぞれ電気接地に接続するステップをさらに含むことができる。
この方法は、インダクタの第２の端子を電気接地に選択的に接続するステップをさらに含むことができる。
この方法は、インダクタの第１の端子を電気接地に選択的に接続するステップをさらに含むことができる。
この方法は、切換え可能に制御可能な機能を提供する１組のスイッチを制御するステップをさらに含むことができる。
この方法は、各キャパシタをインダクタの第２の端子に順次接続するステップをさらに含むことができる。
この方法は、電圧ブーストサイクル内で、複数のキャパシタのいずれかがインダクタの第２の端子に接続されているとき、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。
この方法は、電圧ブーストサイクル内で、インダクタの第２の端子を接地に接続して、複数のキャパシタをすべてインダクタの第２の端子から切断し、インダクタをプリチャージするステップをさらに含むことができる。
この方法は、電圧ブーストサイクル内で、インダクタの第１の端子を電圧源に接続して、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。
この方法は、電圧バックサイクル内で、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。
この方法は、電圧バックサイクル内で、インダクタの第１の端子を電圧源と電気接地のいずれかに選択的に接続するステップをさらに含むことができる。
この方法は、１サイクル内で、複数のキャパシタをそれぞれインダクタの第２の端子に接続するステップをさらに含むことができる。
この方法は、各サイクルの開始時に、バックサイクルとブーストサイクルの間から選択するステップをさらに含むことができる。
この方法は、基準に応じて、バックサイクルとブーストサイクルの間から選択するステップをさらに含むことができる。
この方法または装置は、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップを含むことができ、このステップは、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、誤差信号とランプ信号を比較するステップとを含み、この比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される。
この方法または装置は、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップを含むことができ、このステップは、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、誤差信号とインダクタ内の電流レベルを比較するステップとを含み、比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される。キャパシタは、前記比較ステップの開始時に接続し、また比較ステップが変化を示すのに応じて切断することができる。
本発明について、添付の図面を参照して次に説明する。
従来技術で知られているバックブーストコンバータを示す図である。 本発明の原理を実施するバックブーストコンバータを示す図である。 図２のバックブーストコンバータに対するブーストモードのＰＷＭサイクルを示す図である。 図２のバックブーストコンバータに対するバックモードのＰＷＭサイクルを示す図である。 電圧制御モードでブースト動作を行う場合の、図２のバックブーストコンバータに対する電圧制御回路を示す図である。 電流／充電制御モードでブースト動作を行う場合の、図２のバックブーストコンバータに対する電圧制御回路を示す図である。 好ましい実施形態において、バックモードとブーストモードの間から選択する制御回路を示す図である。
本発明について、例示的な実施形態を参照して例として次に説明する。実施形態は本発明を容易に理解するために記載され、また本発明はいかなる記載の実施形態の詳細にも限定されないことが、当業者には理解されるであろう。本発明の範囲は、添付の特許請求の範囲によって定義される。
以下の説明では、異なる図で同じ参照番号が使用される場合、１つの図の要素が別の図の要素に対応することを示す。
図２を参照して、本発明の一実施形態による電圧供給段を示す。
本発明は、単一の電圧源から複数の供給電圧を生成するために、単一のインダクタと組み合わせたスイッチおよびキャパシタの単一のアセンブリを提供する。
図２を参照すると、電源ステージは、スイッチ１０２および１０３を含むバックステージ１０４と、ブーストステージ２０９とを含む。ブーストステージは、スイッチ１０６およびスイッチアレイ２０１を含む。図１のインダクタ１０８が提供される。図１のキャパシタ１０７は、複数ｐのキャパシタ２０２１〜２０２ｐによって置き換えられる。スイッチアレイ２０１は、その入力で、線１１６上の信号を複数ｐの出力線２０４１〜２０４ｐの１つに接続する。キャパシタ２０２１〜２０２ｐはそれぞれ、出力線２０４１〜２０４ｐのそれぞれ１つと接地の間に接続される。
３つのスイッチ１０２、１０３、１０６およびインダクタ１０８は、図１の従来のバックブースト構成の場合と同じである。スイッチ１０２は、電圧供給（電池１１０）をインダクタの第１の端子に選択的に接続する。スイッチ１０３は、インダクタ１０８の第１の端子を接地に選択的に接続する。スイッチ１０６は、インダクタ１０８の第２の端子を接地に選択的に接続する。
スイッチアレイ２０１は、上述の図１のスイッチ１０５に取って代わる。スイッチアレイ２０１は、各キャパシタ２０２１〜２０２ｐを線１１６上のインダクタ１０８の第２の端子に順に接続するように制御される。
インダクタ１０８のインダクタンスにより、キャパシタ２０２１〜２０２ｐのいずれが接続されているかにかかわらず、電流を流すことができる。スイッチ２０１が供給から切断されると、関連する供給キャパシタにより、それぞれの出力線２０４１〜２０４ｐに接続されたそれぞれの負荷に電流を流すことができる。
キャパシタ２０２１〜２０２ｐのいずれか１つがインダクタ１０８に長く接続されればされるほど、それぞれの出力電圧線２０４１〜２０４ｐ上のそれぞれの供給電圧はより高く上昇する。したがって、線２０４１〜２０４ｐ上のそれぞれの個々の供給を調整するための範囲が提供される。
実際には、スイッチアレイ２０１が特定のキャパシタを充電するように接続されたとき、関連する出力線上に形成される電圧が監視され、基準レベルと比較される。この電圧が基準レベル（所望の電圧レベルに対応することができる）に到達すると、スイッチアレイは、次のキャパシタを充電するように切り換わることができる。
任意の電圧出力線上に形成された出力電圧は、材料のバンドギャップを比率化したものと比較されることが好ましく、その場合、非常に精密になり、容易に変化させることができる。
バックブーストコンバータは、電圧モード制御と電流モード制御のいずれかとともに使用されることが知られている。本発明によるバックブーストコンバータについて、第１に電圧モード制御に従って説明し、第２に特に本発明のトポロジに対して調整されたより高度な電流または充電制御方法に従って説明する。
上記で論じたように、コンバータは、バックモードとブーストモードのいずれかで動作する。バックモードとブーストモードの境界は、以下の関係によって定義される。
上式で、
Ｖｂａｔｔは電池（または供給）電圧であり、
Ｖｎは第ｎの電圧出力であり、
ｔｎは第ｎの電圧出力で費やした時間であり、
ｔｃｙｃｌｅはサイクル期間であり、
ｐは使用される供給電圧の数である。
したがって、等式１は、電池電圧と、すべての出力線の両端の平均電圧とを比較することが理解される。
本発明の実施形態の好ましい特徴は、バックブーストコンバータが、上記の関係に従ってバックモードとブーストモードの間で自動的に切り換わることである。各ＰＷＭサイクルの開始時に、等式１の状態に応じて、ブーストモードまたはバックモードが開始されることが好ましい。
電圧モード制御の好ましい実施形態について、ブースト動作モードの場合を次に説明する。
ブーストモードでは、スイッチ１０２は連続して「オン」であり、スイッチ１０３は連続して「オフ」である。したがって、電池１１０は、ブーストサイクル中、インダクタ１０８の第１の端子に接続される。
出力線（または出力電圧）と接地の間に各キャパシタが接続される図２の構成は例示的であることに、さらに留意されたい。代替手段では、たとえば、各キャパシタを、より上の電圧レベルとより低い電圧レベルの間に接続することができる。１つの構成では、各キャパシタを、より上の電圧レベルと隣接するより低い電圧レベルの間に接続することができ、１つのキャパシタは、最も低い電圧レベルと接地の間に接続される。
したがって、図２を参照すると、代替手段では、線２０４ｐと２０４ｐ−１の間にキャパシタ２０２ｐを接続することができ、線２０４ｐ−１と２０４３の間にキャパシタ２０２ｐ−１を接続することができ、線２０４３と３０４２の間にキャパシタ２０２３を接続することができ、出力線２０４２と２０４１の間にキャパシタ２０２２を接続することができ、また出力線２０４１と電気接地の間にキャパシタ２０２１を接続することができる。
図３は、スイッチアレイ２０１の動作シーケンスの図である。このサイクルは、スイッチアレイ２０１のすべてのスイッチが開いた状態で開始し、またスイッチ１０６は閉じている。図３は、この接続が時間ｔ０から時間ｔ１まで維持されることを示す。プリチャージ期間と呼ばれるこの時間中、インダクタ１０８がプリチャージされる。
図を簡単にするために、本明細書に与える簡単な例では、シーケンスＶ１〜Ｖｐで電圧がブーストされるものとする。これは、所与の電圧シーケンスを表し、電圧レベルに基づく順序を示唆するものではない。ｐ電圧のブーストは、任意の所望の順序で行うことができる。実際の電圧シーケンスは、各電圧供給の所期の負荷に優先的な順序とすることができる。
図３を再び参照すると、ブーストサイクルの残り部分に対してスイッチ１０６が開かれる。次に時間ｔ１からｔ２まで、線１１６上の信号が出力線２０２１に接続され、次に時間ｔ２からｔ３まで、線１１６上の信号が出力線２０２２に接続され、次に時間ｔ３からｔ４まで、線１１６上の信号が出力線２０２３に接続される。このシーケンスは、時間ｔ４とｔ５の間で線１１６上の信号が出力線２０２ｐ−１に接続されるまで、また時間ｔ５とｔ６の間で線１１６上の信号が出力線２０２ｐに接続されるまで継続する。
図３は、ブーストステージ階またはサイクルに対する時間ｔ０からｔ５までのＰＷＭサイクルを表す。充電状態はそれぞれ、ＰＷＭサイクルの終端で終了する。
プリチャージ期間以外のＰＷＭサイクルのそれぞれの期間中、それぞれのキャパシタ２０２１〜２０２ｐは、スイッチアレイ２０１のスイッチが出力線２０２１〜２０２ｐのそれぞれ１つを線１１６上のインダクタ１０８の第２の端子に接続したときに充電される。
これらのキャパシタがＶ１からＶｐの順序で充電されると説明するが、この順序は本質的なものではない。唯一の要件は、所与のＰＷＭブーストサイクル内で、各電圧レベルに関連するキャパシタが充電され、さらにインダクタがプリチャージされることである。
スイッチアレイ２０１の場合、各スイッチ状態で費やす時間の長さ、すなわち各キャパシタが充電される時間の長さおよびプリチャージ期間の時間の長さは、出力線２０４上に形成される実際の電圧とその出力に対する所望の電圧の比較で決まる。したがって、ＰＷＭブーストサイクルの各期間の長さは、所与の出力電圧の場合に満たすべき基準に従って変動する。必要な電圧レベルが高ければ高いほど、キャパシタをブーストするのに必要な時間の長さはより長くなる。
電圧制御に対するブースト動作モードについて説明したが、電圧モード制御の好ましい実施形態について、バック動作モードの場合を次に説明する。
図４は、バックモードのスイッチング動作を示す。バックモードはブーストモードに類似しているが、プリチャージサイクルが省略されている。記載の例の場合、図１に関連するブーストモードの記載の例のとおり、Ｖ１からＶｐのシーケンスで出力線の充電が行われる。
バックモードでは、スイッチ１０６は連続してオフである。スイッチ１０２および１０３は、スイッチアレイ２０１のスイッチングと組み合わせて制御される。
バックステージ１０４は、等式１のＰＷＭバックランプ基準を超えるときはいつでも、接地に接続される。バックステージは、スイッチ１０３を閉じて「オン」にし、またスイッチ「１０２」を開いて「オフ」にすることによって、接地に接続される。スイッチ１０２および１０３は相補的（ｃｏｍｐｌｉｍｅｎｔａｒｙ）であり、一方が閉じると他方が開き、また逆も同様である。
接地スイッチ１０３がインダクタ１０８への入力を接地に接続するように切り換えられる時間の長さは、スイッチアレイ２０１の出力が現在接続されている電圧信号の誤差で決まる。バックモードでは、誤差は、電池電圧が所望の電圧レベルには高すぎることを示す。
記載の例では、電圧Ｖｐに対するキャパシタ２０２ｐへの接続は、このシーケンス内でサイクルの終端前の最後のものであり、Ｖｐに接続される時間の長さは、ＰＷＭ期間が終わる前に残った残留の時間である。
バックサイクルでは、スイッチアレイ２０１は、ブーストモードの場合と同様に、キャパシタ間で切り換わるように制御される。各キャパシタがインダクタ１０８の第２の端子に接続される時間の長さは、ブーストモードの場合と同様に決まる。
したがって、ブーストモードとバックモードのどちらでも、生成された出力電圧を基準電圧と比較して、それぞれの個々のキャパシタがスイッチアレイ２０１によってインダクタ１０８にどれだけ長く接続されるかを決定する。
図５は、上記で論じた電圧制御動作に対する例示的な制御構成を示す。図５の目的のため、４つの電圧レベルＶ１〜Ｖ４を生成する必要があるものとする。すなわちｐ＝４である。
図５を参照して、例示的な構成に対する複数の電圧制御ブロック５００を示す。
通常、ｐ＋１個の電圧制御ブロックが提供される。参照番号５０００で示す第１の電圧制御ブロックは、ブーストサイクル内のプリチャージ動作に関連する。参照番号５００１〜５００４で示す残りの電圧制御ブロックは、それぞれ電圧Ｖ１〜Ｖ４に関連する電圧出力に対するブーストサイクルまたはバックサイクル内の充電または放電に関連する。
図３を参照して上述のように、ブースト動作では、プリチャージサイクルと、その後に続く電圧Ｖ１〜Ｖ４に対する連続する充電サイクルとが提供される。バックサイクルでは、プリチャージサイクルが削除され、電圧Ｖ１〜Ｖ４に対する連続する放電サイクルが存在する。ブーストサイクルおよびバックサイクルの連続する性質を考えると、好ましい構成では、電圧制御ブロック５００は実質上カスケード接続の形で構成され、したがって、ある電圧制御ブロックが別の電圧制御ブロックの決定で開始される。
図５をさらに参照して、電圧制御ブロックの動作について次に説明する。
ブーストサイクル内でプリチャージを提供する電圧制御ブロック５０００は、積分器５０２０、比較器５０４０、およびランプ発生器５０６０を備える。ランプ発生器５０６０は、線５１５上で、ＰＷＭサイクルの開始を示す入力信号を受け取る。
そのようにして、ランプ発生器への線５１５上の入力信号は、ブーストサイクルの開始をもたらす。積分器５０２０は、第１の入力線５１１４上で、前のＰＷＭサイクルの終端の電圧Ｖ４を受け取り、またさらに、第２の入力線５１３４上で、電圧Ｖ４に対する所望の電圧レベルを表す基準電圧Ｖ４ｒｅｆを受け取る。積分器５０２０は、その出力線５０５０上で、実際の電圧レベルが所望の電圧レベルより上であるか、それとも下であるかを示す誤差信号を提供し、したがって、電圧レベルＶ４の誤差に関する情報をもつ誤差信号を提供する。比較器５０４０は、線５０５０上でこの誤差信号を受け取り、また線５０７０上でランプ発生器５０６０の出力を受け取る。
比較器の出力は、線５０９０上で提供される。比較器の出力は、プリチャージサイクル中、スイッチ１０６およびスイッチアレイ２０１を制御する。プリチャージサイクル中、スイッチ１０６はオンに切り換えられ、スイッチアレイ２０１のすべてのスイッチはオフになる（または開かれる）。プリチャージが完了した時点で、線５０９０上の信号が状態を変化させ、スイッチ１０６はオフになり、またスイッチアレイ２０１はイネーブル（enabled）される。
線５１５上の信号によってＰＷＭサイクルを開始するとき、またその結果、線５０７０上のランプを開始するとき、積分器５０４０は、パルスの立上り端を生成する。パルスの立下り端は、比較器の入力が変化して比較器の出力が状態を変化させたときに生成される。したがって、線５０９０上で比較器５０４０によって生成されるパルスの長さは、プリチャージ期間の持続時間を決定する。
以下でさらに説明するように、線５０９０上で比較器５０４０によって生成されるパルスの立下り端は、電圧Ｖ１に関連する電圧制御ブロック５００１に対するトリガを提供する。
各電圧制御ブロック５００１〜５００３は、積分器５０２１〜５０２３、比較器５０４１〜５０４３、およびランプ発生器５０６１〜５０６３を含む。
各電圧制御ブロック５００１〜５００３は、積分器５０２１〜５０２３への入力として、それぞれ線５１１１〜５１１３および５１３１〜５１３３上で、電圧信号および電圧基準信号を受け取るように構成される。各比較器５０４１〜５０４３は、入力として、線５０５１〜５０５３上で積分器５０２１〜５０２３の出力を受け取り、また線５０７１〜５０７３上でランプ発生器の出力を受け取る。ランプ発生器は、入力として、入力５１５１〜５１５３で開始信号を受け取る。各電圧制御ブロック５００１〜５００３は、線５０９１〜５０９３上で出力を生成する。
電圧制御ブロック５００１〜５００３のランプ発生器５０６１〜５０６３への入力での開始信号は、ブーストサイクルの始まりを示す制御信号によって提供される。電圧制御ブロック５００１〜５００３は、開始信号として、それぞれ線５０９１〜５０９３上で出力を受け取る。
各積分器５０２１〜５０２３は、信号線５１１１〜５１１３上で受け取った所望の出力電圧Ｖ１〜Ｖ３と信号線５１３１〜５１３３上で受け取った基準信号Ｖ１ｒｅｆ〜Ｖ３ｒｅｆとの間で電圧誤差を積分する。そのようにして、各積分器５０２１〜５０２３は、線５０５１〜５０５３上のその出力で、所望の出力電圧と実際の出力電圧の間の誤差を表す信号を生成する。
各ランプ発生器５０６１〜５０６３は、前の電圧制御レベルに対するブースト期間の終了によってトリガされる。前の電圧制御レベルが終了すると、ランプ発生器５０６１〜５０６３によって出力線５０７１〜５０７３上でランプが開始される。生成されたランプは、所定の固定の上昇率を有する。
ランプ発生器の開始に応答して、線５０９１〜５０９３上でパルス信号の立上り端が生成される。
比較器５０４１〜５０４３で、線５０７１〜５０７３上のランプが線５０５１〜５０５３上の積分器の出力を超えたことを検出したとき、線５０９１〜５０９３上の比較器５０４１〜５０４３の出力でパルスの立下り端が生成される。これは、電圧レベルが十分にブーストされたことを示す。次いで、所与の電圧レベルに対するブーストステージ階は終了し、スイッチは次の順の電圧レベルへ進む。
スイッチ制御装置は、出力線５０９１〜５０９３に応じて、スイッチアレイ２０１内のスイッチの状態を変化させる。
図５の電圧制御ブロック５００はそれぞれ順に動作し、したがっていずれの時点においても１つの電圧制御ブロックだけが出力を生成していることが理解されるであろう。したがって、電圧制御ブロック５０００によって提供されるプリチャージ動作に続いて順に、電圧制御ブロック５００１によって電圧Ｖ１のブーストがイネーブルされる。電圧Ｖ１のブーストの終了時に、電圧制御ブロック５００２がイネーブルされて電圧Ｖ２をブーストする。電圧Ｖ２のブーストの終了時に、電圧制御ブロック５００３がイネーブルされて電圧Ｖ３をブーストする。
線５０９３上の比較器５０４３の出力で立下り端によって示される電圧Ｖ３のブーストの終了時に、電圧Ｖ４に関連する電圧制御ブロック５００４がイネーブルされる。
電圧Ｖ４のブーストは、このＰＷＭサイクルの最後のブーストである。そのようにして、好ましい構成では、ＰＷＭサイクルの残り部分に対して、電圧Ｖ４のブーストが提供される。電圧Ｖ４のブーストの終了は、ＰＷＭサイクルの終了によってトリガされる。
したがって、好ましい構成では、電圧制御回路５００４は、Ｄ型レジスタ５２０を含む。Ｄ型レジスタ５２０は、入力として、電圧制御段５００３の線５０９３上の出力を受け取る。Ｄ型レジスタ５２０は、線５０９３上の立下り端によって、線５０９４上のその出力上で立上り端を提供して電圧Ｖ４に対するブースト動作を開始するように設定される。次いでこれは、ＰＷＭサイクルの残り部分に対して継続する。
Ｄ型レジスタ５２０は、ＰＷＭサイクルの始端で、線５１５上のＰＷＭサイクル開始信号によってリセットされる。このＰＷＭサイクル開始信号は、プリチャージ電圧制御回路５０００のランプ発生器５０６０を開始するために提供されるものと同じ信号である。
図５の回路は、各電圧レベルに対して、キャパシタをどれだけ長く充電すべきか、すなわちスイッチアレイ２０１がブースト動作中にスイッチをどれだけ長く選択するかを決定する。
ブースト動作では、ブーストプリチャージスイッチ１０６がオンである時間の長さは、積分器５０２０の出力レベルで決まる。しかし、線５０５０上の積分器の出力が負である場合、ブーストプリチャージ段階を省くことができ、代わりにバック放電スイッチ１０３がイネーブルされる。バック放電スイッチ１０３は、積分器５０２０出力の絶対値が線５０７０上のランプより大きい間、イネーブルすることができる。積分器出力５０２０の符号は、コンバータがバックモードであるか、それともブーストモードであるかを決定する。
これは、１０３が連結されるときには、電圧Ｖ１〜Ｖ４をブーストしているのと同じときに行うことができ、一方１０６は、Ｖ１〜Ｖ４をブーストしているのと同じときに連結させることはできない。ブーストモードとバックモードを切り換える制御動作について、図７を参照して以下にさらに論じる。
図５を参照して説明する構成は、供給電圧のアレイに対して精密に調整された供給をもたらす。しかし、この構成の過渡応答は最大ではない。これは、２つの問題のためである。第１に、出力上のインダクタとキャパシタの共振の結果、複素極対が存在する。第２に、右半平面のゼロが存在する。
第１の問題は、スイッチモード電源設計の当業者にはよく知られており、通常、電流モード制御などのより高度な制御技法によって解決される。
第２の問題は、電圧制御と多電源出力を組み合わせた結果である。電圧の増大が必要とされるとき、期間の１つが延びる。これは、ＰＷＭサイクルの全体的な期間を維持するためにプリチャージサイクルが短縮されることを意味する。プリチャージサイクルが短縮された結果、電圧出力がより低くなる。
複数のサイクル後、すべての低くなった電圧の影響で、プリチャージ時間が再び増大され、最終的に電圧は、正しいレベルまで回復される。出力を低減させ、次いで再び増大させるこの動作により、応答内に、補償できない右半平面のゼロが生じる。これは、最終の出力が２つ以上の状態に応じており、これらの状態がすべて相互に依存しているために生じる。右半平面のゼロを有する影響は、さらなる補償を強いることであり、その結果、応答がより遅くなる。
この問題に対処する最善の解決策は、右半平面のゼロを除去することである。これは、制御変数がいかなる他の従属性ももたないようにすることによって行うことができる。これは、本発明の好ましい実施形態によるより高度な制御技法によって実現される。
電圧は、出力蓄電キャパシタ２０２１〜２０２ｐ内に充電を追加することによって増大される。したがって、制御変数は充電である。より多くの電圧出力が必要とされる場合、キャパシタに入っていく充電を単に増大させればよい。充電は、オンに切り換えられている間にキャパシタに入っていく電流（すなわち、インダクタ１０８の電流）を測定することによって計算される。インダクタ電流の積分により、充電を表すランプをもたらす。このランプは、積分器の出力が積分した電圧誤差に到達すると終了する。正しい電圧に到達するにはより多くの充電が必要とされる場合、そのキャパシタへのスイッチのオン時間が増大される。このようにして、各電圧は、そのキャパシタが接続されている時間の長さのみに依存し、いかなる他の状態にも依存しない。
しかし、上部の電圧段Ｖｐは、すべての先行する段上で充電が増大する影響によって低減される。この段に対して充電制御が使用される場合、それはすべての他の段に対する充電制御と対立する。したがって、最終の電圧には異なる制御方法が使用される。充電を測定する代わりに、従来技術のブーストコンバータの場合と同様に、プリチャージ期間中の電流が測定される。スイッチを閉じた結果、電流が増大する。これは、電流変数が誤差電圧の積分された出力に等しくなるまで増大される。プリチャージ期間は終了する。
しかし、ここには相互依存が存在する。インダクタからの充電出力が増大された場合、これは誤差電圧を提供するのに必要な電流から引かれる。これにより、右半平面のゼロが生じるが、これは、従来技術のブーストコンバータによってもたらされるものに大きさでは類似している。
Ｖｐレベルの電流制御は、プリチャージ電流が出力電圧の誤差によって設定された閾値レベルで終了するという点で、電流制御された単出力の変調器に類似している。この閾値電流を超えると、出力スイッチは、接地ではなく出力に接続される。これらのスイッチは、ブースト期間の終端でサイクルが終了したときに逆になる。
しかし、多出力電源では、インダクタ電流のプロファイルが変化する。誤差制御は、上部の電圧Ｖｐからくる。ブーストサイクル内でプリチャージ電流が終了すると、出力は、線２０４ｐ上のＶｐに接続される。このサイクルは、単出力の変調器の場合と全く同様に、Ｖｐブーストの終端で終了する。違いは、サイクルのプリチャージ部分が終了した後、他の出力が順に接続されるという点である。電流制御に関する限り、他の出力（Ｖｐ−１〜Ｖ１）は、サイクルの放電部分の一部を形成する。既に記載のように、中間電圧は充電制御によって設定される。これは、すべての状態が第一近似で分離されることを意味する。
Ｖｐは、プリチャージ終了電流によって設定される。Ｖｐ−１〜Ｖ１はそれぞれ、それぞれのキャパシタ内へ流出する充電によって設定される。より多くの充電が必要とされる場合、Ｖ１〜Ｖｐ−１が連結される時間の長さが増大する。これにより、Ｖｐが接続される時間の長さが低減し、その結果、従来のブーストコンバータと類似の応答が生じる。
図６を参照して、電流／充電制御動作に対する例示的な制御構成を次に示す。図６の制御構成は図５のものに対応し、図５の各電圧制御ブロック５０００〜５００４は、電圧制御ブロック６０００〜６００４に置き換えられる。他の点では、図６では、図に示す要素が図５に示す要素に対応し、したがって同様に機能する場合、参照を容易にし、また説明を簡潔にするために、同じ参照番号が使用される。
図６の電圧制御ブロック６０００〜６００３はそれぞれ、図５のランプ発生器ブロック５０６０〜５０６３の代わりに図６に示すような積分器６０４０〜６０４３を使用することによって、図５の電圧制御ブロック５０００〜５００３に対して適合される。
各積分器６０４０〜６０４３は、共通の入力線６０２上で電流信号を受け取る。この電流信号は、インダクタ１０８内を流れている電流Ｉ１である。電圧制御ブロック６０００の積分器６０４０への第２の入力は、線６０６上の開始ＰＷＭサイクル信号によって提供される。電圧制御ブロック６００１〜６００３の各積分器６０４１〜６０４３は、第２の入力として、それぞれの線５１５１〜５１５３上で開始信号を受け取る。
それぞれの電圧制御ブロック６０００〜６００３内の積分器６０４０〜６０４３の出力は、それぞれの線６０７０〜６０７３上で提供され、それぞれの比較器５０４０〜５０４３への第２の入力を形成する。比較器５０４０〜５０４３の他の入力は、図５の構成に一致する積分器５０２０〜５０２３の出力によって提供される。図５の場合と同様に、各比較器５０４０〜５０４３は、出力線５０９０〜５０９３上で出力信号を生成して、バックブーストコンバータのスイッチを制御する。
図５の構成の場合と同様に、電圧制御回路６００４は、Ｄ型レジスタ５２０として実施される。Ｄ型レジスタ５２０は、電圧制御ブロック６００３の出力で開始される。
図６の構成は図５のものと同様に動作し、プリチャージサイクルの後に、個々の供給電圧に関連する連続するサイクルが続く。したがって、１ブーストサイクル内でプリチャージが提供され、その後に、電圧Ｖ１〜Ｖ４に対するブーストサイクルが続く。バックサイクルでは、プリチャージが省略され、それぞれの電圧Ｖ１〜Ｖ４に対する放電サイクルだけが存在する。
通常、図６のそれぞれの段６０００〜６００３に対して、線５１１０〜５１１３上の電圧Ｖｎと線５１３０〜５１３３上のＶｒｅｆｎの差が、積分器５０２０〜５０２３内で積分される。これは、単極の伝達関数を形成する。
より高次の制御ループ関数が必要とされる場合、追加の積分器および比例要素をここで挿入することができる。
各比較器５０４０〜５０４３は、入力線５０５０〜５０５３上の信号と、積分器６０４０〜６０４３によって線６０７０〜６０７３上に生成されたランプとを比較する。線６０７０〜６０７３上のランプは、入力線６０２上で各積分器６０２０〜６０２３へ提供されるインダクタ１１６中の電流Ｉ１の積分によって生成される。この積分は、線６０６または線５１５１〜５１５３上の信号による開始時に、積分器６０２０〜６０２３によって実施される。
サイクルの始端では、積分器６０４０〜６０４３はゼロに設定される。サイクルが開始すると、積分器６０４０〜６０４３の出力を増加させることが可能になる。閾値に到達し、比較器５０４０〜５０４３が状態を変化させた後、スイッチアレイ２０１は適宜切り換えられる。
線５０９０〜５０９３上の比較器５０４０〜５０４３の出力から、Ｖｎ充電制御サイクル（または、ｎ＝１の場合はプリチャージサイクル）を開始する開始制御信号が得られる。積分器６０４０〜６０４３は放電され、また回路は、次の充電制御サイクルが開始されるまで待つ。
図６の回路は、ブーストモードまたはバックモードでの制御を可能にする。積分器５０２０〜５０２３は、所望の制御の順序に応じて、積分器および比例要素のアレイと置き換えることができる。インダクタ電流Ｉ１が積分器５０２０〜５０２３の出力と同じレベルに到達するときに、閾値に到達すると言われており、比較器５０４０〜５０４３は状態を変化させる。
本発明の実施形態の重要な特性は、バックモードからブーストモードへの遷移が透過的に行われることであり、コンバータが閾値電流に到達する能力で決まる。これは、コンバータを動作でき、外部介入なく連続的にモードを変化できることを意味する。
しかし、ブーストモード前にバックモードが作動した場合、電流はブーストモードまで著しく異なる経路をたどる。この結果、閉ループ応答内に間隙が生じるはずである。この結果、望ましくないヒステリシス発振が生じるはずである。
これを回避するために、通常ブーストサイクルのプリチャージ段階内でオンに切り換わるだけである接地スイッチ１０６が、バックモード中でも最小の時間ウィンドウだけオンになることが好ましい。
図７を参照して、好ましい実施形態でバック動作モードとブースト動作モードの間から選択する制御回路について次に説明する。図７の参照番号７００は、制御論理７０２を含む制御ブロックを全体として示す。
この制御ブロックは、制御論理７０２に加えて、積分器７０４および比較器７０６を含む。積分器７０４は、第１の入力として線５１１１上で電圧Ｖ１を受け取り、また線５１３１上で基準電圧Ｖ１ｒｅｆを受け取る。通常、積分器７０４は、入力として、電圧Ｖ１〜Ｖ４のいずれか１つ、およびその関連する基準信号を受け取るように適合することができる。
積分器７０４は、出力線７０８上で、その入力の２つの電圧間の誤差を表す電圧信号生成する。線７０８上の誤差電圧は、比較器７０６への第１の入力を形成し、比較器７０６への第２の入力は、線６０２上のインダクタ電流Ｉ１によって提供される。
図７では、制御回路について、図６の充電／電流構成に対する制御の文脈で説明する。図５の電圧制御構成では、制御ブロック７００は通常、図７で示す場合と同様に実施することができるが、線６０２上で比較器７０６の入力へインダクタ電流を提供するのではなく、線６０２が接地に接続されるはずである。
線７０７上の比較器７０６の出力は、ブーストサイクルが必要とされるか、それともバックサイクルが必要とされるかを実質上決定する。感知された電流と積分器の出力の比較が、感知電流が電圧信号より小さいことを示す場合、ブースト動作が必要とされる。この比較が、感知電流が電圧信号より大きいことを示す場合、バック動作が必要とされる。そのようにして、線７０７上の比較器７０６の出力は、バック動作が必要とされるか、それともブースト動作が必要とされるかを示す。
図７の制御論理７０２は、図６の電圧制御段６０００および６００１をブーストモードまたはバックモードで、正確に動作するように制御する。さらに、制御論理７０２は、図２のバックブーストコンバータのスイッチを、正しい動作を確実にするように制御する。
制御論理７０２は、Ｄ型レジスタ７１０、排他的ＯＲゲート７１４、インバータ７２１、ＡＮＤゲート７２０、ＡＮＤゲート７１８、インバータ７１６、ＡＮＤゲート７２４、およびＯＲゲート７２６を含む。
Ｄ型レジスタ７１０は、線７０８上で提供されるＰＷＭ開始信号によってクロック制御される。したがって、ＰＷＭ信号の始端で、レジスタは、それぞれの入力上の状態を出力にクロックインするようにクロック制御される。Ｄ型レジスタ７１０は単に、サイクルがバックサイクルであるか、それともブーストサイクルであるかを決定する比較器７０６の出力をラッチする手段である。
制御論理７０２への入力オン信号７０７は、比較器７０６の出力で決まるように、バック動作モードが必要とされるか、それともブースト動作モードが必要とされるかに応じて、ハイになったりローになったりする。
ＰＷＭ開始信号が線７１８上のＤ型レジスタ７１０をクロック制御した後、比較器７０６が状態を変化させた場合、これは、排他的ＮＯＲゲート７１４によって検出される。排他的ＮＯＲゲートは、Ｄ型レジスタの入力と出力が同じであるとき、すなわち比較器７０６の出力が状態を変化させてバック／ブーストがイネーブルされる前、アサートするように提供される。
ＡＮＤゲート７２０への第１の入力は、Ｄ型レジスタ７１０の出力によって提供され、またＡＮＤゲート７１８への第１の入力は、Ｄ型レジスタの出力の逆数によって（インバータ７２１を介して）提供される。ＡＮＤゲート７１８および７２０のそれぞれへの第２の入力は、排他的ＮＯＲゲート７１４の出力から導出される。したがって、ＡＮＤゲート７１８および７２０はそれぞれ、Ｄ型レジスタ７１０の出力によって提供される第１の共通の入力を受け取り、またそれぞれのＡＮＤゲート７１８および７２０に提供される第２の入力は、同じ源から導出されるが、一方は反転される。
したがって、Ｄ型レジスタ７１０がハイ状態に遷移した後、ＡＮＤゲート７１８および７２０の１つだけが、その出力で信号を設定する。このようにして、排他的ＮＯＲゲート７１４の出力に応じて、ＡＮＤゲート７１８とＡＮＤゲート７２０のいずれかの出力が、論理的にハイ状態に設定される。排他的ＮＯＲゲート７１４の出力に基づいて、バック動作モードが必要とされる場合、ＡＮＤゲート７２０の出力がハイに設定され、またブースト動作が必要とされる場合、ＡＮＤゲート７１８の出力がハイに設定される。
ＡＮＤゲート７１８および７２０は、バック／ブーストスイッチ、すなわち図２のスイッチ１０２、１０３、および１０６までバック／ブーストイネーブル状態を伝える。これにより、バックスイッチ状態（１０２がオフであり、１０３がオンである）とブーストスイッチ状態（１０６がオンである）のいずれかを選択する。
線７４０上のＡＮＤゲート７１８の出力は、ブースト動作の場合、図６のブロック６０００をイネーブルするために使用される。さらに、線７４０上の信号は、プリチャージ動作に対して、図２のバックブーストコンバータのスイッチの構成を制御するために使用される。
バック動作の場合、線７３０上のＡＮＤゲート７２０の出力の信号は同様に、図３のバックブーストコンバータ内のスイッチを制御するために使用される。
Ｄ型レジスタ７１０の（インバータ７２１によって）反転された出力は、ＡＮＤゲート７２４への第１の入力を形成する。ＡＮＤゲート７２４の第２の入力は、排他的ＮＯＲゲート７１４の、インバータ７１６によって提供される反転された出力によって提供される。
ＡＮＤゲート７２４の出力は、ブースト動作モードとバック動作モードのどちらでも、ＯＲゲート７２６への入力を提供する。ＯＲゲート７２６は、線７２８上で、図６の構成のブロック６００１に対する開始信号である信号を提供する。
バック状態のとき、ＡＮＤゲート７２０の出力がアサートされ、これは、ＯＲゲート７２６を通って伝送されて、次の段をイネーブルする。ブースト状態のとき、ＡＮＤゲート７２０の出力はアサートされない。しかし、インバータ７２１は、ＡＮＤゲート７２４への入力の一方がブーストモードでアサートされることを意味する。
インバータ７１６は、比較器７０６が状態を変化させるとき、ブーストプリチャージの終端でＡＮＤゲート７２４への他方の入力がアサートされることを意味する。これは、線７２８上の開始信号がブーストプリチャージ期間の終端で伝わることを意味する。
したがって、論理７０２は、バック動作モードの場合、バック動作モードが必要であることが検出されると直ちに、線７２８上の開始信号が設定されるように動作する。しかしブースト動作モードが検出された場合、この論理は、プリチャージ動作が完了するまで線７２８上の開始信号を遅延させることができる。
したがって、線７４０上のＡＮＤゲート７１８の出力は、プリチャージサイクルの開始を実現するが、プリチャージサイクルに続いて、ＡＮＤゲート７２４の出力が、図６のブロック６００１内の第１の電圧ブーストの開始を制御する。図６内のブロック６０００と６００１の間のプリチャージから電圧ブーストサイクルへの切換えは、比較器７０６の出力が状態を変化させることで決まる。
したがって、図７の制御ブロックにより、バック動作モードを実施するべきか、それともブースト動作モードを実施するべきかについての自動検出が可能になることが理解されるであろう。バックモードからブーストモードへの遷移、またはブーストモードからバックモードへの遷移は、ＰＷＭサイクルの遷移時にのみ行うことができる。ＰＷＭサイクルがバックモードとブーストモードのいずれかで始まった後、このＰＷＭサイクルは、その持続時間全体にわたってそのモードのままである。
図７に関する上記の議論から、バックモードを実施するか、それともブースト動作モードを実施するかに関する決定は、ＰＷＭ開始信号に応答して、ＰＷＭサイクルの始まりで行われることが理解されるであろう。ＰＷＭ開始信号に応答して、ブーストが必要とされるか、それともバックが必要とされるかを決定するために、比較器７０６の出力が評価される。ブースト動作では、比較器の出力は、プリチャージがいつ完了して個々の電圧レベルのブーストを始めるかを決定するようにさらに監視される。ブーストサイクル中の比較器の出力のいかなるさらなる変化も、そのＰＷＭサイクル上で入力されない。
さらに、バック動作モードでは、バックＰＷＭサイクルを始めるための最初の終了が行われた後、比較器の出力状態のいかなる変化も、現在のＰＷＭサイクルに影響を与えない。
電圧レベルＶ１およびその関連する基準レベルに基づいて、比較器７０６と積分器７０４によって提供される積分および比較を行うための図７内の選択は、任意であることに留意されたい。バック動作モードを開始するべきか、それともブースト動作モードを開始するべきかについて決定するために、任意の特定の電圧レベルを選択することができる。
本発明について、本発明およびその実施形態について例示する目的で、特定の例および実施形態を参照して本明細書に説明した。本発明は、本明細書に記載のいかなる実施形態の細部にも限定されるものではない。任意の実施形態の任意の特徴を、他の実施形態の特徴と組み合わせて実施することができ、実施形態は排他的ではない。本発明の範囲は、添付の特許請求の範囲によって定義される。

Claims (24)

  1. 電圧源と、第１のスイッチによって電圧源に接続し、第４のスイッチによって電気接地に接続している第１の端子を有し、第３のスイッチによって電気接地に接続している第２の端子を有するインダクタと、前記インダクタの第２の端子に切換え可能に接続され第１の端子を有し、両端でそれぞれの複数の電圧が形成される複数のキャパシタとを備え、前記複数のキャパシタがそれぞれ、１サイクル内で、前記インダクタの前記第２の端子に接続され、制御手段が、電圧源と複数の電圧の両端の平均電圧の関係に応じて、各サイクルの開始時に、バックサイクルとブーストサイクルの一方を選択するように適合される電圧生成装置。
  2. 前記複数のキャパシタがそれぞれ、電気接地に接続される、請求項１に記載の電圧生成装置。
  3. 前記複数のキャパシタがそれぞれ、複数の電圧の１つの選択である第２の電圧に接続される、請求項１に記載の電圧生成装置。
  4. 前記切換え可能に制御可能な機能を提供する１組のスイッチを制御する制御手段をさらに含む、請求項１〜３のいずれか一項に記載の電圧生成回路。
  5. 前記制御手段が、各キャパシタを前記インダクタの前記第２の端子に順次接続するように適合される、請求項１〜４のいずれか一項に記載の電圧生成回路。
  6. 前記制御手段が、電圧ブーストサイクル内で、前記複数のキャパシタのいずれかが前記インダクタの前記第２の端子に接続されているとき、前記インダクタの前記第２の端子を前記電気接地から切断するようにさらに適合される、請求項５に記載の電圧生成回路。
  7. 前記制御手段が、電圧ブーストサイクル内で、前記インダクタの前記第２の端子を接地に接続して、前記複数のキャパシタをすべて前記インダクタの前記第２の端子から切断し、前記インダクタをプリチャージするようにさらに適合される、請求項５または請求項６に記載の電圧生成回路。
  8. 前記制御手段が、電圧ブーストサイクル内で、前記インダクタの前記第１の端子を前記電圧源に接続して、前記インダクタの前記第２の端子を電気接地から切断するようにさらに適合される、請求項４から７のいずれか１項に記載の電圧生成回路。
  9. 前記制御手段が、電圧バックサイクル内で、前記インダクタの前記第２の端子を電気接地から切断するようにさらに適合される、請求項５から８のいずれか１項に記載の電圧生成回路。
  10. 前記制御手段が、電圧バックサイクル内で、前記インダクタの前記第１の端子を前記電圧源と電気接地のいずれかに選択的に接続するようにさらに適合される、請求項９に記載の電圧生成回路。
  11. 前記選択が、基準に応じて行われる、請求項１に記載の電圧生成回路。
  12. 電圧生成装置内で複数の電圧を生成する方法であって、電圧源をインダクタの第１の端子に選択的に接続するステップと、インダクタの第２端子を電気接地に選択的に接続するステップと、インダクタの第１の端子を電気接地に選択的に接続するステップと、複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続するステップとを含み、前記複数のキャパシタの両端でそれぞれの複数の電圧が形成され、１サイクル内で、前記複数のキャパシタをそれぞれ前記インダクタの前記第２の端子に接続するステップを含み、電圧源と複数の電圧の両端の平均電圧の関係に応じて、各サイクルの開始時に、バックサイクルとブーストサイクルの一方を選択するステップを含む、方法。
  13. 前記複数のキャパシタをそれぞれ電気接地に接続するステップをさらに含む、請求項１２に記載の方法。
  14. 前記切換え可能に制御可能な機能を提供する１組のスイッチを制御するステップをさらに含む、請求項１２または１３に記載の方法。
  15. 各キャパシタを前記インダクタの前記第２の端子に順次接続するステップをさらに含む、請求項１２から１４のいずれか１項に記載の方法。
  16. 電圧ブーストサイクル内で、前記複数のキャパシタのいずれかが前記インダクタの前記第２の端子に接続されているとき、前記インダクタの前記第２の端子を前記電気接地から切断するステップをさらに含む、請求項１５に記載の方法。
  17. 電圧ブーストサイクル内で、前記インダクタの前記第２の端子を接地に接続して、前記複数のキャパシタをすべて前記インダクタの前記第２の端子から切断し、前記インダクタをプリチャージするステップをさらに含む、請求項１５または請求項１６に記載の方法。
  18. 電圧ブーストサイクル内で、前記インダクタの前記第１の端子を前記電圧源に接続して、前記インダクタの前記第２の端子を電気接地から切断するステップをさらに含む、請求項１５から１７のいずれか１項に記載の方法。
  19. 電圧バックサイクル内で、前記インダクタの前記第２の端子を電気接地から切断するステップをさらに含む、請求項１５から１８のいずれか１項に記載の方法。
  20. 電圧バックサイクル内で、前記インダクタの前記第１の端子を前記電圧源と電気接地のいずれかに選択的に接続するステップをさらに含む、請求項１９に記載の方法。
  21. 基準に応じて、バックサイクルとブーストサイクルの間から選択するステップをさらに含む、請求項１２に記載の方法。
  22. 複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続する前記ステップが、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、前記誤差信号とランプ信号を比較するステップとを含み、前記比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される、請求項１２から２１のいずれか１項に記載の方法。
  23. 複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続する前記ステップが、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、前記誤差信号と前記インダクタ内の電流レベルを比較するステップとを含み、前記比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される、請求項１２から２１のいずれか１項に記載の方法。
  24. 前記キャパシタが、前記比較ステップの開始時に接続され、また前記比較ステップが変化を示すのに応じて切断される、請求項２２または請求項２３に記載の方法。
JP2011508941A 2008-05-15 2009-05-15 電圧生成装置、電圧生成回路、電圧生成方法 Expired - Fee Related JP5734845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0808873.4 2008-05-15
GB0808873.4A GB2460072B (en) 2008-05-15 2008-05-15 Multiple voltage level supply stage
PCT/EP2009/055951 WO2009138505A1 (en) 2008-05-15 2009-05-15 Single inductor multiple output converter

Publications (2)

Publication Number Publication Date
JP2011521612A JP2011521612A (ja) 2011-07-21
JP5734845B2 true JP5734845B2 (ja) 2015-06-17

Family

ID=39595975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011508941A Expired - Fee Related JP5734845B2 (ja) 2008-05-15 2009-05-15 電圧生成装置、電圧生成回路、電圧生成方法

Country Status (7)

Country Link
US (1) US9287781B2 (ja)
EP (1) EP2301141A1 (ja)
JP (1) JP5734845B2 (ja)
KR (1) KR20110011688A (ja)
CN (1) CN102084581B (ja)
GB (1) GB2460072B (ja)
WO (1) WO2009138505A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2466953B (en) * 2009-01-14 2013-11-27 Nujira Ltd Control of multi-level supply stage
GB2480614B (en) 2010-05-24 2017-04-12 Snaptrack Inc Switched arrangement for switched mode supply
US9172303B2 (en) 2010-09-30 2015-10-27 Stmicroelectronics International N.V. Power management unit systems and methods
US8797103B2 (en) 2010-12-07 2014-08-05 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
US8587377B2 (en) 2010-12-13 2013-11-19 Skyworks Solutions, Inc. Apparatus and methods for biasing a power amplifier
US8598950B2 (en) 2010-12-14 2013-12-03 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
US8610503B2 (en) 2010-12-17 2013-12-17 Skyworks Solutions, Inc. Apparatus and methods for oscillation suppression
CN103493368B (zh) 2011-02-07 2017-09-12 天工方案公司 用于包络跟踪校准的装置和方法
US8717100B2 (en) 2011-03-15 2014-05-06 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
US8725218B2 (en) 2011-03-25 2014-05-13 R2 Semiconductor, Inc. Multimode operation DC-DC converter
DE102011015282B4 (de) 2011-03-28 2022-03-10 Austriamicrosystems Ag Gesteuerte Versorgungsschaltung
US8718188B2 (en) 2011-04-25 2014-05-06 Skyworks Solutions, Inc. Apparatus and methods for envelope tracking
US9099919B2 (en) * 2011-05-09 2015-08-04 The Hong Kong University Of Science And Technology Single-inductor-multiple-output regulator with synchronized current mode hysteretic control
KR101906895B1 (ko) * 2011-06-08 2018-10-11 엘에스산전 주식회사 태양광 전력 변환 장치
DE102011117455A1 (de) * 2011-10-31 2013-05-02 Austriamicrosystems Ag Gesteuerte Versorgungsschaltung
TWI434498B (zh) 2012-03-01 2014-04-11 Novatek Microelectronics Corp 切換式轉換器與相關控制方法
CN103312152B (zh) * 2012-03-09 2015-09-02 联咏科技股份有限公司 切换式转换器与相关控制方法
US9000690B2 (en) * 2012-06-13 2015-04-07 Texas Instruments Incorporated Driver for capacitive loads
EP2720362A1 (en) * 2012-10-12 2014-04-16 ST-Ericsson SA Independent output control for single-inductor, bipolar outputs, buck-boost converters
EP2720363A1 (en) * 2012-10-12 2014-04-16 ST-Ericsson SA Independent output control for single-inductor, bipolar outputs, buck-boost converters
CN103731031B (zh) * 2012-10-16 2018-01-02 中兴通讯股份有限公司 电源及电源调压方法
ITTO20130144A1 (it) * 2013-02-21 2014-08-22 St Microelectronics Srl Convertitore dc-dc migliorato, metodo per operare il convertitore dc-dc, sistema di raccolta di energia ambientale comprendente il convertitore dc-dc, e apparecchio comprendente il sistema di raccolta di energia
US9194896B2 (en) * 2013-04-05 2015-11-24 Texas Instruments Incorporated Tracking energy consumption using a sepic-converter technique
KR101738730B1 (ko) 2013-04-23 2017-05-22 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 시스템에서의 엔벨로프 정형화 장치 및 방법
US9621021B2 (en) 2013-06-21 2017-04-11 Microchip Technology Inc. Auxiliary power supplies in parallel with a switch of a switching regulator
CN105556821B (zh) * 2013-09-19 2018-11-13 飞利浦照明控股有限公司 具有辅助输出的特别用于发光二极管的紧凑驱动器
DE102013225140A1 (de) * 2013-12-06 2015-06-11 Conti Temic Microelectronic Gmbh Gleichspannungswandler und dessen Verwendung
CN103683923B (zh) * 2014-01-03 2015-12-09 东南大学 一种单电感四输出降压型开关电源的控制电路
EP3103192B1 (en) * 2014-02-04 2018-12-19 Cirrus Logic, Inc. Differential output mode for a multi-mode power converter
WO2015171935A1 (en) 2014-05-08 2015-11-12 Cirrus Logic, Inc. Switched mode amplifier with single-ended buck mode
US9445371B2 (en) 2014-08-13 2016-09-13 Skyworks Solutions, Inc. Apparatus and methods for wideband envelope tracking systems
US9602056B2 (en) 2014-09-19 2017-03-21 Skyworks Solutions, Inc. Amplifier with base current reuse
US9882472B2 (en) * 2014-09-25 2018-01-30 Intel Corporation Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier
TWI593222B (zh) * 2015-07-22 2017-07-21 茂達電子股份有限公司 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法
CN105119482B (zh) * 2015-07-22 2018-07-24 矽力杰半导体技术(杭州)有限公司 单电感多输出的升降压型电路及其控制方法
US10103693B2 (en) 2015-09-30 2018-10-16 Skyworks Solutions, Inc. Power amplifier linearization system and method
KR101981212B1 (ko) * 2016-01-11 2019-05-22 한국전자통신연구원 단일 인덕터 다중 출력 직류-직류 변환기, 그리고 그것의 동작 방법
US10110169B2 (en) 2016-09-14 2018-10-23 Skyworks Solutions, Inc. Apparatus and methods for envelope tracking systems with automatic mode selection
KR102644277B1 (ko) * 2016-11-25 2024-03-06 삼성전자주식회사 전원 변조기 및 이를 포함하는 통신 장치
US10236831B2 (en) 2017-05-12 2019-03-19 Skyworks Solutions, Inc. Envelope trackers providing compensation for power amplifier output load variation
TWI645277B (zh) * 2017-06-19 2018-12-21 瑞昱半導體股份有限公司 封包追蹤電源供應調控器
US10516368B2 (en) 2017-06-21 2019-12-24 Skyworks Solutions, Inc. Fast envelope tracking systems for power amplifiers
US10615757B2 (en) 2017-06-21 2020-04-07 Skyworks Solutions, Inc. Wide bandwidth envelope trackers
CN107390685B (zh) * 2017-07-14 2020-10-16 深圳市优必选科技有限公司 一种机器人的回充控制方法、机器人及机器人系统
KR102515751B1 (ko) 2018-02-14 2023-04-03 삼성전자주식회사 단일 유도성 소자를 이용하여 벅-부스트 변환을 수행하는 전자 회로
NL2020760B1 (en) * 2018-04-12 2019-10-23 Dutch Infinity Energy D I E B V A method for splitting power, a power splitting unit and a computer program product
US20190393771A1 (en) * 2018-06-25 2019-12-26 Mykhaylo Teplechuk Voltage controlled current input and transimpedance regulator
US10291126B1 (en) * 2018-10-18 2019-05-14 BravoTek Electronics Co., Ltd. Single-inductor multiple-output DC/DC converters with pulse-skipping mode and deadtime switch control
US10790744B1 (en) 2019-03-19 2020-09-29 Analog Devices International Unlimited Company Single inductor multiple output adaptive loop control
CN110365211A (zh) * 2019-07-08 2019-10-22 杰华特微电子（杭州）有限公司 多路输出变换电路及其变换方法
KR20210015333A (ko) 2019-08-01 2021-02-10 삼성전자주식회사 복수의 전압 레귤레이터들을 포함하는 전자 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848356A1 (fr) * 2002-12-05 2004-06-11 St Microelectronics Sa Procede de commande d'une alimentation a decoupage a un seul element inductif et plusieurs sorties, et alimentation correspondante, en particulier pour un telephone mobile cellulaire
US20040135562A1 (en) * 2003-01-13 2004-07-15 Oden Thomas Clark Single inductor multiple output switchmode power supply
KR100498484B1 (ko) * 2003-01-30 2005-07-01 삼성전자주식회사 넓은 주파수 대역에서 일정한 이득을 가지는 전압 제어발진기 및 그 방법
US20060176031A1 (en) * 2005-02-04 2006-08-10 Ess Technology, Inc. Dual output switching regulator and method of operation
EP1876694A1 (en) * 2006-07-03 2008-01-09 Siemens Aktiengesellschaft Booster circuit
GB2479445B (en) * 2006-08-31 2011-11-30 Wolfson Microelectronics Plc DC-DC converter circuits and methods and apparatus including such circuits
US7843177B2 (en) * 2007-10-31 2010-11-30 Elite Semiconductor Memory Technology Inc. Control circuit and method for maintaining high efficiency in switching regulator
US7782032B2 (en) * 2007-12-03 2010-08-24 California Polytechnic Corporation System method and apparatus for a multi-phase DC-to-DC converter
US8823342B2 (en) * 2008-07-07 2014-09-02 Advanced Analogic Technologies Incorporated Multiple-output dual-polarity DC/DC converters and voltage regulators

Also Published As

Publication number Publication date
GB2460072A9 (en) 2012-12-26
US9287781B2 (en) 2016-03-15
EP2301141A1 (en) 2011-03-30
CN102084581B (zh) 2017-02-22
KR20110011688A (ko) 2011-02-08
CN102084581A (zh) 2011-06-01
WO2009138505A1 (en) 2009-11-19
GB0808873D0 (en) 2008-06-25
GB2460072A (en) 2009-11-18
GB2460072B (en) 2013-01-23
WO2009138505A9 (en) 2010-01-28
JP2011521612A (ja) 2011-07-21
US20120043947A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5734845B2 (ja) 電圧生成装置、電圧生成回路、電圧生成方法
US9893622B2 (en) Multi-level step-up converter topologies, control and soft start systems and methods
TWI568155B (zh) 用於升降壓轉換器和調控器的高效ｐｆｍ控制的系統和方法
TWI657652B (zh) 不連續模式直流對直流轉換器及其致動方法
JP4652901B2 (ja) １つのｄｃ／ｄｃコンバータ用閉ループデジタル制御システム
US9391514B2 (en) Device for controlling a switching mode power supply
JP5390894B2 (ja) 不連続モードでｄｃ−ｄｃコンバータを制御する方法
US8080987B1 (en) Method and apparatus for efficient transitioning between different operating modes of a regulator
EP2166655B1 (en) Controlled charge pump arrangement and method for controlling a clocked charge pump
KR101547416B1 (ko) 충전 펌프 서지 전류 감소
US10381927B2 (en) Pulse-frequency modulation constant on-time with peak-current servo
TWI521837B (zh) 用於電力轉換器的積體電路控制器、切換式電力轉換器及用於控制電力轉換器之方法
US10693376B2 (en) Electronic converter and method of operating an electronic converter
US10972003B2 (en) Charge pump
JP2017147787A (ja) 多出力ｄｃ−ｄｃコンバータ
CN104956577B (zh) 用于反向升压模式的负电流感测反馈
CN109474037A (zh) 一种电池充电电路及其控制电路和控制方法
TW201004109A (en) A DC to DC converter and method thereof
CN112532036A (zh) 用于单电感器多输出电源的软启动方法
US20230223852A1 (en) Dc-dc converter and method of operating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5734845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees