KR101542583B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101542583B1
KR101542583B1 KR1020090046990A KR20090046990A KR101542583B1 KR 101542583 B1 KR101542583 B1 KR 101542583B1 KR 1020090046990 A KR1020090046990 A KR 1020090046990A KR 20090046990 A KR20090046990 A KR 20090046990A KR 101542583 B1 KR101542583 B1 KR 101542583B1
Authority
KR
South Korea
Prior art keywords
conductive paste
semiconductor substrate
forming
electrode
dielectric film
Prior art date
Application number
KR1020090046990A
Other languages
English (en)
Other versions
KR20100128543A (ko
Inventor
송민철
김동섭
박성찬
서동철
김현종
김유경
Original Assignee
인텔렉츄얼 키스톤 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 filed Critical 인텔렉츄얼 키스톤 테크놀로지 엘엘씨
Priority to KR1020090046990A priority Critical patent/KR101542583B1/ko
Publication of KR20100128543A publication Critical patent/KR20100128543A/ko
Application granted granted Critical
Publication of KR101542583B1 publication Critical patent/KR101542583B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

p형 층 및 n형 층을 포함하는 반도체 기판을 준비하는 단계, 상기 반도체 기판의 일면에 유전막을 형성하는 단계, 상기 유전막의 일부분 위에 제1 도전성 페이스트를 형성하는 단계, 상기 유전막 및 상기 제1 도전성 페이스트 위에 상기 제1 도전성 페이스트와 다른 제2 도전성 페이스트를 형성하는 단계, 그리고 상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트를 소성하여 상기 반도체 기판과 접촉하는 제1 전극을 형성하는 단계를 포함하는 태양 전지의 제조 방법을 제공한다. 또한 상기 방법으로 제조된 태양 전지를 제공한다.
태양 전지, 도전성 페이스트, 효율

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
태양 전지는 태양 에너지를 전기 에너지로 변환하는 광전 변환 소자로서, 무한정 무공해의 차세대 에너지 자원으로 각광받고 있다.
태양 전지는 p형 반도체 및 n형 반도체를 포함하며, 광 활성층에서 태양 광 에너지를 흡수하면 반도체 내부에서 전자-정공 쌍(electron-hole pair, EHP)이 생성되고, 여기서 생성된 전자 및 정공이 n형 반도체 및 p형 반도체로 각각 이동하고 이들이 전극에 수집됨으로써 외부에서 전기 에너지로 이용할 수 있다.
한편, 태양 전지는 태양 에너지로부터 가능한 많은 전기 에너지를 출력할 수 있도록 효율을 높이는 것이 중요하다. 이러한 태양 전지의 효율을 높이기 위해서는 반도체 내부에서 가능한 많은 전자-정공 쌍을 생성하는 것도 중요하지만 생성된 전하를 손실됨 없이 외부로 끌어내는 것 또한 중요하다.
전하가 손실되는 원인 중의 하나가 생성된 전자 및 정공이 재결합(recombination)에 의해 소멸하는 것이다. 이러한 재결합을 방지하기 위하여 다양한 방법이 제시되고 있으나, 대부분 추가 공정이 요구되고 이에 따라 제조 비용이 상승할 수 있다.
따라서 본 발명의 일 구현예에서는 태양 전지의 효율을 개선하면서도 공정을 단순화하고 제조 비용을 낮출 수 있는 태양 전지의 제조 방법을 제공한다.
또한 본 발명의 다른 구현예에서는 상기 방법으로 제조된 태양 전지를 제공한다.
본 발명의 일 구현예에 따른 태양 전지의 제조 방법은 p형 층 및 n형 층을 포함하는 반도체 기판을 준비하는 단계, 상기 반도체 기판의 일면에 유전막을 형성하는 단계, 상기 유전막의 일부분 위에 제1 도전성 페이스트를 형성하는 단계, 상기 유전막 및 상기 제1 도전성 페이스트 위에 상기 제1 도전성 페이스트와 다른 제2 도전성 페이스트를 형성하는 단계, 그리고 상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트를 소성하여 상기 반도체 기판과 접촉하는 제1 전극을 형성하는 단계를 포함한다.
상기 제1 도전성 페이스트는 소성시 상기 유전막을 관통할 수 있는 페이스트일 수 있다.
상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트는 동일한 금속 파우더를 포함할 수 있다.
상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트는 각각 금속 파우더 및 유리 프릿을 포함할 수 있고, 상기 제1 도전성 페이스트는 상기 제2 도전성 페이스트보다 유리 프릿의 함량이 높을 수 있다.
상기 제1 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 5 내지 30중량% 및 유기 비히클 15 내지 40중량%를 포함할 수 있고, 상기 제2 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 0.1 내지 5중량% 및 유기 비히클 15 내지 40중량%를 포함할 수 있다.
상기 금속 파우더는 알루미늄을 포함할 수 있다.
상기 제1 도전성 페이스트를 형성하는 단계 및 상기 제2 도전성 페이스트를 형성하는 단계는 스크린 인쇄 방법으로 수행할 수 있다.
상기 제1 도전성 페이스트를 형성하는 단계는 상기 제1 도전성 페이스트를 상기 유전막 위에 도트형 또는 라인형으로 형성할 수 있다.
상기 태양 전지의 제조 방법은 상기 반도체 기판의 다른 일면에 제2 전극을 형성하는 단계를 더 포함하고, 상기 제2 전극을 형성하는 단계는 상기 반도체 기판의 다른 일면에 제3 도전성 페이스트를 형성하는 단계, 그리고 상기 소성하는 단계에서 상기 제3 도전성 페이스트를 용융하여 반도체 기판과 접촉하는 제2 전극을 형 성하는 단계를 포함할 수 있다.
본 발명의 다른 구현예에 따른 태양 전지의 제조 방법은 p형 층 및 n형 층을 포함하는 반도체 기판을 준비하는 단계, 상기 반도체 기판의 일면에 유전막을 형성하는 단계, 그리고 상기 유전막의 일부분을 관통하는 제1 전극을 형성하는 단계를 포함한다.
상기 제1 전극을 형성하는 단계는 상기 유전막의 일부분 위에 상기 유전막을 관통할 수 있는 제1 도전성 페이스트를 형성하는 단계, 상기 유전막 및 상기 제1 도전성 페이스트 위에 제2 도전성 페이스트를 형성하는 단계, 그리고 상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트를 소성하는 단계를 포함할 수 있다.
상기 소성하는 단계는 600 내지 1000℃에서 수행할 수 있다.
상기 제1 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 5 내지 30중량% 및 유기 비히클 15 내지 40중량%를 포함하고, 상기 제2 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 0.1 내지 5중량% 및 유기 비히클 15 내지 40중량%를 포함하며, 상기 제1 도전성 페이스트는 상기 제2 도전성 페이스트보다 유리 프릿의 함량이 높을 수 있다.
상기 태양 전지의 제조 방법은 상기 반도체 기판의 다른 일면에 상기 반도체 기판과 접촉하는 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 구현예에 따른 태양 전지는 p형 층 및 n형 층을 포함하는 반도체 기판, 상기 반도체 기판의 일면에 형성되어 있는 유전막, 상기 유전막 위에 형성되어 있는 제1 전극, 그리고 상기 반도체 기판의 다른 일면에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극은 상기 유전막의 일부분을 관통하여 상기 반도체 기판과 접촉하는 복수의 접촉부를 가지며, 상기 접촉부는 불연속적으로 형성되어 있다.
상기 접촉부는 도트형 또는 라인형일 수 있다.
상기 유전막은 산화알루미늄, 산화규소, 산화질소 및 이들의 조합에서 선택된 하나를 포함할 수 있다.
태양 전지의 효율을 개선하면서도 공정을 단순화하고 제조 비용을 낮출 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참고하여 본 발명의 일 구현예에 따른 태양 전지를 설명한다.
도 1은 본 발명의 일 구현예에 따른 태양 전지를 도시한 단면도이다.
이하에서는 설명의 편의상 반도체 기판(110)을 중심으로 상하의 위치 관계를 설명하지만 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 구현예에 따른 태양 전지는 하부 반도체 층(110a) 및 상부 반도체 층(110b)을 포함하는 반도체 기판(110)을 포함한다.
반도체 기판(110)은 결정질 규소 또는 화합물 반도체로 만들어질 수 있으며, 결정질 실리콘인 경우 예컨대 실리콘 웨이퍼가 사용될 수 있다. 하부 반도체 층(110a) 및 상부 반도체 층(110b) 중 하나는 p형 불순물로 도핑된 반도체 층일 수 있으며 다른 하나는 n형 불순물로 도핑된 반도체 층일 수 있다. 이 때 p형 불순물은 붕소(B)와 같은 III족 화합물일 수 있고, n형 불순물은 인(P)과 같은 V족 화합물일 수 있다.
반도체 기판(110)의 표면은 표면 조직화(surface texturing) 되어 있을 수 있다. 표면 조직화된 반도체 기판(110)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체 기판(110)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지의 효율을 개선할 수 있다.
반도체 기판(110) 위에는 절연막(112)이 형성되어 있다. 절연막(112)은 빛 을 적게 흡수하고 절연성이 있는 물질로 만들어질 수 있으며, 예컨대 질화규소(SiNx), 산화규소(SiO2), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화마그네슘(MgO), 산화세륨(CeO2) 및 이들의 조합일 수 있으며, 단일층 또는 복수 층으로 형성될 수 있다. 절연막(112)은 예컨대 약 200 내지 1500Å의 두께를 가질 수 있다.
절연막(112)은 태양 전지 표면에서 빛의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시키는 반사 방지막(anti reflective coating) 역할을 하는 동시에 반도체 기판(110)의 표면에 존재하는 실리콘과의 접촉 특성을 개선하여 태양 전지의 효율을 높일 수 있다.
절연막(112) 위에는 복수의 전면 전극(121)이 형성되어 있다. 전면 전극(121)은 기판의 일 방향을 따라 나란히 뻗어 있으며, 절연막(112)을 관통하여 상부 반도체 층(110b)과 접촉하고 있다. 전면 전극(121)은 은(Ag) 등의 저저항 금속으로 만들어질 수 있으며, 빛 흡수 손실(shadowing loss) 및 면저항을 고려하여 그리드 패턴(grid pattern)으로 설계될 수 있다.
전면 전극(121) 위에는 전면 버스 바(bus bar) 전극(도시하지 않음)이 형성되어 있다. 버스 바 전극은 복수의 태양 전지 셀을 조립할 때 이웃하는 태양 전지 셀을 연결하기 위한 것이다.
반도체 기판(110)의 하부에는 유전막(130)이 형성되어 있다. 유전막(130)은 전하의 재결합을 방지하는 동시에 전류가 새는 것을 방지하여 태양 전지의 효율을 높일 수 있다. 유전막(130)은 복수의 관통부(131)를 가지며, 관통부(131)를 통하여 반도체 기판(110)과 후술하는 후면 전극(140)이 접촉할 수 있다.
유전막(130)은 산화규소(SiO2), 질화규소(SiNx), 산화알루미늄(Al2O3) 등으로 만들어질 수 있으며, 약 100 내지 2000Å의 두께를 가질 수 있다.
유전막(130) 하부에는 후면 버스 바 전극(도시하지 않음)이 형성되어 있다. 후면 버스 바 전극은 복수의 태양 전지 셀을 조립할 때 이웃하는 태양 전지 셀을 연결하기 위한 것이며, 예컨대 은(Ag), 알루미늄(Al) 및 이들의 조합으로 만들어질 수 있다.
유전막(130) 및 후면 버스 바 전극 하부에는 후면 전극(140)이 형성되어 있다. 후면 전극(140)은 알루미늄(Al)과 같은 불투명 금속으로 만들어질 수 있으며, 약 2 내지 50㎛의 두께를 가질 수 있다.
후면 전극(140)은 유전막(130)의 일부분을 관통하여 하부 반도체 층(110a)과 접촉하는 복수의 접촉부(141) 및 기판의 전면에 형성되어 있는 전면부(142)를 포함한다.
후면 전극(140)의 접촉부(141)는 후면에서 유전막(130)을 통하여 반도체 기판(110)에 접촉하는 전극 부분을 지칭한다. 반도체 기판(110)과 후면 전극(140)의 접촉 부분에는 실리콘과 알루미늄이 접촉할 때 알루미늄이 p형 불순물로 작용하여 이들 사이에 내부 전기장이 형성되고 이로 인해 후면 측으로 전자가 이동하는 것을 방지할 수 있다. 이에 따라 후면 측에서 전하들이 재결합하여 소멸되는 것을 방지 하여 태양 전지의 효율을 높일 수 있다.
도 3a 및 도 3b는 각각 유전막(130)을 통해 반도체 기판(110)과 접촉하는 접촉부(141)의 형태를 예시적으로 도시한 개략도이다.
접촉부(141)는 불연속적으로 형성될 수 있으며, 도 3a와 같이 도트형일 수 있으며 도 3b와 같이 라인형일 수 있다.
이와 같이 반도체 기판의 하부에 유전막을 형성함으로써 전하의 재결합을 방지하는 한편, 후면 전극의 일부가 상기 유전막을 관통하여 반도체 기판과 접촉하는 접촉부(141)를 형성하고 후면 전기장 영역을 형성함으로써 태양 전지의 효율을 높일 수 있다.
또한 후면 전극(140)의 전면부(142)는 반도체 기판(110)을 통과한 빛을 다시 반도체 기판으로 반사시킴으로써 빛의 누설을 방지하여 효율을 높일 수 있다.
그러면 본 발명의 일 구현예에 따른 태양 전지를 제조하는 방법에 대하여 도 2a 내지 도 2e를 도 1과 함께 참조하여 설명한다.
도 2a 내지 도 2e는 본 발명의 일 구현예에 따른 태양 전지를 제조하는 방법을 차례로 도시한 단면도이다.
먼저 실리콘 웨이퍼와 같은 반도체 기판(110)을 준비한다. 이 때 반도체 기판(110)은 예컨대 p형 불순물이 도핑되어 있을 수 있다.
이어서, 반도체 기판(110)의 표면 조직화한다. 표면 조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라스마를 사용한 건식 방법으로 수행할 수 있다.
다음 도 2a를 참고하면, 반도체 기판(110)에 예컨대 n형 불순물을 도핑한다. 여기서 n형 불순물은 POCl3 또는 H3PO4 등을 고온에서 확산시킴으로써 도핑할 수 있다. 이에 따라 반도체 기판(110)은 다른 불순물로 도핑된 하부 반도체 층(110a)과 상부 반도체 층(110b)을 포함한다.
다음 도 2b를 참고하면, 반도체 기판(110) 위에 절연막(112)을 형성한다. 절연막(112)은 예컨대 질화규소 따위를 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성할 수 있다.
다음 도 2c를 참고하면, 절연막(112) 위에 전면 전극용 도전성 페이스트(120a)을 형성한다. 전면 전극용 도전성 페이스트(120a)는 스크린 인쇄(screen printing) 방법으로 형성할 수 있다. 스크린 인쇄는 은(Ag) 등의 금속 파우더를 포함하는 전면 전극용 도전성 페이스트를 전극이 형성될 위치에 도포하고 건조하는 단계를 포함한다. 그러나 이에 한정되지 않고 잉크젯 인쇄 또는 압인 인쇄 등의 방법으로 형성할 수도 있다.
이어서 전면 전극용 도전성 페이스트(120a)를 건조한다.
이어서, 전면 전극용 도전성 페이스트(120a) 위에 전면 버스 바 전극(도시하지 않음)을 형성할 수 있다.
다음 도 2d를 참고하면, 반도체 기판(110)의 하부에 예컨대 알루미늄 산화물(Al2O3) 또는 산화규소(SiO2)를 플라스마 화학 기상 증착 방법으로 적층하여 유전막(130)을 형성한다.
이어서, 유전막(130) 하부에 후면 버스 바 전극(도시하지 않음)을 형성한다.
다음 도 1과 도 2d 및 도 2e를 참고하면, 유전막(130) 하부에 후면 전극(140)을 스크린 인쇄 방법으로 형성한다.
후면 전극(140)은 후면 전극용 제1 도전성 페이스트(141a) 및 제2 도전성 페이스트(142a)를 사용하여 형성할 수 있다.
제1 도전성 페이스트(141a)는 소성시 금속 파우더가 유전막(130)을 관통하여 하부 반도체 층(110a)으로 침투할 수 있는 페이스트로, 후면 전기장(A)을 형성하기 원하는 영역에 부분적으로 도포할 수 있다.
제2 도전성 페이스트(142a)는 기판의 전면에 형성되어 부분적으로 도포된 제1 도전성 페이스트(141a)를 연결하는 동시에 반도체 기판(110)의 하부에서 빛을 반사하여 빛의 효율을 높일 수 있으며, 제1 도전성 페이스트(141a)와 달리 소성시 유전막(130)을 관통하여 하부 반도체 층(110a)으로 침투할 필요는 없으므로 소성시 금속 파우더의 침투를 용이하게 하기 위한 별도의 고려를 할 필요는 없다.
제1 도전성 페이스트(141a)는 소성시 유전막(130)을 관통할 수 있는 페이스트이면 특별히 한정되지 않는다. 예컨대 제1 도전성 페이스트(141a)는 소성시 유전막(130)을 관통할 수 있는 성분을 포함할 수도 있고, 페이스트 성분 중 금속 파우더보다 용융 온도가 낮은 성분의 함량을 높임으로써 금속 파우더가 유전막(130)을 관통하기 쉬운 형태로 만들 수도 있다.
제1 도전성 페이스트(141a)와 제2 도전성 페이스트(142a)는 각각 금속 파우더, 유리 프릿 및 유기 비히클을 포함할 수 있다.
제1 도전성 페이스트(141a) 및 제2 도전성 페이스트(142a)는 소성 후 일체화되어 후면 전극(140)을 형성하므로 동일한 종류의 금속 파우더를 포함할 수 있으며, 예컨대 알루미늄 또는 알루미늄 합금과 같은 알루미늄 함유 금속, 은 또는 은 합금과 같은 은 함유 금속일 수 있으며 그 중에서 알루미늄 함유 금속일 수 있다. 그러나 이에 한정되지 않고 다른 종류의 금속일 수도 있으며 상기 금속 외에 다른 첨가물을 포함할 수도 있다. 금속 파우더는 약 0.1 내지 50㎛의 크기를 가지는 분말 형태일 수 있다.
유리 프릿은 페이스트의 접착성을 높이는 한편, 소정 함량 이상 함유시 소성시 금속 파우더보다 먼저 용융되어 금속 파우더가 반도체 층으로 침투하는 것을 용이하게 할 수 있다. 따라서 제1 도전성 페이스트(141a)가 제2 도전성 페이스트(142a)보다 유리 프릿의 함량을 높게 포함함으로써 소성시 유전막(130)을 관통하여 하부 반도체 층(110a)으로 용이하게 침투할 수 있도록 한다.
유리 프릿은 예컨대 납 보로실리케이트, 비스무스 보로실리케이트, 바륨 보로실리케이트, 칼슘 보로실리케이트, 카드뮴 보로실리케이트과 같은 보로실리케이트; 알루미노실리케이트; 리튬 실리케이트; 및 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
유기 비히클은 금속 파우더 및 유리 프릿과 혼합되어 적절한 점도를 부여할 수 있는 유기 화합물이면 한정되지 않으며, 예컨대 (메타)아크릴레이트계 수지; 에틸 셀룰로오스와 같은 셀룰로오스 수지; 페놀 수지; 및 이들의 조합에서 선택된 적어도 하나를 포함할 수 있다. 또한 유기 비히클은 계면활성제, 증점제 및 안정화 제와 같은 첨가제를 더 포함할 수 있으며 이들은 용매에 용해된 형태로 포함될 수 있다.
제1 도전성 페이스트(141a)는 금속 파우더 40 내지 80중량%, 유리 프릿 5 내지 30중량% 및 유기 비히클 15 내지 40중량%를 포함할 수 있고, 제2 도전성 페이스트(142a)는 금속 파우더 40 내지 80중량%, 유리 프릿 0.1 내지 5중량% 및 유기 비히클 15 내지 40중량%를 포함할 수 있다. 이 때, 상술한 바와 같이 제1 도전성 페이스트(141a)는 제2 도전성 페이스트(142a)보다 유리 프릿의 함량을 높게 포함할 수 있다.
제1 도전성 페이스트(141a) 및 제2 도전성 페이스트(142a)가 상기 범위로 포함됨으로써 전극의 도전성을 확보하는 동시에 제1 도전성 페이스트(141a)의 금속 파우더가 유전막(130)을 관통하여 하부 반도체 층(110a)으로 효율적으로 침투할 수 있도록 한다.
후면 전극(140)을 형성하는 방법을 차례로 설명한다.
먼저, 도 2d를 참고하면, 유전막(130) 하부의 일부분에 제1 도전성 페이스트(141a)를 스크린 인쇄 방법으로 도포한다. 이어서 제1 도전성 페이스트(141a)를 건조한다. 건조는 예컨대 약 150 내지 400℃에서 수행할 수 있다.
다음 도 2e를 참고하면, 유전막(130) 및 제1 도전성 페이스트(141a) 전면에 제2 도전성 페이스트(142a)를 스크린 인쇄 방법으로 도포한다. 이어서 제2 도전성 페이스트(142a)를 건조한다.
이어서, 상기와 같이 도전성 페이스트가 도포된 반도체 기판을 고온의 소성 로(furnace)에 두어 제1 도전성 페이스트(141a) 및 제2 도전성 페이스트(142a)를 소성한다. 이 때 소성은 금속 파우더의 용융 온도보다 높은 온도에서 수행할 수 있으며 예컨대 약 600 내지 1000℃에서 수행할 수 있다.
도 1에서 보는 바와 같이, 상기 소성에 의해 제1 도전성 페이스트(141a)는 유전막(130)을 관통하여 하부 반도체 층(110b)과 접촉하는 복수의 후면 전기장 영역(A)이 형성되며, 제1 도전성 페이스트(141a) 및 제2 도전성 페이스트(142a)는 소성에 의해 일체화되어 후면 전극(140)을 형성한다.
한편, 소성에 의해 전면 전극용 도전성 페이스트(120a) 또한 절연막(112)을 관통하여 상부 반도체 층(110b)과 접촉하는 전면 전극(120)이 형성된다.
이와 같이 본 발명의 구현예에서는 반도체 기판의 하부에 유전막을 형성함으로써 전하의 재결합을 방지할 수 있고, 후면 전극의 일부가 상기 유전막을 관통하여 반도체 기판과 접촉하는 후면 전기장 영역을 형성함으로써 태양 전지의 효율을 높일 수 있다.
또한 전극용 페이스트를 도포하고 소성하는 것만으로 상기 유전막을 관통하여 후면 전기장 영역을 형성할 수 있는 동시에 기판 전면에 후면 전극을 형성할 수 있어서 별도의 추가 공정이 필요하지 않다. 이에 따라 후면 전기장 영역을 형성하기 위하여 레이저 등을 사용하여 유전막을 제거하는 단계가 요구되지 않으며 이에 따라 레이저 등에 의해 반도체 기판과 후면 전극 사이의 계면이 손상되어 효율이 저하되는 것을 방지할 수 있다. 따라서 태양 전지의 효율을 높이면서도 공정을 단순화할 수 있고 이에 따라 제조 비용 또한 낮출 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 일 구현예에 따른 태양 전지를 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명의 일 구현예에 따른 태양 전지를 제조하는 방법을 차례로 도시한 단면도이고,
도 3a 및 도 3b는 각각 후면 전기장 영역을 예시적으로 도시한 개략도이다.

Claims (17)

  1. p형 층 및 n형 층을 포함하는 반도체 기판을 준비하는 단계,
    상기 반도체 기판의 일면에 유전막을 형성하는 단계,
    상기 유전막의 일부분 위에 제1 도전성 페이스트를 형성하는 단계,
    상기 유전막 및 상기 제1 도전성 페이스트 위에 상기 제1 도전성 페이스트와 다른 제2 도전성 페이스트를 형성하는 단계, 그리고
    상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트를 소성하여 상기 반도체 기판과 접촉하는 제1 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  2. 제1항에서,
    상기 제1 도전성 페이스트는 소성시 상기 유전막을 관통할 수 있는 페이스트인 태양 전지의 제조 방법.
  3. 제2항에서,
    상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트는 동일한 금속 파우더를 포함하는 태양 전지의 제조 방법.
  4. 제1항에서,
    상기 제1 도전성 페이스트 및 상기 제2 도전성 페이스트는 각각 금속 파우더 및 유리 프릿을 포함하고,
    상기 제1 도전성 페이스트는 상기 제2 도전성 페이스트보다 유리 프릿의 함량이 높은
    태양 전지의 제조 방법.
  5. 제4항에서,
    상기 제1 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 5 내지 30중량% 및 유기 비히클 15 내지 40중량%를 포함하고,
    상기 제2 도전성 페이스트는 금속 파우더 40 내지 80중량%, 유리 프릿 0.1 내지 5중량% 및 유기 비히클 15 내지 40중량%를 포함하는
    태양 전지의 제조 방법.
  6. 제5항에서,
    상기 금속 파우더는 알루미늄을 포함하는 태양 전지의 제조 방법.
  7. 제1항에서,
    상기 제1 도전성 페이스트를 형성하는 단계 및 상기 제2 도전성 페이스트를 형성하는 단계는 스크린 인쇄 방법으로 수행하는 태양 전지의 제조 방법.
  8. 제1항에서,
    상기 제1 도전성 페이스트를 형성하는 단계는 상기 제1 도전성 페이스트를 상기 유전막 위에 도트형 또는 라인형으로 형성하는 태양 전지의 제조 방법.
  9. 제1항에서,
    상기 반도체 기판의 다른 일면에 제2 전극을 형성하는 단계를 더 포함하고,
    상기 제2 전극을 형성하는 단계는
    상기 반도체 기판의 다른 일면에 제3 도전성 페이스트를 형성하는 단계, 그리고
    상기 소성하는 단계에서 상기 제3 도전성 페이스트를 용융하여 반도체 기판과 접촉하는 제2 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. p형 층 및 n형 층을 포함하는 반도체 기판,
    상기 반도체 기판의 일면에 형성되어 있는 유전막,
    상기 유전막 위에 형성되어 있는 제1 전극, 그리고
    상기 반도체 기판의 다른 일면에 형성되어 있는 제2 전극
    을 포함하고,
    상기 제1 전극은 상기 유전막의 일부분을 관통하여 상기 반도체 기판과 접촉하는 복수의 접촉부 및 상기 복수의 접촉부와 상기 유전막을 덮는 전면(全面)부를 가지며,
    상기 접촉부는 불연속적으로 형성되어 있는
    태양 전지.
  16. 제15항에서,
    상기 접촉부는 도트형 또는 라인형인 태양 전지.
  17. 제15항에서,
    상기 유전막은 산화알루미늄, 산화규소, 산화질소 및 이들의 조합에서 선택된 하나를 포함하는 태양 전지.
KR1020090046990A 2009-05-28 2009-05-28 태양 전지 및 그 제조 방법 KR101542583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090046990A KR101542583B1 (ko) 2009-05-28 2009-05-28 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046990A KR101542583B1 (ko) 2009-05-28 2009-05-28 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100128543A KR20100128543A (ko) 2010-12-08
KR101542583B1 true KR101542583B1 (ko) 2015-08-07

Family

ID=43505408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046990A KR101542583B1 (ko) 2009-05-28 2009-05-28 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101542583B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101648918B1 (ko) * 2011-12-06 2016-08-18 주식회사 엘지화학 은 페이스트 조성물을 이용한 후면 전극의 제조방법 및 실리콘 태양전지의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536998A (ja) * 1991-07-30 1993-02-12 Sharp Corp 電極の形成方法
JP2001000746A (ja) * 1999-06-24 2001-01-09 Tamsoft Corp ブロック崩しゲーム装置
JP2005167291A (ja) * 1996-12-20 2005-06-23 Mitsubishi Electric Corp 太陽電池の製造方法及び半導体装置の製造方法
JP2007096040A (ja) * 2005-09-29 2007-04-12 Sharp Corp 太陽電池の製造方法および太陽電池
JP2007214372A (ja) * 2006-02-09 2007-08-23 Sharp Corp 太陽電池およびその製造方法
JP2007273760A (ja) * 2006-03-31 2007-10-18 Kyocera Corp 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP2007299844A (ja) * 2006-04-28 2007-11-15 Sharp Corp 光電変換素子の製造方法
JP2015009997A (ja) * 2013-06-26 2015-01-19 AvanStrate株式会社 ガラス板ならびにその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536998A (ja) * 1991-07-30 1993-02-12 Sharp Corp 電極の形成方法
JP2005167291A (ja) * 1996-12-20 2005-06-23 Mitsubishi Electric Corp 太陽電池の製造方法及び半導体装置の製造方法
JP2001000746A (ja) * 1999-06-24 2001-01-09 Tamsoft Corp ブロック崩しゲーム装置
JP2007096040A (ja) * 2005-09-29 2007-04-12 Sharp Corp 太陽電池の製造方法および太陽電池
JP2007214372A (ja) * 2006-02-09 2007-08-23 Sharp Corp 太陽電池およびその製造方法
JP2007273760A (ja) * 2006-03-31 2007-10-18 Kyocera Corp 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP2007299844A (ja) * 2006-04-28 2007-11-15 Sharp Corp 光電変換素子の製造方法
JP2015009997A (ja) * 2013-06-26 2015-01-19 AvanStrate株式会社 ガラス板ならびにその製造方法

Also Published As

Publication number Publication date
KR20100128543A (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5302414B2 (ja) 太陽電池及びその製造方法
EP2443662B1 (en) Solar cell
US9608140B2 (en) Solar cell and solar cell module
KR101699310B1 (ko) 태양 전지 및 그 제조 방법
KR101738000B1 (ko) 태양 전지 및 그 제조 방법
US9691918B2 (en) Solar battery cell and manufacturing method for the solar battery cell
CN102931255A (zh) 一种背接触太阳能电池及其制造方法
KR20110138084A (ko) 태양 전지 및 그 제조 방법
EP2423981A2 (en) Method of manufacturing solar cell electrodes by paste firing
KR20100135618A (ko) 태양 전지 및 그 제조 방법
EP2423967A2 (en) Solar cell and method of manufacturing the same
US20200176623A1 (en) Solar cell element and solar cell module
KR101135584B1 (ko) 태양 전지 및 그 제조 방법
KR20110077924A (ko) 태양 전지 및 이의 제조 방법
KR101092468B1 (ko) 태양 전지 및 그 제조 방법
KR101464002B1 (ko) 태양 전지의 제조 방법
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR102336219B1 (ko) 태양 전지 및 이의 제조 방법
KR20110061397A (ko) 태양 전지 및 이의 제조 방법
KR101542583B1 (ko) 태양 전지 및 그 제조 방법
KR20110061997A (ko) 태양 전지 및 이의 제조 방법
KR101699315B1 (ko) 태양 전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101743716B1 (ko) 태양 전지 및 그 제조 방법
KR20100128816A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 5