KR101540008B1 - ３차원 적층 패키징을 위한 반도체용 부품 고정장치 - Google Patents

３차원 적층 패키징을 위한 반도체용 부품 고정장치 Download PDF

Info

Publication number
KR101540008B1
KR101540008B1 KR1020140172098A KR20140172098A KR101540008B1 KR 101540008 B1 KR101540008 B1 KR 101540008B1 KR 1020140172098 A KR1020140172098 A KR 1020140172098A KR 20140172098 A KR20140172098 A KR 20140172098A KR 101540008 B1 KR101540008 B1 KR 101540008B1
Authority
KR
South Korea
Prior art keywords
top plate
pusher
semiconductor
present
packaging
Prior art date
Application number
KR1020140172098A
Other languages
English (en)
Inventor
박흥식
Original Assignee
주식회사 두진테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두진테크놀로지 filed Critical 주식회사 두진테크놀로지
Application granted granted Critical
Publication of KR101540008B1 publication Critical patent/KR101540008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 TSV(Through Silicon Via)나 TMV(Through Mold Via)를 이용한 3차원 적층 패키징에서 반도체 다이나 인터포우저, 리드 프레임 등을 고정하여 저비용으로 패키징을 처리할 수 있게 하는 패키징을 위한 반도체용 부품 고정장치에 관한 것이다. 본 발명의 장치는 리플로우 과정에서 열전달이 용이하도록 다수의 구멍이 형성되어 있고 3차원 패키징할 반도체용 부품들을 수용하는 베이스 플레이트; 및 상기 베이스 플레이트와 체결되어 내부 공간에 수용된 복수의 반도체용 부품들을 각각 개별적으로 가압하여 고정시키기 위한 톱 플레이트 앗세이로 구성된다. 또한 톱 플레이트 앗세이는 적층된 반도체부품을 개별적으로 가압하기 위해 매트릭스 형태로 배열된 복수개의 푸셔 코인과, 상기 복수개의 푸셔 코인을 지지하기 위한 푸시 플레이트와, 각 코인을 개별적으로 탄성 가압하기 위한 복수개의 스프링과, 각 스프링의 일단을 지지하기 위한 복수개의 홈이 형성된 톱 플레이트와, 톱 플레이트와 베이스 플레이트를 체결하기 위한 복수개의 클램프로 구성되고, 푸셔 코인은 원형이나 사각형 혹은 테두리가 돌출된 원형이나 사각형이고, 1 피스 혹은 2 피스로 이루어진 것이다.

Description

３차원 적층 패키징을 위한 반도체용 부품 고정장치{DIE HOLDING APPARATUS FOR 3D PACKAGING}
본 발명은 반도체 패키징을 위한 반도체용 부품 고정장치에 관한 것으로, 더욱 상세하게는 TSV(Through Silicon Via)나 TMV(Through Mold Via)를 이용한 3차원 적층 패키징에서 반도체 다이나 인터포우저, 리드 프레임 등을 고정하여 저비용으로 패키징을 처리할 수 있게 하는 패키징을 위한 반도체용 부품 고정장치에 관한 것이다.
최근들어, 스마트폰과 테블릿으로 대표되는 모바일 전자기기 사용이 선호되고 그 활용 분야가 다양해지면서 요구되는 반도체 부품의 처리속도가 빨라지고 대용량에 대한 요구가 커지면서도 전체적인 크기는 경박단소를 요구하고 있다.
이러한 요구를 충족시키기 위하여 반도체 부품의 두께를 줄이기 위해 여러개의 칩을 적층하여 패키징하는 기술과 와이어 대신 솔더볼을 이용해 칩을 PCB에 곧바로 연결시키는 플립 칩 등 다양한 기술이 사용되고 있으나 최근에는 복수의 칩을 수직으로 적층하고 와이어 본딩 대신에 실리콘을 관통하는 전극을 통하여 회로를 연결하는 TSV(Through Silicon Via)와 TMV(Through Mold Via) 기술이 널리 적용되고 있다. TSV는 실리콘 웨이퍼의 상하를 전극으로 연결하여 최단거리의 신호전송경로를 제공하므로 패키지의 경박단소화에 가장 유리하다.
TSV기술이 양산제품에 적용되기 위해서는 열관리, 비아형성, 박형 웨이퍼 취급, 설계 및 공정 파라미터 최적화, 웨이퍼 뒤틀림, 웨이퍼 휨 등의 여러가지 문제를 해결해야 한다. 인터포우저(Interposer)는 서로 다른 피치, 크기, 위치의 패드를 가진 다양한 칩간에 전기적인 연결을 제공하는 매체로 면적과 크기가 작으면서 고성능, 저비용을 실현할 수 있게 한다.
TSV나 TMV 기술을 이용한 패키징을 위해서는 고온의 리플로우 공정을 통해 기판에 복수의 다이를 부착하거나 복수의 인터포우저, 복수의 리드 프레임 등을 부착하기 위해 리플로우 공정 중에 이들을 고정시키기 위한 반도체 부품 고정장치가 필요하다.
그런데 종래의 반도체 부품 고정장치는 하부 플레이트에 접합할 부품들을 올려 놓은 후 자성을 갖는 상부 플레이트로 덮어 자석의 힘에 의해 부품을 눌러 고정시켰기 때문에 고정시키는 힘이 약해 리플로우 공정 중에 솔더 볼들이 제대로 부착되지 않는 불량이 자주 발생하는 문제점이 있다. 예컨대, 복수의 칩을 올려 놓을 수 있는 하부 플레이트에 다이가 부착된 상태에서 인터포우저를 부착할 경우에 다이의 Warpage 등에 의해 인터포우저의 볼이 보텀 서브에 부착되지 않은 불량이 대략 20~30% 정도 발생하고 있다.
본 발명은 상기와 같은 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 TSV(Through Silicon Via)나 TMV(Through Mold Via)를 이용한 3차원 적층 패키징에서 각 부품별로 개별적으로 강도를 인가하여 반도체 다이나 인터포우저, 리드 프레임 등을 고정함으로써 불량을 줄이고 저비용으로 패키징을 처리할 수 있게 하는 3차원 적층 패키징을 위한 반도체용 부품 고정장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 리플로우 과정에서 열전달이 용이하도록 다수의 구멍이 형성되어 있고 3차원 패키징할 반도체용 부품들을 수용하는 베이스 플레이트; 및 상기 베이스 플레이트와 체결되어 내부 공간에 수용된 복수의 반도체용 부품들을 각각 개별적으로 가압하여 고정시키기 위한 톱 플레이트 앗세이로 구성된 것을 특징으로 한다.
상기 톱 플레이트 앗세이는 적층된 반도체부품을 개별적으로 가압하기 위해 매트릭스 형태로 배열된 복수개의 푸셔 코인과, 상기 복수개의 푸셔 코인을 지지하기 위한 푸시 플레이트와, 각 코인을 개별적으로 탄성 가압하기 위한 복수개의 스프링과, 각 스프링의 일단을 지지하기 위한 복수개의 홈이 형성된 톱 플레이트와, 톱 플레이트와 베이스 플레이트를 체결하기 위한 복수개의 클램프로 구성되고, 상기 푸셔코인은 원형이나 사각형 혹은 테두리가 돌출된 원형이나 사각형이고, 1 피스 혹은 2 피스로 이루어진 것이다.
본 발명에 따르면, 베이스 플레이트와 톱 플레이트가 4 방향의 클램프에 의해 체결되어 내부에 적층된 반도체 부품들을 가압 고정하므로 강도가 증가되어 리플로우시 불량을 줄일 수 있고, 각 반도체 부품들을 푸셔 코인이 개별적으로 탄성 가압하므로 유닛별로 압력을 요구하는 포인트만을 가압하여 품질을 향상시킬 수 있는 장점이 있다.
또한 본 발명에 따르면 TSV나 TMV를 이용한 3차원 적층 패키징시 고가의 다이 어태치 장비를 사용하지 않아도 되므로 설비 비용을 줄일 수 있고, 공정의 단순화가 가능함과 아울러 디바이스 변경에 따라 신속히 대응할 수 있고, 고온의 리플로우 공정에서도 견딜 수 있어 저비용으로 고품질을 달성하여 유닛당 생산단가를 크게 낮출 수 있다.
도 1은 본 발명에 따라 반도체 부품을 적층 패키징하기 위한 반도체용 부품 고정장치의 분리 사시도,
도 2는 도 1에 도시된 반도체용 부품 고정장치의 장측면도,
도 3은 도 1에 도시된 반도체용 부품 고정장치의 단측면도,
도 4는 도 1에 도시된 반도체용 부품 고정장치의 평면도,
도 5는 본 발명에 따른 반도체용 부품 고정장치의 상방향 결합 사시도,
도 6은 본 발명에 따른 반도체용 부품 고정장치의 하방향 결합 사시도,
도 7은 본 발명에 따라 사각형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 사시도,
도 8은 본 발명에 따라 사각형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도,
도 9는 본 발명에 따라 사각형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 측면도,
도 10은 본 발명에 따라 원형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 사시도,
도 11은 본 발명에 따라 원형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도,
도 12는 본 발명에 따라 원형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 측면도,
도 13은 본 발명에 따라 사각형 코인으로 스트립타입 부품을 고정하기 위한 톱 플레이트 앗세이의 평면도,
도 14는 본 발명에 따라 원형 코인으로 스트립타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도이다.
본 발명과 본 발명의 실시에 의해 달성되는 기술적 과제는 다음에서 설명하는 본 발명의 바람직한 실시예들에 의하여 보다 명확해질 것이다. 다음의 실시예들은 단지 본 발명을 설명하기 위하여 예시된 것에 불과하며, 본 발명의 범위를 제한하기 위한 것은 아니다.
도 1은 본 발명에 따라 반도체 부품을 적층 패키징하기 위한 반도체용 부품 고정장치의 분리 사시도이고, 도 2는 도 1에 도시된 반도체용 부품 고정장치의 장측면도이며, 도 3은 도 1에 도시된 반도체용 부품 고정장치의 단측면도이고, 도 4는 도 1에 도시된 반도체용 부품 고정장치의 평면도이다. 또한 도 5는 본 발명에 따른 반도체용 부품 고정장치의 상방향 결합 사시도이고, 도 6은 본 발명에 따른 반도체용 부품 고정장치의 하방향 결합 사시도이다.
본 발명에 따른 3차원 적층 패키징을 위한 반도체용 부품 고정장치(100)는 도 1 내지 도 6에 도시된 바와 같이, 리플로우 과정에서 열전달이 용이하도록 다수의 구멍(110b)이 형성되어 있고 3차원 패키징할 반도체용 부품들(예컨대, 인터포우저, 유닛, 리드 프레임, PCB 등)을 수용하는 베이스 플레이트(110)와, 패키징을 위해 베이스 플레이트(110) 위에 적치된 복수의 반도체용 부품들(120)과, 상기 베이스 플레이트(110)와 체결되어 내부 공간에 수용된 복수의 반도체용 부품들을 각각 개별적으로 가압하여 고정시키기 위한 톱 플레이트 앗세이(130)로 구성된다.
도 1 내지 도 6을 참조하면, 본 발명의 실시예에 따른 반도체용 부품 고정장치(100)는 단변과 장변을 갖는 직사각형 모양의 베이스 플레이트(110)와 톱 플레이트 앗세이(130)가 따로 분리된 후 2개의 X축 클램프(131X)와 2개의 Y축 클램프(131Y)에 의해 서로 체결되어 내부에 반도체용 부품들(120)을 수용하기 위한 내부공간을 형성하도록 되어 있다. 본 발명의 장치에 따라 3차원 적층 패키징에 사용될 반도체 부품들(120)은 필요에 따라 다양한 방식으로 적층 가능한 스트립, PCB, 다이(Die), 리드(Lid), 인터포우져(Interposer) 등이다
베이스 플레이트(110)는 톱 플레이트(130)와의 체결을 용이하게 하기 위하여 4 모서리에 가이드 부싱(111)이 돌출되어 있으며, 패키징할 반도체 부품의 종류나 형상 등에 따라 다양한 형상의 부품 수용공간을 가질 수 있으고, 다른 지그 등을 수용할 수도 있다. 또한 베이스 플레이트(110)에 수용되는 반도체용 소자는 통상 N x M 매트릭스 형태로 배치되며, 이를 위해 수용공간도 N x M 매트릭스 형태의 홈으로 형성될 수 있다. 그리고 리플로우 과정에서 열이 잘 전달될 수 있도록 베이스 플레이트(110)에는 구멍(110b)이 형성되어 있다.
톱 플레이트 앗세이(130)는 적층된 반도체 부품을 개별적으로 가압하기 위한 N x M 매트릭스 형태로 배열된 복수개의 푸셔 코인(132)과, 복수개의 코인을 지지하기 위한 푸시 플레이트(133), 각 코인을 개별적으로 탄성 가압하기 위한 복수개의 스프링(134), 스프링의 일단을 지지하기 위한 홈(135a)이 형성된 톱 플레이트(135), 톱 플레이트(135)와 베이스 플레이트(110)를 체결하기 위한 4개의 클램프(131)로 구성된다.
푸셔 코인(132)의 형상은 가압할 반도체 부품의 필요에 따라 다양한 형상이 가능한데, 예컨대 표면이 플랫한 사각형이나 원형 혹은 테두리가 돌출된 사각형이나 원형 등의 형상을 가질 수 있다. 또한 푸셔 코인(132)은 하나의 몸체로 이루어질 수도 있고, 2 피스로 분리되어 결합되는 방식으로도 만들어질 수 있는데, 반도체 부품간 간격이 좁을 경우에는 2피스 구조로 이루어진다.
톱 플레이트 앗세이(130)의 압력은 푸셔 코인(132)의 높이, 스프링 탄성, 탑 플레이트에 형성된 스프링 홈(135a)의 깊이 등에 의해 결정되며, 반도체 부품별로 압력을 요구하는 포인트만을 개별적으로 가압할 수 있어 패키징 과정에서 불량을 대폭 줄일 수 있다.
도 7은 본 발명에 따라 사각형 푸셔 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 사시도이고, 도 8은 본 발명에 따라 사각형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도이며, 도 9는 본 발명에 따라 사각형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 측면도이다.
본 발명에 따라 사각형 푸셔 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이(230)는 도 7 내지 도 9에 도시된 바와 같이, 소정 간격을 갖고 3 X 10으로 배열되어 유닛을 가압하기 위한 사각 형상의 푸셔 코인(232)과, 3 X 10으로 배열된 푸셔 코인(232)을 지지하기 위한 푸시 플레이트(233)와, 각 푸셔 코인(232)을 개별적으로 탄성 가압하기 위한 3 X 10 개의 스프링(234)과, 각 스프링의 일단을 지지하기 위한 3 X 10 홈이 형성된 톱 플레이트(235)와, 톱 플레이트와 베이스 플레이트를 체결하기 위한 4개의 클램프(231)로 구성된다.
그리고 푸셔 코인(232)은 도 7의 확대도면에서와 같이 테두리(232a)가 돌출된 사각형의 형상을 가질 수 있다
도 10은 본 발명에 따라 원형 푸셔 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 사시도이고, 도 11은 본 발명에 따라 원형 푸셔 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도이며, 도 12는 본 발명에 따라 원형 코인으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이의 측면도이다.
본 발명에 따라 원형 푸셔 코인(332)으로 유닛타입 부품을 고정하기 위한 톱 플레이트 앗세이(330)는 도 10 내지 도 12에 도시된 바와 같이, 소정 간격을 갖고 3 X 10으로 배열되어 유닛을 가압하기 위한 원 형상의 푸셔 코인(332)과, 3 X 10으로 배열된 푸셔 코인(332)을 지지하기 위한 푸시 플레이트(333)와, 각 푸셔 코인(332)을 개별적으로 탄성 가압하기 위한 3 X 10 개의 스프링(334)과, 각 스프링의 일단을 지지하기 위한 3 X 10 홈이 형성된 톱 플레이트(335)와, 톱 플레이트와 베이스 플레이트를 체결하기 위한 4개의 클램프(331)로 구성된다.
그리고 푸셔 코인(232)은 도 10의 확대도면에서와 같이 테두리(332a)가 돌출된 원형의 형상을 가질 수 있다
도 13은 본 발명에 따라 사각형 코인으로 스트립타입 부품을 고정하기 위한 톱 플레이트 앗세이의 평면도이고, 도 14는 본 발명에 따라 원형 코인으로 스트립타입 부품을 고정하기 위한 톱 플레이트 앗세이의 저면도이다.
도 13 및 도 14를 참조하면, 스트립 타입의 부품들은 인접하는 부품과의 간격이 유닛 타입보다 좁아 푸셔 코인(432,532)과 푸셔 코인(432,532) 사이가 매우 가까워 푸시 플레이트(433,533)에 푸셔 코인(432,532)을 장착하기 어렵기 때문에 푸셔 코인(432,532)이 2피스(432a,432b)로 구분되어 하나(432a)는 푸시 플레이트(433)의 바깥쪽에 장착되고, 다른 하나(432b)는 푸시 플레이트(433)의 안쪽에 장착되도록 되어 있다.
스트립 타입 부품을 고정하기 위한 톱 플레이트 앗세이(430,530)도 푸셔 코인(432,532)이 2피스로 이루어지고, 배열된 푸셔 코인간 간격이 좁은 점을 제외하고는 앞서 설명한 유닛 타입의 부품을 고정하기 위한 톱 플레이트 앗세이(230,330)와 동일하므로 더 이상의 설명은 생략하기로 한다.
이상에서 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
110: 베이스 플레이트 120:반도체부품들
130,230,330,430,530: 톱 플레이트 앗세이 131,231,331,431,531: 클램프
132,232,332,432,532: 푸셔 코인 133,233,333,433,533: 푸시 플레이트
134,434: 스프링 135,235,335,435: 톱 플레이트

Claims (3)

  1. 삭제
  2. 리플로우 과정에서 열전달이 용이하도록 다수의 구멍이 형성되어 있고 3차원 패키징할 반도체용 부품들을 수용하는 베이스 플레이트와, 상기 베이스 플레이트와 체결되어 내부 공간에 수용된 복수의 반도체용 부품들을 각각 개별적으로 가압하여 고정시키기 위한 톱 플레이트 앗세이를 포함하는 3차원 적층 패키징을 위한 반도체용 부품 고정장치에 있어서,
    상기 톱 플레이트 앗세이는
    적층된 반도체부품을 개별적으로 가압하기 위해 매트릭스 형태로 배열된 복수개의 푸셔 코인과,
    상기 복수개의 푸셔 코인을 지지하기 위한 푸시 플레이트와,
    각 코인을 개별적으로 탄성 가압하기 위한 복수개의 스프링과,
    각 스프링의 일단을 지지하기 위한 복수개의 홈이 형성된 톱 플레이트와,
    상기 톱 플레이트와 상기 베이스 플레이트를 체결하기 위한 복수개의 클램프로 구성된 것을 특징으로 하는 3차원 적층 패키징을 위한 반도체용 부품 고정장치.
  3. 제2항에 있어서, 상기 푸셔 코인은
    원형이나 사각형 혹은 테두리가 돌출된 원형이나 사각형이고, 1 피스 혹은 2 피스로 이루어진 것을 특징으로 하는 3차원 적층 패키징을 위한 반도체용 부품 고정장치.
KR1020140172098A 2014-07-31 2014-12-03 ３차원 적층 패키징을 위한 반도체용 부품 고정장치 KR101540008B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140098053 2014-07-31
KR20140098053 2014-07-31

Publications (1)

Publication Number Publication Date
KR101540008B1 true KR101540008B1 (ko) 2015-07-28

Family

ID=53875750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172098A KR101540008B1 (ko) 2014-07-31 2014-12-03 ３차원 적층 패키징을 위한 반도체용 부품 고정장치

Country Status (1)

Country Link
KR (1) KR101540008B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283548A (ja) * 1992-04-03 1993-10-29 Sony Corp 光半導体装置のシールガラス接着装置およびシールガラス接着方法
JP2007005707A (ja) * 2005-06-27 2007-01-11 Sony Corp 部品接合方法および部品接合用治具
KR20120076790A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283548A (ja) * 1992-04-03 1993-10-29 Sony Corp 光半導体装置のシールガラス接着装置およびシールガラス接着方法
JP2007005707A (ja) * 2005-06-27 2007-01-11 Sony Corp 部品接合方法および部品接合用治具
KR20120076790A (ko) * 2010-12-30 2012-07-10 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법

Similar Documents

Publication Publication Date Title
KR101099773B1 (ko) 내포된 집적 회로 패키지 온 패키지 시스템
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
TWI360189B (en) Integrated circuit package system employing device
US10541156B1 (en) Multi integrated circuit chip carrier package
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
US20150287681A1 (en) Semiconductor package and method for manufacturing same
TWI628775B (zh) 半導體封裝、半導體設備及半導體封裝的製造方法
KR20120020983A (ko) 패키지 온 패키지
US20220352121A1 (en) Semiconductor package having passive support wafer
TW201430971A (zh) 用於針對晶圓上晶片組件的暫時性晶圓模製的方法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US20040067606A1 (en) Method for stack-packaging integrated circuit die using at least one die in the package as a spacer
KR20170116185A (ko) 다이 대 다이 웨이퍼 일차 본드를 구비한 반도체 디바이스 패키지를 위한 방법
KR101540008B1 (ko) ３차원 적층 패키징을 위한 반도체용 부품 고정장치
US10147616B2 (en) Package frame and method of manufacturing semiconductor package using the same
KR102465369B1 (ko) 패키지 온 패키지의 제조방법 및 그의 본딩 장치
US20230011493A1 (en) Package assembly including a package lid having a step region and method of making the same
CN213546293U (zh) 一种微电子器件封装的自动化量产型夹具
TW201545250A (zh) 封裝結構及其製法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20100099778A (ko) 반도체 패키지 및 이의 제조 방법
KR20210037431A (ko) 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법
US20230137512A1 (en) Stacked ssd semiconductor device
KR102524728B1 (ko) 반도체 패키지를 제조하기 위한 지그 및 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 5