KR101530881B1

KR101530881B1 - 최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법

Info

Publication number: KR101530881B1
Application number: KR1020130142288A
Authority: KR
Inventors: 이환선
Original assignee: 주식회사 쏠리드
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2015-06-24
Also published as: KR20150058929A

Abstract

본 발명은 최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법에 관한 것으로서, 디지털 신호처리를 수행하는 고가의 디지털 신호처리부 없이, 리미터 회로 및 상호변조 소거(IM Cancellation) 회로만으로 증폭기의 입력 PAPR을 감소시키며, 상호변조 소거(IM Cancellation)를 이용하여 다이오드의 비선형 특성으로 인해 종단 트랜지스터의 AM-AM, AM-PM 특성을 왜곡을 보완하도록 함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은, 입력신호를 1/2 전력으로 나누어 분배하는 분배부; 상기 분배부를 통해 분배된 주신호의 일부를 클리핑하는 클리핑부; 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하는 샘플링 커플러; 상기 분배부를 통해 분배된 주신호의 위상 및 진폭을 조정하는 제 1 벡터 변조부; 상기 샘플링 커플러를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 상기 제 1 벡터 변조부를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시키는 합성부; 상기 합성부로부터 출력된 합성신호의 위상 및 진폭을 조정하는 제 2 벡터 변조부; 및 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 신호와, 제 2 벡터 변조부로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력하는 출력 커플러; 를 포함한다.

Description

최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법{SYSTEM FOR REDUCING PAPR AND METHOD THEREFOR}

본 발명은 최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법에 관한 것으로서, 더욱 상세하게는 리미터 다이오드의 비선형 특성으로 인해 발생하는 상호 변조 성분을 통해 리미터 회로를 통과한 신호를 피드백하여 상호변조 성분을 추출하고, 벡터 변조를 이용하여 동일진폭과 역위상을 적용한 신호와 합하여 추출된 상호변조 성분을 소거함으로써, 고가의 디지털 회로 없이, 리미터 회로 및 상호변조 소거 회로만으로 증폭기의 최대 전력 대 평균 전력비를 감소시킬 수 있는 시스템 및 그 방법에 관한 것이다.

주지된 바와 같이, 최대 전력 대 평균 전력비(Peak-to-Average Power Ratio: PAPR)은, 기저대역 전송신호가 송신기에 미치는 영향을 표시하는 기준으로 평균 전력에 대한 최대 전력의 비율을 말한다.

최대 전력 대 평균 전력비를 감소시킬 수 있는 종래 기술과 관련해서는, 한국공개특허 제10-2005-0072325호(이하, '선행문헌') 외에 다수 공개 및 등록되어 있다.

상기한 선행문헌은, MC-CDMA 시스템에서 피크 대 평균 전력비(PAPR)를 감소시키는 장치에 있어서, 직렬 복소 데이터 심볼을 병렬 데이터 심볼로 변환하는 제1 직병렬 변환기; 사용자당 확산 코드가 적어도 2개 이상인 가변 코드 셋을 지원하며, 상기 변환된 병렬 데이터 심볼을 상기 가변 코드 셋의 제1 확산 코드에 의해 확산하는 확산 변조부; 상기 확산된 코드의 합을 병렬 데이터 심볼로 변환하는 제2 직병렬 변환기; 상기 직병렬 변환 후 역고속푸리에변환(Inverse Fast Fourier Transform)하는 역고속푸리에 변환부; 상기 IFFT 변환된 출력 신호의 피크 대 평균 전력비(PAPR)를 미리 정해진 PAPR 문턱값과 비교하여 문턱값을 초과할 경우 피드백 회로를 통해 상기 출력 신호를 상기 확산 변조부로 궤환하여, 상기 가변 코드 셋의 제1 확산 코드와 다른 제2 확산 코드로 확산되도록 하는 PAPR 문턱값 비교부;를 포함하여, RF 파워 증폭기의 허용 한계를 넘지 않는 피크 대 평균 전력비(PAPR)를 갖는 데이터 심볼을 전송하도록 하는 것을 특징으로 한다.

그러나, 선행문헌을 포함한 종래에는, 최대 전력 대 평균 전력비(PAPR) 및 파고율 저감(Crest factor reduction)을 위해서는 고가의 디지털 신호처리가 가능한 디지털 신호처리부를 필요로 했었다.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 본 발명의 제 1 목적은, 디지털 신호처리를 수행하는 고가의 디지털 신호처리부 없이, 리미터 회로 및 상호변조 소거(IM Cancellation) 회로만으로 증폭기의 입력 PAPR을 감소시키도록 함에 있다.

그리고 본 발명의 제 2 목적은, 상호변조 소거(IM Cancellation)를 이용하여 다이오드의 비선형 특성으로 인해 종단 트랜지스터의 AM-AM, AM-PM 특성을 왜곡을 보완하도록 함에 있다.

이러한 기술적 과제를 달성하기 위한 본 발명은 최대 전력 대 평균 전력비를 감소시키기 위한 시스템에 관한 것으로서, 입력신호를 1/2 전력으로 나누어 분배하는 분배부; 상기 분배부를 통해 분배된 주신호의 일부를 클리핑하는 클리핑부; 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하는 샘플링 커플러; 상기 분배부를 통해 분배된 주신호의 위상 및 진폭을 조정하는 제 1 벡터 변조부; 상기 샘플링 커플러를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 상기 제 1 벡터 변조부를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시키는 합성부; 상기 합성부로부터 출력된 합성신호의 위상 및 진폭을 조정하는 제 2 벡터 변조부; 및 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 신호와, 제 2 벡터 변조부로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력하는 출력 커플러; 를 포함한다.

또한 상기 클리핑부는, 피크 전력이 저감되는 회로로서, 리미터 다이오드(Limiter Diode)를 포함하는 것을 특징으로 한다.

또한 상기 제 1 벡터 변조부는, 가변 감쇠기 및 가변 위상기를 포함하여 이루어져, 상기 분배부를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정하는 것을 특징으로 한다.

또한 상기 합성부로부터 출력되는 합성신호는, 주신호가 역 위상으로 상쇄되어, 왜곡 성분만 추출되는 것을 특징으로 한다.

그리고 상기 제 2 벡터 변조부는, 가변 감쇠기및 가변 위상기를 포함하여 이루어져, 상기 합성부로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정하는 것을 특징으로 한다.

한편, 본 발명은 최대 전력 대 평균 전력비를 감소시키기 위한 방법에 관한 것으로서, (a) 분배부가 입력신호를 1/2 전력으로 나누어 분배하는 단계; (b) 클리핑부가 상기 분배부를 통해 분배된 주신호의 일부를 클리핑하는 단계; (c) 샘플링 커플러가 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하는 단계; (d) 제 1 벡터 변조부가 가변 감쇠기 및 가변 위상기를 이용하여, 상기 분배부를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정하는 단계; (e) 합성부가 상기 샘플링 커플러를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 상기 제 1 벡터 변조부를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시키는 단계; (f) 제 2 벡터 변조부가 가변 감쇠기 및 가변 위상기를 이용하여, 상기 합성부로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정하는 단계; 및 (g) 출력 커플러가 상기 클리핑부를 통해 출력된 왜곡 성분이 포함된 신호와, 상기 제 2 벡터 변조부로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력하는 단계; 를 포함한다.

또한 상기 (b) 단계에서, 상기 클리핑부는, 리미터 다이오드(Limiter Diode)를 포함하는 것을 특징으로 한다.

그리고 상기 (e) 단계에서, 상기 합성부로부터 출력되는 합성신호는, 주신호가 역 위상으로 상쇄되어, 왜곡 성분만 추출되는 것을 특징으로 한다.

상기와 같은 본 발명에 따르면, 리미터 다이오드(Limiter Diode)와 상호변조 소거(IM Cancellation) 회로만으로 증폭기의 입력(Input) PAPR을 감소 시킬 수 있는 효과가 있다.

또한 본 발명에 따르면, 입력(Input) PAPR 감소로 앰프 종단 트랜지스터를 한 단계 낮은 저전력 트랜지스터를 사용할 수 있는 효과가 있다.

그리고 본 발명에 따르면, 상호변조 소거(IM Cancellation)를 통해 다이오드의 비선형 특성으로 인해 종단 트랜지스터의 AM-AM, AM-PM 특성을 왜곡을 보완할 수 있는 효과도 있다.

도 1 은 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 시스템에 관한 전체 구성도.
도 2 는 본 발명에 따른 클리핑부의 리미터 다이오드(Limiter Diode) 회로를 보이는 일예시도.
도 3 은 본 발명에 따른 시간 축으로 봤을 때의, 입력신호를 리미터 다이오드로 구성된 클리핑부를 통해 출력신호의 일부가 클리핑 되는 모습을 보이는 일예시도.
도 4 는 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 방법에 관한 전체 흐름도.
도 5 는 본 발명에 따른 리미터 다이오드 회로를 가지는 클리핑부 입력 전의 신호 및 PAPR 그래프.
도 6 은 본 발명에 따른 리미터 다이오드 회로를 가지는 클리핑부 입력 후의 신호 및 PAPR 및 상호변조 소거를 보이는 그래프.

본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.

본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법에 관하여 도 1 내지 도 6 을 참조하여 설명하면 다음과 같다.

도 1 은 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 시스템(S)에 관한 전체 구성도로서, 도시된 바와 같이 분배부(100), 클리핑부(200), 샘플링 커플러(300), 제 1 벡터 변조부(400), 합성부(500), 제 2 벡터 변조부(600) 및 출력 커플러(700)를 포함하여 이루어진다.

구체적으로, 분배부(100)는 입력신호를 1/2 전력으로 나누어 분배한다. 이때, 분배부(100)는 스플리터(splitter) 회로가 포함될 수 있다.

클리핑부(200)는 분배부(100)를 통해 분배된 주신호의 진폭을 제한한다.

더욱 구체적으로, 클리핑부(200)는 피크 전력이 저감되는 회로로서, 도 2 에 도시된 바와 같이, 리미터 다이오드(Limiter Diode)로 구성된다.

즉, 입력신호에서 원하는 큰 신호(Large signal)를 클리핑(Clipping)한다.

이때, 클리핑부(200)로부터 출력되는 신호는 왜곡 성분이 포함되어 있다.

도 3 은 시간 축으로 봤을 때의, 입력신호를 리미터 다이오드로 구성된 클리핑부(200)를 통해 출력신호의 일부가 클리핑 되는 모습을 보이는 일예시도이다.

샘플링 커플러(300)는 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링한다.

제 1 벡터 변조부(400)는 분배부(100)를 통해 분배된 주신호의 위상 및 진폭을 조정한다.

구체적으로, 제 1 벡터 변조부(400)는 가변 감쇠기(410) 및 가변 위상기(420)를 포함하여 이루어져, 분배부(100)를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정한다.

합성부(500)는 샘플링 커플러(300)를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 제 1 벡터 변조부(400)를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시킨다.

이때, 주신호가 역 위상으로 상쇄되어, 합성부(500)로부터 출력되는 합성신호에는 왜곡 성분만 추출된다.

제 2 벡터 변조부(600)는 합성부(500)로부터 출력된 합성신호의 위상 및 진폭을 조정한다.

구체적으로, 제 2 벡터 변조부(600)는 가변 감쇠기(610) 및 가변 위상기(620)를 포함하여 이루어져, 합성부(500)로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정한다.

출력 커플러(700)는 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 신호와, 제 2 벡터 변조부(600)로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력한다.

이하에서는, 상술한 시스템을 이용한 최대 전력 대 평균 전력비를 감소시키기 위한 방법에 관하여 도 4 를 참조하여 설명하면 다음과 같다.

도 4 는 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 방법에 관한 전체 흐름도로서, 도시된 바와 같이 분배부(100)는 입력신호를 1/2 전력으로 나누어 분배하고(S10), 클리핑부(200)는 분배부(100)를 통해 분배된 주신호의 일부를 클리핑한다(S20).

또한, 샘플링 커플러(300)는 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하며(S30), 제 1 벡터 변조부(400)는 가변 감쇠기(410) 및 가변 위상기(420)를 포함하여 이루어져, 분배부(100)를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정한다(S40).

또한, 합성부(500)는 샘플링 커플러(300)를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 제 1 벡터 변조부(400)를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시킨다(S50). 이때, 주신호가 역 위상으로 상쇄되어, 합성부(500)로부터 출력되는 합성신호에는 왜곡 성분만 추출된다.

또한, 제 2 벡터 변조부(600)는 가변 감쇠기(610) 및 가변 위상기(620)를 포함하여 이루어져, 합성부(500)로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정한다(S60).

그리고, 출력 커플러(700)는 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 신호와, 제 2 벡터 변조부(600)로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력한다(S70).

한편, 도 5 및 도 6 은 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 시스템의 실험결과를 보이는 그래프로서, 도 5 는 리미터 다이오드 회로를 가지는 클리핑부 입력 전의 신호 및 PAPR 그래프이며, 도 6 은 리미터 다이오드 회로를 가지는 클리핑부 입력 후의 신호 및 PAPR 및 상호변조 소거를 보이는 그래프이다.

도시된 바와 같이, 입력신호는 LTE 5MHz, Peak 11.5dB이며, 클리핑부를 통화한 후 Peak 10dB로 나타났다. 또한, 입력 PAPR 저감이 1.5dB으로 나타났으며, 상호변조 소거(IM Cancellation)는 12dB로 나타났다.

지금까지 상술한 바와 같은, 본 발명에 따른 최대 전력 대 평균 전력비를 감소시키기 위한 시스템 및 그 방법은, 종래와 달리 리미터 다이오드의 비선형 특성으로 인해 발생하는 상호 변조 성분을 통해 리미터 회로를 통과한 신호를 피드백하여 상호변조 성분을 추출하고, 벡터 변조를 이용하여 동일진폭과 역위상을 적용한 신호와 합하여 추출된 상호변조 성분을 소거함으로써, 고가의 디지털 회로 없이, 리미터 회로 및 상호변조 소거 회로만으로 최대 전력 대 평균 전력비(Peak-to-Average Power Ratio)를 감소시킬 수 있으며, 파고율 저감(Crest factor reduction)이 가능하다는 특징적인 장점을 갖는다.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

100: 분배부 200: 클리핑부
300: 샘플링 커플러 400: 제 1 벡터 변조부
500: 합성부 600: 제 2 벡터 변조부
700: 출력 커플러 410: 가변 감쇠기
420: 가변 위상기 610: 가변 감쇠기
620: 가변 위상기

Claims

입력신호를 1/2 전력으로 나누어 분배하는 분배부(100);
상기 분배부(100)를 통해 분배된 주신호의 일부를 클리핑하는 클리핑부(200);
상기 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하는 샘플링 커플러(300);
상기 분배부(100)를 통해 분배된 주신호의 위상 및 진폭을 조정하는 제 1 벡터 변조부(400);
상기 샘플링 커플러(300)를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 상기 제 1 벡터 변조부(400)를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시키는 합성부(500);
상기 합성부(500)로부터 출력된 합성신호의 위상 및 진폭을 조정하는 제 2 벡터 변조부(600); 및
상기 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 신호와, 제 2 벡터 변조부(600)로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력하는 출력 커플러(700); 를 포함하는 최대 전력 대 평균 전력비를 감소시키기 위한 시스템.
제 1 항에 있어서,
상기 클리핑부(200)는,
피크 전력이 저감되는 회로로서, 리미터 다이오드(Limiter Diode)를 포함하는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 시스템.
제 1 항에 있어서,
상기 제 1 벡터 변조부(400)는,
가변 감쇠기(410) 및 가변 위상기(420)를 포함하여 이루어져, 상기 분배부(100)를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정하는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 시스템.
제 1 항에 있어서,
상기 합성부(500)로부터 출력되는 합성신호는,
주신호가 역 위상으로 상쇄되어, 왜곡 성분만 추출되는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 시스템.
제 1 항에 있어서,
상기 제 2 벡터 변조부(600)는,
가변 감쇠기(610) 및 가변 위상기(620)를 포함하여 이루어져, 상기 합성부(500)로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정하는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 시스템.
(a) 분배부(100)가 입력신호를 1/2 전력으로 나누어 분배하는 단계;
(b) 클리핑부(200)가 상기 분배부(100)를 통해 분배된 주신호의 일부를 클리핑하는 단계;
(c) 샘플링 커플러(300)가 상기 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 주신호의 일부를 커플링하는 단계;
(d) 제 1 벡터 변조부(400)가 가변 감쇠기(410) 및 가변 위상기(420)를 이용하여, 상기 분배부(100)를 통해 분배된 주신호를 역 위상을 취하고, 진폭을 조정하는 단계;
(e) 합성부(500)가 상기 샘플링 커플러(300)를 통해 출력된 왜곡 성분이 포함된 커플링 신호와, 상기 제 1 벡터 변조부(400)를 통해 출력된 역 위상 및 진폭이 조정된 주신호를 합성시키는 단계;
(f) 제 2 벡터 변조부(600)가 가변 감쇠기(610) 및 가변 위상기(620)를 이용하여, 상기 합성부(500)로부터 출력된 왜곡 성분만 추출되는 합성신호의 위상 및 진폭을 조정하는 단계; 및
(g) 출력 커플러(700)가 상기 클리핑부(200)를 통해 출력된 왜곡 성분이 포함된 신호와, 상기 제 2 벡터 변조부(600)로부터 출력된 위상 및 진폭이 조정된 왜곡 성분만 추출되는 합성신호를 커플링하여, 왜곡이 보상된 주신호를 출력하는 단계; 를 포함하는 최대 전력 대 평균 전력비를 감소시키기 위한 방법.
제 6 항에 있어서,
상기 (b) 단계에서,
상기 클리핑부(200)는, 리미터 다이오드(Limiter Diode)를 포함하는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 방법.
제 6 항에 있어서,
상기 (e) 단계에서,
상기 합성부(500)로부터 출력되는 합성신호는, 주신호가 역 위상으로 상쇄되어, 왜곡 성분만 추출되는 것을 특징으로 하는 최대 전력 대 평균 전력비를 감소시키기 위한 방법.