KR101526579B1 - 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법 - Google Patents

시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법 Download PDF

Info

Publication number
KR101526579B1
KR101526579B1 KR1020080137527A KR20080137527A KR101526579B1 KR 101526579 B1 KR101526579 B1 KR 101526579B1 KR 1020080137527 A KR1020080137527 A KR 1020080137527A KR 20080137527 A KR20080137527 A KR 20080137527A KR 101526579 B1 KR101526579 B1 KR 101526579B1
Authority
KR
South Korea
Prior art keywords
gain
signal
dpd
power amplifier
power level
Prior art date
Application number
KR1020080137527A
Other languages
English (en)
Other versions
KR20100079112A (ko
Inventor
김성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080137527A priority Critical patent/KR101526579B1/ko
Publication of KR20100079112A publication Critical patent/KR20100079112A/ko
Application granted granted Critical
Publication of KR101526579B1 publication Critical patent/KR101526579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/08—Time-division multiplex systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 방법에 있어서, 상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1 신호에 대한 전력 레벨을 측정하고, 상기 제1신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하고, 상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 피드백 패스 이득을 계산하고, 상기 피드백 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 피드백 패스의 이득 변화량을 계산하고, 상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 피드백 패스의 이득을 보상한다.
디지털 전치 왜곡 전력 증폭기, 피드백 패스, 수신 패스, 이득 보상

Description

시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법 {APPARATUS AND METHOD FOR COMPENSATING GAIN OF A DIGITAL PRE-DISTORTION POWER AMPLIFIER IN A TIME DIVISION DUPLEX COMMUNICATION SYSTEM}
본 발명은 시간 분할 이중(TDD: Time Division Duplex, 이하 'TDD'라 칭하기로 한다) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion, 이하 'DPD'라 칭하기로 한다) 전력 증폭기(PA: Power Amplifier)에 대한 이득을 보상하는 장치 및 방법에 관한 것이다.
전력 증폭기는 입력된 전기적 신호의 전력을 증가시키는 장치로써, 입력된 신호를 전혀 왜곡시키지 않고 선형적으로 신호의 크기만을 증가시키는 것이 가장 이상적인 전력 증폭기이다. 그러나 모든 전력 증폭기들은 능동소자의 비선형적인 특성 때문에 필연적으로 출력 신호에 왜곡이 발생하게 된다. 이러한 왜곡은 입력 신호의 증가에 따른 이득 감소 및 입력신호 증가에 따른 위상 변화와 같은 두 가지 원인으로 발생된다.
전력 증폭기의 선형적인 특성을 향상시키기 위하여 일반적으로 피드백(feedback) 방식, 피드포워드(feedforward) 방식 및 전치왜곡(predistortion) 방식 등이 사용되는데, 상기 전치왜곡 방식의 전력 증폭기는 전력 증폭기의 효율이 크게 저하되지 않으면서도 선형적인 특성을 향상시킬 수 있는 장점 때문에 가장 널리 사용된다. 상기 전치왜곡 방식은 전력 증폭기에서 발생되는 왜곡 성분에 대한 역 왜곡 성분을 전력 증폭기의 앞 단에서 미리 발생시켜 상기 왜곡 성분을 상쇄시킴으로써, 상기 전력 증폭기의 이득 특성과 위상변화의 특성을 선형화 시키는 방식이다. 하기에서는 상기 전치왜곡 방식을 사용하는 전력 증폭기의 일례로서 DPD 전력 증폭기에 대해 설명하기로 한다.
도 1은 TDD 통신 시스템에서 사용되는 DPD 전력 증폭기의 구조를 도시한 도면이다.
도 1을 참조하면, 상기 TDD 통신 시스템은 디지털 상향 변환기(DUC: Digital Up Conversion, 이하 'DUC'라 칭하기로 한다)/CFR(Crest Factor Reduction) 블록(101)과, DPD 처리 블록(103)과, 아날로그 송신기 블록(105)과, DPD 전력 증폭기(107)와, 방향성 결합기(Directional coupler)(109)와, TDD 스위치(111)와, 대역통과 필터(Band-pass filter)(113)와, DPD 피드백 패스(path)(115)와, 수신 패스(117)와, 모뎀(Model)(119)을 포함한다.
상기 모뎀(119)에서 발생된 송신 신호는 DUC/CFR 블록(101)으로 입력된다. 상기 DUC/CFR 블록(101)은 상기 모뎀(119)으로부터 입력된 신호를 디지털 신호로 상향 변환한 후, CFR 동작을 통해 상기 상향 변환된 신호의 최대전력 대 평균전력 비(PAPR: Peak to Average Power Ratio)를 감소시켜 DPD 처리 블록(103)으로 출력한다. 상기 DPD 처리 블록(103)은 상기 DUC/CFR 블록(101)으로부터 출력된 신호를 입력하여 DPD 연산을 수행하고 아날로그 송신기 블록(105)으로 출력한다. 상기 아날로그 송신기 블록(105)은 상기 DPD 처리 블록(103)으로부터 출력된 디지털 신호를 입력하여 아날로그 신호로 변환하고 DPD 전력 증폭기(107)로 출력한다. 상기 DPD 전력 증폭기(107)는 상기 아날로그 송신기 블록(105)이 출력하는 전기적 신호를 입력하여 상기 전기적 신호의 전력을 증가시킨 후 방향성 결합기(109)로 출력한다.
상기 방향성 결합기(109)는 상기 DPD 전력 증폭기(107)로부터 출력되는 신호를 입력하여 2개의 경로(way), 즉 TDD 스위치(111) 및 DPD 피드백 패스(115)로 출력한다. 상기 TDD 스위치(111)는 TDD 송신 동작 시 상기 방향성 결합기(109)로부터 입력되는 신호를 상기 대역통과 필터(113)를 통해 안테나에 연결된 출력 포트로 출력하고, TDD 수신 동작시 상기 대역통과 필터(113)를 통해 입력되는 신호를 상기 수신 패스(117)로 출력한다.
한편, 상기 DPD 처리 블록(103)은 상기 DUC/CFR 블록(101)으로부터 출력된 신호와 상기 DPD 피드백 패스(115)를 통해 출력된 신호를 비교하여 송신 신호에 대한 DPD 연산을 수행한다. 상기 모뎀(119)은 송신 신호를 발생시킨다. 이러한 DPD 피드백 패스(115) 및 DPD 처리 블록(103)의 동작에 의해 상기 DPD 전력 증폭 기(107)를 통해 출력되는 전력 레벨(Power level)이 일정하게 유지된다. 즉, 상기 전력 레벨은 상기 DPD 피드백 패스(115)의 이득의 변화에 따라 가변 되므로, 상기 전력 레벨을 일정하게 유지시키기 위해서는 상기 DPD 피드백 패스(115)의 이득을 일정하게 유지시켜야만 한다.
그러나 앞서 설명한 도 1과 같은 일반적인 DPD 전력 증폭기(107)로는 DPD 방식의 운용 중 DPD 피드백 패스(115) 및 수신 패스(117)의 이득의 이상 여부를 검출할 수 없다. 특히 상기 DPD 피드백 패스(115)에 하드웨어적인 문제가 발생하여 DPD 피드백 패스의 이득이 크게 감소될 경우에는 상기 DPD 전력 증폭기(107)를 통해 출력되는 전력 레벨이 과도하게 증가되므로 상기 DPD 전력 증폭기(107)가 손상을 입게 된다. 그러나 일반적인 DPD 전력 증폭기(107)에서는 상기와 같이 DPD 피드백 패스 이득의 이상 여부를 검출하는 방안이 존재하지 않으므로, 상기와 같은 이상 상황에서 상기 DPD 동작의 운용을 중단시킬 수 없는 문제가 있다.
또한 상기 DPD 피드백 패스(115) 및 수신 패스(108)의 이득은 온도, 습도 등과 같은 환경적인 조건에 따라 가변 될 수 있으나, 상기 DPD 피드백 패스(115) 및 수신 패스(108)의 이득의 변화량을 측정하고, 보정하는 방안이 존재하지 않았다.
따라서 TDD 통신 시스템에서 DPD 전력 증폭기에 대한 DPD 피드백 패스 및 수신 패스의 이득의 이상 여부를 검출하는 장치 및 이를 지원하는 방법을 제안한다.
또한 본 발명은 TDD 통신 시스템에서 DPD 전력 증폭기에 대한 DPD 피드백 패스 및 수신 패스의 이득의 변화량을 측정하고 보정하는 장치 및 이를 지원하는 방법을 제안한다.
본 발명의 일 실시예에 따른 장치는; 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 장치에 있어서, 상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 제1 검출기와, 상기 제1신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 제2 검출기와, 상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 피드백 패스 이득을 계산하고, 상기 피드백 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 피드백 패스의 이득 변화량을 계산하고, 상기 이득 변화량을 고려하여 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 피드백 패스의 이득을 상기 보상하는 제어 블록을 포함한다.
본 발명의 다른 실시예에 따른 장치는; 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 장치에 있어서, 상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 제1 검출기와, 상기 제1신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 제2 검출기와, 상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 수신 패스 이득을 계산하고, 상기 수신 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 수신 패스의 이득 변화량을 계산하고, 상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 수신 패스의 이득을 보상하는 제어 블록을 포함한다.
본 발명의 일 실시예에 따른 방법은; 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 방법에 있어서, 상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1 신호에 대한 전력 레벨을 측정하는 과정과, 상기 제1신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 과정과, 상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 피드백 패스 이득을 계산하는 과정과, 상기 피드백 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 피드백 패스의 이득 변화량을 계산하는 과정과, 상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 피드백 패스의 이득을 보상하는 과정을 포함한다.
본 발명의 다른 실시예에 따른 방법은; 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 방법에 있어서, 상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 과정과, 상기 제1신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 과정과, 상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 수신 패스 이득을 계산하는 과정과, 상기 수신 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 수신 패스의 이득 변화량을 계산하는 과정과, 상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 수신 패스의 이득을 보상하는 과정을 포함한다.
본 발명은 TDD 통신 시스템에서 DPD 전력 증폭기의 DPD 피드백 패스 및 수신 패스의 이득의 이상 여부를 검출할 수 있도록 함으로써, 상기 DPD 피드백 패스에 하드웨어적인 문제가 발생하여 DPD 피드백 패스의 이득이 크게 감소될 경우 DPD 전력 증폭기가 손상을 입게 되는 것을 방지할 수 있다. 또한 본 발명은 환경적인 조건에 따라 가변되는 DPD 피드백 패스 및 수신 패스의 이득을 보정함으로써, 상기 DPD 피드백 패스 및 수신 패스의 이득을 일정하게 유지하도록 하여 시스템 성능의 안정성 및 정확성을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 동작을 이해하는데 필요한 부분만을 설명하며 그 이외의 배경 기술은 본 발명의 요지를 흩트리지 않도록 생략한다.
본 명세서에서는 본 발명에서 제안하는 TDD 통신 시스템에서 DPD 전력 증폭기에 대한 DPD 피드백 패스 및 수신 패스의 이득의 이상 여부를 검출하는 장치 및 방법의 실시 예에 대해 구체적으로 살펴볼 것이다.
또한 본 발명에서 제안하는 TDD 통신 시스템에서 환경적인 조건에 따라 가변 된 DPD 전력 증폭기의 DPD 피드백 패스 및 수신 패스의 이득의 변화량을 측정하고 상기 이득을 보정하는 장치 및 방법의 실시 예에 대해 구체적으로 살펴볼 것이다.
하기에서 본 발명의 실시 예를 구체적으로 설명함에 있어, TDD 통신 시스템을 일례로 설명하기로 하며, 특히 본 발명에서는 설명의 편의상 모바일 와이맥스(Mobile WiMAX) 표준을 사용하는 TDD 통신 시스템에서 DPD 전력 증폭기의 이득을 보정하는 장치 및 방법에 대해서 설명할 것이다. 하지만 본 발명에서 제안하는 DPD 전력 증폭기의 이득을 보정하는 장치 및 방법은 모든 종류의 TDD 통신 시스템에 적용될 수 있음은 물론이다.
도 2 및 도 3은 본 발명의 실시예에 따른 TDD 통신 시스템에서 DPD 전력 증폭기를 사용하는 예를 도시한 도면이다. 상기 TDD 시스템은 송신 패스, 피드백 패스 및 수신 패스를 가진다. 상기 본 발명의 실시예에 따른 DPD 전력 증폭기는 후술될 두 가지 모드, 즉 데이터 송수신 모드 및 DPD 피드백 패스/수신 패스의 이득 보정 모드 중 어느 한 모드를 선택하여 동작시키는 SPDT(Single-Pole/Double-Throw) 스위치들을 포함한다. 이하에서는 상기 데이터 송수신 모드를 송수신 모드라 칭하고, 상기 DPD 피드백 패스/수신 패스의 이득 보정 모드를 이득 보정 모드라 칭하기로 한다. 일 예로 이득 보정 모드는 DPD 전력 증폭기가 동작하지 않는 구간에 해당하며, 송수신 모드는 상기 DPD 전력 증폭기가 동작하는 구간에 해당한다.
모바일 와이맥스 표준을 사용하는 TDD 통신 시스템에서 사용되는 프레임 구조는 하기 표 1과 같다.
Figure 112008090760183-pat00001
즉, 상기 송수신 모드는 표 1에 도시된 프레임의 하향링크(DL: DownLink) 및 상향링크(UL: UpLink) 구간에서 동작된다. 따라서 상기 하향링크 및 상향링크 구간에서는 DPD 전력 증폭기가 송수신 모드로 동작하도록 상기 SPDT 스위치들이 제어된 다음, 데이터를 송수신한다.
이득 보정 모드는 표 1에 도시된 프레임의 송신 천이 갭(TTG: Transmit/receive Transition Gap, 이하 'TTG'라 칭하기로 한다) 및 수신 천이 갭(RTG: Receive/transmit Transition Gap, 이하 'RTG'라 칭하기로 한다) 구간에서 동작된다. 따라서 상기 TTG 및 RTG 구간에서는 DPD 전력 증폭기가 이득 보정 모드로 동작하도록 상기 SPDT 스위치들이 제어된다.
DPD 전력 증폭기는 기준신호를 이용하여 DPD 피드백 패스 및 수신 패스의 이득의 이상 여부를 검출하고, 가변된 DPD 피드백 패스 및 수신 패스의 이득 변화량을 측정하여 보정한다. 여기서 상기 DPD 피드백 패스 및 수신 패스의 이득의 이상 여부를 검출하고, 가변된 DPD 피드백 패스 및 수신 패스의 이득 변화량을 측정하여 보정하는 동작은 상기와 같이 매 TTG 및 RTG 구간에서 수행될 수도 있고, 미리 지정한 일정한 주기 또는 상위의 명령에 따른 TTG 및 RTG 구간에서 수행될 수도 있다.
도 2는 TDD 통신 시스템에서 DPD 전력 증폭기가 송수신 모드로 동작하는 예를 설명하기 위한 도면이다.
도 2를 참조하면, TDD 통신 시스템은 기준신호(reference signal) 발생 블록(201)과, 덤프(dump) 블록(203)과, DUC 및 CFR 블록(205)과, DPD 처리 블록(207)과, 아날로그 송신기 블록(209)과, 제1 방향성 결합기(211)와, 검출기(213)와, 제1 내지 제3 SPDT 스위치(215,219,223)와, 분배기(217)와, DPD 피드백 패스(221)와, 수신 패스(225)와, 모뎀(227)과, 제어 블록(229)과, DPD 전력 증폭기(231)와, 제2 방향성 결합기(233)와, TDD 스위치(235)와, 대역통과 필터(237)를 포함한다. 여기서 상기 모뎀(227), DUC 및 CFR 블록(205), DPD 처리 블록(207), 아날로그 송신기 블록(209), 제1 방향성 결합기(211), 제1 SPDT 스위치(215), DPD 전력 증폭기(231) 및 제2 방향성 결합기(233)는 송신 패스부를 형성하고, 상기 제2 SPDT 스위치(219) 및 DPD 피드백 패스(221)는 피드백 패스부를 형성하고, 상기 제3 SPDT 스위치(223) 및 수신 패스(225)는 수신 패스부를 형성한다. 여기서 DPD 피드백 패스(221)는 DPD 전력 증폭기(231)의 출력 신호를 DPD 전력 증폭기(231)에 입력되기 이전의 블록, 즉 DPD 처리 블록(207)으로 피드백하는 패스를 의미하고, 수신 패스(225)는 수신 신호를 모뎀(227)으로 전달하는 패스를 의미한다.
상기 모뎀(227)에서 발생된 송신 신호는 DUC/CFR 블록(205)으로 입력된다. 상기 DUC/CFR 블록(205)은 상기 모뎀(227)으로부터 입력된 신호를 디지털 신호로 상향 변환한 후, CFR 동작을 통해 상기 상향 변환된 신호의 최대전력 대 평균전력 비를 감소시켜 DPD 처리 블록(207)으로 출력한다. 상기 DPD 처리 블록(207)은 상기 DUC/CFR 블록(205)으로부터 출력된 신호를 입력하여 DPD 연산을 수행하고 아날로그 송신기 블록(209)으로 출력한다. 상기 아날로그 송신기 블록(209)은 상기 DPD 처리 블록(207)으로부터 출력된 디지털 신호를 입력하여 아날로그 신호로 변환하고, 제1 방향성 결합기(211) 및 제1 스위치(215)를 통해 DPD 전력 증폭기(231)로 출력한다. 상기 DPD 전력 증폭기(231)는 상기 제1 방향성 결합기(211) 및 제1 SPDT 스위치(215)를 통해 출력되는 전기적 신호를 입력하여 상기 전기적 신호의 전력을 증가시킨 후 제2 방향성 결합기(233)로 출력한다.
상기 제2 방향성 결합기(233)는 상기 DPD 전력 증폭기(231)로부터 출력되는 신호를 입력하여 2개의 경로, 즉 TDD 스위치(235) 및 제2 SPDT 스위치(219)로 출력한다. 상기 제2 SPDT 스위치(219)는 송수신 모드로 동작 시 상기 제2 방향성 결합기(233)에 의해 검출된 신호를 DPD 피드백 패스(221)로 출력한다. 상기 TDD 스위치(235)는 TDD 송신 동작 시 상기 제2 방향성 결합기(233)로부터 입력되는 신호를 상기 대역통과 필터(237)를 통해 안테나에 연결된 출력 포트로 출력하고, TDD 수신 동작 시 상기 대역통과 필터(237)를 통해 입력되는 신호를 제3 SPDT 스위치(223)를 통해 수신 패스(225)로 출력한다.
한편, 상기 DPD 처리 블록(207)은 상기 DUC/CFR 블록(205)으로부터 출력된 신호와 상기 DPD 피드백 패스(221)를 통해 출력된 신호를 비교하여 송신 신호에 대한 DPD 연산을 수행한다. 상기 모뎀(227)은 송신 신호를 발생시킨다. 이러한 DPD 피드백 패스(221) 및 DPD 처리 블록(207)의 동작에 의해 상기 DPD 전력 증폭기(231)를 통해 출력되는 전력 레벨이 일정하게 유지된다.
도 3은 TDD 통신 시스템에서 DPD 전력 증폭기가 이득 보정 모드로 동작하는 예를 설명하기 위한 도면이다.
도 3을 참조하면, TDD 통신 시스템은 기준신호 발생 블록(301)과, 덤프 블록(303)과, DUC 및 CFR 블록(305)과, DPD 처리 블록(307)과, 아날로그 송신기 블록(309)과, 제1 방향성 결합기(311)와, 검출기(313)와, 제1 내지 제3 SPDT 스위치(315,319,323)와, 분배기(317)와, DPD 피드백 패스(321)와, 수신 패스(325)와, 모뎀(327)과, 제어 블록(329)과, DPD 전력 증폭기(331)와, 제2 방향성 결합기(333)와, TDD 스위치(335)와, 대역통과 필터(337)를 포함한다.
먼저 DPD 전력 증폭기(331)가 이득 보정 모드로 동작하도록, 상기 제1 내지 제3 SPDT 스위치(315,319,323) 각각에 상기 제어 블록(329)의 제어 신호를 입력한다. 상기 제1 SPDT 스위치(315)는 상기 입력된 제어 신호에 따라 상기 제1 방향성 결합기(311)를 통과한 송신 신호를 DPD 전력 증폭기(331) 대신 분배기(317)로 전달하며, 제2 및 제3 SPDT 스위치(319,323)는 각각 제2 방향성 결합기(333)와 TDD 스위치(335) 대신 분배기(317)로부터의 신호를 DPD 피드백 패스(321)와 수신 패스(325)로 전달한다.
상기 DPD 전력 증폭기의 DPD 피드백 패스 및 수신 패스의 이득의 변화량을 측정하고 보정하기 위해서는, 상기 DPD 피드백 패스 및 수신 패스의 이득 변화량 측정시 기준 값이 되는 기준 이득(Reference gain)이 요구된다. 일례로 상기 DPD 피드백 패스 및 수신 패스 각각에 대한 기준 이득은 최초 공장 교정(Factory calibration) 과정에서 측정될 수 있다. 상기 DPD 피드백 패스 및 수신 패스 각각에 대한 기준 이득은 상기 DPD 전력 증폭기의 동작을 멈춘 상태에서 측정된다.
상기 기준 이득의 측정 과정을 보다 상세히 설명하면 다음과 같다.
상기 기준신호 발생 블록(301)은 상기 제어 블록(329)의 제어에 따라 소정의 싱글 톤(single tone)으로 구성된 기준신호를 발생시키고, 상기 발생된 싱글 톤은 DUC 및 CFR 블록(305)에 입력된다. 상기 DUC 및 CFR 블록(305)은 상기 기준신호 발생 블록(301)으로부터 입력된 싱글 톤을 디지털 신호로 상향 변환한 후, CFR 동작을 통해 상기 상향 변환된 신호의 최대전력 대 평균전력 비를 감소시켜 DPD 처리 블록(307)으로 출력한다. 상기 DPD 처리 블록(307)은 상기 DUC/CFR 블록(305)으로부터 출력된 신호를 입력하여 DPD 연산을 수행하고 아날로그 송신기 블록(309)으로 출력한다. 상기 아날로그 송신기 블록(309)은 상기 DPD 처리 블록(307)으로부터 출력된 디지털 신호를 입력하여 아날로그 신호로 변환하고 제1 방향성 결합기(311)로 출력한다. 상기 제1 방향성 결합기(311)는 상기 아날로그 송신기 블록(309)으로부터 출력된 신호를 입력하여 제1 SPDT 스위치(315) 및 검출기(313)로 출력한다. 상기 검출기(313)는 상기 제1 방향성 결합기(311)를 통해 검출된 신호의 전력 레벨 Pt를 측정한다. 이득 보정 모드에서 상기 제1 SPDT 스위치(315)는 상기 제1 방향성 결합기(311)로부터 입력된 신호를 DPD 전력 증폭기(331) 대신 분배기(317)로 출력하고, 상기 분배기(317)는 상기 제1 SPDT 스위치(315)를 통해 입력된 신호를 분배하여 제2 SPDT 스위치(319) 및 제3 SPDT 스위치(323) 각각으로 출력한다. 이득 보정 모드에서 상기 제2 SPDT 스위치(319)는 제2 방향성 결합기(233) 대신 상기 분배기(317)로부터 입력되는 신호를 DPD 피드백 패스(321)로 출력하고, 상기 DPD 피드백 패스(321)는 상기 제2 SPDT 스위치(319)를 통해 입력되는 아날로그 신호를 디지털 신호로 변환하여 덤프 블록(303)으로 출력한다. 상기 덤프 블록(303)은 내부의 검출기(도시하지 않음)를 통해 상기 DPD 피드백 패스(321)로부터 입력된 신호의 전력 레벨 Pf를 측정한다.
이득 보정 모드에서 상기 제3 SPDT 스위치(323)는 TDD 스위치(335) 대신 상기 분배기(317)로부터 입력되는 신호를 수신 패스(325)로 출력하고, 상기 수신 패스(325)는 상기 제3 SPDT 스위치(323)를 통해 입력되는 아날로그 신호를 디지털 신호로 변환하여 덤프 블록(303)으로 출력한다. 상기 덤프 블록(303)은 내부의 검출기(도시하지 않음)를 통해 상기 수신 패스(325)로부터 입력된 신호의 전력 레벨 Pr을 측정한다.
한편, 상기 제어 블록(329)은 상기 검출기(313) 및 덤프 블록(303)으로부터 수신되는 Pt, Pf, Pr을 이용하여, 하기 수학식 1과 같이 DPD 피드백 패스에 대한 기준 이득 및 수신 패스에 대한 기준 이득을 계산한다.
Gf = Pf - Pt
Gr = Pr - Pt
수학식 1에서 상기 Gf의 절대값은 DPD 피드백 패스에 대한 기준 이득을 나타내고, 상기 Gr의 절대값은 수신 패스에 대한 기준 이득을 나타내며, 상기 Pt, Pf, Pr는 로그 스케일(Log scale) 값이다. 상기 Gf 및 Gr의 절대값은 플래시 메모 리(Flash memory)(도시하지 않음)에 저장되며, DPD 전력 증폭기를 위한 DPD 피드백 패스 및 수신 패스의 이득 변화량을 측정하고 보정할 때 참조할 기준 값으로서만 사용된다.
그러면 여기서 상기 Gf 및 Gr을 이용하여, 상기 DPD 전력 증폭기의 DPD 피드백 패스 및 수신 패스 각각에 대한 이득 변화량을 측정하고 보정하는 과정에 대하여 설명하기로 한다. 상기 DPD 전력 증폭기의 DPD 피드백 패스 및 수신 패스의 이득 변화량 역시 상기 DPD 전력 증폭기의 동작을 멈춘 상태에서 측정된다.
먼저 DPD 전력 증폭기(331)가 이득 보정 모드로 동작하도록, 상기 제1 내지 제3 SPDT 스위치(315,319,323)에 상기 제어 블록(329)의 제어 신호를 입력한다. 상기 제1 내지 제3 SPDT 스위치(315,319,323)는 상기 입력된 제어 신호에 따라 이득 보정 모드로 동작한다. 상기 기준신호 발생 블록(301)은 상기 제어 블록(329)의 제어에 따라 소정의 싱글 톤으로 구성된 기준신호를 발생시키고, 상기 발생된 싱글 톤은 DUC 및 CFR 블록(305)에 입력된다. 상기 DUC 및 CFR 블록(305)은 상기 기준신호 발생 블록(301)으로부터 입력된 싱글 톤을 디지털 신호로 상향 변환한 후, CFR 동작을 통해 상기 상향 변환된 신호의 최대전력 대 평균전력 비를 감소시켜 DPD 처리 블록(307)으로 출력한다. 상기 DPD 처리 블록(307)은 상기 DUC/CFR 블록(305)으로부터 출력된 신호를 입력하여 DPD 연산을 수행하고 아날로그 송신기 블록(309)으로 출력한다. 상기 아날로그 송신기 블록(309)은 상기 DPD 처리 블록(307)으로부터 출력된 디지털 신호를 입력하여 아날로그 신호로 변환하고 제1 방향성 결합기(311)로 출력한다. 상기 제1 방향성 결합기(311)는 상기 아날로그 송신기 블록(309)으로 부터 출력된 신호를 입력하여 제1 SPDT 스위치(315) 및 검출기(313)로 출력한다. 상기 검출기(313)는 상기 제1 방향성 결합기(311)를 통해 검출된 신호의 전력 레벨 Pt 1을 측정한다.
이득 보정 모드에서 상기 제1 SPDT 스위치(315)는 상기 제1 방향성 결합기(311)로부터 입력된 신호를 DPD 전력 증폭기(331) 대신 분배기(317)로 출력하고, 상기 분배기(317)는 상기 제1 SPDT 스위치(315)로부터 입력된 신호를 분배하여 제2 SPDT 스위치(319) 및 제3 SPDT 스위치(323)로 출력한다. 이득 보정 모드에서 상기 제2 SPDT 스위치(319)는 제2 방향성 결합기(233) 대신 상기 분배기(317)로부터 입력되는 신호를 DPD 피드백 패스(321)로 출력하고, 상기 DPD 피드백 패스(321)는 상기 제2 SPDT 스위치(319)를 통해 입력되는 아날로그 신호를 디지털 신호로 변환하여 덤프 블록(303)으로 출력한다. 상기 덤프 블록(303)은 내부의 검출기(도시하지 않음)를 통해 상기 DPD 피드백 패스(321)로부터 입력된 신호의 전력 레벨 Pf 1을 측정한다.
이득 보정 모드에서 상기 제3 SPDT 스위치(323)는 TDD 스위치(335) 대신 상기 분배기(317)로부터 입력되는 신호를 수신 패스(325)로 출력하고, 상기 수신 패스(325)는 상기 제3 SPDT 스위치(323)를 통해 입력되는 아날로그 신호를 디지털 신호로 변환하여 덤프 블록(303)으로 출력한다. 상기 덤프 블록(303)은 내부의 검출기(도시하지 않음)를 통해 상기 수신 패스(325)로부터 입력된 신호의 전력 레벨 Pr 1을 측정한다.
한편, 상기 제어 블록(329)은 상기 검출기(313) 및 덤프 블록(303)으로부터 수신되는 Pt1, Pf1, Pr1을 이용하여, 하기 수학식 2와 같이 DPD 전력 증폭기의 DPD 피드백 패스의 이득 및 수신 패스의 이득을 계산한다.
Gf1 = Pf1 - Pt1
Gr1 = Pr1 - Pt1
수학식 2에서 상기 Gf1의 절대값은 DPD 전력 증폭기를 위한 DPD 피드백 패스의 이득을 나타내고, 상기 Gr1의 절대값은 DPD 전력 증폭기를 위한 수신 패스의 이득을 나타내며, 상기 Pt1, Pf1, Pr1는 로그 스케일 값이다. 상기 Gf1 및 Gr1의 절대값은 DPD 전력 증폭기를 위한 DPD 피드백 패스 및 수신 패스의 이득 변화량을 측정하고 보정할 때, 기준 값과의 비교를 위한 용도로만 사용된다.
그런 다음 상기 제어 블록(329)은 상기 계산한 Gf1 및 Gr1을 플래시 메모리에 저장된 기준 값, Gf 및 Gr과 각각 비교하여, 하기 수학식 3과 같이 DPD 피드백 패스의 이득의 변화량 △Gf 및 수신 패스의 이득의 변화량 △Gr을 계산한다.
△Gf = Gf1 - Gf
△Gr = Gr1 - Gr
상기 △Gf가 미리 설정한 제1 임계값(threshold) 미만일 경우, 송수신 모드에서 상기 제어 블록(329)은 상기 DPD 피드백 패스(321) 내부의 이득 블록(도시하지 않음)을 제어하여 상기 DPD 피드백 패스(321)의 이득에 대해 상기 △Gf 만큼을 보상한다. 상기 △Gf가 상기 제1 임계값 이상일 경우, 송수신 모드에서 상기 제어 블록(329)은 알람(alarm)을 발생시키고, DPD 처리 블록(307)으로 제어 신호를 입력하여 DPD 연산을 중단시킨다.
상기 △Gr가 미리 설정한 제2 임계값 미만일 경우, 송수신 모드에서 상기 제어 블록(329)은 상기 수신 패스(325) 내부의 이득 블록(도시하지 않음)을 제어하여 상기 수신 패스(325)의 이득에 대해 상기 △Gr 만큼을 보상한다. 상기 △Gr가 상기 제2 임계값 이상일 경우, 상기 제어 블록(329)은 알람을 발생시킨다.
도 1은 TDD통신 시스템에서 사용되는 DPD 전력 증폭기의 구조를 도시한 도면,
도 2는 TDD 통신 시스템에서 DPD 전력 증폭기가 송수신 모드로 동작하는 예를 설명하기 위한 도면,
도 3은 TDD 통신 시스템에서 DPD 전력 증폭기가 이득 보정 모드로 동작하는 예를 설명하기 위한 도면.

Claims (20)

  1. 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 방법에 있어서,
    상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1 신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제1신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 피드백 패스 이득을 계산하는 과정과,
    상기 피드백 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 피드백 패스의 이득 변화량을 계산하는 과정과,
    상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 피드백 패스의 이득을 보상하는 과정을 포함하는 이득 보상 방법.
  2. 제1항에 있어서,
    상기 피드백 패스의 이득을 보상하는 과정은;
    상기 이득 변화량이 미리 정해진 임계값 미만일 경우, 상기 피드백 패스의 이득을 상기 이득 변화량만큼 보상하는 과정을 포함함을 특징으로 하는 이득 보상 방법.
  3. 제2항에 있어서,
    상기 이득 변화량이 상기 임계값 이상일 경우, 상기 DPD 전력 증폭기가 동작하는 제2 구간에서 알람을 발생하고, 상기 DPD 전력 증폭기의 입력단 이전의 DPD 처리 블록의 DPD 연산을 중단하는 과정을 포함함을 특징으로 하는 이득 보상 방법.
  4. 제1항에 있어서,
    상기 미리 정해진 기준 이득을 계산하는 과정을 더 포함하며,
    상기 미리 정해진 기준 이득을 계산하는 과정은;
    최초 공장 교정(Factory calibration) 과정에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제3 신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제3신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제4신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제3신호에 대한 전력 레벨과 상기 제4신호에 대한 전력 레벨의 차의 절대값인 상기 기준 이득을 계산하는 과정을 포함함을 특징으로 하는 이득 보상 방법.
  5. 제3항에 있어서,
    상기 제1 구간은 TDD 프레임의 미리 정해진 송신천이갭 및 수신천이갭 구간에 포함되고, 상기 제2 구간은 상기 TDD 프레임의 상향링크 및 하향링크 구간에 포함됨을 특징으로 하는 이득 보상 방법.
  6. 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 방법에 있어서,
    상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제1신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 수신 패스 이득을 계산하는 과정과,
    상기 수신 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 수신 패스의 이득 변화량을 계산하는 과정과,
    상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 수신 패스의 이득을 보상하는 과정을 포함하는 이득 보상 방법.
  7. 제6항에 있어서,
    상기 수신 패스의 이득을 보상하는 과정은;
    상기 이득 변화량이 미리 정해진 임계값 미만일 경우, 상기 수신 패스의 이득을 상기 이득 변화량만큼 보상하는 과정을 포함함을 특징으로 하는 이득 보상 방법.
  8. 제7항에 있어서,
    상기 이득 변화량이 상기 임계값 이상일 경우, 상기 DPD 전력 증폭기가 동작하는 제2 구간에서 알람을 발생하는 과정을 더 포함하는 이득 보상 방법.
  9. 제6항에 있어서,
    상기 미리 정해진 기준 이득을 계산하는 과정을 더 포함하며,
    상기 미리 정해진 기준 이득을 계산하는 과정은;
    최초 공장 교정(Factory calibration) 과정에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제3신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제3신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제4신호에 대한 전력 레벨을 측정하는 과정과,
    상기 제3신호에 대한 전력 레벨과 상기 제4신호에 대한 전력 레벨의 차의 절대값인 상기 기준 이득을 계산하는 과정을 포함함을 특징으로 하는 이득 보상 방법.
  10. 제8항에 있어서,
    상기 제1 구간은 TDD 프레임의 미리 정해진 송신천이갭 및 수신천이갭 구간에 포함되고, 상기 제2 구간은 상기 TDD 프레임의 상향링크 및 하향링크 구간에 포함됨을 특징으로 하는 이득 보상 방법.
  11. 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 장치에 있어서,
    상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 제1 검출기와,
    상기 제1신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 제2 검출기와,
    상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 피드백 패스 이득을 계산하고, 상기 피드백 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 피드백 패스의 이득 변화량을 계산하고, 상기 이득 변화량을 고려하여 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 피드백 패스의 이득을 상기 보상하는 제어 블록을 포함하는 이득 보상 장치.
  12. 제11항에 있어서,
    상기 제어 블록은 상기 이득 변화량이 미리 정해진 임계값 미만일 경우, 상기 피드백 패스의 이득을 상기 이득 변화량만큼 보상함을 특징으로 하는 이득 보상 장치.
  13. 제12항에 있어서,
    상기 제어 블록은 상기 이득 변화량이 상기 임계값 이상일 경우, 상기 DPD 전력 증폭기가 동작하는 제2 구간에서 알람을 발생하고, 상기 DPD전력 증폭기의 입력단 이전의 DPD 처리 블록의 DPD 연산을 중단함을 특징으로 하는 이득 보상 장치.
  14. 제11항에 있어서,
    최초 공장 교정(Factory calibration) 과정에서, 상기 제1 검출기는 상기 DPD 전력 증폭기의 입력단에서 검출되는 제3신호에 대한 전력 레벨을 측정하고,
    상기 제2 검출기는 상기 제3신호를, 상기 DPD 전력 증폭기의 출력단 신호를 상기 DPD 전력 증폭기의 입력단 이전단으로 피드백하는 피드백 패스에 입력하고, 상기 피드백 패스를 통해 출력되는 제4신호에 대한 전력 레벨을 측정하고,
    상기 제어 블록은 상기 제3신호에 대한 전력 레벨과 상기 제4신호에 대한 전력 레벨의 차의 절대값인 상기 기준 이득을 계산함을 특징으로 하는 이득 보상 장치.
  15. 제13항에 있어서,
    상기 제1 구간은 TDD 프레임의 미리 정해지는 송신천이갭 및 수신천이갭 구간에 포함되고, 상기 제2 구간은 상기 TDD 프레임의 상향링크 및 하향링크 구간에 포함됨을 특징으로 하는 이득 보상 장치.
  16. 시간 분할 이중(TDD: Time Division Duplex) 통신 시스템에서 디지털 전치 왜곡(DPD: Digital Pre-Distortion) 전력 증폭기에 대한 이득을 보상하는 장치에 있어서,
    상기 DPD 전력 증폭기가 동작하지 않는 제1 구간에서, 상기 DPD 전력 증폭기의 입력단에서 검출되는 제1신호에 대한 전력 레벨을 측정하는 제1 검출기와,
    상기 제1신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제2신호에 대한 전력 레벨을 측정하는 제2 검출기와,
    상기 제1신호에 대한 전력 레벨과 상기 제2신호에 대한 전력 레벨의 차의 절대값인 수신 패스 이득을 계산하고, 상기 수신 패스 이득과 미리 정해진 기준 이득을 고려하여 상기 수신 패스의 이득 변화량을 계산하고, 상기 이득 변화량을 고려하여, 상기 제1 구간에서 상기 DPD 전력 증폭기에 대한 상기 수신 패스의 이득을 보상하는 제어 블록을 포함하는 이득 보상 장치.
  17. 제16항에 있어서,
    상기 제어 블록은 상기 이득 변화량이 미리 정해진 임계값 미만일 경우, 상기 수신 패스의 이득을 상기 이득 변화량만큼 보상함을 특징으로 하는 이득 보상 장치.
  18. 제17항에 있어서,
    상기 제어 블록은 상기 이득 변화량이 상기 임계값 이상일 경우, 상기 DPD 전력 증폭기가 동작하는 제2 구간에서 알람을 발생함을 특징으로 하는 이득 보상 장치.
  19. 제16항에 있어서,
    최초 공장 교정(Factory calibration) 과정에서, 상기 제1 검출기는 상기 DPD 전력 증폭기의 입력단에서 검출되는 제3신호에 대한 전력 레벨을 측정하고,
    상기 제2 검출기는 상기 제3신호를, 상기 TDD 통신 시스템의 입력 신호를 모뎀으로 전달하는 수신 패스에 입력하고, 상기 수신 패스를 통해 출력되는 제4신호에 대한 전력 레벨을 측정하고,
    상기 제어 블록은 상기 제3신호에 대한 전력 레벨과 상기 제4신호에 대한 전력 레벨의 차의 절대값인 상기 기준 이득을 계산함을 특징으로 하는 이득 보상 장치.
  20. 제18항에 있어서
    상기 제1 구간은 TDD 프레임의 미리 정해진 송신천이갭 및 수신천이갭 구간에 포함되고, 상기 제2 구간은 상기 TDD 프레임의 상향링크 및 하향링크 구간에 포함됨을 특징으로 하는 이득 보상 장치.
KR1020080137527A 2008-12-30 2008-12-30 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법 KR101526579B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137527A KR101526579B1 (ko) 2008-12-30 2008-12-30 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137527A KR101526579B1 (ko) 2008-12-30 2008-12-30 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100079112A KR20100079112A (ko) 2010-07-08
KR101526579B1 true KR101526579B1 (ko) 2015-06-05

Family

ID=42640255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137527A KR101526579B1 (ko) 2008-12-30 2008-12-30 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101526579B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793871B1 (en) 2016-12-23 2017-10-17 Samsung Electronics Co., Ltd. Apparatus and method for controlling wireless transmission
KR20210088135A (ko) * 2020-01-06 2021-07-14 루미르 주식회사 Sar 송신 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591192B1 (ko) * 2022-03-03 2023-10-20 한국과학기술원 시스템 성능 안정화를 위한 신호 보상 피드백 회로 및 알고리즘이 적용된 rf 시스템 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108160A (ko) * 2004-05-11 2005-11-16 삼성전자주식회사 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
KR100798399B1 (ko) * 2007-03-23 2008-01-28 에스케이텔레시스 주식회사 Ｔｄｄ 방식의 이동통신시스템에서의 신호 송수신장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108160A (ko) * 2004-05-11 2005-11-16 삼성전자주식회사 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
KR100798399B1 (ko) * 2007-03-23 2008-01-28 에스케이텔레시스 주식회사 Ｔｄｄ 방식의 이동통신시스템에서의 신호 송수신장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793871B1 (en) 2016-12-23 2017-10-17 Samsung Electronics Co., Ltd. Apparatus and method for controlling wireless transmission
KR20210088135A (ko) * 2020-01-06 2021-07-14 루미르 주식회사 Sar 송신 장치
KR102363328B1 (ko) * 2020-01-06 2022-02-16 루미르 주식회사 Sar 송신 장치

Also Published As

Publication number Publication date
KR20100079112A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101433845B1 (ko) 다중 안테나 무선통신 시스템에서 피드백 경로를 공유하는디지털 선 왜곡 장치 및 방법
US8369802B2 (en) Polar modulation transmission apparatus and polar modulation transmission method
EP2766988B1 (en) Control system for a power amplifier
US9190959B2 (en) Circuit, transceiver and mobile communication device
EP2202879A1 (en) A predistortion apparatus and predistortion method
US8514019B2 (en) Distortion compensation amplifier
JP3828879B2 (ja) 検波回路
KR100644839B1 (ko) 온도별 전력증폭기의 출력특성에 따른 이동통신 단말기의온도보상방법
KR101526579B1 (ko) 시간 분할 이중 통신 시스템에서 디지털 전치 왜곡 전력 증폭기의 이득을 보상하는 장치 및 방법
US8755757B2 (en) Amplifier apparatus, radio transmitting apparatus including same, and method of adjusting gain of amplifier apparatus
KR20120123288A (ko) 증폭 장치 및 신호 처리 장치
JP4784777B2 (ja) プリディストーション方式歪補償装置
US9966906B2 (en) Radio apparatus and abnormality detecting method
JP4170883B2 (ja) 非線形歪補償方法および装置
JP2017195466A (ja) 無線通信装置及び異常検出方法
JP2007110397A (ja) 送信装置
KR101134072B1 (ko) 이동통신 기지국 및 중계기용 고출력 증폭기의 디지털 전치왜곡 또는 아날로그 전치왜곡을 통한 최적화된 출력 송출 방법 및 그 고출력 증폭기
JP2012178624A (ja) シグナルジェネレータ
US20240171292A1 (en) Signal processing apparatus, radio communication apparatus, signal processing method, and non-transitory computer readable medium on which program is stored
JP2010011370A (ja) 歪補償増幅器
JPWO2008090613A1 (ja) 歪補償装置
JP5464112B2 (ja) 非線形歪補償増幅装置及び非線形歪補償方法
JP2005151185A (ja) 高出力広帯域信号を合成する方法及び増幅器
KR20010059650A (ko) 과전력 경보를 막기 위한 고전력 증폭기
JP2013012912A (ja) 利得制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee