KR101517930B1 - 고방열 기판을 구비하는 멀티칩 엘이디 패키지 - Google Patents

고방열 기판을 구비하는 멀티칩 엘이디 패키지 Download PDF

Info

Publication number
KR101517930B1
KR101517930B1 KR1020080125728A KR20080125728A KR101517930B1 KR 101517930 B1 KR101517930 B1 KR 101517930B1 KR 1020080125728 A KR1020080125728 A KR 1020080125728A KR 20080125728 A KR20080125728 A KR 20080125728A KR 101517930 B1 KR101517930 B1 KR 101517930B1
Authority
KR
South Korea
Prior art keywords
led chip
led
coating layer
chip
heat sink
Prior art date
Application number
KR1020080125728A
Other languages
English (en)
Other versions
KR20100067253A (ko
Inventor
김덕용
Original Assignee
주식회사 케이엠더블유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엠더블유 filed Critical 주식회사 케이엠더블유
Priority to KR1020080125728A priority Critical patent/KR101517930B1/ko
Priority to PCT/KR2009/006929 priority patent/WO2010059013A2/ko
Publication of KR20100067253A publication Critical patent/KR20100067253A/ko
Application granted granted Critical
Publication of KR101517930B1 publication Critical patent/KR101517930B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

본 발명은 고방열 기판을 구비하는 멀티칩 엘이디 패키지에 관한 것으로, 방열판과, 상기 방열판의 상부에 형성된 절연피막층과, 상기 절연피막층 상에 형성된 회로배선패턴층과, 상기 절연피막층 또는 상기 방열판 상에 실장되며 상기 회로배선패턴층에 전기적으로 연결되는 엘이디칩과, 상기 엘이디칩이 삽입되는 삽입공간부를 제공하며, 그 엘이디칩으로부터 방출되는 광을 확산시켜 면발광을 이루는 확산판과, 상기 엘이디칩의 상부측에 위치하여, 상기 엘이디칩의 상부측 광량을 반사시키는 확산수단을 포함한다. 이와 같은 구성의 본 발명은 방열판의 상부에 절연층을 형성하고, 그 절연층 상에 금속배선층과, 그 금속배선층과 전기적으로 연결되는 엘이디칩을 실장함으로써, 엘이디칩에서 발생되는 열이 직접 방열판을 통해 배출되도록 하여 방열 특성을 향상시킬 수 있는 효과가 있다.
엘이디, 패키지, 방열

Description

고방열 기판을 구비하는 멀티칩 엘이디 패키지{Multi-chip LED package having a high performance radiator}
본 발명은 멀티칩 엘이디 패키지에 관한 것으로, 보다 상세하게는 엘이디 구동 시 발생하는 열을 효율적으로 방열시키고, 광의 손실을 최소화하며 균일한 면발광이 이루어지도록 하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지에 관한 것이다.
일반적으로 발광다이오드 즉, 엘이디는 전기적 신호를 받아 이를 광으로 출력하는 장치를 지칭하는 것으로, 전기적 신호를 입력받는 전극이 형성된 인쇄회로 기판상에 발광칩을 실장한 다음 발광칩을 봉지하는 몰딩부를 형성하여 제조한다.
상기 엘이디의 밝기는 발광칩에 인가되는 전류에 비례한다. 따라서 엘이디의 발기를 밝게 하기 위해서는 고전류를 인가하여야 하지만
또한 발광칩이 발산하는 열은 역시 발광칩에 인가되는 전류에 비례하기 때문에 고전류를 인가하면 그에 비례하여 발산하는 열로 인해 엘이디가 손상을 받게 되어 무한정 높은 전류를 인가할 수 없는 문제가 발생한다.
이에 발광칩이 발산하는 열을 줄이기 위한 많은 연구들이 수행되고 있다.
그러나 종래의 엘이디 패키지 구조는 도1에 도시된 바와 같이 금속 방열판(1) 위에 회로 패턴이 형성된 PCB 기판(2)을 접착하고 그 위에 엘이디 칩(3)을 실장한 다음 와이어(4)로 전극을 연결한 다음, 그 엘이디 칩(3)의 주위로 상부가 더 넓은 원통형의 반사판(5)을 포함하여 구성된다.
이때, 상기 엘이디 칩은 통상 서브마운트까지 일체형으로 구성되어 있다.
일반적으로 열이 방출되는 경로상에 열전도도가 낮은 물질이 있거나 그 두께가 두꺼울 수록 열전도율은 떨어지게 된다.
그런데 종래 엘이디 패티지 구조는 엘이디 칩(3)으로부터 방열판(1)까지의 전달과정에서 서브마운트와 PCB 기판(2)이라는 두꺼운 절연층을 통과해야 하기 때문에 효과적인 열방출이 이루어 지지 않고 있다.
또한 광을 일정각도로 집광하기 위한 반사판(5) 및 도면에 도시되지는 않았지만 집광된 광을 확산시키는 확산판을 모두 구비하여야 하기 때문에 제품의 두께가 두꺼워지며, 이는 박형의 디스플레이 제품에 백라이트로 적용할 때 전체 제품의 두께를 증가시키는 문제점이 있었다.
그리고 종래 엘이디 패키지는 다수 개의 엘이디를 집적해야 하는 경우, 일반적으로 싱글 패키지된 엘이디 소자를 이용하기 때문에 집적도를 높이는 한계가 있는 문제점이 있었다.
또한 광원으로 패키징된 LED 소자를 이용하고 있는데, 이 LED소자는 패키징 과정에서 측면 컵형상의 반사판(5)을 이용하여 일정각도 이내의 광만을 방출되도록 하기 때문에 모든 방향의 광을 사용할 수 없는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명이 해결하고자 하는 과제는, 절연성은 좋고 두께는 얇은 절연피막층을 형성함으로써 제품두께를 줄일 수 있고, 고방열 특성을 나타내는 고방열기판을 구비한 엘이디 패키지를 제공하는데 있다.
또한 본 발명이 해결하고자 하는 다른 과제는 회로배선패턴층을 보다 얇게 형성함으로써 제품두께를 줄일 수 있고, 방열효과가 개선되는 고방열기판을 구비한 엘이디 패키지를 제공하는데 있다.
그리고 본 발명이 해결하고자 하는 또 다른 과제는, 확산판을 빛을 균일하게 분포시키는 도광기능과 빛을 확산시키는 확산기능을 동시에 수행하도록 하여 구조를 단순화할 수 있는 고방열기판을 구비한 멀티칩 엘이디 패키지를 제공함에 있다.
또한 본 발명이 해결하고자 하는 또 다른 과제는, 패키징되지 않은 엘이디칩이 돌출된 방열판위에 실장되게 하고 확산판내에 위치되게 함으로서 발광되는 거의 모든 방향의 빛을 활용할 수 있는 고방열기판을 구비한 멀티칩 엘이디 패키지를 제공함에 있다.
또한 본 발명이 해결하고자 하는 또 다른 과제는, 광을 집광시키는 컵 형상 의 반사판을 이용하지 않고, 방열판에 다수 개의 엘이디칩을 실장할 수 있어, 집적도를 향상시킬 수 있는 고방열기판을 구비한 멀티칩 엘이디 패키지를 제공함에 있다.
상기와 같은 과제를 해결하기 위한 본 발명은,
방열판;
상기 방열판의 상부에 형성된 절연피막층;
상기 절연피막층 상에 형성된 회로배선패턴층;
상기 절연피막층 또는 상기 방열판 상에 실장되며 상기 회로배선패턴층에 전기적으로 연결되는 엘이디칩;
상기 엘이디칩이 삽입되는 삽입공간부를 제공하며, 그 엘이디칩으로부터 방출되는 광을 확산시켜 면발광을 이루는 확산판과,
상기 엘이디칩의 상부측에 위치하여, 상기 엘이디칩의 상부측 광량을 반사시키는 확산수단을 포함한다.
본 발명은 방열판의 상부에 증착방법, 용사코팅방법 또는 아노다이징 방법을 이용하여 절연성능이 우수하며, 두께가 얇고, 열전도율이 우수한 절연피막을 형성함으로써, 엘이디 칩의 방열 효율을 향상시킬 수 있는 효과가 있다.
본 발명은 상기 절연피막층위에 증착방법, 용사코팅방법 또는 금속시트를 이 용하여 전기전도층을 형성한 후, 에칭공정을 이용하여 그 두께가 얇은 회로배선패턴층을 형성하여, 제품의 두께를 줄이며 방열효율이 개선되는 효과가 있다.
또한 본 발명은 패키징되지 않은 LED 칩이 확산판내에 위치되게 하고 LED 칩의 상측에 LED 칩의 상부측으로 발광되는 빛을 반사시키기 위한 확산수단을 구비함으로써 확산판이 광을 균일하게 분포시키는 도광기능과 광을 확산시키는 확산기능을 동시에 하도록 함으로써 별도의 확신시트가 필요없거나 또는 그 수를 줄일 수 있어 제품의 두께 및 제조비용을 줄일 수 있는 효과가 있다.
또한 본 발명은 방열판의 돌출부에 엘이디칩을 직접 실장시킴으로써 엘이디칩에서 발광되는 거의 모든 방향으로 방출되는 광을 활용할 수 있는 효과가 있다.
또한 본 발명은 빛을 집광시키는 컵 형상의 반사판을 이용하지 않고, 방열판에 다수 개의 엘이디칩을 실장할 수 있어, 집적도를 향상시킬 수 있는 효과가 있다.
이하, 상기와 같이 구성되는 본 발명의 다양한 실시예들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 고방열 기판을 구비하는 멀티칩 엘이디 패키지의 제1실시예에 따른 단면 구성도이다.
도 2를 참조하면 엘이디 패키지의 제1실시예는,
방열판(110)과,
상기 방열판(110)의 상부에 형성된 절연피막층(120)과,
상기 절연피막층(120)의 상부일부에 형성된 회로배선패턴층(130)과,
상기 절연피막층(120) 또는 상기 방열판(110)의 상부에 실장되며, 상기 회로배선패턴층(130)과 전기적으로 연결되는 엘이디칩(140)과,
상기 구조의 상부전면에 위치하며 상기 엘이디칩(140)이 삽입되는 삽입공간부(151)를 구비하여, 그 엘이디칩(140)으로부터 방출되는 광을 확산시켜 면발광시키는 확산판(150)과,
상기 확산판(150)의 삽입공간부(151)의 상부에 위치하여 상기 엘이디칩(140)의 상면에서 방출되는 광을 반사시키는 반사부재(160)를 포함하여 구성된다.
도면에는 도시되지 않았지만 상기 삽입공간부(151)에는 광을 확산시키는 충진제가 충진된다.
이하, 상기와 같이 구성되는 본 발명 엘이디 패키지의 구성과 작용을 보다 상세히 설명한다.
먼저, 상기 방열판(110)은 열전도도가 우수한 금속 또는 비금속을 사용할 수 있으며, 그 방열판(110)의 상부에 증착법으로 얇은 절연피막층(120)을 형성한다.
상기 절연피막층(120)의 형성을 위한 증착방법으로는, 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), Atomic Layer Deposition(ALD)이 있다.
물리 기상 증착법(PVD)으로는 다시 금속의 증기를 사용하는 증발(evaporation) 증착법, 물질에 물리적인 충격을 주는 방법인 스퍼터링(Sputtering) 증착법 등이 있고,
화학 기상 증착법(CVD)으로는 저압 화학 기상 증착 (Low Pressure CVD, LPCVD), 플라즈마 향상 화학 기상 증착 (Plasma Enhanced CVD, PECVD), 대기압 화학 기상 증착 (Atmospheric Pressure CVD, APCVD) 등이 있다.
상기 증착법 이외에도 여러 가지 증착방법이 있는데, 본 발명에서는 기 알려진 증착방법을 모두 사용하여 상기 절연피막층(120)을 형성할 수 있다.
이때, 절연피막층(120)으로 사용될 수 있는 물질은 절연성능이 우수하고 열전도도가 높은 물질을 우선으로 하며 그 종류에 제한을 받지 않는다. 가장 많이 사용되는 물질의 일예로서 Al2O3, SiO2 또는 사파이어 등이 있다.
상기와 같이 증착방법을 이용하여 절연피막층(120)을 형성하면 현저히 얇은 절연층을 형성할 수 있기 때문에 별도의 절연기판을 구비하여 접착하거나 PCB기판을 이용하는 종래 기술에 비해 방열효율이 개선되고, 제품의 전체 두께가 얇아진다.
상기 절연피막층(120)은 상기와 같은 증착방법이 아닌 용사코팅(thermal spraying) 방법 또는 아노다이징처리하여 형성할 수도 있다.
이와 같이 증착방법, 용사코팅방법 또는 아노다이징 방법을 이용하면 미크론단위의 얇은 절연피막층(120)을 형성할 수 있다.
그리고 상기 절연피막층(120)위에 역시 증착방법을 이용하여 전기전도층을 형성한다. 이후, 습식에칭 또는 건식에칭 등의 방법으로 회로배선패턴층(130)을 형성한다.
상기 회로배선패턴층(130)을 형성하는 물질로는 전기전도성이 우수하고 열전도도가 높은 물질을 우선으로 한다. 일예로서 은, 동, 알루미늄 등이 있다.
상기 회로배선패턴층(130) 역시 증착방법외에 용사코팅방법으로 전기전도층을 형성한 후 에칭공정을 통해 형성할 수도 있으며, 금속시트를 접착부재를 이용하여 상기 절연피막층위에 접착하거나, 도금공정을 통해 금속층을 형성한 후, 그 금속층의 일부를 선택적으로 에칭하여 형성할 수도 있다.
그 다음, 상기 엘이디칩(140)을 상기 회로배선패턴층(130)의 사이에 노출된 절연피막층(120) 또는 그 절연피막층(120)을 선택적으로 제거한 후 노출되는 방열판(110)에 직접 실장한다.
따라서 본 발명은 상기 엘이디칩(140)에서 발생하는 열이 얇은 절연피막층(120)과 방열판(110)을 통해 방열되거나, 그 방열판(110)을 통해 직접 방출되기 때문에 고방열 특성을 가지게 된다.
그 다음, 상기 엘이디칩(140)을 상기 형성한 회로배선패턴층(130)에 다이본딩하여 전기적으로 연결한다. 상기와 같이 다이본딩을 실시하는 경우에는 엘이디칩(140)이 상기 설명과는 다르게 절연피막층(120) 또는 방열판(110)에 직접 실장되는 것이 아닌 것 처럼 보일 수 있으나, 실질적으로 회로배선패턴층(130)은 열전도성이 우수한 금속박막이기 때문에 절연피막층(120) 또는 방열판(110)에 직접 실장한 것으로 볼 수 있다.
상기 엘이디칩(140)은 상기와 같이 회로배선패턴층(130)에 직접 다이본딩되지 않고, 상기 방열판(110) 또는 절연피막층(120)의 상부에 직접 접하도록 실장한 후, 와이어 본딩을 통해 상기 회로배선패턴층(130)과 전기적으로 연결할 수 있다.
그 후, 저면측에서 상기 엘이디칩(140)이 삽입될 수 있는 삽입공간부(151)가 제공되는 확산판(150)을 준비하고, 그 삽입공간부(151)에 상기 엘이디칩(140)이 삽입되도록 그 확산판(150)을 상기 회로배선패턴층(130)에 부착한다.
이때 상기 삽입공간부(151)는 광을 확산시킬 수 있는 충진제가 충진된다.
상기 삽입공간부(151)의 형상은 원통형 또는 다면체형의 공간부이며, 상기 엘이디칩(140)과 와이어가 함께 삽입될 수 있는 구조이면 그 구조에 제한되지 않고 사용할 수 있다.
상기 삽입공간부(151)의 상면중앙에는 하향의 꼭지점을 가지는 원추형 반사부재(160)가 삽입된다.
상기 반사부재(160)는 엘이디칩(140)의 상부측으로 방출되는 광의 양이 더 많기 때문에 그 엘이디칩(140)의 상면에서 발산되는 광을 반사시켜 상기 회로배선패턴층(130) 및 절연피막층(120)에서 재반사가 이루어 질 수 있도록 하는 것으로 광이 고르게 확산되어 균일한 면발광이 이루어지도록 한다.
상기 회로배선패턴층(130) 및 절연피막층(120)도 반사판으로 사용할 수 있지만, 그 회로배선패턴층(130)과 확산판(150)이 접하는 부분에 별도의 반사판을 형성할 수 있다. 그 반사판은 보다 더 고른 확산을 위하여 다수의 브이(V) 패턴이 마련된 것일 수 있다.
이와 같은 구조는 엘이디칩(140)이 확산판(150)의 내에 위치되게 하고 엘이디칩(140)의 상부측에 발광되는 빛을 반사시키기 위한 확산수단인 반사부재(160)를 구비하여, 그 확산판(150)이 빛을 균일하게 분포시키는 도광판의 기능과 빛을 확산시키는 확산기능을 동시에 하도록 함으로써, 보다 밝고 균일한 면발광을 이룰수 있게 된다. 따라서 별도의 확산시트가 필요없거나 또는 그 수를 줄일 수 있어 엘이디 패키지의 두께 및 제조비용을 줄일 수 있다.
도 3은 상기 제1실시예에서, 반사부재(160)를 예로든 확산수단과 확산 판(150)의 다른 실시예의 단면 구성도이다.
도 3을 참조하면 상기 확산판(150)의 삽입공간부(151)의 상부는 중앙이 더 낮도록 주변과는 단차를 가지는 형상일 수 있으며, 그 단차면인 경사면을 직접 확산수단으로 사용할 수 있고, 그 경사면에 상기 도 2의 실시예와는 다른 형상의 확산수단인 반사층(161)을 증착 또는 코팅의 방법으로 형성하여 사용할 수 있다.
상기 반사층(161)과 반사부재(160)는 반사면의 형태가 원추형이거나, 다각의 뿔 형상일 수 있다.
또한 도 4는 상기 제1실시예에서, 확산판(150)과 확산수단의 다른 실시예의 단면 구성도이다.
도 4를 참조하면, 상기 확산판(150)의 삽입공간부(151)의 상부에 대응하는 상면에는 원추형 또는 다각형 뿔 형상의 홈(152)이 형성되어 있으며, 그 홈(152)의 측면 경사면을 확산수단으로 사용하거나, 확산수단으로서 그 홈(152)의 일부 또는 전체에 반사부재(162) 또는 반사층(163)을 증착 또는 코팅의 방법으로 형성하여 사용할 수 있다. 상기 반사부재(162) 별도의 구조로 만들어 상기 홈(152)에 부착하여 형성할 수 있다.
이와 같은 반사수단의 사용에 의하여 상기 엘이디칩(140)의 상부측으로 방출되는 광을 주변부로 확산시켜 균일한 면발광이 이루어질 수 있도록 한다.
이와 같이 본 발명은 방열판의 상부에 다양한 방법으로 절연피막층을 형성한 상태에서, 그 절연피막층 상에 엘이디칩을 다수로 실장시켜 그 엘이디칩을 단일하게 패키징할 수 있으며, 그 다수의 엘이디칩에서 방출되는 열을 효과적으로 배출할 수 있게 된다.
또한 도 5는 본 발명 고방열 기판을 구비하는 멀티칩 엘이디 패키지의 제2실시예에 따른 단면 구성도이다.
도 5를 참조하면 본 발명 고방열 기판을 구비하는 멀티칩 엘이디 패키지의 제2실시예는, 상기 제1실시예의 구성과 유사한 구성을 가지며, 상기 엘이디칩(140)이 실장되는 부분의 방열판(110)을 다른 부분에 비하여 더 높게 형성한다.
이는 상기 엘이디칩(140)의 높이를 보다 높게 하여, 엘이디칩(140)에서 발광되는 거의 모든 광을 면발광에 사용할 수 있게 되며, 따라서 보다 더 고휘도의 면발광을 할 수 있게 된다.
도 6과 도 7은 본 발명 고방열 기판을 구비하는 멀티칩 엘이디 패키지의 제3실시예에 따른 단면 구성도이다.
도 6과 도 7을 각각 참조하면 본 발명 고방열 기판을 구비하는 멀티칩 엘이디 패키지의 제3실시예는,
상부일부에 측면이 경사진 홈이 형성된 방열판(10)과,
상기 방열판(10)의 상부전면에 형성된 절연피막층(11)과,
상기 절연피막층(11) 상에 형성된 회로배선패턴층(20)과,
상기 방열판(10)의 경사진 홈의 중앙부 절연피막층(11) 상에 실장되며, 상기 회로배선패턴층(20)에 전기적으로 연결되는 엘이디칩(30)과,
상기 방열판(10)의 측면이 경사진 홈을 충진하는 충진제(50)와,
상기 구조의 상부전면에 형성되는 확산판(60)을 포함하여 구성된다.
이하, 상기와 같이 구성된 본 발명의 제3실시예의 구조 및 작용을 보다 상세히 설명한다.
먼저, 방열판(10)은 열전도율이 우수하며, 금속의 광택을 유지하여 반사효율이 우수한 것을 사용한다. 예를 들어 알루미늄을 사용할 수 있다.
상기 방열판(10)의 상부에는 적어도 하나 이상의 홈이 형성되며, 그 홈의 측면은 경사지게 형성되어, 그 경사면에서 이후에 설명할 엘이디칩(30)의 광이 직접 반사될 수 있게 한다.
상기 방열판(10)의 상부전면에는 절연피막층(11)을 형성한다. 상기 절연층(11)은 절연물질의 증착, 아노다이징 또는 용사코팅을 이용하여 형성할 수 있으며, 재질의 예로는 SiO2 또는 Al2O3를 사용할 수 있다.
상기의 예 이외에도 상기 절연피막층(11)은 열의 전도도와 절연특성이 우수 한 것을 선택하여 사용하는 것이 바람직하다.
그 다음, 상기 절연피막층(11)의 상부에 회로배선패턴층(20)을 형성한다. 상기 회로배선패턴층(20)은 증착, 도금 또는 용사코팅 후 선택적식각법을 사용하거나, 금속 시트의 부착으로 형성할 수 있다.
상기 회로배선패턴층(20)은 상기 방열판(10)의 홈의 측면인 경사면까지 형성될 수도 있고, 그 홈을 제외한 평면부분에 형성할 수 있다.
이는 이후에 설명하는 엘이디칩의 실장방법에 따라 달라질 수 있다. 또한 상기 회로배선패턴층(20) 또한 금속의 광택을 유지하여 광의 반사효율이 높은 것을 사용한다.
그 다음, 상기 방열판(10)의 홈 중앙의 절연피막층(11) 상에 엘이디칩(30)을 실장시키고, 그 엘이디칩(30)과 상기 형성된 회로배선패턴층(20)을 전기적으로 연결한다.
상기 연결방법으로는 도 7에 도시한 바와 같이 와이어를 이용한 와이어본딩을 실시하거나, 상기 회로배선패턴층(20)을 상기 방열판(10)의 홈 바닥면의 주변부까지 형성한 후, 그 엘이디칩(30)을 직접 다이본딩하여 형성할 수 있다.
상기 엘이디칩(30)은 통상의 엘이디칩을 사용할 수 있고, 서브마운트가 제외된 엘이디칩을 사용할 수 있다.
이와 같이 엘이디칩(30)이 방열판(10) 상의 절연피막층(11)에 직접 실장되기 때문에 엘이디칩(30)에서 발생되는 열을 방출하기가 보다 용이하며, 따라서 PCB 등의 기판을 사용하고, 그 기판을 방열시키는 구조에 비하여 열방출효율이 높으며, 엘이디칩의 열화를 방지하여 엘이디칩 패키지의 수명을 향상시킬 수 있게 된다.
상기 충진제(50)와 확산판(60)은 엘이디칩(30)의 보호 및 광의 확산을 통해 면발광이 가능한 구조를 제공한다.
도 1은 종래 엘이디 패키지의 단면도이다.
도 2는 본 발명 엘이디 패키지의 제1실시예에 따른 단면도이다.
도 3는 도 2에서 확산판과 확산수단의 다른 실시예의 단면도이다.
도 4은 도 2에서 확산판과 확산수단의 또 다른 실시예의 단면도이다.
도 5는 본 발명 엘이디 패키지의 제2실시예에 따른 단면도이다.
도 6과 도 7은 본 발명 엘이디 패키지의 제3실시예에 따른 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10,110:방열판 11,120:절연피막층
20,130:회로배선패턴층 30,140:엘이디칩
50:충진제 60,150:확산판
160:반사부재

Claims (9)

  1. 방열판;
    상기 방열판의 상부에 형성된 절연피막층;
    상기 절연피막층 상에 형성된 회로배선패턴층;
    상기 절연피막층 또는 상기 방열판 상에 실장되며 상기 회로배선패턴층에 전기적으로 연결되는 엘이디칩;
    상기 엘이디칩이 삽입되는 삽입공간부를 제공하며, 그 엘이디칩으로부터 방출되는 광을 확산시켜 면발광을 이루는 확산판과,
    상기 엘이디칩의 상부측에 위치하여, 상기 엘이디칩의 상부측 광량을 반사시키는 확산수단을 포함하는 고방열 기판을 구비하며,
    상기 방열판은 단차가 높은 부분을 포함하며, 상기 엘이디칩이 상기 단차가 높은 부분의 상부의 상기 방열판 또는 상기 절연피막층 상에 실장되는 것을 특징으로 하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 방열판은 측면이 경사진 홈을 포함하며, 상기 엘이디칩이 상기 측면이 경사진 홈의 바닥면의 상기 방열판 또는 상기 절연피막층 상에 실장되는 것을 특징 으로 하는 고방열 기판을 구비하는멀티칩 엘이디 패키지.
  4. 제1항 또는 제3항에 있어서,
    상기 확산수단은 상기 확산판의 저면측에 마련되어 상기 엘이디칩이 삽입되는 상기 삽입공간부의 상부측에 위치하는 반사부재인 것을 특징으로 하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
  5. 제1항 또는 제3항에 있어서,
    상기 확산수단은 상기 확산판의 저면측에 마련되어 상기 엘이디칩이 삽입되는 상기 삽입공간부의 상면의 경사면인 것을 특징으로 하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
  6. 삭제
  7. 제1항 또는 제3항에 있어서,
    상기 확산수단은 상기 엘이디칩의 상부측 상기 확산판 상면에 마련된 홈의 경사면인 것을 특징으로 하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
  8. 제7항에 있어서,
    상기 확산수단은 상기 홈에 삽입되는 반사부재를 더 포함하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
  9. 제7항에 있어서,
    상기 확산수단은 상기 홈의 경사면에 형성되는 반사층을 더 포함하는 고방열 기판을 구비하는 멀티칩 엘이디 패키지.
KR1020080125728A 2008-11-24 2008-12-11 고방열 기판을 구비하는 멀티칩 엘이디 패키지 KR101517930B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080125728A KR101517930B1 (ko) 2008-12-11 2008-12-11 고방열 기판을 구비하는 멀티칩 엘이디 패키지
PCT/KR2009/006929 WO2010059013A2 (ko) 2008-11-24 2009-11-24 고방열기판을 구비한 엘이디 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080125728A KR101517930B1 (ko) 2008-12-11 2008-12-11 고방열 기판을 구비하는 멀티칩 엘이디 패키지

Publications (2)

Publication Number Publication Date
KR20100067253A KR20100067253A (ko) 2010-06-21
KR101517930B1 true KR101517930B1 (ko) 2015-05-06

Family

ID=42365965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125728A KR101517930B1 (ko) 2008-11-24 2008-12-11 고방열 기판을 구비하는 멀티칩 엘이디 패키지

Country Status (1)

Country Link
KR (1) KR101517930B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2618050A4 (en) * 2010-09-13 2014-08-27 Bk Technology Co Ltd LED LIGHT SOURCE STRUCTURE WITH HIGH LIGHTNING POWER AND IMPROVED THERMAL REMOVAL PROPERTIES
KR101977125B1 (ko) * 2018-02-07 2019-05-10 주식회사 엘아이티씨 Led 조명장치용 탄소계 인쇄회로기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317701A (ja) * 2006-05-23 2007-12-06 Koha Co Ltd 光源用基板及びこれを用いた照明装置
JP2008186742A (ja) * 2007-01-31 2008-08-14 Koito Mfg Co Ltd 車両用灯具
JP2008205410A (ja) * 2007-02-23 2008-09-04 Matsushita Electric Works Ltd Led装置及びそれを備えた照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317701A (ja) * 2006-05-23 2007-12-06 Koha Co Ltd 光源用基板及びこれを用いた照明装置
JP2008186742A (ja) * 2007-01-31 2008-08-14 Koito Mfg Co Ltd 車両用灯具
JP2008205410A (ja) * 2007-02-23 2008-09-04 Matsushita Electric Works Ltd Led装置及びそれを備えた照明装置

Also Published As

Publication number Publication date
KR20100067253A (ko) 2010-06-21

Similar Documents

Publication Publication Date Title
US10134967B2 (en) Light emitting device
US8680585B2 (en) Light emitting diode package and method of manufacturing the same
US7593236B2 (en) Semiconductor light emitting device
US9022613B2 (en) Semiconductor light emitting device comprising cut-and-bent portions
KR101386846B1 (ko) 파워 표면 마운트 발광 다이 패키지
TWI295860B (ko)
JP4430057B2 (ja) Ledバックライトユニット
JP4755213B2 (ja) エッジライト式発光ダイオードバックライトモジュール
US8405110B2 (en) Light emitting device package including a current regulator and different inclination angles
KR100851183B1 (ko) 반도체 발광소자 패키지
KR101006357B1 (ko) 멀티칩 엘이디 패키지
TWI518952B (zh) 發光二極體封裝結構及發光元件
KR101517930B1 (ko) 고방열 기판을 구비하는 멀티칩 엘이디 패키지
KR100791594B1 (ko) 방열부를 갖는 조명장치
JP2006324392A (ja) 発光素子搭載用基板,発光素子収納用パッケージ,発光装置および照明装置
US7897991B2 (en) Light emitting diode and LED chip thereof
JP2008160032A (ja) 発光装置
KR100634303B1 (ko) 발광 다이오드
KR100979971B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101020424B1 (ko) 발광 다이오드 조명장치 및 그 제조 방법
KR20160109892A (ko) 발광 다이오드
KR20180022147A (ko) 반도체 발광소자 패키지용 기판
KR20100058316A (ko) 고방열기판을 구비한 엘이디 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 5