KR101514636B1 - Contactor of test socket for semiconductor device and method of manufacturing the same - Google Patents
Contactor of test socket for semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- KR101514636B1 KR101514636B1 KR1020140012668A KR20140012668A KR101514636B1 KR 101514636 B1 KR101514636 B1 KR 101514636B1 KR 1020140012668 A KR1020140012668 A KR 1020140012668A KR 20140012668 A KR20140012668 A KR 20140012668A KR 101514636 B1 KR101514636 B1 KR 101514636B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact portion
- photoresist
- contact
- semiconductor device
- seed layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06727—Cantilever beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
본 발명은 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 반도체소자의 테스트 과정에서 반도체소자와 테스트 보드의 물리적, 전기적 접촉에 의해 반도체소자의 전극단자가 손상되는 것을 방지하는 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법에 관한 것이다.
The present invention relates to a contactor for a semiconductor device test socket using a cantilever structure and a method of manufacturing the same, and more particularly, to a contactor for a semiconductor device test socket using a cantilever structure, The present invention relates to a contactor for a semiconductor device test socket using a cantilever structure for preventing damage, and a method of manufacturing the same.
일반적으로 집적회로(IC) 칩은 다양한 처리기능을 수행하게 되며, 이러한 처리기능을 수행하기 위해 입출력단자의 수도 다수개가 구비된다. 따라서 집적회로 칩은 BGA(Ball Grid Array) 패키지 타입 등으로 형성되며, 상기 BGA 패키지 타입은 패키지 하면에 가로, 세로 방향으로 일정한 간격을 가진 다수의 전극단자가 형성된다. 이때, 전극단자는 인쇄회로기판과의 전기적 또는 기계적 접촉을 위하여 볼(ball) 형상으로 구성된다.In general, an integrated circuit (IC) chip performs various processing functions, and a plurality of input / output terminals are provided to perform such a processing function. Accordingly, the integrated circuit chip is formed of a BGA (Ball Grid Array) package type or the like. In the BGA package type, a plurality of electrode terminals having a predetermined interval in the lateral and longitudinal directions are formed on the package bottom surface. At this time, the electrode terminals are formed in a ball shape for electrical or mechanical contact with the printed circuit board.
이러한 집적회로 칩 디바이스는 출하되기 전에 제품의 신뢰성을 확인하기 위하여 전기특성 테스트와 번인 테스트를 받게 되며, 이러한 테스트를 하기 위해서는 테스트 소켓이 필요하다. 여기서 전기특성 테스트는 집적회로의 모든 입출력단자를 소정의 테스트 신호 발생회로와 연결하여 입출력특성, 펄스 특성, 처리수행 성능특성, 잡음 허용오차 등의 전기적 특성을 테스트하기 위한 것이고, 번인 테스트는 전기특성 테스트를 통과한 집적회로 칩디바이스를 정상 동작환경보다 높은 온도에서 정격전압보다 높은 전압을 인가하여 일정 시간 동안 결함발생 여부를 테스트하기 위한 것이다.These integrated circuit chip devices are subjected to electrical characteristic tests and burn-in tests to confirm the reliability of the products before shipment, and test sockets are required for these tests. Here, the electrical characteristic test is for testing electrical characteristics such as input / output characteristics, pulse characteristics, process performance characteristics, and noise tolerance by connecting all the input / output terminals of the integrated circuit to a predetermined test signal generation circuit, The integrated circuit chip device that has passed the test is tested for the occurrence of a defect for a predetermined time by applying a voltage higher than the rated voltage at a higher temperature than the normal operating environment.
종래기술의 실시예로서, 도 1에 도시된 바와 같이 포고핀을 이용한 형태의 테스트 소켓과, 도 2에 도시된 바와 같이 실리콘의 탄성력을 이용한 형태의 테스트 소켓을 들 수 있다.As an example of the prior art, a test socket in the form using a pogo pin as shown in FIG. 1 and a test socket in the form of using an elastic force of silicon as shown in FIG. 2 can be mentioned.
그런데, 포고핀(4)을 이용한 형태의 컨택터(1)는 반도체소자(2)와의 접촉부분이 날카롭기 때문에 반도체소자(2)의 전극단자(2a) 표면에 손상을 일으킬 수 있으며, 이로 인한 제품불량 발생의 문제가 있다.The
그리고 반도체소자(2)에서 테스트기판인 PCB(printed circuit board)(3)로 전기적 연결 시, 반도체소자(2)의 전극단자(2a)와 포고핀(4)의 선단, 포고핀(4)의 선단부와 스프링(5), 스프링(5)과 포고핀(4)의 하단부, 포고핀(4)의 하단부와 PCB단자(3a) 등 차례로 연결되는 접촉점이 많으므로 접촉저항이 커지게 되며, 이로 인해 양호한 반도체 소자(2)가 부적합품으로 판정되어 테스트의 신뢰성을 저하시키는 원인이 되기도 한다.The
또한, 반도체소자(2)의 BGA볼은 약 600~1,000개 이상으로 고밀도화가 되어 감에 따라, 포고핀 형 테스트 소켓은 포고핀, 외장 구조물 등 각종 부품의 제조 및 조립이 복잡하고 어려워 제조단가가 급상승할 뿐만 아니라, 실 테스트에 사용할 때도 단 한 개의 포고(pogo)핀이라도 불량이 발생하면 그 핀을 교체하여야 하는데 그 과정이 너무 어렵고, 시간도 많이 걸려 장비 및 인력 손실이 막대하다는 점도 큰 문제이다.Further, as the BGA ball of the
아울러, 실리콘(6)의 탄성력을 이용한 컨택터(1')의 경우, 오랜시간 반복사용시 실리콘(6)의 일부분이 마모되면서 접촉이 정확히 이루어지지 않아 오작동하는 경우가 있으며, 반도체소자의 전극단자(2a)들간에 높이차가 존재하여 일부 전극단자(2a)가 실리콘(6)에 접촉되지 않는 경우가 있는데, 이때 억지로 접촉시키기 위해 무리하게 압력을 가하는 경우, 실리콘(6)의 탄성이 충분하지 않으므로 실리콘(6)이 붕괴되면서 컨택터(1')의 수명을 단축시키는 원인이 된다.
In addition, in the case of the contactor 1 'using the elastic force of the
따라서, 본 발명의 제 1 목적은 반도체소자의 전극단자에 가해지는 접촉 압력을 최소화하여 전극단자의 파손을 방지할 수 있고, 반도체소자 테스트 과정에서 반도체소자와 물리적, 전기적 접촉에 의해 테스터와의 전기적인 연결을 원활히 수행하여 테스트 신뢰성을 향상시킬 수 있는 반도체소자 테스트 소켓용 컨택터를 제공하는데 있다. It is therefore a first object of the present invention to minimize the contact pressure applied to the electrode terminals of the semiconductor device and to prevent breakage of the electrode terminals, So that the reliability of the test can be improved.
또한, 본 발명의 제 2 목적은 전술한 반도체소자 테스트 소켓용 컨택터의 제조방법을 제공하는데 있다.
A second object of the present invention is to provide a method of manufacturing the contactor for semiconductor device test socket described above.
상술한 본 발명의 제 1 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 반도체소자의 전극단자와 테스트 보드의 접촉단자를 전기적으로 연결하는 테스트 소켓용 컨택터에 있어서, 상기 접촉단자에 이격되도록 상기 테스트 보드에 부착되고, 절연성 재질의 탄성체로 구성되며, 상기 전극단자와 상기 접촉단자의 개별적 접촉을 유도하는 외팔보 구조물이 구비된 패턴이 복수개로 형성된 절연판, 및 상기 패턴의 상면 및 하면에 양단이 노출되도록 상기 패턴에 구비되어 상기 전극단자와 상기 접촉단자의 전기적 접촉을 유도하며, 절곡 구조로 형성된 전기 접촉부를 포함하는 반도체소자 테스트 소켓용 컨택터를 제공한다.According to an aspect of the present invention, there is provided a contactor for a test socket for electrically connecting an electrode terminal of a semiconductor device to a contact terminal of a test board, An insulating plate attached to the test board and made of an insulative material and having a plurality of patterns each having a cantilever structure for inducing individual contact between the electrode terminal and the contact terminal; And an electrical contact portion provided on the pattern to induce electrical contact between the electrode terminal and the contact terminal and formed in a bent structure.
또한, 본 발명의 제 2 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 기판의 상부에 제 1 시드층을 구비하는 단계와, 상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀을 형성하는 단계와, 상기 제 1 중앙홀에 전도성 물질을 형성하여 제 2 범프를 생성하고, 잔존하는 제 1 포토레지스트를 제거하는 단계와, 상기 기판 및 제 2 범프의 상부에 블랭킷 금속층을 증착하는 단계와, 상기 제 2 범프의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계와, 상기 기판 및 제 2 범프의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 형성하는 단계와, 상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 2 중앙홀에 제 1 접촉부를 형성하는 단계와, 상기 제 2 포토레지스트 및 제 1 접촉부의 상부에 제 3 포토레지스트를 도포하고 3차 포토공정을 통해, 제 1 접촉부의 상단과 수직으로 연결된 제 3 중앙홀을 형성하고, 인접홀 및 펜스홀을 상부로 연장 형성하는 단계와, 상기 제 3 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 3 중앙홀에 제 2 접촉부를 형성하는 단계와, 상기 제 3 포토레지스트 및 제 2 접촉부의 상부에 제 4 포토레지스트를 도포하고 4차 포토공정을 통해, 제 2 접촉부 말단의 상부와 수직으로 연결된 제 4 중앙홀을 형성하고, 인접홀 및 펜스홀을 상부로 연장 형성하는 단계와, 상기 제 4 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 4 중앙홀에 제 3 접촉부를 형성하는 단계와, 상기 제 3 접촉부의 상부와 상기 제 4 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계와, 상기 제 2 시드층의 상부에 제 5 포토레지스트를 도포하며 5차 포토공정을 통해 상기 제 3 접촉부의 상부에 제 5 중앙홀을 형성하고, 상기 제 5 중앙홀에 전도성 물질을 도포하여 제 1 범프를 생성하며, 상기 제 5 포토레지스트를 제거하는 단계와, 상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계와, 절연성 재질의 탄성체를 포토레지스트가 제거된 공간에 투입하여 경화시키는 단계, 및 상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법 을 제공한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device, comprising the steps of: providing a first seed layer on a substrate; coating a first photoresist on the first seed layer; Forming a first central hole in the center of the upper portion of the first seed layer through a secondary photolithography process, forming a second bump by forming a conductive material in the first central hole, and removing the remaining first photoresist Depositing a blanket metal layer on top of the substrate and a second bump; removing a blanket metal layer deposited on top of the second bump through a planarization process; Applying a second photoresist and forming a second center hole connected to the second bump through a secondary photolithography process, an adjacent hole located near the second center hole, and a fuse hole located at an outer periphery of the adjacent hole Applying a conductive material to the second center hole, the adjacent hole, and the finshole to form a first contact portion in the second center hole; applying a third photoresist to the upper portion of the second photoresist and the first contact portion; Forming a third central hole vertically connected to the upper end of the first contact portion through a third photo process and extending the adjacent holes and fins upward; Forming a second contact portion in the third center hole by applying a conductive material to the second contact portion, applying a fourth photoresist to the upper portion of the third photoresist and the second contact portion, Forming a fourth central hole vertically connected to the upper portion of the first center hole, extending the upper and lower adjacent holes, and applying a conductive material to the fourth center hole, the adjacent hole, and the fence hole, Forming a third contact portion Forming a second seed layer on top of the third contact and on the fourth photoresist and removing a second seed layer on top of the conductive material; Forming a fifth central hole on the third contact portion through a fifth photo process and applying a conductive material to the fifth central hole to form a first bump, Removing the fifth photoresist, removing the second seed layer and removing the remaining photoresist, injecting an elastic material of insulating material into the space from which the photoresist is removed, And removing the one seed layer to separate the substrate. The present invention also provides a method of manufacturing a contactor for a semiconductor device test socket.
본 발명에 의하면 전기 접촉부가 절곡 구조로 형성되어 있기 때문에 반도체소자의 전극단자에 의한 접촉 시에 자체적으로 완충작용이 구현되므로, 전극단자의 접촉에 의한 전기 접촉부의 손상이 최소화된다. According to the present invention, since the electrical contact portion is formed in a bent structure, a buffering effect is selfed when the semiconductor device is brought into contact with the electrode terminal, so that the damage of the electrical contact portion due to the contact of the electrode terminal is minimized.
그리고 전극단자 크기의 오차 및 테스트장비의 오작동으로 인해 전기 접촉부에 큰 힘이 가해지는 경우 막대형 구조로 형성된 전기 접촉부는 파손될 우려가 있으나, 본 발명에 따른 절곡 구조로 형성된 전기 접촉부는 양쪽에서 가해지는 압력에 의해 안쪽 형상이 휘어져 힘의 분산이 이루어지기 때문에 손상이 방지된다. If a large force is applied to the electrical contact portion due to the error of the size of the electrode terminal and the malfunction of the test equipment, the electrical contact portion formed by the rod-shaped structure may be damaged. However, the electrical contact portion formed by the bending structure according to the present invention, Damage is prevented because the inner shape is bent by the pressure and the force is dispersed.
또한, 반도체소자의 전극단자와 소켓의 전기적 접촉을 위해 가해져야 하는 압력의 크기를 줄임으로써 소켓의 수명을 장기화 할 수 있고, 반도체소자에 가해지는 손상을 최소화할 수 있다는 장점이 있다.In addition, by reducing the amount of pressure to be applied for electrical contact between the electrode terminal of the semiconductor element and the socket, it is possible to prolong the life of the socket and minimize the damage to the semiconductor element.
아울러, 본 발명은 반도체소자와 테스트 보드의 전기적 접촉성을 향상시켜 테스트 신뢰성을 향상시킬 수 있다.In addition, the present invention can improve the electrical contactability between the semiconductor device and the test board, thereby improving the test reliability.
게다가, 본 발명은 단순한 구조로서 제작이 간단하고, 종래의 포고핀이나 실리콘 컨택터에 비해 탄성력을 향상시킴으로써, 반도체소자 테스트 소켓의 내구성이 향상되어 수명연장과 비용절감에 기여할 수 있다.Further, the present invention is simple in structure and simple to manufacture, and improves the elasticity of the semiconductor device test socket compared to the conventional pogo pin or silicon contactor, thereby enhancing the durability of the semiconductor device test socket, thereby contributing to prolongation of life and cost reduction.
더불어, 본 발명은 반도체소자의 전극단자와 테스트 보드간의 거리를 최소화함으로써, 단자간 발생되는 노이즈를 최소화하고 시간지연을 제거하여 고주파수 특성의 반도체에 적용할 수 있다.
In addition, the present invention minimizes the distance between the electrode terminal of the semiconductor device and the test board, thereby minimizing the noise generated between the terminals and eliminating the time delay, so that the semiconductor device can be applied to high-frequency semiconductor devices.
도 1은 종래 테스트 소켓의 일 실시예를 개략적으로 설명하기 위한 구성도이다.
도 2는 종래 테스트 소켓의 다른 실시예를 개략적으로 설명하기 위한 구성도이다.
도 3 및 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다.
도 5는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 사시도이다.
도 6은 본 발명에 따른 전기 접촉부의 기능을 설명하기 위한 개략도이다.
도 7 및 도 8은 본 발명에 따른 전기 접촉부의 일 실시예를 나타내는 구성도이다.
도 9는 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 설명하기 위한 순서도이다.
도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 순서대로 도시한 개략도이다.
도 11 내지 도 18은 시뮬레이션 결과를 나타내는 도면이다.1 is a block diagram schematically illustrating one embodiment of a conventional test socket.
2 is a block diagram schematically illustrating another embodiment of a conventional test socket.
3 and 4 are sectional views showing a contactor for a test socket according to the present invention.
5 is a perspective view showing a contactor for a test socket according to the present invention.
6 is a schematic view for explaining the function of the electrical contact according to the present invention.
FIGS. 7 and 8 are structural views showing an embodiment of the electrical contact according to the present invention.
9 is a flowchart for explaining a manufacturing process of a contactor for a test socket according to the present invention.
Fig. 10 is a schematic view showing the manufacturing process of the contactor for a test socket according to the present invention in order.
11 to 18 are diagrams showing simulation results.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예들에 의한 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터(이하, "반도체소자 테스트 소켓용 컨택터"라고 약칭함.)를 상세하게 설명한다.
Hereinafter, a contactor for a semiconductor device test socket using a cantilever structure according to a preferred embodiment of the present invention (hereinafter abbreviated as "contactor for semiconductor device test socket") will be described in detail with reference to the accompanying drawings.
도 3 및 도 4는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 단면도이다. 3 and 4 are sectional views showing a contactor for a test socket according to the present invention.
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)를 전기적으로 연결시키는 것으로, 절연판(100) 및 전기 접촉부(200)를 포함하여 구성된다.
3 and 4, a contactor for a semiconductor device test socket according to the present invention electrically connects an
이하, 도면을 참조하여 각 구성요소별로 보다 구체적으로 설명한다. Hereinafter, each component will be described in more detail with reference to the drawings.
도 5는 본 발명에 따른 테스트 소켓용 컨택터를 나타내는 사시도이다.5 is a perspective view showing a contactor for a test socket according to the present invention.
도 3 내지 도 5를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 절연판(100)을 포함한다.3 to 5, a contactor for a semiconductor device test socket according to the present invention includes an
상기 절연판(100)은 테스트 보드(20)의 접촉단자(22)에 이격되도록 테스트 보드(20)에 부착되는 것으로, 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 개별적 접촉을 유도하는 복수개의 패턴(112, 114)이 형성된다.The
이러한 패턴(112, 114)은 전체적으로 사각형 형태로 이루어지며, 도 5에 도시된 바와 같이 반도체소자(10)의 전극단자(12) 하나와 쌍을 이루는 외팔보 구조물(112), 및 상기 외팔보 구조물(112)의 주위에 형성된 'ㄷ'자형 테두리홈(114)을 포함하여 구성된다. 이때, 상기 외팔보 구조물(112)의 내부에는 전기 접촉부(200)가 설치될 수 있도록 위아래를 관통하는 홀이 형성된다.5, the
또한, 상기 패턴(112, 114)의 외형이나 외팔보의 모양은 반도체소자(10)에 따라 변형이 가능하므로, 한정되지 않는다. The outer shape of the
아울러, 절연판(100)은 절연성 재질의 탄성체로 구성된다. 보다 구체적으로, 절연성 재질의 탄성체로는 PDMS(Polydimethylsiloxane), 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA), 실리콘 라버(silicon rubber) 등의 각종 합성고무(rubber)류 및 수지류가 사용될 수 있다. In addition, the
이와 같이, 절연판(100)은 실리콘, 세라믹 등 탄성력이 있으며 절연성을 갖는 재질이면 모두 가능하다. 이러한 재질을 사용하게 되면 전기 접촉부(200)의 제작과 가공이 용이하고 제조단가를 낮출 수 있게 된다.As described above, the
특정 양태로서, 본 발명에 따른 절연판(100)은 도 3에 도시된 바와 같이 테스트 보드(20) 상부의 테두리를 따라 구비된 이격판(30)에 안착되어 테스트 보드(20)의 접촉단자(22)와 이격되도록 배치될 수 있다.The
이러한 절연판(100)은 도 4에 도시된 바와 같이 반도체소자(10)의 솔더볼(Solder Ball) 전극단자(12)에 접촉되면 외팔보 구조물(112)의 말단이 솔더볼 전극단자(12)의 압력에 의해 아래로 이동되어 테스트 보드(20)에 접촉되며, 상기 전극단자(12)와의 접촉이 종료되면 전극단자(12)로부터 제공된 압력이 해소되어 외팔보 구조물(112)의 말단은 초기 위치로 회동된다. 즉, 절연판(100)은 전극단자(12)와의 접촉이 종료되면 테스트 보드(20)와의 접촉도 종료된다.
4, when the
도 3 및 도 4를 참조하면, 본 발명에 따른 반도체소자 테스트 소켓용 컨택터는 전기 접촉부(200)를 포함한다.Referring to FIGS. 3 and 4, a contactor for a semiconductor device test socket according to the present invention includes an
상기 전기 접촉부(200)는 절연판(100)의 단위 패턴(112, 114)에 각각 구비되는 것으로, 상기 패턴(112, 114)의 상면 및 하면에 양단이 노출되도록 패턴(112, 114)에 구비되어 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)에 대한 전기적 접촉을 유도한다.The
이러한 전기 접촉부(200)는 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)의 사이에 구비되어 전극단자(12)와 접촉단자(22)를 전기적으로 연결시킬 수 있도록 도전체로 구성된다. 이때, 전기 접촉부(200)에 사용되는 도전체로는 니켈, 니켈코발트 합금(Ni-Co) 등이 사용될 수 있다. 이러한 니켈, 니켈코발트 합금은 산화 등의 외부 요인에 대해 안정적인 기능을 제공한다.The
일 실시 양태로서, 본 발명에 따른 전기 접촉부(200)는 일자형 구조로 형성될 수 있다.In one embodiment, the
다른 실시 양태로서, 본 발명에 따른 전기 접촉부(200)는 도 3 및 도 4에 도시된 바와 같이 전극단자(12)와의 접촉 시에 전극단자(12)로부터 작용하는 충격을 완화시킬 수 있는 구조로 형성될 수 있다. 이를 위해, 전기 접촉부(200)는 절곡 구조로 형성된다.As another embodiment, the
보다 구체적으로, 상기 전기 접촉부(200)는 막대형으로 형성된 제 1 접촉부(210)와, 상기 제 1 접촉부(210)의 상단에 수직으로 연장된 제 2 접촉부(220) 및 상기 제 2 접촉부(220) 말단의 상부에 수직으로 연장된 제 3 접촉부(230)로 구성된다. 예를 들면, 상기 전기 접촉부(200)는 그 종축단면이 전체적으로 ""형으로 형성될 수 있다.More specifically, the
다만, 일자형 구조로 형성된 전기 접촉부는 전극단자(12)와 접촉단자(22)에 의해 양측 말단에 기준 이상의 충격이 작용하는 경우나, 반도체소자(10)에 서로 크기 차이가 있는 전극단자가 설치된 경우에 손상되는 문제가 발생될 수 있다. However, in the electrical contact portion formed in a straight-type structure, when an impact greater than a reference is applied to both ends of the
이에 반해, 절곡 구조로 형성된 전기 접촉부(200)는 전극단자(12)와 접촉단자(22)에 의해 양측 말단에 기준 이상의 충격이 작용하는 경우나, 반도체소자(10)에 서로 크기 차이가 있는 전극단자가 설치된 경우에도 도 6에 도시된 바와 같이 자체적으로 완충작용이 발현되어 손상이 방지된다. In the
필요에 따라, 상기 절연판(100)의 외부로 노출된 전기 접촉부(200)의 상단 및 하단에는 각각 평판형 전도성 범프가 구비될 수 있다. 구체적으로, 전도성 범프는 전기 접촉부(200)의 상단에 연결되며 절연판(100)의 상부에 안착되는 제 1 범프(210)와, 전기 접촉부(200)의 하단에 연결되며 절연판(100)의 하부에 안착되는 제 2 범프(220)로 구성될 수 있다. If necessary, planar conductive bumps may be provided on the upper and lower ends of the
이러한 제 1 범프(210)는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성되며, 제 2 범프(220)는 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 용이하게 접촉될 수 있도록 평판형 구조로 형성된다. The
이와 같이, 절연판(100)에 전기 접촉부(200)와 제 1 범프(210) 및 제 2 범프(220)가 구비되면, 상기 전기 접촉부(200)는 제 1 범프(210) 및 제 2 범프(220)의 내부에 연결되는 것이 바람직하다. 이는, 전기 접촉부(200)가 제 1 범프(210) 및 제 2 범프(220)의 테두리 부분에 연결되는 경우, 외팔보 구조물(112)이 규정된 위치에서 테스트 보드(20)에 약간의 오차로 결합되면 외팔보 구조물(112)의 이동에 따라 전기 접촉부(200)에 연결된 제 1 범프(210)가 반도체소자(10)의 전극단자(12)에 안정적으로 접촉되지 않는 문제가 발생될 수도 있으며, 외팔보 구조물(112)의 이동에 따라 전기 접촉부(200)에 연결된 제 2 범프(220)가 테스트 보드(20)의 접촉단자(22)에 안정적으로 접촉되지 않는 문제가 발생될 수도 있기 때문이다.When the
도 7 및 도 8은 본 발명에 따른 전기 접촉부의 일 실시예를 나타내는 구성도이다.FIGS. 7 and 8 are structural views showing an embodiment of the electrical contact according to the present invention.
본 발명에 따른 제 1 범프(210) 및 제 2 범프(220)는 도 7에 도시된 바와 같이 종축을 기준으로 서로 동일선상에 나란히 배치되도록 전기 접촉부(200)에 연결될 수 있다. 이때, 전기 접촉부(200)의 제 3 접촉부(206)은 제 1 범프(210) 중앙의 좌측에 연결되며, 제 1 접촉부(202)는 제 2 범프(220) 중앙의 우측에 연결된다.The
또한, 본 발명에 따른 제 1 범프(210) 및 제 2 범프(220)는 도 8에 도시된 바와 같이 종축을 기준으로 서로 동일선상에 나란히 배치되도록 전기 접촉부(200)에 연결될 수 있다. 이때, 전기 접촉부(200)의 제 3 접촉부(206)은 제 1 범프(210) 중앙에 연결되며, 제 1 접촉부(202)는 제 2 범프(220) 중앙에 연결된다. 그리고 전기 접촉부(200)는 제 1 접촉부(202)와 제 3 접촉부(206)가 동일한 높이로 형성되는 것이 바람직하며, 제 2 접촉부(204)는 완충작용을 위해 잘 휘어질 수 있도록 제 1 접촉부(202)와 제 3 접촉부(206)에 비해 얇은 층으로 형성되는 것이 바람직하다.
The
전술한 바와 같이, 전극단자(12)가 외팔보 구조물(112)의 위쪽을 누르게 되면 전기 접촉부(200)와 반도체소자(10)의 전극단자(12)가 접촉하게 되고, 지속적인 눌림에 따라 전기 접촉부(200)와 테스트 보드(20)의 접촉단자(22)가 접촉하게 되며, 결과적으로 반도체소자(10)의 전극단자(12)와 테스트 보드(20)의 접촉단자(22)가 전기 접촉부(200)에 의해 서로 연결되어 전기가 통하는 상태가 된다. 또한, 외팔보 구조물(112)은 일단이 이격판(30)에 의해 테스트 보드(20)에 연결되어 있고, 상기 일단에 대응되는 타단이 테스트 보드(20)로부터 이격되어 있으므로, 외부로부터 제공되는 압력에 따라 반도체소자(10)와 테스트 보드(20)를 전기적으로 연결시키는 기능을 제공할 수 있을 뿐만 아니라, 외부 압력에 의해 이동되는 반도체소자(10)의 전극단자(12)가 전기 접촉부(200)에 접촉되는 경우 전기 접촉부(200)는 제 1 범프(210)에 의해 전극단자(12)와 면 접촉되므로 접촉 시 전극단자(12)에 발생되는 손상을 최소화시킬 수 있게 된다.
As described above, when the
한편, 반도체 디바이스의 경우 고 집적화 되면서 선폭이 미세하게 줄어들고 회로의 전기 접촉점인 숄더볼 전극단자(12)의 간격도 점점 줄어듦에 따라 반도체 디바이스의 검사장비의 구성이 용이하지 않을 뿐만 아니라, 정확성 및 신뢰성이 떨어지는 문제점이 있었다.On the other hand, in the case of a semiconductor device, the line width is finely reduced while being highly integrated, and the distance between the shoulder
이런 문제점에 착안하여 본 발명에서는 BGA 형태에서 수직형 포고핀을 이용한 소켓이 아니라 외팔보 구조물(112)이 구비된 패턴(112, 114)의 상하 유동을 위하여, 절연판(100)을 기판으로부터 이격되도록 배치한다.In view of such a problem, in the present invention, in order to vertically flow the
상기 포고핀 대신 탄성력의 확보를 위해 스프링 등의 탄성부재를 사용한 테스트 소켓용 스프링 컨택터는 반도체소자(10)와 테스트 보드(20) 사이의 간격을 줄이는데 한계가 있었지만, 본 발명의 전체적으로 평판형 형태를 가지는 절연판(100)을 이용하기 때문에 반도체소자(10)와 테스트 보드(20) 사이의 간격을 상당부분 줄일 수 있다.Although the spring contactor for a test socket using an elastic member such as a spring for securing an elastic force instead of the pogo pin has a limitation in reducing a space between the
그리고 본 발명은 외팔보 구조물(112)이 구비된 패턴(112, 114)이 복수개가 구비되어 있어 각 전기 접촉부(200)가 반도체소자(10)의 전극단자(12)에 독립적으로 접촉되어 반도체소자(10)의 테스트 시 전극단자(12)와 접촉하는 압력의 영향을 분산시켜 균일한 접촉력을 유지할 수 있게 되고, 보다 정확한 테스트를 수행할 수 있게 된다.
The present invention is characterized in that a plurality of
아울러, 본 발명은 테스트 소켓용 컨택터의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a contactor for a test socket.
도 9는 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 설명하기 위한 순서도이다.9 is a flowchart for explaining a manufacturing process of a contactor for a test socket according to the present invention.
도 9를 참조하면, 본 발명에 따른 테스트 소켓용 컨택터의 제조방법은 기판의 상부에 시드층(seed layer)을 구비하는 제 1 단계와, 상기 시드층의 상부에 포토레지스트를 도포하고 마스크를 사용하여 중앙부의 포토레지스트를 에칭하여 제 1 중앙홀을 형성하는 제 2 단계와, 상기 제 1 중앙홀에 전도성 물질을 도포하여 제 2 범프(220)를 생성하고 포토레지스트를 제거하는 제 3 단계와, 상기 기판 및 제 2 범프(220)의 상부에 블랭킷 금속층을 증착하는 제 4 단계와, 상기 제 2 범프(220)의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 제 5 단계와, 상기 기판 및 제 2 범프(220)의 상부에 포토공정을 통해 제 2 범프(220)와 연결된 제 2 중앙홀과 인접홀 및 펜스홀을 형성하는 제 6 단계와, 상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 2 중앙홀에 제 1 접촉부(202)를 형성하는 제 7 단계와, 상기 제 1 접촉부(202)의 상부에 포토공정을 통해 제 1 접촉부의 상단과 수직으로 연결된 제 3 중앙홀을 형성하는 제 8 단계와, 상기 제 3 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 3 중앙홀에 제 2 접촉부(204)를 형성하는 제 9 단계와, 상기 제 2 접촉부(204)의 상부에 포토공정을 통해 제 2 접촉부(204) 말단의 상부와 수직으로 연결된 제 4 중앙홀을 형성하는 제 10 단계와, 상기 제 4 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 4 중앙홀에 제 3 접촉부(206)를 형성하는 제 11 단계와, 상기 제 3 접촉부(206)의 상부에 제 2 시드층(380)을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층(380)을 제거하는 제 12 단계와, 상기 제 2 시드층(380)의 상부에 포토공정을 통해 제 3 접촉부(206)의 상부에 제 5 중앙홀을 형성하고 상기 제 5 중앙홀에 전도성 물질을 도포하여 제 1 범프(210)를 생성하며 상기 포토공정에 사용된 포토레지스트를 제거하는 제 13 단계와, 상기 제 12 단계를 통해 구비된 제 2 시드층(380)을 제거하고, 잔존하는 포토레지스트를 제거하는 제 14 단계와, 절연성 재질의 탄성체를 투입하여 경화시키는 제 15 단계, 및 상기 제 1 단계를 통해 구비된 시드층을 제거하는 제 16 단계를 포함한다. 여기서, 포토공정이란 포토리소그래피(photolithography) 공정을 약칭한 것이다.
Referring to FIG. 9, a method of manufacturing a contactor for a test socket according to the present invention includes a first step of providing a seed layer on a substrate, a step of applying a photoresist on the seed layer, A third step of forming a first central hole by etching the central photoresist using the photoresist, a second step of forming a second bump 220 by applying a conductive material to the first central hole and removing the photoresist, A fourth step of depositing a blanket metal layer on top of the substrate and the second bump 220, a fifth step of removing the blanket metal layer deposited on the second bump 220 through a planarization process, A sixth step of forming a second center hole and an adjacent hole and a fence hole connected to the second bump 220 through a photo process on the substrate and the second bump 220, A conductive material is applied to the fence hole to form the second A seventh step of forming a first contact part 202 in the embolism and an eighth step of forming a third central hole vertically connected to the upper end of the first contact part through a photo process on the first contact part 202, A ninth step of forming a second contact part 204 in a third central hole by applying a conductive material to the third center hole, the adjacent hole, and the fence hole; Forming a fourth central hole vertically connected to an upper portion of the end of the second contact portion 204 through the third center hole and the fourth contact hole; Forming a second seed layer 380 on the third contact part 206 and removing the second seed layer 380 provided on the conductive material, A second contact layer 206 is formed on the upper portion of the second seed layer 380 through a photolithography process, A step 13 of forming a central hole and applying a conductive material to the fifth central hole to create a first bump 210 and removing the photoresist used in the photo process, A step 14 of removing the second seed layer 380 and removing the remaining photoresist, a step 15 of curing an elastic material of insulating material by curing, and a step of removing the seed layer It includes 16 steps. Here, the photolithography process is abbreviated as the photolithography process.
도 10은 본 발명에 따른 테스트 소켓용 컨택터의 제조공정을 순서대로 도시한 개략도이다. Fig. 10 is a schematic view showing the manufacturing process of the contactor for a test socket according to the present invention in order.
도 10의 (1)에 도시된 바와 같이, 본 발명은 먼저 기판(310)의 상부에 스퍼터링(sputtering), 증착(deposition) 등을 이용하여 제 1 시드층(320)을 구비시킬 수 있다. 이때, 제 1 시드층(320)은 1 내지 2㎛의 두께로 형성될 수 있다(S10). 이때, 기판(310)은 세라믹, 유리 등의 절연체를 재질로 구성된 기판을 사용할 수 있으며, 제 1 시드층(320)의 재질로는 구리(Cu)와 티타늄(Ti) 및 크롬(Cr)을 사용할 수 있다. 특정적으로, 제 1 시드층(320)으로는 Ti/Cu 또는 Cr/Cu를 사용할 수도 있다.As shown in FIG. 10 (1), the
이어서, 본 발명은 도 10의 (2)와 같이 제 1 시드층(320)의 상부에 제 2 범프(220)를 형성시키기 위해 1차 포토공정을 수행한다. 보다 구체적으로, 1차 포토공정은 제 1 시드층(320)의 상부에 제 1 포토레지스트(330)를 도포하고, 마스크를 사용하여 중앙부의 제 1 포토레지스트(Photo Resist : PR)을 식각용액으로 제거하여 제 1 중앙홀을 생성한다(S20). Next, the present invention performs a first photolithography process to form a
그 다음, 본 발명은 도 10의 (3)과 같이 제 1 중앙홀에 니켈 등을 전기도금으로 증착시켜 제 2 범프(220)를 생성하고, 상기 제 2 범프(220) 주위에 잔존하는 제 1 PR(330)을 제거한다(S30).10 (3), nickel or the like is deposited on the first central hole by electroplating to form the
그리고 본 발명은 도 10의 (4)와 같이 기판(310) 및 제 2 범프(220)의 상부에 블랭킷 금속층(340)을 형성한다. 이때, 블랭킷 금속층(340)은 구리 등이 기판 및 제 2 범프(220)의 상부에 전기도금을 통해 형성된다(S40).In the present invention, a
이어서 본 발명은 도 10의 (5)와 같이 제 2 범프(220)의 상부에 형성된 블랭킷 금속층(340)을 평탄화 공정을 통해 제거한다(S50). 이러한 평탄화 공정에서는 제 2 범프(220)의 상면이 노출되도록 기판(310) 및 제 2 범프(220)의 상부에 증착된 블랭킷 금속층(340)을 랩핑(lapping) 공정을 통해 깍아내는 과정이 진행된다.Next, as shown in FIG. 10 (5), the
다음으로, 본 발명은 도 10의 (6)과 같이 블랭킷 금속층(340)의 상부에 2차 포토공정을 수행한다. 보다 구체적으로, 2차 포토공정은 블랭킷 금속층(340)의 상부에 제 2 PR(350)을 도포하고, 마스크를 사용하여 제 2 범프(220)와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 생성한다(S60). Next, the present invention performs a secondary photolithography process on the
이어서, 본 발명은 도 10의 (7)과 같이 제 2 중앙홀과 인접홀 및 펜스홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 제 1 접촉부(202)를 생성한다(S70). 필요에 따라, 본 단계에서는 제 2 PR(350) 상면을 CMP(Chemical Mechanical Polishing) 공정을 통해 평탄하게 연마한다(S70).Next, as shown in FIG. 10 (7), the present invention deposits a conductive material such as nickel on the second center hole, the adjacent holes and the fence hole through electroplating to produce the first contact portion 202 (S70). If necessary, in this step, the upper surface of the
그리고 본 발명은 도 10의 (7)과 같이 제 2 PR(350) 및 제 1 접촉부(202)의 상부에 3차 포토공정을 수행한다. 보다 구체적으로, 3차 포토공정은 제 2 PR(350)의 상부에 제 3 PR(360)을 도포하고, 마스크를 사용하여 제 1 접촉부(202)의 상단과 수직으로 연결된 제 3 중앙홀을 형성하고, 상기 제 3 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 상부로 연장 형성한다(S80).10 (7), the present invention performs a tertiary photoprocess on the
그 다음, 본 발명은 도 10의 (8)과 같이 제 3 중앙홀과 연장된 인접홀 및 펜스홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 제 2 접촉부(204)를 생성한다(S90). Next, as shown in FIG. 10 (8), the present invention deposits a conductive material such as nickel on the third central hole and the adjacent holes and the fence holes through electroplating to create the second contact portion 204 (S90 ).
계속하여, 본 발명은 도 10의 (8)과 같이 제 3 PR(360) 및 제 2 접촉부(204)의 상부에 4차 포토공정을 수행한다. 보다 구체적으로, 4차 포토공정은 제 3 PR(360)의 상부에 제 4 PR(370)을 도포하고, 마스크를 사용하여 제 2 접촉부(204) 말단의 상부와 수직으로 연결된 제 4 중앙홀을 형성하고, 상기 제 4 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 상부로 연장 형성한다(S100).Next, as shown in FIG. 10 (8), the present invention performs a fourth-order photo process on the
이어서, 본 발명은 도 10의 (9)와 같이 제 4 중앙홀과 연장된 인접홀 및 펜스홀에 니켈 등의 전도성 물질을 전기도금을 통해 증착시켜 제 3 접촉부(206)를 생성한다(S110). Next, as shown in FIG. 10 (9), the present invention deposits a conductive material such as nickel on the fourth central hole and the adjacent holes and the fence holes by electroplating to form the third contact portion 206 (S110) .
그 다음, 본 발명은 도 10의 (10)과 같이 식각을 통해 제 4 PR(370)의 상부를 소정 두께로 제거하고, 상기 제 4 PR(370)의 상부에 제 2 시드층(380)을 구비하며, 전기 접촉부(200) 등의 전도성 물질의 상면이 노출되도록 상기 전도성 물질의 상면에 구비된 제 2 시드층(380)을 CMP(Chemical Mechanical Polishing) 공정을 통해 제거한다(S120). 10, the upper part of the
그리고 본 발명은 도 10의 (11)과 같이 제 5 PR(390)을 도포하고 5차 포토공정을 통해 제 5 중앙홀을 형성하고, 상기 제 5 중앙홀에 전도성 물질을 도포하여 제 1 범프(210)를 생성하며, 5차 포토공정에 사용된 제 5 PR(390)를 제거한다(S130).10 (11), the fifth PR (390) is applied, a fifth central hole is formed through a fifth photo process, and a conductive material is applied to the fifth central hole to form a
다음으로, 본 발명은 도 10의 (12)와 같이 제 2 시드층(380)을 제거한 후 잔존하는 제 2 PR 내지 제 4 PR(350, 360, 370)도 제거하고(S140), 도 10의 (13)과 같이 제 2 PR 내지 제 4 PR(350, 360, 370)이 제거된 자리에 PDMS 등을 투입하고 경화시켜 외팔보 구조물(112)을 생성한다(S150). Next, the present invention also removes the remaining second to
마지막으로, 본 발명은 도 10의 (14)와 같이 제 1 시드층(320)을 제거하고, 인접홀 및 펜스홀에 구비된 전도성 물질도 제거(S160)하여 인접홀 및 펜스홀이 형성된 테스트 소켓용 컨택터를 제조한다. 이때, 인접홀은 절연판(100)에 테두리홈(114)을 형성하며, 펜스홀은 개별 패턴(112, 114)의 전체 크기를 결정한다. Finally, in the present invention, the
이하, 본 발명의 구체적인 실시예 및 실험예를 통하여 보다 구체적으로 기술한다. 다만 본 실시예 및 실험예는 상술한 발명의 특정예의 이해를 돕기 위한 것으로 이에 의하여 권리범위 등이 제한적으로 해석되어서는 아니된다.
Hereinafter, specific examples and experimental examples of the present invention will be described in more detail. It should be understood, however, that the embodiments and examples are for the purpose of promoting understanding of the specific examples of the invention described above, and the scope of rights and the like should not be construed thereby.
[실시예][Example]
전기 접촉부를 구성하는 제 1 접촉부의 두께는 0.05㎜이고 길이는 0.11㎜이며, 제 2 접촉부의 두께는 0.03㎜이고 길이는 0.16㎜이며, 제 3 접촉부의 두께는 0.02㎜이고 길이는 0.11㎜로 설정하였다. 그리고 제 1 범프의 두께는 0.02㎜이고 가로는 0.21㎜, 세로는 0.15㎜로 설정하였다. 아울러 제 2 범프의 두께는 0.02㎜이고 가로는 0.21㎜, 세로는 0.15㎜로 설정하였다. 이때, 시뮬레이션에는 앤시스의 통합 해석 플랫폼인 워크벤치(ANSYS Workbench v13)를 사용하였다.
The thickness of the first contact portion constituting the electrical contact portion is 0.05 mm, the length thereof is 0.11 mm, the thickness of the second contact portion is 0.03 mm, the length is 0.16 mm, the thickness of the third contact portion is 0.02 mm, Respectively. The thickness of the first bump was 0.02 mm, the width was 0.21 mm, and the length was 0.15 mm. The thickness of the second bump was 0.02 mm, the width was 0.21 mm, and the length was 0.15 mm. At this time, ANSYS Workbench v13 is used as the simulation.
[비교예][Comparative Example]
일자형 구조로 형성된 전기 접촉부의 두께는 0.1㎜이고 길이는 0.25㎜로 설정하였다. 그리고 제 1 범프의 두께는 0.02㎜이고 가로는 0.21㎜, 세로는 0.15㎜로 설정하였다. 아울러 제 2 범프의 두께는 0.02㎜이고 가로는 0.21㎜, 세로는 0.15㎜로 설정하였다. The thickness of the electrical contact formed in the straight structure was set to 0.1 mm and the length to 0.25 mm. The thickness of the first bump was 0.02 mm, the width was 0.21 mm, and the length was 0.15 mm. The thickness of the second bump was 0.02 mm, the width was 0.21 mm, and the length was 0.15 mm.
[실험예][Experimental Example]
실시예와 비교예를 통해 시뮬레이션에 설정된 전기 접촉부에는 도 11 및 도 12에 도시된 바와 같이 z축 방향으로 0.03N(포고핀 방식의 소켓사용 시 솔더볼에 걸리는 힘의 크기)의 크기로 누르는 힘을 작용시켜 변형량 및 응력 발생을 계산하였다. 이때, 변형량의 결과는 도 13 및 도 14로 나타내었고, 응력에 대한 결과는 도 15 내지 도 18로 나타내었다.As shown in FIGS. 11 and 12, in the electrical contact portion set in the simulation through the embodiment and the comparative example, the pressing force is 0.03N (the magnitude of the force applied to the solder ball when the pogo pin type socket is used) in the z axis direction To calculate strain amount and stress generation. At this time, the results of the deformation amount are shown in Figs. 13 and 14, and the results of the stress are shown in Fig. 15 to Fig.
보다 구체적으로, 일자형 구조로 형성된 전기 접촉부는 변화량의 최대 값이 0.18um이고, 응력의 최대 값이 148.98MPa으로 확인되었다. 또한, 절곡 구조로 형성된 전기 접촉부는 변화량의 최대 값이 0.24um이고, 응력의 최대 값이 108.64MPa으로 확인되었다.More specifically, the maximum value of the change amount was 0.18 mu and the maximum value of the stress was 148.98 MPa. In the electrical contact portion formed by the bending structure, the maximum value of the change amount was 0.24 mu m and the maximum value of the stress was 108.64 MPa.
다시 말해, 본 발명에 따른 절곡 구조로 형성된 전기 접촉부는 일자형 구조로 형성된 전기 접촉부에 비해 최대 변형량이 33.3% 증가하였고, 최대 응력이 27% 감소하였다.In other words, the electrical contact formed with the bent structure according to the present invention increased the maximum deformation amount by 33.3% and the maximum stress by 27% as compared with the electrical contact formed with the straight structure.
특히, 도 15 및 도 17을 참조하면 전기 접촉부의 변형된 형태와 회색부분이 표시된 전기 접촉부의 원래 형상을 비교하면, 절곡 구조로 형성된 전기 접촉부가 완충기능을 발현하기 위해 일자형 구조로 형성된 전기 접촉부에 비해 큰 변형이 발생된 것을 확인할 수 있었다.
15 and 17, when the deformed shape of the electrical contact portion and the original shape of the electrical contact portion indicated by the gray portion are compared, it can be seen that the electrical contact portion formed by the bending structure has an electrical contact portion formed in a straight structure It was confirmed that a large deformation occurred.
결과적으로, 일자형 구조로 형성된 전기 접촉부는 축의 중심에 일직선상으로 힘이 가해지고 전체적으로 응력이 골고루 분포되나 부분적으로 작용하는 응력의 최대량이 크기 때문에 최대 응력이 작용하는 부분에 손상이 발생될 수 있다. 이에 반해, 절곡 구조로 형성된 전기 접촉부는 힘이 가해지는 곳이 축의 중심과 다르므로 응력이 걸리는 부분이 다르게 나타나지만, 부분적으로 작용하는 응력의 최대량이 일자형 구조로 형성된 전기 접촉부에 비해 낮기 때문에 최대 응력이 작용하는 부분에 발생되는 손상이 줄어들 것으로 판단되었다.
As a result, the electrical contact formed in a linear structure is subjected to a linear force on the center of the shaft, and evenly distributes the stress as a whole. However, since the maximum amount of the partial stress is large, damage may occur to the portion where the maximum stress acts. On the contrary, the electrical contact formed by the bending structure is different from the center of the shaft by the force applied thereto, so that the stressed portion is different. However, since the maximum amount of the partial stress is lower than the electrical contact portion formed by the straight structure, It was judged that the damage to the working part would be reduced.
이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. It can be understood that it is possible.
10 : 반도체소자 12 : 전극단자
20 : 테스트 보드 22 : 접촉단자
100 : 절연판 110 : 패턴
112 : 외팔보 구조물 114 : 테두리홈
200 : 전기 접촉부 210 : 제 1 범프
220 : 제 2 범프 310 : 기판
320 : 제 1 시드층 330 : 제 1 포토레지스트
340 : 블랭킷 금속층 350 : 제 2 포토레지스트
360 : 제 3 포토레지스트 370 : 제 4 포토레지스트
380 : 제 2 시드층 390 : 제 5 포토레지스트10: Semiconductor device 12: Electrode terminal
20: test board 22: contact terminal
100: insulating plate 110: pattern
112: cantilever structure 114: rim groove
200: electrical contact 210: first bump
220: second bump 310: substrate
320: first seed layer 330: first photoresist
340: blanket metal layer 350: second photoresist
360: third photoresist 370: fourth photoresist
380: second seed layer 390: fifth photoresist
Claims (8)
상기 제 1 시드층의 상부에 제 1 포토레지스트를 도포하고 1차 포토공정을 통해 제 1 시드층 상부의 중앙에 제 1 중앙홀을 형성하는 단계;
상기 제 1 중앙홀에 전도성 물질을 형성하여 제 2 범프를 생성하고, 잔존하는 제 1 포토레지스트를 제거하는 단계;
상기 기판 및 제 2 범프의 상부에 블랭킷 금속층을 증착하는 단계;
상기 제 2 범프의 상부에 증착된 블랭킷 금속층을 평탄화 공정을 통해 제거하는 단계;
상기 기판 및 제 2 범프의 상부에 제 2 포토레지스트를 도포하고 2차 포토공정을 통해 제 2 범프와 연결된 제 2 중앙홀과 상기 제 2 중앙홀의 인근에 위치한 인접홀 및 상기 인접홀의 외각에 위치한 펜스홀을 형성하는 단계;
상기 제 2 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 2 중앙홀에 제 1 접촉부를 형성하는 단계;
상기 제 2 포토레지스트 및 제 1 접촉부의 상부에 제 3 포토레지스트를 도포하고 3차 포토공정을 통해, 제 1 접촉부의 상단과 수직으로 연결된 제 3 중앙홀을 형성하고, 인접홀 및 펜스홀을 상부로 연장 형성하는 단계;
상기 제 3 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 3 중앙홀에 제 2 접촉부를 형성하는 단계;
상기 제 3 포토레지스트 및 제 2 접촉부의 상부에 제 4 포토레지스트를 도포하고 4차 포토공정을 통해, 제 2 접촉부 말단의 상부와 수직으로 연결된 제 4 중앙홀을 형성하고, 인접홀 및 펜스홀을 상부로 연장 형성하는 단계;
상기 제 4 중앙홀, 인접홀, 펜스홀에 전도성 물질을 도포하여 제 4 중앙홀에 제 3 접촉부를 형성하는 단계;
상기 제 3 접촉부의 상부와 상기 제 4 포토레지스트의 상부에 제 2 시드층을 형성하고, 상기 전도성 물질의 상부에 구비된 제 2 시드층을 제거하는 단계;
상기 제 2 시드층의 상부에 제 5 포토레지스트를 도포하며 5차 포토공정을 통해 상기 제 3 접촉부의 상부에 제 5 중앙홀을 형성하고, 상기 제 5 중앙홀에 전도성 물질을 도포하여 제 1 범프를 생성하며, 상기 제 5 포토레지스트를 제거하는 단계;
상기 제 2 시드층을 제거하고, 잔존하는 포토레지스트를 제거하는 단계;
절연성 재질의 탄성체를 포토레지스트가 제거된 공간에 투입하여 경화시키는 단계;
상기 제 1 시드층을 제거하여 기판을 분리하는 단계를 포함하는 반도체소자 테스트 소켓용 컨택터의 제조방법.Providing a first seed layer on top of the substrate;
Applying a first photoresist on top of the first seed layer and forming a first center hole in the center of the first seed layer through a first photolithography process;
Forming a conductive material in the first central hole to create a second bump, and removing the remaining first photoresist;
Depositing a blanket metal layer on top of the substrate and the second bumps;
Removing a blanket metal layer deposited on top of the second bump through a planarization process;
A second photoresist is applied to the upper portion of the substrate and the second bumps, a second center hole connected to the second bumps through a secondary photolithography process, adjacent holes located near the second center hole, Forming a hole;
Applying a conductive material to the second center hole, the adjacent hole, and the fence hole to form a first contact portion in the second center hole;
A third photoresist is applied to the upper portion of the second photoresist and the first contact portion and a third central hole is formed vertically connected to the upper end of the first contact portion through a third photolithography process, ;
Applying a conductive material to the third center hole, adjacent holes, and fence holes to form a second contact portion in the third center hole;
A fourth photoresist is applied to the upper portion of the third photoresist and the second contact portion and a fourth central hole is formed vertically connected to the upper portion of the end of the second contact portion through a fourth photolithography process, Extending upwardly;
Applying a conductive material to the fourth center hole, adjacent holes, and fence holes to form a third contact portion in the fourth center hole;
Forming a second seed layer on top of the third contact and on the fourth photoresist and removing a second seed layer on top of the conductive material;
A fifth photoresist is applied to the upper portion of the second seed layer, a fifth center hole is formed on the third contact portion through a fifth photolithography process, a conductive material is applied to the fifth center hole, Removing the fifth photoresist;
Removing the second seed layer and removing the remaining photoresist;
Inserting an elastic material of an insulating material into a space from which the photoresist is removed to cure;
Removing the first seed layer to separate the substrate. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 제 1 접촉부는 막대형으로 형성되며, 상기 제 2 접촉부는 상기 제 1 접촉부의 상단에 수직으로 연장되고, 상기 제 3 접촉부는 상기 제 2 접촉부 말단의 상부에 수직으로 연장되도록 구성된 것을 특징으로 하는 반도체 소자 테스트 소켓용 컨택터의 제조방법.8. The method of claim 7,
Wherein the first contact portion is formed in a rod shape and the second contact portion extends vertically to an upper end of the first contact portion and the third contact portion extends vertically to an upper portion of an end of the second contact portion Method of manufacturing contactor for semiconductor device test socket.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140012668A KR101514636B1 (en) | 2014-02-04 | 2014-02-04 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140012668A KR101514636B1 (en) | 2014-02-04 | 2014-02-04 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101514636B1 true KR101514636B1 (en) | 2015-04-23 |
Family
ID=53053955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140012668A KR101514636B1 (en) | 2014-02-04 | 2014-02-04 | Contactor of test socket for semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101514636B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101793962B1 (en) | 2016-03-15 | 2017-12-04 | 주식회사 이노글로벌 | Semiconductor test socket and menufacturing method thereof |
CN110720045A (en) * | 2017-05-30 | 2020-01-21 | 惠康有限公司 | Conductor for testing semiconductor device and test socket device |
WO2023027395A1 (en) * | 2021-08-27 | 2023-03-02 | (주)티에스이 | Semiconductor package test device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030022088A (en) * | 2001-09-07 | 2003-03-15 | 닛본 덴기 가부시끼가이샤 | Semiconductor device and manufacturing method of the same |
KR20070087060A (en) * | 1998-12-02 | 2007-08-27 | 폼팩터, 인크. | Method of making an electrical contact structure |
KR20080085345A (en) * | 2007-03-19 | 2008-09-24 | 세크론 주식회사 | Method for manufacturing probe card and probe card thereby |
-
2014
- 2014-02-04 KR KR1020140012668A patent/KR101514636B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070087060A (en) * | 1998-12-02 | 2007-08-27 | 폼팩터, 인크. | Method of making an electrical contact structure |
KR20030022088A (en) * | 2001-09-07 | 2003-03-15 | 닛본 덴기 가부시끼가이샤 | Semiconductor device and manufacturing method of the same |
KR20080085345A (en) * | 2007-03-19 | 2008-09-24 | 세크론 주식회사 | Method for manufacturing probe card and probe card thereby |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101793962B1 (en) | 2016-03-15 | 2017-12-04 | 주식회사 이노글로벌 | Semiconductor test socket and menufacturing method thereof |
CN110720045A (en) * | 2017-05-30 | 2020-01-21 | 惠康有限公司 | Conductor for testing semiconductor device and test socket device |
WO2023027395A1 (en) * | 2021-08-27 | 2023-03-02 | (주)티에스이 | Semiconductor package test device |
KR20230031640A (en) * | 2021-08-27 | 2023-03-07 | (주)티에스이 | Test apparatus for semiconductor package |
KR102644473B1 (en) * | 2021-08-27 | 2024-03-07 | 주식회사 티에스이 | Test apparatus for semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101921291B1 (en) | Semiconductor Device Test Socket | |
US9176168B2 (en) | Probe card | |
TW201606322A (en) | Socket for testing semiconductor device | |
KR101471116B1 (en) | Test socket with high density conduction section | |
KR101932509B1 (en) | Fine Pitch Outer Spring Pogo with multi edge contact point, and test socket having the same | |
TWI453438B (en) | Semiconductor test socket | |
KR101514636B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
KR101535179B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
KR101754944B1 (en) | Test socket and manufacturing method thereof | |
KR20150132657A (en) | Probe pin capable of being used for fine pitch, probe card, and the fabrication method thereof | |
KR20200121241A (en) | Multi-layer MEMS spring pin | |
KR101311752B1 (en) | Contactor for testing semiconductor and manufacturing method thereof | |
KR101420170B1 (en) | Contactor of test socket for semiconductor device and method of manufacturing the same | |
KR101160846B1 (en) | Spring Probe Pin Made of Conductive Rubber and Manufacturing Method Thereof | |
KR101728399B1 (en) | Kelvin test probe, kelvin test probe module and manufacturing method thereof | |
JP2009257910A (en) | Double elastic mechanism probe card and its method for manufacturing | |
KR100825266B1 (en) | Micro probe structure | |
KR100643842B1 (en) | Probe Device with Micro-Pin Inserted in Interface Board | |
KR101678366B1 (en) | Method for manufacturing elastic contactor | |
KR100876077B1 (en) | Micro probe structure | |
KR20190022249A (en) | Bi-directional electrically conductive module | |
US8860446B2 (en) | Multiple contact test probe | |
US20220149555A1 (en) | Contactor block of self-aligning vertical probe card and manufacturing method therefor | |
KR101785428B1 (en) | Test Socket of Semiconductor Device | |
KR102232788B1 (en) | MEMS pin with integrated housing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190415 Year of fee payment: 5 |