KR101504957B1 - 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법 - Google Patents

세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법 Download PDF

Info

Publication number
KR101504957B1
KR101504957B1 KR1020130095827A KR20130095827A KR101504957B1 KR 101504957 B1 KR101504957 B1 KR 101504957B1 KR 1020130095827 A KR1020130095827 A KR 1020130095827A KR 20130095827 A KR20130095827 A KR 20130095827A KR 101504957 B1 KR101504957 B1 KR 101504957B1
Authority
KR
South Korea
Prior art keywords
input
output terminal
ceramic
surface pattern
conductive material
Prior art date
Application number
KR1020130095827A
Other languages
English (en)
Other versions
KR20150019232A (ko
Inventor
이규영
Original Assignee
한국광성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광성전자 주식회사 filed Critical 한국광성전자 주식회사
Priority to KR1020130095827A priority Critical patent/KR101504957B1/ko
Publication of KR20150019232A publication Critical patent/KR20150019232A/ko
Application granted granted Critical
Publication of KR101504957B1 publication Critical patent/KR101504957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
    • H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2084—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure with dielectric resonators

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

세라믹 필터의 입출력단자 및 상면 패턴 형성 방법이 개시된다. 본 발명의 일 실시예에 따른 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법은, (a) 세라믹 모노 블록의 표면 중 절연 영역에 비전도성 물질을 인쇄하는 단계, (b) 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계 및 (c)불연속 지점에 도금된 전도성 물질을 박리하는 단계를 포함하되, 절연 영역은 입출력단자부 및 상면 패턴부을 둘러싼 소정의 영역이고, 적어도 하나 이상의 부분이 개방되어 불연속 지점이 형성될 수 있다.

Description

세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법{CERAMIC MONO BLOCK, AND PROCESS OF FORMING IN/OUT PORT AND COUPLING PATTERN ON CERAMIC FILTER}
세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법{CERAMIC MONO BLOCK & PROCESS OF FORMING IN/OUT PORT AND COUPLING PATTERN ON CERAMIC FILTER}
세라믹 필터(CERAMIC FILTER)란 세라믹 공진자(압전 공진자)의 고유 진동으로 공진 회로를 제어하여 그 주파수 영역의 성분만을 통과시키도록 한 필터로서, LC필터보다 주파수 선택 특성이 뛰어나므로 단독 또는 중간 주파수 회로의 부품으로서 주로 사용된다. 최근에는 매우 작은 크기를 갖으며 우수한 특성을 갖는 필터에 대한 요구가 증가함에 따라서, 극소화된 크기로 극대화된 전기적인 특성을 갖는 세라믹 필터의 개발에 열중하고 있는 실정이다.
이러한, 세라믹 필터(CERAMIC FILTER)는 그 형태에 따라 개별 세라믹공진기들을 정렬하여 연결한 구조의 디스크리트(DISCRETE)형과 단일체 세라믹 구조인 모노 블록(MONO-BLOCK)형이 구분되며, 세라믹 필터(CERAMIC FILTER)를 제작하는데 있어서 필요한 3가지 주요 공정으로는, 첫번째로 상면 패턴을 형성하는 공정, 두번째로 입출력(IN/OUT) 단자를 형성하는 공정 및 세번째로 적절한 작동 주파수로 튜닝(tuning)하는 공정이 있다.
세라믹 모노 블록에 공진홀이 형성된 모노 블록(MONO-BLOCK)형 세라믹 필터를 제작하는 과정에 있어서, 상술한 첫번째 공정 및 두번째 공정을 수행하기 위한 종래기술로는, 실버 페이스트(silver paste)를 사용하여 세라믹 모노 블록의 각 표면을 필요한 패턴으로 프린팅하는 방식 또는 세라믹 모노 블록의 모든 표면을 전도성 물질로 도금한 후 레이저를 이용하여 불필요한 부분을 제거하는 방식이 개시되어 있다.
그러나, 실버 페이스트(silver paste)를 사용하여 세라믹 모노 블록의 각 표면을 필요한 패턴으로 프린팅하는 방식은 세라믹 모노 블록의 모든 표면에 대한 스크린 프린팅(screen printing)을 필요로 하여 제작시간이 과도하게 소요되고, 스크린 프린팅의 고유의 한계로 인하여 표면 거칠기가 질적으로 저하되며, 스크린판에 묻은 실버 페이스트를 재활용하지 못하고 그대로 버려지게 되는 문제가 있었다.
또한, 세라믹 모노 블록의 모든 표면을 전도성 물질로 도금한 후 레이저를 이용하여 불필요한 부분을 제거하는 방식을 활용하기 위해서는 반드시 고가의 레이저 트리머 장치를 구비해야만 하는 어려움이 있고, 불필요한 부분을 일일이 제거해야하므로 소요되는 시간이 길어져 효율성이 저감되었다.
대한민국등록특허공보 제 10-0316481 호: 일체형모노필터(2001.11.21)
상술한 문제를 해결하기 위한 본 발명의 실시예들은 입출력단자 및 상면 패턴이 형성될 영역을 둘러싸는 영역에 비전도성 물질을 인쇄함으로써, 실버 페이스트(silver paste)를 사용하여 세라믹 모노 블록의 각 면에 스크린 프린팅(screen printing)을 수행하는 방식보다 소요시간을 단축하고자 한다.
또한, 본 발명의 실시예들은 전기도금 방식을 이용함으로써 스크린 프린팅(screen printing) 방식보다 은(silver)의 사용량을 현저히 감소시키고, 이에 따라 생산성을 향상시키고자 한다.
또한, 본 발명의 실시예들은 입출력단자 및 상면 패턴를 둘러싸는 소정의 영역에만 비전도성 물질을 인쇄함으로써, 세라믹 모노 블록의 모든 표면을 도금한 후 불필요한 부분을 제거함에 따라 은(silver)의 낭비를 줄이고, 고가의 레이저 트리머 장비를 별도로 구비해야하는 번거로움을 해소하고자 한다.
본 발명의 일 측면에 따르면, 상면, 측면 및 하면을 포함하는 유전체 블록, 상기 상면과 하면을 수직으로 관통하는 공진홀, 상기 측면 중 소정의 영역인 입출력단자부, 상기 상면 중 상기 공진홀을 둘러싼 소정의 영역인 상면 패턴부 및 상기 입출력단자부 및 상면 패턴부를 둘러싼 소정의 영역이 비전도성 물질로 인쇄된 절연 영역을 포함하는 세라믹 모노 블록이 제공된다.
또한, 상기 절연 영역은, 적어도 하나 이상의 부분이 개방되어 불연속 지점이 형성될 수 있다.
본 발명의 다른 측면에 의하면, 상면, 측면 및 하면을 포함하는 유전체 블록, 상기 상면 및 하면을 수직으로 관통하고, 내면이 전도성 물질로 도금된 공진홀, 상기 측면 중 소정의 영역이 전도성 물질로 도금된 입출력단자, 상기 상면 중 상기 공진홀을 둘러싼 소정의 영역이 전도성 물질로 도금된 상면 패턴 및 상기 입출력단자 및 상면 패턴을 둘러싼 소정의 영역이 비전도성 물질로 인쇄된 절연 영역을 포함하는 세라믹 필터가 제공된다.
본 발명의 또 다른 측면에 의하면, 세라믹 모노 블록을 가공하여 세라믹 필터의 입출력단자 및 상면 패턴을 형성하는 방법에 있어서, (a)상기 세라믹 모노 블록의 표면 중 절연 영역에 비전도성 물질을 인쇄하는 단계, (b)상기 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계 및 (c)불연속 지점에 도금된 상기 전도성 물질을 박리하는 단계를 포함하되, 상기 절연 영역은, 입출력단자부 및 상면 패턴부을 둘러싼 소정의 영역이고, 적어도 하나 이상의 부분이 개방되어 상기 불연속 지점이 형성된 것을 특징으로 하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법이 제공된다.
또한, 상기 (c)단계는, 연마기를 이용하여 상기 불연속 지점에 도금된 상기 전도성 물질을 박리할 수 있다.
또한, 상기 불연속 지점은, 상기 절연 영역의 적어도 하나 이상의 부분에 형성될 수 있다.
또한, 상기 (b)단계는, 상기 각 입출력단자부 및 상면 패턴부는 도금 시 상기 불연속 지점을 통해 상호 전기적으로 연결될 수 있다.
본 발명의 또 다른 측면에 의하면, 세라믹 모노 블록을 가공하여 세라믹 필터의 입출력단자 및 상면 패턴을 제작하는 방법에 있어서, (가)상기 세라믹 모노 블록의 표면 중 입출력단자부 및 상면 패턴부를 둘러싼 절연 영역에 비전도성 물질을 인쇄하는 단계 및 (나)상기 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계를 포함하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법이 제공된다.
또한, 상기 (나)단계는, 상기 절연 영역에 의해 둘러싸인 상기 각 입출력단자부 및 상면 패턴부 모두에 전극을 연결하는 단계 및 상기 입출력단자부 및 상면 패턴부에 대한 도금을 위해 상기 전극에 전류를 인가하여 상기 입출력단자 및 상면 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들은 입출력단자 및 상면 패턴이 형성될 영역을 둘러싼 영역에 비전도성 물질을 인쇄함으로써, 실버 페이스트(silver paste)를 사용하여 세라믹 모노 블록의 각 면에 스크린 프린팅(screen printing)을 수행하는 방식보다 소요시간을 단축할 수 있다.
또한, 본 발명의 실시예들은 전기도금 방식을 이용함으로써 스크린 프린팅(screen printing) 방식보다 은(silver)의 사용량을 현저히 감소시키고, 이에 따라 생산성을 향상시킬 수 있다.
또한, 본 발명의 실시예들은 입출력단자 및 상면 패턴이 형성될 영역을 둘러싼 영역에만 비전도성 물질을 인쇄함으로써, 세라믹 모노 블록의 모든 표면을 도금한 후 불필요한 부분을 제거함에 따라 수반되는 은(silver)의 낭비를 줄이고, 고가의 레이저 트리머 장비를 별도로 구비해야하는 번거로움을 해소할 수 있다.
도 1의 (a)는 종래기술의 세라믹 모노 블록을 나타낸 도면이고, (b)는 종래기술의 세라믹 모노 블록을 가공하여 입출력단자 및 상면 패턴이 형성된 세라믹 필터를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법을 나타낸 순서도이다.
도 3은 도 2에 도시된 본 발명의 일 실시예 따라 세라믹 모노 블록 상에 입출력단자 및 상면 패턴이 형성되는 과정을 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법을 나타낸 순서도이다.
도 5는 도 4에 도시된 본 발명의 일 실시예 따라 세라믹 모노 블록 상에 입출력단자 및 상면 패턴이 형성되는 과정을 나타낸 도면이다.
본 명세서에서 개시되는 실시예들은 본 발명의 범위를 한정하는 것으로 해석되거나 이용되지 않아야 할 것이다. 이 분야의 통상의 기술자에게 본 명세서의 실시예를 포함한 설명은 다양한 응용을 갖는다는 것이 당연하다. 따라서, 특허청구범위에 의해 한정되지 않는 이상, 임의의 실시예는 본 발명을 보다 잘 설명하기 위한 예시적인 것이며 본 발명의 범위가 실시예들로 한정되는 것을 의도하지 않는다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세하게 설명하기로 한다.
도 1의 (a)는 공진홀(11,12)이 형성된 종래기술의 세라믹 모노 블록을 나타낸 도면이고, (b)는 종래기술의 세라믹 모노 블록을 가공하여 입출력단자(21,22) 및 상면 패턴(13,14)이 형성된 세라믹 필터를 나타낸 도면이다.
도 1의 (a)를 참조하면, 종래기술의 세라믹 모노 블록에는 상면(10), 측면(20) 및 하면(30)을 포함하는 유전체 블록(100) 및 상면(10)과 하면(30)을 수직으로 관통하는 공진홀(11,12)이 포함된다. 여기서 공진홀(11,12)은 축방향에 수직인 횡단면 형상은 긴 원 형상에 한정되지 않으며 직사각형 형상, 타원형 형상 등의 다양한 형상일 수 있고, 공진홀(11,12) 각각의 크기 역시 서로 상이할 수 있다.
도 1의 (b)를 참조하면, 도 1의 (a)에 도시된 세라믹 모노 블록에 대한 가공을 통해 입출력단자(21,22) 및 상면 패턴(13,14)이 형성된 세라믹 필터를 확인할 수 있다. 또한, 세라믹 필터(CERAMIC FILTER)란 세라믹 공진자(압전 공진자)의 고유 진동으로 공진 회로를 제어하여 그 주파수 영역의 성분만을 통과시키도록 한 필터의 한 유형이다. 이러한 세라믹 필터에 포함된 공진홀(11,12)은 내면이 전도성 물질로 도금된다. 또한, 입출력단자(21,22)는 유전체 블록(100)의 측면(20) 중 소정의 영역을 전도성 물질로 도금하여 형성되고, 상명 패턴(13,14)은 유전체 블록(100)의 상면(10) 중 공진홀(11,12)을 둘러싼 소정의 영역을 전도성 물질로 도금함으로써 생성한다.
이 때, 입출력단자(21,22)는 세라믹 필터가 추후 전자부품에 용이하게 장착될 수 있도록 세라믹 모노 블록의 측면 중 3면에 형성될 수 있다.
한편, 도 1, 도3 및 도 5에는 공진홀(11,12), 입출력단자(21,22) 및 상면 패턴(13, 14)이 각각 2개씩 도시되어 있으나, 이에 한정되지 않고 더 많은 수의 공진홀(11,12), 입출력단자(21,22) 및 상면 패턴(13, 14)이 세라믹 모노 블록에 형성될 수 있다.
또한, 입출력단자(21,22) 및 상면 패턴(13,14)은 전도성 물질로 후막(thick film)이 형성되고, 측면(20) 중 입출력단자(21,22) 및 상면 패턴(13,14)이 형성된 영역을 제외한 영역 및 하면(30)은 전도성 물질로 인쇄되어 접지면을 구성한다. 이 경우, 입출력단자(21,22)와 접지면의 사이는 전도성 물질로 인쇄되지 않은 유전체 영역(23, 24)에 의해 전기적으로 분리된다. 아울러, 공진홀(11,12) 역시 전도성 물질로 인쇄되어 상면 패턴(13, 14)과 전기적으로 결합된다. 여기서, 상면 패턴(13, 14)은 세라믹 필터를 튜닝(tuning)하기 위한 노치(notch)를 포함할 수 있다. 이에 따라, 입출력단자(21, 22)는 상면 패턴(13,14) 및 공진홀(11,12)에 인쇄된 전도성 물질과 용량성 결합(capacitive coupling)하여 세라믹 필터가 특정 대역의 주파수를 선택적으로 통과시킬 수 있도록 한다.
도 2는 본 발명의 일 실시예에 따른 세라믹 필터의 입출력단자(21,22) 및 상면 패턴(13,14) 형성 방법을 나타낸 순서도이고, 도 3은 도 2에 도시된 본 발명의 일 실시예 따라 세라믹 모노 블록 상에 입출력단자(21,22) 및 상면 패턴(13,14)이 형성되는 과정을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 세라믹 필터의 입출력단자(21,22) 및 상면 패턴(13,14) 형성 방법은 세라믹 모노 블록의 표면 중 절연 영역(40)에 비전도성 물질을 인쇄하는 단계, 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계 및 불연속 지점(50)에 도금된 전도성 물질을 박리하는 단계를 포함한다. 상술한 각 단계를 보다 구체적으로 설명하면 아래와 같다.
도 3(b) 및 도 5(b)를 참조하면, 본 발명의 일 실시예에 따른 세라믹 모노 블록은 도 1(a)에 도시된 종래기술의 세라믹 모노 블록과 비교할 때, 입출력단자부, 상면 패턴부 및 절연 영역을 더 포함한다. 여기서, 입출력단자부 및 상면 패턴부는 상기 유전체 블록(100)의 표면 중 기 설정된 위치에 해당하는 영역으로서, 입출력단자부(25,26)는 유전체 블록(100)의 측면 중 소정의 영역이고, 상명 패턴부(15,16)는 상면 중 공진홀을 둘러싼 소정의 영역이다. 또한, 절연 영역(40)은 입출력단자부(25,26) 및 상면 패턴부(15,16)를 소정의 폭으로 둘러싸는 형상으로 형성되는 영역이다.
또한, 절연 영역(40)은 잉크 또는 페인트 등을 포함하는 비전도성 물질로 인쇄된다. 이러한 절연 영역(40)은 비전도성 물질로 인쇄되므로, 이후 전기 도금 과정이 진행되는 경우 전도성 물질이 도금되는 것을 방지함으로써 각 입출력단자(21,22) 및 상면 패턴(13,14)을 전기적으로 분리시키는 역할을 한다.
이로써, 종래기술에 따라 세라믹 모노 블록의 모든 표면을 은(silver)등의 전도성 물질로 도금한 후 입출력단자(21,22) 및 상면 패턴(13,14)을 형성하기 위해 불필요한 부분을 제거하는 과정에서 은(silver) 등이 낭비되고 고가의 레이저 트리머 장비를 별도로 구비해야하는 단점을 해소할 수 있다.
또한, 세라믹 모노 블록의 표면 중 절연 영역(40)에 비전도성 물질을 인쇄하는 단계에 있어서, 절연 영역(40)은 도 3(b)에 도시된 바와 같이 각 입출력단자부(25,26) 및 상면 패턴부(15,16)를 둘러싸는 형상으로 형성될 수 있다.
한편, 절연 영역(40)은 추후 전기 도금 공정이 수행되는 경우 전극(200)을 통해 공급되는 전자가 이동할 수 있도록 불연속 지점(50)에 의해 적어도 어느 한 부분이 개방되어야 한다. 또한, 각 입출력단자부(25,26) 및 상면 패턴부(15,16)를 둘러싸는 절연 영역(40)의 적어도 하나 이상의 부분이 불연속 지점(50)에 의해 개방됨으로써 전기 도금 공정에서 상호 전기적으로 연결될 수 있다.
이 경우, 불연속 지점(50)의 수가 증가할수록 전자가 더욱 균일하게 분산될 수 있는 통로 역할을 하게 되므로, 이후 전기 도금 과정을 진행하는 경우 매끄러운 후막(thick film)이 형성될 수 있다.
또한, 절연 영역(40)으로 인쇄되는 비전도성 물질로는 잉크(ink) 또는 페인트(paint) 등을 포함하는 다양한 절연체(insulator)가 이용될 수 있다.
비전도성 물질을 절연 영역(40)에 인쇄하는 방식으로는, 플렉소, 그라비아 등의 롤프린팅(roll printing)법, 스크린 프린팅(screen printing)법 또는 잉크젯 프린팅법 등의 공지된 일반적인 방식들이 활용될 수 있다.
세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계는 세라믹 모노 블록의 표면 중 절연 영역(40)을 제외한 나머지 영역 위에 전도성 후막(thick film)을 형성하는 공정이다. 이때, 전기 도금(electroplating) 방식을 이용할 수 있다. 여기서, 전기 도금이란 전기분해의 원리를 이용하여 특정 금속을 대상물 상에 입히는 과정을 말하며, 도금할 물체에 음극을 연결하고 덮어 씌울 금속에 양극을 연결한 후 두 전극(200)을 전해질용액에 담그고 직류전원장치를 연결하면 전기도금이 시작된다. 이때, 전해질로는 덮어 씌울 금속을 이온으로 포함하는 용액을 사용한다.　
전기 도금 공정이 완료되면 도 3(c)에 도시된 바와 같이 절연 영역(40)을 제외한 모든 영역, 즉 입출력단자부(25,26), 상면 패턴부(15,16) 및 불연속 지점(50)이 포함된 영역이 전도성 물질로 덮히게 된다.
이 경우, 전도성 물질로는 일반적으로 은(silver), 구리(copper)를 포함하는 전도체(conductor)가 이용될 수 있다.
불연속 지점(50)에 도금된 전도성 물질을 박리하는 단계는 입출력단자부(25,26) 및 상면 패턴부(15,16)를 각각 입출력단자(21,22)와 상면 패턴(13,14)으로 형성하기 위한 공정이다. 즉, 불연속 지점(50)에 도금된 전도성 물질을 박리함으로써, 불연속 지점(50)에 도금된 전도성 물질과 입출력단자부(25,26) 및 상면 패턴부(15,16)에 도금된 전도성 물질의 연결을 끊어 최종적으로 입출력단자(21,22) 및 상면 패턴(13,14)을 형성하는 것이다.
불연속 지점(50)에 도금된 전도성 물질은 미세 연마기를 이용하여 용이하게 제거 가능하지만, 이에 한정되지 않고 화학 반응을 이용한 방식 등을 포함하는 다양한 박리법이 채용될 수 있다. 이로 따라, 세라믹 모노 블록의 모든 표면을 전도성 물질로 도금한 후 레이저를 이용하여 불필요한 부분을 일일이 제거하는 방식과는 달리 고가의 레이저 트리머 장치가 요구되지 않는 장점이 있다.
한편, 도 3(d) 및 도 5(d)를 참조하면, 본 발명의 일 실시예에 따른 세라믹 필터는 도 1(b)에 도시된 종래기술의 세라믹 필터와 비교할 때, 절연 영역을 더 포함한다. 이러한, 절연 영역(40)은 입출력단자부(25,26) 및 상면 패턴부(15,16)를 소정의 폭으로 둘러싸는 형상으로 형성되는 영역이다. 또한, 절연 영역(40)은 비전도성 물질로 인쇄된다. 이로써, 세라믹 필터를 제조하는 과정 중 전기 도금 시에 절연 영역(40)이 전도성 물질로 도금되는 것을 방지할 수 있으므로, 세라믹 모노 블록 전체를 도금한 후 불필요한 부분(예, 입출력단자가 그 외의 부분과 절연되도록 하는 부분)을 레이저 트리머 장치를 이용하여 일일이 제거해야하는 번거로움을 해소할 수 있다. 이에 따라, 전도성 물질(예, 은)의 낭비를 줄이고 제조시간을 단축할 수 있는 장점이 있다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 필터의 입출력단자(21,22) 및 상면 패턴(13,14) 형성 방법을 나타낸 순서도이고, 도 5는 도 4에 도시된 본 발명의 일 실시예 따라 세라믹 모노 블록 상에 입출력단자(21,22) 및 상면 패턴(13,14)이 형성되는 과정을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 세라믹 필터의 입출력단자(21,22) 및 상면 패턴(13,14) 형성 방법은, 세라믹 모노 블록의 표면 중 입력단자부, 출력단자부 및 상면 패턴부를 둘러싸는 절연 영역(40)을 비전도성 물질로 인쇄하는 단계 및 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계를 포함한다.
도 5(b)를 참조하면, 우선 세라믹 모노 블록의 표면 중 입출력단자부(25,26) 및 상면 패턴부(15,16)의 경계에 형성된 절연 영역(40)을 비전도성 물질로 인쇄하는 단계가 수행되는 바, 도 2에 도시된 실시예와는 달리 절연 영역(40)이 불연속 지점(50)에 의해 개방되지 않는다. 이 경우, 절연 영역(40)은 입출력단자부(25,26) 및 상면 패턴부(15,16)의 경계로부터 소정의 폭으로 형성되고, 도 3(b)와는 달리 끊어지는 부분없이 비전도성 물질에 의해 연속적으로 인쇄된다. 이에 따라, 절연 영역(40)으로 둘러싸인 입출력단자부(25,26) 및 상면 패턴부(15,16) 각각은 상호 전기적으로 완벽히 분리된다.
절연 영역(40)에 인쇄되는 비전도성 물질로는 잉크(ink) 또는 페인트(paint) 등을 포함하는 다양한 절연체(insulator)가 이용될 수 있다. 또한, 비전도성 물질을 절연 영역(40)에 인쇄하는 방식으로는, 플렉소, 그라비아 등의 롤프린팅(roll printing)법, 스크린 프린팅(screen printing)법 또는 잉크젯 프린팅법 등의 공지된 일반적인 방식들이 활용될 수 있다.
다음으로, 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계가 수행돤다. 이는 세라믹 모노 블록의 표면 중 절연 영역(40)을 제외한 나머지 영역 위에 전도성 후막(thick film)을 형성하는 공정이며, 전기 도금(electroplating) 방식을 이용하여 수행될 수 있다.
또한, 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계는 절연 영역(40)에 의해 둘러싸인 입출력단자부(25,26) 및 상면 패턴부(15,16) 각각에 전극(200)을 연결하는 단계 및 전극(200)에 전류를 인가하여 입출력단자부(25,26) 및 상면 패턴부(15,16)를 도금하는 단계를 포함할 수 있다.
도 5(c)를 참조하면, 전기 도금을 수행함에 있어서 입출력단자부(25,26) 및 상면 패턴부(15,16) 각각에 전극(200)이 모두 연결되어야 한다. 이는 입출력단자부(25,26) 및 상면 패턴부(15,16) 각각은 상호 전기적으로 완벽히 분리된 상태이므로, 입출력단자부(25, 26) 또는 상면 패턴부(15, 16) 중 어느 하나라도 전극(200)과 연결되지 않는 경우에는 전도성 물질로 도금이 이뤄지지 않기 때문이다.
전극(200)에 전류를 인가하여 소정의 시간이 경과하여 전기 도금 공정이 완료되면, 도 5(d)에 도시된 바와 같이 절연 영역(40)을 제외한 영역 중에서 입출력단자부(25,26) 및 상면 패턴부(15,16)가 전도성 물질로 덮히게 되고, 최종적으로 입출력단자(21,22) 및 상면 패턴(13,14)이 형성된다.
이 경우, 전도성 물질로는 은(silver), 구리(copper)를 포함하는 일반적인 전도체(conductor)가 이용될 수 있다.
위에서 설명된 본 발명의 실시예들은 예시의 목적을 위해 개시된 것이며, 이들에 의하여 본 발명이 한정되는 것은 아니다. 또한, 본 발명에 대한 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 사상과 범위 안에서 다양한 수정 및 변경을 가할 수 있을 것이며, 이러한 수정 및 변경은 본 발명의 범위에 속하는 것으로 보아야 할 것이다.
10 : 상면 20 : 측면 30 : 하면
11, 12 : 공진홀
13, 14 : 상면 패턴
15, 16 : 상면 패턴부
21, 22 : 입출력단자
23, 24 : 유전체 영역
25, 26 : 입출력단자부
40 : 절연 영역
50 : 불연속 지점
100 : 유전체 블록 200 : 전극(음극)

Claims (9)

  1. 상면, 측면 및 하면을 포함하는 유전체 블록;
    상기 상면과 하면을 수직으로 관통하는 공진홀;
    상기 측면 중 소정의 영역인 입출력단자부;
    상기 상면 중 상기 공진홀을 둘러싼 소정의 영역인 상면 패턴부; 및
    상기 입출력단자부 및 상면 패턴부를 둘러싼 소정의 영역이 비전도성 물질로 인쇄되고 적어도 하나 이상의 부분이 개방되어 불연속 지점이 형성되는 절연 영역;
    을 포함하는 세라믹 모노 블록
  2. 삭제
  3. 상면, 측면 및 하면을 포함하는 유전체 블록;
    상기 상면 및 하면을 수직으로 관통하고, 내면이 전도성 물질로 도금된 공진홀;
    상기 측면 중 소정의 영역이 전도성 물질로 도금된 입출력단자;
    상기 상면 중 상기 공진홀을 둘러싼 소정의 영역이 전도성 물질로 도금된 상면 패턴; 및
    상기 입출력단자 및 상면 패턴을 둘러싼 소정의 영역이 비전도성 물질로 인쇄된 절연 영역;
    을 포함하되,
    상기 절연 영역에 의해 둘러싸인 각 입출력단자부 및 상면 패턴 모두에 전극이 연결되고, 상기 입출력 단자부 및 상기 상면 패턴에 대한 도금을 위해 상기 전극에 전류를 인가하여 상기 입출력단자 및 상기 상면 패턴이 형성되는 세라믹 필터
  4. 세라믹 모노 블록을 가공하여 세라믹 필터의 입출력단자 및 상면 패턴을 형성하는 방법에 있어서,
    (a)상기 세라믹 모노 블록의 표면 중 절연 영역에 비전도성 물질을 인쇄하는 단계;
    (b)상기 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계; 및
    (c)불연속 지점에 도금된 상기 전도성 물질을 박리하는 단계;
    를 포함하되,
    상기 절연 영역은,
    입출력단자부 및 상면 패턴부을 둘러싼 소정의 영역이고, 적어도 하나 이상의 부분이 개방되어 상기 불연속 지점이 형성된 것을 특징으로 하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
  5. 제4항에 있어서,
    상기 (c)단계는,
    연마기를 이용하여 상기 불연속 지점에 도금된 상기 전도성 물질을 박리하는 것을 특징으로 하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
  6. 제4항에 있어서,
    상기 불연속 지점은,
    상기 절연 영역의 적어도 하나 이상의 부분에 형성된 것을 특징으로 하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
  7. 제6항에 있어서,
    상기 (b)단계는,
    상기 각 입출력단자부 및 상면 패턴부는 도금 시 상기 불연속 지점을 통해 상호 전기적으로 연결되는 것을 특징으로 하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
  8. 세라믹 모노 블록을 가공하여 세라믹 필터의 입출력단자 및 상면 패턴을 제작하는 방법에 있어서,
    (가)상기 세라믹 모노 블록의 표면 중 입출력단자부 및 상면 패턴부를 둘러싼 절연 영역에 비전도성 물질을 인쇄하는 단계; 및
    (나)상기 세라믹 모노 블록의 표면을 전도성 물질로 도금하는 단계;
    를 포함하되,
    상기 (나)단계는,
    상기 절연 영역에 의해 둘러싸인 상기 각 입출력단자부 및 상면 패턴부 모두에 전극을 연결하는 단계; 및
    상기 입출력단자부 및 상면 패턴부에 대한 도금을 위해 상기 전극에 전류를 인가하여 상기 입출력단자 및 상면 패턴을 형성하는 단계;
    를 포함하는 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
  9. 삭제
KR1020130095827A 2013-08-13 2013-08-13 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법 KR101504957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130095827A KR101504957B1 (ko) 2013-08-13 2013-08-13 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130095827A KR101504957B1 (ko) 2013-08-13 2013-08-13 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20150019232A KR20150019232A (ko) 2015-02-25
KR101504957B1 true KR101504957B1 (ko) 2015-03-23

Family

ID=52578407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130095827A KR101504957B1 (ko) 2013-08-13 2013-08-13 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR101504957B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337905B1 (ko) * 2020-02-06 2021-12-10 (주)파트론 웨이브가이드 필터
KR102256022B1 (ko) * 2020-03-26 2021-05-25 모아컴코리아주식회사 모노블록 유전체 필터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321519A (ja) * 1994-05-21 1995-12-08 Tdk Corp 電極形成方法
JPH10308614A (ja) * 1997-03-04 1998-11-17 Ngk Spark Plug Co Ltd 誘電体フィルタの製造方法
KR0177189B1 (ko) * 1993-07-23 1999-05-15 가네오 오카무라 유전체필터
KR20020067186A (ko) * 2001-02-15 2002-08-22 주식회사 이오테크닉스 레이저 빔을 사용한 유전체 필터의 전극 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177189B1 (ko) * 1993-07-23 1999-05-15 가네오 오카무라 유전체필터
JPH07321519A (ja) * 1994-05-21 1995-12-08 Tdk Corp 電極形成方法
JPH10308614A (ja) * 1997-03-04 1998-11-17 Ngk Spark Plug Co Ltd 誘電体フィルタの製造方法
KR20020067186A (ko) * 2001-02-15 2002-08-22 주식회사 이오테크닉스 레이저 빔을 사용한 유전체 필터의 전극 패턴 형성 방법

Also Published As

Publication number Publication date
KR20150019232A (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
US11101072B2 (en) Capacitor with limited substrate capacitance
US8410536B2 (en) Substrate with embedded patterned capacitance
KR101514499B1 (ko) 공통모드필터 제조방법 및 공통모드필터
KR20060053020A (ko) 전기 통신 신호 필터 및 안테나 듀플렉서
JP2004103981A (ja) 固体電解コンデンサの製造方法及びこの方法によって製造される固体電解コンデンサ
JP2011119413A (ja) カード型無線通信モジュール
KR101504957B1 (ko) 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
CN113053667B (zh) 电子部件
CN1476091A (zh) 具有传输线类型噪声滤波器的电子电路
JP2700978B2 (ja) 電子部品及びその製造方法
US4915795A (en) Plated-through hole plugs for eliminating solder seepage
JP2008007830A (ja) めっき方法
JP2007214894A (ja) フィルタ
JP5376134B2 (ja) 固体電解コンデンサ
JP2000012989A (ja) 集合基板およびそれを分割してなる単位基板
JPH02301118A (ja) 固体電解コンデンサの製造方法
KR20150080565A (ko) 전기 부품 및 전기 부품을 제조하는 방법
CN109068489B (zh) 一种用于压合线路板的自发热镜板
KR100505476B1 (ko) 애블레이션을 이용한 표면실장형 전기장치 및 그 제조방법
US20030226255A1 (en) Method of manufacturing a housing, for electronic parts, with less non-plated portions
JP5376135B2 (ja) 固体電解コンデンサの製造方法
JPH02301119A (ja) 固体電解コンデンサの製造方法
JP2008218871A (ja) 電子部品の製造方法
KR100340399B1 (ko) 고주파형 세라믹 공진자의 제조방법
CN115209639A (zh) 电路板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee