KR101504955B1 - Semiconductor package of double-sided mounting type - Google Patents

Semiconductor package of double-sided mounting type Download PDF

Info

Publication number
KR101504955B1
KR101504955B1 KR1020130107285A KR20130107285A KR101504955B1 KR 101504955 B1 KR101504955 B1 KR 101504955B1 KR 1020130107285 A KR1020130107285 A KR 1020130107285A KR 20130107285 A KR20130107285 A KR 20130107285A KR 101504955 B1 KR101504955 B1 KR 101504955B1
Authority
KR
South Korea
Prior art keywords
substrate
protrusions
grooves
semiconductor package
mounting type
Prior art date
Application number
KR1020130107285A
Other languages
Korean (ko)
Other versions
KR20150028534A (en
Inventor
이훈용
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020130107285A priority Critical patent/KR101504955B1/en
Publication of KR20150028534A publication Critical patent/KR20150028534A/en
Application granted granted Critical
Publication of KR101504955B1 publication Critical patent/KR101504955B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 양면 실장형 반도체 패키지에 관한 것으로서, 양면에 전자 소자가 실장된 제 1기판과 상기 제 1기판의 하면과 접합되며 내부에 중공부가 형성되어 상상기 제 1기판의 하면에 실장된 전자 소자가 상기 중공부 내에 수용되는 제 2기판 및 상기 제 1기판과 상기 제 2기판 사이에 밀착되어 형성되는 절연층을 포함하되, 상기 제 1기판에 돌기 또는 홈이 형성되는 양면 실장형 반도체 패키지에 관한 것이다.[0001] The present invention relates to a two-sided mounting type semiconductor package, and more particularly to a two-sided mounting type semiconductor package which includes a first substrate on which electronic components are mounted on both sides, a first substrate on which a lower surface of the first substrate is mounted, And a second substrate on which the first substrate and the second substrate are accommodated, and an insulation layer formed between the first substrate and the second substrate in close contact with each other, wherein the protrusions or grooves are formed on the first substrate will be.

Description

양면 실장형 반도체 패키지{Semiconductor package of double-sided mounting type}[0001] The present invention relates to a double-sided mounting type semiconductor package,

본 발명은 양면 실장형 반도체 패키지에 관한 것으로, 더욱 상세하게는 양면에 전자 소자를 실장하는 반도체 패키지에 있어서, 양면에 전자 소자를 실장한 제 1기판과 중공부를 형성하는 제 2기판 사이에 제 1기판 및 제 2기판을 서로 절연시키고 접착력을 향상시키기 위해 절연물질을 주입할 때, 절연물질이 중공부로 침투되지 않도록 차단하기 위하여 제 1기판 및 제 2기판에 홈 또는 돌기를 형성하는 양면 실장형 반도체 패키지에 관한 것이다.
The present invention relates to a two-sided mounting type semiconductor package, and more particularly, to a semiconductor package for mounting an electronic component on both sides, comprising a first substrate on which electronic elements are mounted on both surfaces, A double-sided mounting type semiconductor in which grooves or protrusions are formed on a first substrate and a second substrate in order to isolate a substrate and a second substrate from each other and to prevent an insulating material from being penetrated into the hollow portion, Package.

캠코더, 휴대폰 등 소형 전자기기를 중심으로 소형, 고밀도 실장에 대한 요구가 커짐으로써 Soldering 공정의 합리화, 실장 품질의 향상과 연계되어 기판의 양면에 전자 소자를 실장하는 구조가 개발되고 있다.A compact electronic device such as a video camera, a camcorder, and a mobile phone has been increasingly demanded for a compact and high-density mounting. Accordingly, a structure for mounting an electronic device on both sides of a substrate in conjunction with rationalization of a soldering process and improvement in packaging quality has been developed.

PCB가 경박, 간소화되고 고밀도, 고기능화되면서 각종 전자 부품을 PCB에 실장하는 기술도 필요해지고 있다. 이에 따라 표면 실장형 부품을 PCB 표면에 장착하고 납땜하는 SMT(Surface Mount Technology)가 PCB 공정에서 중요한 역할을 담당하게 되었다.As PCBs become slimmer, simpler, higher density, and more sophisticated, there is a need for a technique for mounting various electronic components on a PCB. Accordingly, SMT (Surface Mount Technology), which mounts and brazes surface mount components to the PCB surface, plays an important role in the PCB process.

과거에는 PCB 한 쪽 면에만 전자 소자를 배치했지만 최근에는 양면 모두 전자 소자를 배치할 수 있으며 보다 넓은 의미로 IC(직접회로)등의 실장까지도 이루어진다.In the past, electronic devices were placed on only one side of the PCB, but recently electronic devices can be placed on both sides. In a wider sense, mounting of ICs (integrated circuits) is also possible.

이러한 SMT를 통해 일반 PCB의 가용 면적을 최대 5분의 1까지 줄일 수 있어 일반 가전이나 휴대폰 등의 단말기 제조 과정에서 요구되는 경박 단소화를 이룰 수 있으며 고밀도 실장으로 제조시의 총비용 또한 줄일 수 있게 되었다. This SMT can reduce the available PCB area by up to one-fifth, which can reduce the light weight required in the manufacturing process of terminals such as general household appliances and mobile phones, and reduce the total cost of manufacturing due to high density mounting .

이때문에 SMT를 이용한 전자기기 조립 장치의 사용에 대한 필요가 증가되었고, SMT를 이용한 전자기기 조립 장치에 대한 기술의 발전 또한 요구되고 있다. 종래기술 한국공개특허공보 10-2010-0081073의 전자소자 내장형 인쇄회로기판 및 그 제조방법에는 이러한 SMT를 이용한 전자기기 조립 장치가 개시되어 있다. Therefore, there is an increasing need to use an electronic device assembly apparatus using SMT, and development of technology for an electronic device assembly apparatus using SMT is also required. The electronic device built-in type printed circuit board and its manufacturing method disclosed in Korean Unexamined Patent Publication No. 10-2010-0081073 discloses an electronic device assembling apparatus using the SMT.

종래 기술에서는 내층 기판에 캐비티를 형성하고 매립된 캐비티의 양면에 전자소자를 실장함으로써 내층 및 외층의 설계 자유도를 증가시키며 패키지 제품을 박형화할 수 있는 기술이 개시되어 있다.In the prior art, a cavity is formed in an inner layer substrate and an electronic element is mounted on both sides of the embedded cavity, thereby increasing the degree of design freedom of the inner and outer layers and reducing the thickness of the package.

하지만, 종래의 양면에 전자 소자를 실장하는 패키지에서 양면에 전자 소자를 실장하는 제 1기판과 캐비티를 형성하기 위한 제 2기판의 사이에 절연성 재료를 주입하는 과정에서 절연성 재료가 캐비티 내부로 침투되는 문제점이 있었다.However, in the conventional method of inserting an insulating material between a first substrate on which electronic elements are mounted on both surfaces and a second substrate on which a cavity is formed in a package for mounting electronic elements on both sides, the insulating material is permeated into the cavity There was a problem.

또한, 절연성 재료가 캐비티 내부로 침투되면 절연성 재료가 제 1기판 및 제 2기판 사이에 완전히 충진되지 못하여 반도체 패키지 내의 solder 번짐이 일어나고, short 불량을 일으키는 문제점이 있었다.
In addition, if the insulating material penetrates into the cavity, the insulating material can not be completely filled between the first and second substrates, resulting in solder bleeding in the semiconductor package, resulting in short defects.

본 발명은 상술한 종래 기술을 개선하기 위한 것으로, 본 발명은 제 1기판과 캐비티를 형성하기 위한 제 2기판 사이에 절연성 재료를 주입하는 과정에서 절연성 재료가 캐비티 내부로 침투되지 않도록 하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-described problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, which aims at preventing an insulating material from penetrating into a cavity in a process of injecting an insulating material between a first substrate and a second substrate for forming a cavity do.

또한, 본 발명은 절연성 재료가 캐비티 내부로 침투되면 절연성 재료가 제 1기판 및 제 2기판 사이에 완전히 충진되지 못하여 반도체 패키지 내의 solder 번짐이 일어나고, short 불량을 일으키지 않도록 하는 것을 목적으로 한다.
Another object of the present invention is to prevent the insulating material from being completely filled between the first substrate and the second substrate when the insulating material penetrates into the cavities, thereby causing solder bleeding in the semiconductor package and causing short defects.

상술한 과제를 해결하기 위한 본 발명의 양면 실장형 반도체 패키지는 양면에 전자 소자가 실장된 제 1기판과 상기 제 1기판의 하면과 접합되며 내부에 중공부가 형성되어 상상기 제 1기판의 하면에 실장된 전자 소자가 상기 중공부 내에 수용되는 제 2기판 및 상기 제 1기판과 상기 제 2기판 사이에 형성된 절연층을 포함하되, 상기 제 1기판에 돌기 또는 홈이 형성된다.The present invention provides a two-sided mounting type semiconductor package comprising a first substrate on which electronic elements are mounted on both surfaces thereof, a first substrate bonded to a lower surface of the first substrate and a hollow portion formed therein, A second substrate on which the mounted electronic element is housed in the hollow portion, and an insulating layer formed between the first substrate and the second substrate, wherein a protrusion or a groove is formed in the first substrate.

상기 제 2기판의 상기 홈 또는 상기 돌기는 상기 제 2기판에서 상기 중공부 측 단부에 형성된다.And the groove or the projection of the second substrate is formed on the hollow-portion-side end of the second substrate.

상기 제 1기판과 상기 제 2기판에 형성되는 상기 홈 또는 돌기는 복수 개인 것을 특징으로 한다.And the grooves or protrusions formed on the first substrate and the second substrate are plural.

상기 돌기의 높이는 상기 절연층의 높이보다 같거나 낮게 형성된다.The height of the protrusion is formed to be equal to or lower than the height of the insulating layer.

상기 제 2기판은, 상부에는 상기 제 2기판과 전기적으로 연결되기 위한 전극패드가 형성되고 하부에는 상기 제 2기판의 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성된다.
An electrode pad for electrically connecting the second substrate to the second substrate is formed on the second substrate, and an external connection terminal for electrically connecting to the outside of the second substrate is formed on the bottom.

본 발명은 제 1기판과 캐비티를 형성하기 위한 제 2기판 사이에 절연성 재료를 주입하는 과정에서 절연성 재료가 캐비티 내부로 침투되지 않도록 하는 효과가있다.The present invention has the effect of preventing the insulating material from penetrating into the cavity in the process of injecting the insulating material between the first substrate and the second substrate for forming the cavity.

또한, 본 발명은 절연성 재료가 캐비티 내부로 침투되면 절연성 재료가 제 1기판 및 제 2기판 사이에 완전히 충진되지 못하여 반도체 패키지 내의 solder 번짐이 일어나고, short 불량을 일으키지 않도록 하는 효과가 있다.
Further, according to the present invention, when the insulating material penetrates into the cavity, the insulating material can not be completely filled between the first and second substrates, thereby causing solder bleeding in the semiconductor package and preventing short-circuit failure.

도 1은 본 발명의 일 실시 예에 따른 양면 실장형 반도체 패키지의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 양면 실장형 반도체 패키지의 부분 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 양면 실장형 반도체 패키지의 부분 단면도이다.1 is a cross-sectional view of a two-sided mounting type semiconductor package according to an embodiment of the present invention.
2 is a partial cross-sectional view of a two-sided mounting type semiconductor package according to an embodiment of the present invention.
3 is a partial cross-sectional view of a two-sided mounting type semiconductor package according to an embodiment of the present invention.

본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 명세서에 첨부된 도면에 의거한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.The foregoing and other objects, features, and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

도 1은 본 발명의 일 실시예에 따른 양면 실장형 반도체 패키지의 단면도, 도 2는 본 발명의 일 실시예에 따른 양면 실장형 반도체 패키지의 부분 단면도, 도 3은 본 발명의 다른 일 실시 예에 따른 양면 실장형 반도체 패키지의 부분 단면도이다. FIG. 1 is a cross-sectional view of a two-sided mounting type semiconductor package according to an embodiment of the present invention, FIG. 2 is a partial sectional view of a two-side mounting type semiconductor package according to an embodiment of the present invention, and FIG. 2 is a partial cross-sectional view of a double-sided mounting type semiconductor package.

도 1에 도시된 바와 같이, 본 발명의 양면 실장형 반도체 패키지는 양면에 전자 소자(111a, 11b)가 실장된 제 1기판(110)과 제 1기판(110)의 하면과 접합되며 내부에 중공부(140)가 형성되어 제 1기판(110)의 하면에 실장된 전자 소자(111b)가 중공부(140) 내에 수용되는 제 2기판(120) 및 제 1기판(110)과 상기 제 2기판(120) 사이에 형성된 절연층(130)을 포함하되, 제 2기판(120)에 홈(152) 또는 돌기(151)가 형성되고 홈(152) 또는 돌기(151)에 대응하여 제 1기판(110)에 돌기(151) 또는 홈(152)이 형성되는 구조를 갖는다.As shown in FIG. 1, the double-sided mounting type semiconductor package according to the present invention includes a first substrate 110 on which electronic elements 111a and 11b are mounted on both surfaces thereof, a first substrate 110 bonded to the lower surface of the first substrate 110, A second substrate 120 and a first substrate 110 on which an electronic element 111b mounted on a lower surface of the first substrate 110 is formed and a hollow portion 140 is formed in the hollow portion 140, A groove 152 or a protrusion 151 is formed in the second substrate 120 and a second substrate 120 is formed in correspondence with the groove 152 or the protrusion 151. [ The protrusions 151 or the grooves 152 are formed in the protrusions 110.

일반적으로 양면 실장형 반도체 패키지는 제 1기판(110)의 상면과 하면에 전자 소자(111a, 111b)가 실장된다. 제 1기판(100)의 상면과 하면에는 이러한 전자 소자(111a, 111b)가 상면과 하면에 적어도 하나씩 실장된다. 전자 소자(111a, 111b)는 수동 소자와 능동 소자과 같은 반도체 패키지에서 사용될 수 있는 모든 소자들이 될 수 있다. Generally, the electronic devices 111a and 111b are mounted on the upper surface and the lower surface of the first substrate 110 in the double-sided mounting type semiconductor package. At least one of the electronic devices 111a and 111b is mounted on the upper surface and the lower surface of the first substrate 100, respectively. The electronic devices 111a and 111b can be any device that can be used in a semiconductor package such as a passive device and an active device.

도 1에 도시된 상면에 실장된 전자 소자(111a)와 하면에 실장된 전자 소자(111b)의 갯수와 크기는 하나의 일 실시 예로, 제 1기판(110)에 상면과 하면에 실장되는 전자 소자(111a, 111b)의 갯수와 크기는 도 1에 도시된 바로 한정되지 않고 반도체 패키지 제조시 필요에 따라 다양하게 배치될 수 있다.The number and the size of the electronic device 111a mounted on the top surface and the electronic device 111b mounted on the bottom surface shown in FIG. 1 are one example of the number and size of the electronic device 111a mounted on the top surface and the bottom surface of the first substrate 110, The number and size of the semiconductor chips 111a and 111b are not limited to those shown in FIG. 1, and may be variously arranged as needed in the manufacture of semiconductor packages.

제 1기판(100)은 기판으로는 실리콘 기판, 세라믹 기판, 인쇄 회로 기판 등 반도체 패키지에서 일반적으로 사용되는 모든 기판일 수 있다.The first substrate 100 may be any substrate commonly used in semiconductor packages such as a silicon substrate, a ceramic substrate, and a printed circuit board.

이렇게 제 1기판(100)의 양면에 전자소자(111a, 111b)가 실장되면 제 1기판(100)의 하면에 실장된 전자소자(111b)가 수용되도록 하는 중공부(140)를 갖도록 제 2기판(120)이 형성된다.When the electronic devices 111a and 111b are mounted on both sides of the first substrate 100, the second substrate 100 is provided with a hollow portion 140 for accommodating the electronic devices 111b mounted on the lower surface of the first substrate 100, (120) is formed.

제 2기판(120)은 상부에 제 1기판(110)과 전기적으로 연결되기 위한 전극패드(112)가 형성되고 하부에는 외부와 전기적으로 연결되기 위한 외부접속단자(122)가 형성된다.The second substrate 120 has an electrode pad 112 electrically connected to the first substrate 110 at an upper portion thereof and an external connection terminal 122 electrically connected to the outside at a lower portion thereof.

제 2기판(120)과 제 1기판(110)은 제 2기판(120)과 제 1기판(110)이 서로 전기적으로 연결되도록 제 2기판(120)의 상면과 제 1기판(110)의 하면의 사이에 전극패드(112)가 형성되고, 제 2기판(120)의 하부에는 외부와 전기적으로 연결되기 위하여 전극패드(112)와 제 2기판(120)의 내부에서 연결되어 비아(121)와 접속되는 외부접속단자(122)가 형성되는 것이다.The second substrate 120 and the first substrate 110 are electrically connected to the upper surface of the second substrate 120 and the lower surface of the first substrate 110 such that the second substrate 120 and the first substrate 110 are electrically connected to each other. The electrode pad 112 is formed between the electrode pad 112 and the second substrate 120 so as to be electrically connected to the outside of the second substrate 120, An external connection terminal 122 to be connected is formed.

이렇게 전극패드(112)로 서로 연결되어 형성되는 제 1기판(110)과 제 2기판(120)의 사이에는 절연층(130)이 형성된다.The insulating layer 130 is formed between the first substrate 110 and the second substrate 120 which are connected to each other by the electrode pad 112.

전극패드(112)가 제 1기판(110)과 제 2기판(120) 사이에 소정의 간격을 두고 1개 이상 형성이 되는데, 제 1기판(110)과 제 2기판(120) 사이에 전극패드(112)가 형성되지 않은 빈 공간에 절연성 재료가 주입되어 절연층(130)이 형성되는 것이다.At least one electrode pad 112 is formed between the first substrate 110 and the second substrate 120 with a predetermined gap between the first substrate 110 and the second substrate 120, The insulating layer 130 is formed by injecting the insulating material into the empty space in which the insulating layer 112 is not formed.

하지만, 제 1기판(110)과 제 2기판(120) 사이에 형성된 절연층(130)의 절연성 재료는 절연성 재료의 특성에 의하여 중공부(140)로 침투할 수 있다.However, the insulating material of the insulating layer 130 formed between the first substrate 110 and the second substrate 120 can penetrate the hollow portion 140 due to the characteristics of the insulating material.

따라서, 절연성 재료가 중공부(140)로 침투하는 것을 방지하기 위하여 제 1판(110) 및 제 2기판(120)에 홈 또는 돌기를 형성한다.Accordingly, grooves or protrusions are formed in the first and second substrates 110 and 120 to prevent the insulating material from penetrating into the hollow portion 140. [

제 2기판(120)에 홈(152) 또는 돌기(151)가 형성되고 이렇게 형성된 홈(152) 또는 돌기(151)에 대응하여 제 1기판(110)에 돌기(151) 또는 홈(152)이 형성된다. 제 2기판(120)의 홈 또는 돌기는 제 2기판(120)에서 중공부(140) 방향의 일단에 형성되는 것이 특징이다.Grooves 152 or protrusions 151 are formed on the second substrate 120 and protrusions 151 or grooves 152 are formed on the first substrate 110 corresponding to the grooves 152 or protrusions 151 thus formed . The grooves or protrusions of the second substrate 120 are formed at one end of the second substrate 120 in the direction of the hollow portion 140.

제 2기판(120)에 홈(152)이 형성되면 이에 대응하여 제 1기판(110)에는 돌기(151)가 형성되고, 제 2기판(120)에 돌기(151)가 형성되면 이에 대응하여 제 1기판(110)에는 홈(152)이 형성되는 것이다.When the grooves 152 are formed in the second substrate 120, the protrusions 151 are formed on the first substrate 110. When the protrusions 151 are formed on the second substrate 120, A groove 152 is formed in one substrate 110.

도 2와 도 3에 도시된 바와 같이, 도 2에는 제 2기판(120)의 상면에 홈(152)이 형성되면 이에 대응하는 위치에 제 1기판(110)의 하면에 돌기(151)가 형성되는 것이 나타나있고, 도 3에는 제 2기판(120)의 상면에 돌기(151)가 형성되면 이에 대응하는 위치에 제 1기판(110)의 하면에 홈(152)이 형성되는 것이 나타나있다. 즉, 홈(152)과 돌기(151)는 짝을 이루어 각각의 기판에 형성되는 것이다.2 and 3, when grooves 152 are formed on the upper surface of the second substrate 120, protrusions 151 are formed on the lower surface of the first substrate 110 at positions corresponding to the grooves 152 In FIG. 3, when protrusions 151 are formed on the upper surface of the second substrate 120, grooves 152 are formed on the lower surface of the first substrate 110 at corresponding positions. That is, the grooves 152 and the protrusions 151 are formed on the respective substrates in pairs.

제 1기판(110) 및 제 2기판(120)에 홈(152)과 돌기(151)가 짝을 이루어 형성되는 이유는 제 1기판(110)과 제 2기판(120) 사이에 절연성 재료를 채워넣는 작업에서 주입되는 절연성 재료가 중공부(140)로 침투되는 것을 더욱 효과적으로 방지하기 위한 것이다. The reason why the grooves 152 and the protrusions 151 are formed on the first substrate 110 and the second substrate 120 is that the insulating material is filled between the first substrate 110 and the second substrate 120 So that it is possible to more effectively prevent the insulating material injected from the filling operation from penetrating into the hollow portion 140.

제 1기판(110) 및 제 2기판(120)에 홈(152) 또는 돌기(151)를 형성한 상태에서 절연성 재료를 주입하면 절연성 재료가 제 1기판(110) 및 제 2기판(120)에 형성되는 홈(152) 또는 돌기(151)로 인하여 2번의 굴곡을 따라 유동해야 하기 때문에 중공부(140) 내부로 흐르는 유동성을 방지할 수 있게 되는 것이다.When the insulating material is injected into the first and second substrates 110 and 120 while the grooves 152 or the protrusions 151 are formed on the first and second substrates 110 and 120, It is necessary to flow along the two bends due to the grooves 152 or protrusions 151 formed, so that the fluidity flowing into the hollow portion 140 can be prevented.

제 2기판(120)에 홈(152)이 형성되고 이에 대응하는 위치에 짝을 이루어 제 1기판(110)에 돌기(151)가 형성되는 경우, 제 2기판(120)에 형성되는 홈(152)의 위치에 따라 제 1기판(151)에 돌기(151)가 형성됨으로써, 제 1기판(150)에 형성되는 돌기(151)는 중공부(140) 상에 형성되지 않고 제 1기판(110)과 제 2기판(120) 사이에 형성된다.When grooves 152 are formed in the second substrate 120 and protrusions 151 are formed on the first substrate 110 in a corresponding position, grooves 152 formed in the second substrate 120 The protrusions 151 formed on the first substrate 150 are not formed on the hollow portion 140 and the protrusions 151 formed on the first substrate 150 are not formed on the first substrate 150, And the second substrate 120.

제 2기판(120)에 형성되는 홈(152)과 제 1기판(110)에 형성되는 돌기(151)의 위치는 절연층(130)에 주입되는 절연 물질이 중공부(140)로 침투되는 것을 막는 데에 효과적인 위치가 된다.The positions of the grooves 152 formed in the second substrate 120 and the protrusions 151 formed in the first substrate 110 are such that the insulating material injected into the insulating layer 130 penetrates into the hollow portion 140 It is an effective position to prevent.

또한, 제 1기판(110)과 제 2기판(120)에 형성되는 상기 홈(152) 또는 돌기(151)는 복수 개로 형성되는 것을 특징으로 한다.The grooves 152 or protrusions 151 formed on the first substrate 110 and the second substrate 120 are formed in a plurality of grooves.

일 실시예로 제 1기판(110)에 돌기(151)가 복수 개가 형성되면 복수 개로 형성된 돌기(151)들의 위치에 대응되도록 제 2기판(120)에 홈(152)이 복수 개 형성되는 것이다.In one embodiment, when the first substrate 110 has a plurality of protrusions 151, a plurality of grooves 152 may be formed in the second substrate 120 to correspond to the positions of the plurality of protrusions 151.

즉, 홈과 돌기부(150)가 복수 개로 형성되는 것인데, 이렇게 제 1기판(110) 및 제 2기판(120)에 돌기(151)와 홈(152)이 복수 개로 형성되면 하나의 짝을 이루어 돌기(151)와 홈(152)이 하나만 형성되는 것보다 절연 물질이 주입될 때 유동성을 억제하여 절연 물질이 중공부(140) 내로 침투하는 것을 막는 데에 효과가 더 크다.That is, a plurality of grooves and protrusions 150 are formed. When the protrusions 151 and the grooves 152 are formed in the first substrate 110 and the second substrate 120 in this manner, It is more effective to prevent the insulating material from penetrating into the hollow portion 140 by suppressing the fluidity when the insulating material is injected, as compared with the case where only one electrode 151 and the groove 152 are formed.

이 때의 돌기(152)의 높이는 절연층(130)의 높이보다 같거나 낮게 형성된다. 돌기(152)는 제 1기판(110)과 제 2기판(120) 사이에 형성되므로 돌기(152)의 높이는 절연층(130)의 높이보다 높게 형성될 수 없다.The height of the protrusion 152 at this time is equal to or lower than the height of the insulating layer 130. Since the protrusion 152 is formed between the first substrate 110 and the second substrate 120, the height of the protrusion 152 can not be higher than the height of the insulation layer 130.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

110: 제 1기판
111a: 제 1기판의 상면에 실장된 전자 소자
111b: 제 1기판의 하면에 실장된 전자 소자
112: 전극 패드 120: 제 2기판
121: 비아 122: 외부 접속 단자
130: 절연층 140: 중공부
150: 홈과 돌기부 151: 돌기
152: 홈110: first substrate
111a: an electronic device mounted on the upper surface of the first substrate
111b: an electronic device mounted on the lower surface of the first substrate
112: electrode pad 120: second substrate
121: Via 122: External connection terminal
130: insulating layer 140: hollow
150: groove and protrusion 151: projection
152: home

Claims (5)

양면에 전자 소자가 실장된 제 1기판;
상기 제 1기판의 하면과 접합되며 내부에 중공부가 형성되어 상기 제 1기판의 하면에 실장된 상기 전자 소자가 상기 중공부 내에 수용되는 제 2기판; 및
상기 제 1기판과 상기 제 2기판 사이에 형성된 절연층;
을 포함하되,
상기 제 2기판에 홈 또는 돌기가 형성되고 상기 홈 또는 돌기에 대응하여 상기 제 1기판에 돌기 또는 홈이 형성되고, 상기 돌기의 높이는 상기 절연층의 높이보다 같거나 낮게 형성되는 양면 실장형 반도체 패키지.
A first substrate on which electronic elements are mounted on both surfaces;
A second substrate joined to a lower surface of the first substrate and having a hollow portion formed therein, the electronic device mounted on a lower surface of the first substrate being received in the hollow portion; And
An insulating layer formed between the first substrate and the second substrate;
≪ / RTI >
Wherein the second substrate has grooves or protrusions, protrusions or grooves are formed on the first substrate corresponding to the grooves or protrusions, and the height of the protrusions is equal to or lower than the height of the insulating layer. .
제 1항에 있어서,
상기 제 2기판의 상기 홈 또는 돌기는 상기 제 2기판에서 상기 중공부 측 단부에 형성되는 것을 특징으로 하는 양면 실장형 반도체 패키지.
The method according to claim 1,
Wherein the groove or protrusion of the second substrate is formed on the hollow-portion-side end of the second substrate.
제 1항에 있어서,
상기 제 1기판과 상기 제 2기판에 형성되는 상기 홈 또는 돌기는 복수 개인 것을 특징으로 하는 양면 실장형 반도체 패키지.
The method according to claim 1,
Wherein a plurality of grooves or projections are formed on the first substrate and the second substrate.
삭제delete 제 1항에 있어서,
상기 제 2기판은, 상부에 상기 제 1기판과 전기적으로 연결되기 위한 전극패드가 형성되고 하부에는 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성되는 양면 실장형 반도체 패키지. The method according to claim 1,
Wherein the second substrate has an electrode pad for electrically connecting to the first substrate on an upper portion thereof and an external connection terminal for electrically connecting to an external portion on a lower portion thereof.
KR1020130107285A 2013-09-06 2013-09-06 Semiconductor package of double-sided mounting type KR101504955B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130107285A KR101504955B1 (en) 2013-09-06 2013-09-06 Semiconductor package of double-sided mounting type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130107285A KR101504955B1 (en) 2013-09-06 2013-09-06 Semiconductor package of double-sided mounting type

Publications (2)

Publication Number Publication Date
KR20150028534A KR20150028534A (en) 2015-03-16
KR101504955B1 true KR101504955B1 (en) 2015-03-23

Family

ID=53023389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130107285A KR101504955B1 (en) 2013-09-06 2013-09-06 Semiconductor package of double-sided mounting type

Country Status (1)

Country Link
KR (1) KR101504955B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200126124A (en) * 2019-04-29 2020-11-06 삼성전기주식회사 Printed circuit board assembly

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220016337A (en) 2020-07-30 2022-02-09 (주)와이솔 Double-side mounted type semiconductor package and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120048841A (en) * 2010-11-08 2012-05-16 에스케이하이닉스 주식회사 Stacked semiconductor package
KR101274460B1 (en) * 2011-11-22 2013-06-18 삼성전기주식회사 Semiconductor package and manufacturing method threrof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120048841A (en) * 2010-11-08 2012-05-16 에스케이하이닉스 주식회사 Stacked semiconductor package
KR101274460B1 (en) * 2011-11-22 2013-06-18 삼성전기주식회사 Semiconductor package and manufacturing method threrof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200126124A (en) * 2019-04-29 2020-11-06 삼성전기주식회사 Printed circuit board assembly
KR102609138B1 (en) * 2019-04-29 2023-12-05 삼성전기주식회사 Printed circuit board assembly
US11985757B2 (en) 2019-04-29 2024-05-14 Samsung Electro-Mechanics Co., Ltd. Printed circuit board assembly

Also Published As

Publication number Publication date
KR20150028534A (en) 2015-03-16

Similar Documents

Publication Publication Date Title
US9226400B2 (en) Multilayer ceramic electronic device and method for manufacturing the same
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
KR101496920B1 (en) Semiconductor device
KR101018646B1 (en) Multi layer ceramic capacitor module
CN104241255B (en) Electronic component module and its manufacture method
US9392695B2 (en) Electric component module
US5959842A (en) Surface mount power supply package and method of manufacture thereof
KR101504955B1 (en) Semiconductor package of double-sided mounting type
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
KR102117469B1 (en) Electronic component module and manufacturing method threrof
JP5577716B2 (en) Circuit module and method for manufacturing circuit module
US10154597B2 (en) Component mount board
WO2012165111A1 (en) Method for producing multi-layer substrate and multi-layer substrate
KR200478126Y1 (en) Electric component module
KR20150057788A (en) Semi-conductor Package and Method for Manufacturing The same
CN108039324B (en) Packaging module and forming method thereof
KR101278255B1 (en) Planar transformer and method of mounting planar transformer on mainboard
KR20150000174A (en) Electric component module and manufacturing method threrof
KR20130062967A (en) Semiconductor package and manufacturing method threrof
US20070241444A1 (en) Carrier board structure with chip embedded therein and method for fabricating the same
US20150371750A1 (en) Magnetic Assembly
KR101580355B1 (en) Semiconductor Package and Manufacturing Method for the same
WO2019194200A1 (en) Component-embedded substrate
KR100661653B1 (en) Printed circuit board assembly
KR20150087682A (en) Embedded printed circuit substrate

Legal Events

Date Code Title Description
FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6