KR101502741B1 - 리던던시 로딩 효율 향상 - Google Patents

리던던시 로딩 효율 향상 Download PDF

Info

Publication number
KR101502741B1
KR101502741B1 KR1020147025593A KR20147025593A KR101502741B1 KR 101502741 B1 KR101502741 B1 KR 101502741B1 KR 1020147025593 A KR1020147025593 A KR 1020147025593A KR 20147025593 A KR20147025593 A KR 20147025593A KR 101502741 B1 KR101502741 B1 KR 101502741B1
Authority
KR
South Korea
Prior art keywords
redundancy data
redundant
redundancy
data
loading
Prior art date
Application number
KR1020147025593A
Other languages
English (en)
Other versions
KR20140114467A (ko
Inventor
웨이-켄트 옹
지-홍 베
세이-웨이 헨리 라우
온-포 앙
Original Assignee
스펜션 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨 filed Critical 스펜션 엘엘씨
Publication of KR20140114467A publication Critical patent/KR20140114467A/ko
Application granted granted Critical
Publication of KR101502741B1 publication Critical patent/KR101502741B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

프로세서 및 메모리를 포함하는 시스템이 기술되며, 상기 메모리는 상기 프로세서에 의해 실행될 때 한 방법을 구현하는 명령어들을 포함한다. 본 방법은 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 프로세서의 레지스터에 로딩하는 단계를 포함한다. 또한, 리던던시 데이터의 집합의 제2 부분이 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 휘발성 메모리에 로딩된다. 리던던시 데이터의 집합들의 제2 부분들을 로딩하는 단계는 복수의 리던던트 섹터들에 대해 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함한다.

Description

리던던시 로딩 효율 향상{IMPROVING REDUNDANCY LOADING EFFICIENCY}
본 발명은 일반적으로 파워-온-판독 시간(power-on-read time) 요건들에 관한 것으로, 특히, 파워-온-판독 시간 중의 리던던시 정보의 로딩에 관한 것이다.
특정 애플리케이션들에서, 파워-온-판독(POR; power-on-read) 시간은 고객들에 의해 강조되는 중요한 사양일 수 있다. 일례의 실시예에서, 메모리 장치에 전력이 공급될 때, 메모리 장치는 일련의 초기화 단계들을 거친다. 이 POR 시간 중에, 파워-온-판독 알고리즘들이 실행된다. POR 알고리즘들은 메모리 장치(즉, 플래시 메모리의 마이크로컨트롤러, SRAM 및 레지스터들)를 판독/기록 및 소거 요청들 등의 커맨드들을 수신할 준비가 된 상태로 놓는데 필요한 단계들을 실행할 수 있다.
파워-온-판독 시간의 한 구성 요소는 리던던시 정보(redundancy information)를 로딩하는데 필요한 시간이다. 이 정보(총 POR 시간의 10%보다 더 많은 시간이 걸릴 수 있음)는 리던던트 섹터(redundant sector)들을 추적하는데 사용된다. 일례의 메모리 장치는 섹터들로 분할될 수 있으며, 총수의 이용 가능한 섹터들은 정상 동작 섹터들 및 리던던트 섹터들로 분할된다. 정상 동작 섹터가 불량(bad)으로 식별 및 플래그 표시되었을 때, 리던던트 섹터들 중 하나가 불량 섹터 대신 사용될 수 있다. 일례의 실시예에서, 리던던시 레지스터는 불량 섹터의 어드레스를 리던던트 섹터들 중 한 리던던트 섹터의 어드레스로 대체할 수 있다. 상세히 후술되는 바와 같이, 플래시 메모리 장치는 복수의 정상 섹터들, 복수의 리던던트 섹터들, 및 리던던트 섹터들의 현재 사용(특정 리던던트 섹터가 불량 정상 섹터를 대체하기 위해 현재 사용중인지 여부)에 대한 정보를 포함할 리던던시 정보를 저장한 룩업 테이블을 포함할 수 있다.
특히, 플래시 메모리 장치들이 메모리 밀도라는 면에서 더욱더 발전되고 커짐에 따라, 고객 요건들을 만족시키기 위한 POR 시간 설계는 점점 더 도전과제가 되었다. 예를 들어, 일례의 256 Mb 메모리 장치가 8개의 리던던트 섹터를 가지는 반면, 일례의 16 Gb 메모리 장치는 64개의 리던던트 섹터를 가진다. 현재, POR 시간의 속도를 올리는 2가지 대안이 존재한다: 순수 하드웨어 구현(pure hardware implementation) 및 향상된 소프트웨어 효율. 순수 하드웨어 구현에는 적어도 3가지 단점이 있다. 첫째, 융통성(flexibility)이 없다. 특정 하드웨어 실시예가 물리적으로 구현되었으면, 쉽게 변경할 방법이 없다. 둘째, 그러한 하드웨어 변경은 통상 다이 크기를 증가시킬 것이다. 다이 크기를 증가시키는 새로운 하드웨어 생성 실시예들도 생산 비용을 증가시킬 수 있다. 셋째, 순수 하드웨어 구현은 소프트웨어 구현보다 더 복잡할 수 있다.
따라서, 소프트웨어 구현이 빡빡한 POR 시간 요건들이 존재할 때 파워-온-판독 구현을 위한 양호한 선택이다. 그러나, 소프트웨어 구현은 그 나름의 대응 도전과제 및 단점들을 가진다. 예를 들어, 리던던시 정보를 로딩하는데 실제 파워-온-판독 시간의 10%보다 더 많이 소비될 수 있다. 리던던시 정보에 대한 확장된 로딩 시간 관심사 외에, 더 큰 메모리 장치들은 훨씬 더 많은 양의 리던던시 정보의 로딩 및 저장을 요구한다. 특별히 추가 메모리 요건들을 가진 BiST 로딩 체계들에서, 이용 가능한 저장 공간이 품귀 상태이면, 효율적인 리던던시 정보 로딩을 위한 소프트웨어 솔루션들은 때때로 더 큰 메모리 장치들에는 가능하지 않다. 이러한 리던던시 정보의 로딩은 비효율적이며, 전술한 바와 같이, 더 큰 메모리 용량들에서는 악화된다. 따라서, POR 시간을 감소시키도록 리던던시 정보 로딩을 향상시키는 것이 바람직하다.
본 발명은 파워-온-판독 시간 중에 리던던시 정보를 로딩하는데 내재하는 도전과제들에 대한 솔루션을 제공한다. 본 발명의 일 실시예에 따른 방법에서, 리던던시 정보를 로딩하기 위한 방법이 기술된다. 본 방법은 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 휘발성 메모리에 로딩하는 단계를 포함한다. 또한, 리던던시 데이터의 집합의 제2 부분이 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 휘발성 메모리에 로딩된다. 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제2 부분을 로딩하는 단계는 복수의 리던던트 섹터들의 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함한다.
본 발명의 일 실시예에 따른 시스템에서, 리던던시 정보를 로딩하기 위한 시스템이 기술된다. 본 시스템은 프로세서 및 메모리를 포함하며, 상기 메모리는 상기 프로세서에 의해 실행될 때 한 방법을 구현하는 명령어들을 포함한다. 본 방법은 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 휘발성 메모리에 로딩하는 단계를 포함한다. 또한, 리던던시 데이터의 집합의 제2 부분은 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 휘발성 메모리에 로딩된다. 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제2 부분을 로딩하는 단계는 복수의 리던던트 섹터들의 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함한다.
본 발명의 일 실시예에 따른 시스템에서, 리던던시 정보를 로딩하기 위한 시스템이 기술된다. 본 시스템은 프로세서, 휘발성 메모리, 비휘발성 메모리 및 룩업 테이블을 포함한다. 비휘발성 메모리에 전력을 공급하면, 룩업 테이블의 리던던시 데이터가 휘발성 메모리에 로딩된다. 리던던시 데이터를 로딩하는 단계는 비휘발성 메모리의 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 휘발성 메모리에 로딩하는 단계를 포함한다. 그 후, 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제2 부분이 휘발성 메모리에 로딩된다. 리던던시 데이터의 집합들의 제2 부분들을 로딩하는 단계는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함한다. 리던던시 데이터의 제3 부분은 비휘발성 메모리의 복수의 리던던트 섹터들에 대한 리던던시 데이터의 복수의 제2 부분들을 포함한다.
본 발명은 유사한 참조 부호들이 유사한 요소들을 나타내는 첨부 도면들과 함께 취해진 이하의 상세한 설명을 읽을 때 더 잘 이해될 것이다.
도 1은 본 발명의 일 실시예에 따라 리던던시 정보를 룩업 테이블로부터 정적 랜덤 액세스 메모리로 로딩하는 마이크로프로세서의 일례의 간소화된 블록도를 도시한다.
도 2는 종래 기술에 따라 각각의 리던던트 섹터에 대해 2개의 바이트로 배열된 일례의 리던던시 정보 비트들을 도시한다.
도 3은 종래 기술에 따라 일례의 256 Mb 메모리 장치의 각각의 리던던트 섹터에 대해 2개의 바이트로 배열된 일례의 리던던시 정보 비트들을 도시한다.
도 4는 본 발명의 일 실시예에 따라 일례의 256 Mb 메모리 장치의 각각의 리던던트 섹터에 대해 바이트들로 배열된 일례의 리던던시 정보 비트들을 도시한다.
도 5는 본 발명의 일 실시예에 따라 메모리 장치의 각각의 리던던트 섹터에 대해 리던던시 정보를 로딩하는 방법의 일례의 흐름도를 도시한다.
이제 본 발명의 양호한 실시예들이 상세히 언급될 것이며, 그 일례들은 첨부 도면들에 도시된다. 본 발명이 양호한 실시예들과 관련하여 기술될 것이지만, 본 발명을 이 실시예들로 제한하려는 의도가 아님을 이해할 것이다. 그와는 반대로, 본 발명은 첨부된 청구항들에 의해 정의된 본 발명의 원리 및 범위 내에 포함될 수 있는 대안들, 변경들 및 등가물들을 망라하도록 의도된다. 더욱이, 본 발명의 실시예들의 이하의 상세한 설명에서, 다수의 특정 세부 사항들은 본 발명의 철저한 이해를 제공하기 위해 기재된다. 그러나, 본 발명이 이러한 특정 세부 사항들 없이 실현될 수 있음을 당업자는 알 것이다. 다른 실례들에서, 널리 공지된 방법들, 절차들, 컴포넌트들 및 회로들은 본 발명의 실시예들의 양상들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 본 발명의 실시예들을 도시하는 도면들은 어느 정도 개략적이며 일정한 비율이 아니고, 특히, 치수들 중 일부는 프레젠테이션의 명료성을 위한 것이며 도면들에서 과장해서 도시되어 있다. 유사하게, 설명의 용이성을 위해 도면들의 뷰들은 일반적으로 유사한 방향들을 도시하더라도, 도면들의 묘사는 대부분의 부분들에서 임의적이다. 일반적으로, 본 발명은 임의의 방향으로 동작될 수 있다.
표기법 및 명명법(NOTATION AND NOMENCLATURE)
이하의 상세한 설명의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 절차들, 단계들, 논리 블록들, 프로세싱 및 다른 기호적 표현들 면에서 제시된다. 이 설명 및 표현들은 데이터 프로세싱 분야에 숙련된 이들에 의해서 그 작업의 실체를 본 분야의 다른 숙련된 이들에게 가장 효과적으로 전달하기 위해 사용되는 수단이다. 절차, 컴퓨터 실행 단계, 논리 블록, 프로세스 등이 본 명세서에 있으며, 일반적으로, 희망 결과를 야기하는 단계들 또는 명령어들의 자기 부합적 시퀀스(self-consistent sequence)인 것으로 생각된다. 단계들은 물리적인 양들의 물리적인 조작을 요구하는 단계들이다. 통상, 반드시는 아니지만, 이 양들은 컴퓨터 시스템에서 저장, 전송, 결합, 비교 및 달리 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 주로 일반적인 용법으로 인해, 이 신호들을 비트들, 값들, 요소들, 심볼들, 문자들, 용어들, 숫자들 등으로 나타내는 것이 때로는 편리하다고 입증되었다.
그러나, 이러한 용어들 및 유사한 용어들은 모두 적합한 물리적 양들과 연관될 것이며 이 양들에 적용된 단지 편리한 라벨들임을 유념해야만 한다. 이하의 설명으로부터 명백한 바와 같이 명확하게 달리 지시되지 않는 한, 본 발명의 도처에서, "프로세싱(processing)" 또는 "액세스(accessing)" 또는 "실행(executing)" 또는 "저장(storing)" 또는 "렌더링(rendering)" 등의 용어들을 사용하는 설명은 컴퓨터 시스템의 레지스터들 및 메모리들 및 다른 컴퓨터 판독 가능 매체 내의 물리적 (전자) 양들로서 표현된 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장, 송신 또는 디스플레이 장치들 내의 물리적 양들로서 유사하게 표현된 다른 데이터로 조작 및 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 장치의 동작 및 프로세스들을 나타냄을 알 것이다. 컴포넌트가 수개의 실시예들에서 나타날 때, 동일한 참조 부호의 사용은 컴포넌트가 원래의 실시예에서 도시된 바와 같이 동일한 컴포넌트임을 의미한다.
본 발명의 실시예들은 계속 증가하는 메모리 장치 기억 용량들에 따라 짧은 리던던트 정보 로딩 시간을 유지하는데 내재하는 증가하는 도전과제들에 대한 솔루션을 제공한다. 더욱이, 본 발명의 실시예들은 소정의 메모리 장치에 로딩 및 저장되는데 필요한 데이터의 양을 감소시킴으로써 증가하는 저장 및 로딩 요건들에 대한 솔루션을 또한 제공한다. 상세히 후술되는 바와 같이, 본 발명의 각종 실시예들은 특정 리던던트 섹터에 대한 리던던시 정보 비트들을 "로우(low)" 부분 및 "하이(high)" 부분으로 분할하는 리던던시 정보 로딩 체계를 제공한다(일 실시예에서, 로우 부분은 데이터의 한 바이트: 로우 바이트(low byte)이고, 하이 부분은 또한 데이터의 한 바이트: 하이 바이트(high byte)이다). 또한, 상세히 후술되는 바와 같이, 복수의 리던던트 섹터들의 하이 바이트들은 적어도 하나의 결합 하이 바이트(combined high byte)로 결합될 수 있다. 다른 실시예들에서, 로우 부분 및 하이 부분은 비트들의 일부 다른 양일 수 있다. 상세히 후술되는 바와 같이, 리던던시 정보 로딩 시간은 각각의 리던던트 섹터에 대한 로우 바이트 및 리던던트 섹터들에 대한 복수의 하이 바이트들을 포함하는 적어도 하나의 결합 하이 바이트를 로딩함으로써 단축될 수 있다. 이러한 로딩 체계는 소정의 메모리 장치에 대해 로딩되어야만 하는 리던던시 데이터의 양의 감소를 야기할 수 있다.
일례의 실시예에서, 도 1에 도시된 바와 같이, 리던던트 섹터들(110)에 대한 최적화된 리던던시 정보는 플래시 메모리 장치(100)의 TRIM 섹터(102)에 저장될 수 있다. 일 실시예에서, TRIM 섹터(102)의 리던던시 정보는 룩업 테이블로서 저장된다. 일 실시예에서, TRIM 섹터(102)에 저장된 리던던시 정보는 마이크로컨트롤러(106)에 의해 최적화되었다. SRAM(104)에 일시적으로 저장된 리던던시 정보를 최적화한 후에, 최적화된 리던던시 정보는 저장을 위해 TRIM 섹터(102)에 전송될 수 있다. 후술되는 바와 같이, POR 알고리즘들의 실행 중에, TRIM 섹터(102)에 저장된 리던던시 정보는 플래시 메모리(100)의 리던던시 레지스터(108)에 전송될 수 있다. 일 실시예에서, 리던던시 레지스터(108)는 복수의 플립-플롭들이다. 일 실시예에서, 리던던시 정보가 POR 알고리즘 중에 리던던시 레지스터(108)에 로딩된 후에, 로딩된 리던던시 정보는 판독, 기록 또는 소거 커맨드가 있을 때마다 쉽게 신속하게 액세스될 수 있다. 그 후, 플래시 메모리 장치(100)는 리던던시 레지스터에 리스팅된 발견된 리던던트 섹터들 중 하나에 의해 목표 섹터가 리페어(예를 들어, 대체)되었는 지를 검사할 수 있으며, 필요한 경우 대체 리던던트 섹터에 커맨드를 다시 보낼 수 있다.
전술한 바와 같이, 또한, 도 1에 도시된 바와 같이, 플래시 메모리들은 융통성을 달성하기 위해 소프트웨어 솔루션들을 구현하는 마이크로컨트롤러들(106)로 구현될 수 있다. 일례의 실시예에서, 8-비트 마이크로컨트롤러(MCU)는 소프트웨어 융통성을 달성하는데 사용될 수 있지만, 하드웨어 솔루션들과 비교할 때 느린 POR 시간을 야기한다. 상세히 후술되는 바와 같이, 8-비트 마이크로컨트롤러는 리던던시 데이터가 한번에 한 바이트씩(예를 들어, 8비트씩) 리던던시 레지스터(108)에 로딩될 것을 요구할 것이다.
또한, 32개의 리던던시 섹터들을 가진 일례의 2 Gb 메모리 장치는 리던던시 정보의 32개의 집합을 가지며, 한 집합은 각각의 리던던시 섹터에 대해 12 비트의 리던던시 데이터로 이루어진다. 일 실시예에서, 8-비트 마이크로컨트롤러(MCU)에서와 같이, 12개의 비트들이 2개의 바이트로 분할될 수 있다. 일 실시예에서, 리던던시 정보의 바이트들은 한번에 한 바이트씩 로딩된다. 따라서, 2 Gb 메모리 장치에 대한 리던던시 정보의 로딩 중에, 총 64 바이트의 데이터가 리던던시 정보의 32개의 집합에 대해 로딩될 필요가 있다.
이하의 표 1은 일례의 8-비트 마이크로컨트롤러(MCU)(106)를 사용하는 상이한 메모리 장치 밀도들에 대한 종래의 리던던시 정보 로딩 & POR 시간을 도시한다. 300 ㎲의 일례의 POR 시간 사양에 따라, 종래의 구현은 8 Gb 밀도 메모리 장치들 및 그 이후(onwards)에 대해 실패할 것이다. 전술한 바와 같이, 이 일례의 실시예는 8-비트 마이크로컨트롤러(106)를 사용하기 때문에, 리던던시 정보는 로우 바이트 및 하이 바이트로 분할될 수 있다. 표 1에 도시된 바와 같이, 각각의 리던던트 섹터에 대해 2개의 바이트로 분할된 리던던시 정보에 따라, 종래 기술에 따른 일례의 256 Mb 메모리 장치는 16 바이트의 리던던시 정보의 로딩을 요구할 것이며, 극단적인 대비로서, 16 Gb 메모리 장치는 128 바이트의 리던던트 정보의 로딩을 요구할 것이다.
표 1에 또한 도시된 바와 같이, 256 Mb 메모리 장치 대 16 Gb 메모리 장치에 대한 일례의 리던던시 데이터 로딩 시간은 각각 8.32 ㎲로부터 66.56 ㎲로 변한다. 따라서, 표 1에 또한 도시된 바와 같이, 리던던시 로딩 시간의 증가에 따라, 8 Gb 및 더 큰 메모리 장치들은 300 ㎲의 일례의 사양 요건에 실패할 것이다. 전술한 바와 같이, 리던던시 정보를 로딩하기 위한 종래의 소프트웨어 솔루션들의 사용은 8 Gb 및 더 큰 메모리 장치들에는 가능하지 않다.
Figure 112014086675832-pct00001
도 2에 도시된 바와 같이, 8개의 리던던트 섹터를 가진 일례의 256 Mb 메모리 장치는 각각의 리던던트 섹터에 대해 9개의 비트의 리던던트 정보(202)를 포함한다. 도 2에 도시된 바와 같이, 8개의 리던던트 섹터를 가진 일례의 512 Mb 메모리 장치는 각각의 리던던트 섹터에 대해 10개의 비트의 리던던트 정보(204)를 포함한다. 도 2에 도시된 바와 같이, 16개의 리던던트 섹터를 가진 일례의 1 Gb 메모리 장치는 각각의 리던던트 섹터에 대해 11개의 비트의 리던던트 정보(206)를 포함한다. 또한, 도 2에 도시된 바와 같이, 일례의 2 Gb 메모리 장치는 각각의 리던던트 섹터에 대해 12개의 비트의 리던던트 정보(208)를 포함하고, 일례의 4 Gb 메모리 장치는 각각의 리던던트 섹터에 대해 13개의 비트의 리던던트 정보(210)를 포함하며, 일례의 8 Gb 메모리 장치는 각각의 리던던트 섹터에 대해 14개의 비트의 리던던트 정보(212)를 포함하고, 일례의 16 Gb 메모리 장치는 각각의 리던던트 섹터에 대해 15개의 비트의 리던던트 정보(214)를 포함한다.
리던던시 로딩 효율 향상:
일례의 실시예에서, POR 시간은 로딩하는 리던던시 데이터 바이트들의 수를 감소시킴으로써 단축될 수 있다. 간단히, 일례의 256 Mb 메모리 장치들의 일례가 도시된다. 도 3에 도시된 바와 같이, 일례의 256 Mb 메모리 장치는 각각의 리던던시 섹터(RED0-RED7)에 대해 9개의 비트의 리던던시 정보(302)를 요구한다(28 = 256; 8 비트 + 1 인에이블 비트 = 9 비트). 로우 바이트가 이미 채워져 있으므로, 비트 8인 인에이블 비트가 각각의 리던던시 정보의 하이 바이트에 저장된다. 이러한 종래의 체계에서는, POR 시간 중에 총 16개의 바이트의 리던던시 데이터가 로딩된다(각각의 리던던트 섹터에 대해 2개의 바이트).
도 4에 도시된 바와 같이, 모든 8개의 인에이블 비트들(하이 바이트의 비트 8)이 단일 바이트(402)로 그룹화될 수 있다. 따라서, 본 일례의 실시예에서, 종래의 16개 대신, 오직 9개의 바이트만이 일례의 256 Mb 메모리 장치에 대해 리던던시 데이터를 저장하도록 요구된다. 도 4에 도시된 바와 같이, 일례의 9개의 바이트의 리던던시 정보는 8개의 로우 바이트(404)를 포함하며, 하나의 로우 바이트는 각각의 리던던트 섹터(RED0-RED7)에 대한 것이고, 나머지 바이트(402)는 8개의 인에이블 비트(각각의 하이 바이트의 비트 8)를 포함한다. 본 일례에서 각각 오직 단일 비트만을 포함하는 8개의 하이 바이트를 로딩하는 대신, 단독 비트들이 단일 결합 하이 바이트로 그룹화된다. 본 일례의 실시예는 종래의 리던던시 정보 로딩 체계에 필요한 바이트들의 수에 대한 43.75%의 가능한 감소를 보여준다.
이하의 표 2는 전술한 일례의 리던던시 정보 로딩 방법들의 사용을 통한 상이한 일례의 플래시 메모리 장치 밀도들로 달성된 계산된 감소들의 비교를 도시한다.
Figure 112014086675832-pct00002
도 4가 일례의 256 Mb 메모리 장치에 대한 각각의 리던던트 섹터에 대해 하이 바이트들의 콘텐츠를 결합한 결과들을 도시하지만, 본 발명의 실시예들은 다른 메모리 장치들에도 또한 적용될 수 있다. 예를 들어, 본 발명에 따른 일례의 2 Gb 메모리 장치에서, 표 2에 도시된 바와 같이, 룩업 테이블(102)에 저장된 리던던시 정보는 총 48개의 바이트들에 대해 32개의 로우 바이트들 및 16개의 결합 하이 바이트들을 포함할 수 있다. 도 2에 도시된 바와 같이, 일례의 2 Gb 메모리 장치에서, 각각의 리던던시 섹터는 8개의 비트를 포함하는 로우 바이트 및 4개의 비트를 포함하는 하이 바이트를 포함한다. 리던던시 섹터들에 대한 하이 바이트들의 비트들이 결합될 때, 이들은 상술된 16개의 결합 하이 바이트들에 이른다. 도 2 및 표 2에 도시된 다른 일례에서, 각각 14개의 비트의 64개의 리던던시 섹터를 포함하는 일례의 8 Gb 메모리 장치에서, 총 112개의 바이트들이 로딩될 수 있으며, 종래의 리던던시 로딩 체계로부터 16개의 바이트들이 감소된다. 상기 8 Gb 메모리 장치에서, 종래의 64개의 하이 바이트들로부터 감소하여, 각각의 하이 바이트의 6개의 비트는 48개의 결합 하이 바이트들로 결합될 수 있다.
최적 리던던시 정보 로딩 효율을 위한 일례의 방법이 도 5에 도시된다. 도 5의 단계(502)에서, 리던던시 정보 로딩이 시작된다. 도 5의 단계(504)에서, 리던던시 카운터가 설정된다. 로딩될 9개의 바이트들의 리던던트 정보를 가진 일례의 실시예에서, 리던던시 카운터는 9로 설정된다. 256 Mb 메모리 장치에 대한 일례의 실시예에서, 전술한 바와 같이, 각각의 리던던트 섹터에 대해 9개의 비트의 리던던트 정보가 로딩된다. (로우 바이트의) 처음 8개의 비트는 처음 8개의 바이트에 포함되고, 각각의 리던던트 섹터에 대해 하이 바이트의 나머지 비트 8은 9번째 바이트: 결합 하이 바이트에 포함된다. 전술한 바와 같이, 각종 메모리 장치 실시예들은 리던던트 섹터에 대해 상이한 수들의 비트들의 리던던트 정보를 요구할 것이다. 각각의 메모리 장치가 각각의 리던던시 섹터에 대해 풀 로우 바이트(a full low byte)를 포함할 것이지만, 각각의 리던던시 섹터는 가변 수의 비트들을 포함하는 하이 바이트를 또한 포함할 것이다. 예를 들어, 일례의 256 Mb 메모리 장치는 각각의 하이 바이트에 1개의 비트를 포함하지만, 일례의 8 Gb 메모리 장치는 각각의 하이 바이트에 6개의 비트를 포함한다. 전술한 바와 같이, 하이 바이트들의 비트들은 감소된 수의 결합 하이 바이트들로 결합될 수 있다. 따라서, 리던던시 정보를 로딩하는데 필요한 바이트들의 총 수는 각각의 리던던시 섹터에 대해 하나의 로우 바이트 및 다수의 결합 하이 바이트들일 것이다.
도 5의 단계(506)에서, 리던던시 정보 룩업 테이블의 개시 어드레스가 설정된다. 전술한 바와 같이, 도 1에 도시된 바와 같이, 룩업 테이블은 플래시 메모리의 TRIM 섹터(102)에 있을 수 있다. 도 5의 단계(508)에서, 리던던시 레지스터(108) 개시 어드레스가 또한 설정된다. 일 실시예에서, 리던던시 레지스터(108)는 복수의 플립-플롭으로 구현된다. 도 5의 단계(510)에서, 리던던시 정보는 어드레싱된 리던던시 정보에 대한 룩업 테이블로부터 판독된다. 도 5의 단계(512)에서, 단계(510)에서 판독된 리던던시 정보가 리던던시 레지스터(108)에 기록된다. 도 5의 단계(514)에서, 리던던시 카운터는 1씩 감소된다. 도 5의 단계(516)에서, 리던던시 카운터가 판독된다. 카운터가 0으로 판독되면, 방법은 도 5의 단계(518)로 넘어가서 종료한다. 리던던시 카운터가 0보다 큰 값으로 판독되면, 방법은 단계(510)로 돌아가서, 다음 어드레싱된 리던던시 정보에 대한 룩업 테이블로부터 리던던시 정보의 다음 부분을 판독한다.
8-비트 마이크로컨트롤러가 본 명세서에 포함된 실시예들에서 사용되었지만, 다른 마이크로컨트롤러가 또한 사용될 수 있다. 예를 들어, 16-비트 마이크로컨트롤러가 또한 상이한 크기의 레지스터들을 가질 수 있으므로, 16-비트 마이크로컨트롤러가 상이한 리던던시 정보 로딩 기준에 따라 또한 사용될 수 있다. 따라서, 리던던시 정보를 TRIM 섹터(102)로부터 리던던시 레지스터(108)로 전달하기 위한 최대 데이터 대역폭은 사용된 마이크로컨트롤러의 용량의 함수이다.
특정 양호한 실시예들 및 방법들이 본 명세서에 기술되었지만, 이러한 실시예들 및 방법들의 변형들 및 변경들이 본 발명의 원리 및 범위로부터 벗어나지 않은 채로 이루어질 수 있음을 상술된 설명으로부터 당업자에게 명백할 것이다. 본 발명은 첨부된 청구항들 및 준거법의 규칙들 및 원칙들에 의해 요구된 정도로만 제한되어야 한다고 의도된다.

Claims (31)

  1. 복수의 리던던트 섹터(redundant sector)들의 각각의 리던던트 섹터에 대해 리던던시 데이터(redundancy data)의 집합의 제1 부분을 마이크로컨트롤러의 레지스터에 로딩하는 단계 - 상기 레지스터는 리던던시 데이터의 집합들의 복수의 제1 부분들로 로딩되고, 리던던시 데이터의 집합의 제1 부분은 각각의 리던던트 섹터에 대한 것임 - ;
    상기 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 상기 리던던시 데이터의 집합의 제2 부분을 상기 레지스터에 로딩하는 단계 - 상기 레지스터는 리던던시 데이터의 복수의 제2 부분들로 로딩되고, 상기 리던던시 데이터의 집합의 제2 부분은 각각의 리던던트 섹터에 대한 것이고, 상기 리던던시 데이터의 집합들의 제2 부분들을 로딩하는 단계는 상기 복수의 리던던트 섹터들에 대해 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함함 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    리던던시 데이터의 집합의 제1 부분은 상기 마이크로컨트롤러의 대역폭에 의해 정의된 비트들의 최대 수인 방법.
  3. 제1항에 있어서,
    리던던시 데이터의 집합의 제1 부분은 리던던시 데이터의 바이트인 방법.
  4. 제2항에 있어서,
    리던던시 데이터의 집합의 제2 부분은 상기 마이크로컨트롤러의 대역폭에 의해 정의된 비트들의 최대 수의 일부분인 방법.
  5. 제4항에 있어서,
    상기 비트들의 최대 수의 일부분은 상기 마이크로컨트롤러의 대역폭에 의해 정의된 비트들의 최대 수보다 더 적은 방법.
  6. 제3항에 있어서,
    리던던시 데이터의 집합의 제2 부분은 리던던시 데이터의 바이트의 일부분인 방법.
  7. 제6항에 있어서,
    상기 리던던시 데이터의 바이트의 일부분은 리던던시 데이터의 바이트보다 더 적은 방법.
  8. 제2항에 있어서,
    리던던시 데이터의 제3 부분은 상기 마이크로컨트롤러의 대역폭에 의해 정의된 비트들의 최대 수의 일부분인 방법.
  9. 제8항에 있어서,
    상기 리던던시 데이터의 제3 부분은 상기 마이크로컨트롤러의 대역폭에 의해 정의된 비트들의 최대 수인 방법.
  10. 제8항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트의 일부분인 방법.
  11. 제8항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트인 방법.
  12. 제1항에 있어서,
    상기 리던던시 데이터의 제3 부분은 리던던시 데이터의 복수의 제2 부분들을 포함하는 방법.
  13. 프로세서 및 메모리를 포함하는 시스템으로서,
    상기 메모리는 상기 프로세서에 의해 실행될 때 한 방법을 구현하는 명령어들을 포함하며, 상기 방법은
    복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 상기 프로세서의 레지스터에 로딩하는 단계 - 상기 레지스터는 리던던시 데이터의 집합들의 복수의 제1 부분들로 로딩되고, 리던던시 데이터의 집합의 제1 부분은 각각의 리던던트 섹터에 대한 것임 - ;
    상기 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 상기 리던던시 데이터의 집합의 제2 부분을 상기 레지스터에 로딩하는 단계 - 상기 레지스터는 리던던시 데이터의 복수의 제2 부분들로 로딩되고, 상기 리던던시 데이터의 집합의 제2 부분은 각각의 리던던트 섹터에 대한 것이고, 상기 리던던시 데이터의 집합들의 제2 부분들을 로딩하는 단계는 상기 복수의 리던던트 섹터들에 대해 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 단계를 포함함 -
    를 포함하는 시스템.
  14. 제13항에 있어서,
    리던던시 데이터의 집합의 제1 부분은 상기 프로세서의 대역폭에 의해 정의된 비트들의 최대 수인 시스템.
  15. 제13항에 있어서,
    리던던시 데이터의 집합의 제1 부분은 리던던시 데이터의 바이트인 시스템.
  16. 제14항에 있어서,
    리던던시 데이터의 집합의 제2 부분은 상기 프로세서의 대역폭에 의해 정의된 비트들의 최대 수의 일부분인 시스템.
  17. 제16항에 있어서,
    상기 비트들의 최대 수의 일부분은 상기 프로세서의 대역폭에 의해 정의된 비트들의 최대 수보다 더 적은 시스템.
  18. 제15항에 있어서,
    리던던시 데이터의 집합의 제2 부분은 리던던시 데이터의 바이트의 일부분인 시스템.
  19. 제18항에 있어서,
    상기 리던던시 데이터의 바이트의 일부분은 리던던시 데이터의 바이트보다 더 적은 시스템.
  20. 제14항에 있어서,
    리던던시 데이터의 제3 부분은 상기 프로세서의 대역폭에 의해 정의된 비트들의 최대 수의 일부분인 시스템.
  21. 제20항에 있어서,
    상기 리던던시 데이터의 제3 부분은 상기 프로세서의 대역폭에 의해 정의된 비트들의 최대 수인 시스템.
  22. 제20항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트의 일부분인 시스템.
  23. 제20항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트인 시스템.
  24. 제13항에 있어서,
    상기 리던던시 데이터의 제3 부분은 리던던시 데이터의 복수의 제2 부분들을 포함하는 시스템.
  25. 레지스터를 포함하는 프로세서;
    휘발성 메모리;
    비휘발성 메모리; 및
    룩업 테이블
    을 포함하고,
    상기 비휘발성 메모리에 전력을 공급하면, 상기 룩업 테이블의 리던던시 데이터가 상기 레지스터에 로딩되고, 상기 리던던시 데이터를 로딩하는 것은,
    상기 비휘발성 메모리의 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 리던던시 데이터의 집합의 제1 부분을 상기 휘발성 메모리에 로딩하는 것 - 상기 레지스터는 리던던시 데이터의 집합들의 복수의 제1 부분들로 로딩되고, 리던던시 데이터의 집합의 제1 부분은 각각의 리던던트 섹터에 대한 것임 - ;
    상기 비휘발성 메모리의 상기 복수의 리던던트 섹터들의 각각의 리던던트 섹터에 대해 상기 리던던시 데이터의 집합의 제2 부분을 상기 휘발성 메모리에 로딩하는 것 - 상기 레지스터는 리던던시 데이터의 복수의 제2 부분들로 로딩되고, 상기 리던던시 데이터의 집합의 제2 부분은 각각의 리던던트 섹터에 대한 것이고, 상기 리던던시 데이터의 집합들의 제2 부분들을 로딩하는 것은, 상기 비휘발성 메모리의 상기 복수의 리던던트 섹터들에 대해 리던던시 데이터의 복수의 제2 부분들을 포함하는 리던던시 데이터의 제3 부분을 로딩하는 것을 포함함 -
    을 포함하는 시스템.
  26. 제25항에 있어서,
    리던던시 데이터의 집합의 제1 부분은 리던던시 데이터의 바이트인 시스템.
  27. 제25항에 있어서,
    리던던시 데이터의 집합의 제2 부분은 리던던시 데이터의 바이트의 일부분인 시스템.
  28. 제27항에 있어서,
    상기 리던던시 데이터의 바이트의 일부분은 리던던시 데이터의 바이트보다 더 적은 시스템.
  29. 제25항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트의 일부분인 시스템.
  30. 제29항에 있어서,
    리던던시 데이터의 제3 부분은 리던던시 데이터의 바이트인 시스템.
  31. 제25항에 있어서,
    상기 리던던시 데이터의 제3 부분은 리던던시 데이터의 복수의 제2 부분들을 포함하는 시스템.
KR1020147025593A 2012-02-17 2013-02-08 리던던시 로딩 효율 향상 KR101502741B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/399,537 2012-02-17
US13/399,537 US8799598B2 (en) 2012-02-17 2012-02-17 Redundancy loading efficiency
PCT/US2013/025417 WO2013122836A1 (en) 2012-02-17 2013-02-08 Improving redundancy loading efficiency

Publications (2)

Publication Number Publication Date
KR20140114467A KR20140114467A (ko) 2014-09-26
KR101502741B1 true KR101502741B1 (ko) 2015-03-13

Family

ID=48983247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147025593A KR101502741B1 (ko) 2012-02-17 2013-02-08 리던던시 로딩 효율 향상

Country Status (7)

Country Link
US (1) US8799598B2 (ko)
JP (1) JP5808506B2 (ko)
KR (1) KR101502741B1 (ko)
CN (2) CN108038063B (ko)
DE (1) DE112013001001T5 (ko)
GB (1) GB2513807B (ko)
WO (1) WO2013122836A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6511739B2 (ja) * 2014-06-20 2019-05-15 富士通株式会社 冗長システムおよび冗長化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories
US6301152B1 (en) * 1999-05-12 2001-10-09 Stmicroelectronics S.R.L. Non-volatile memory device with row redundancy

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5974544A (en) 1991-12-17 1999-10-26 Dell Usa, L.P. Method and controller for defect tracking in a redundant array
JP3105092B2 (ja) 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
US6154850A (en) * 1993-11-01 2000-11-28 Beaufort River, Inc. Data storage system and method
US6031758A (en) * 1996-02-29 2000-02-29 Hitachi, Ltd. Semiconductor memory device having faulty cells
JP2002109895A (ja) * 1996-02-29 2002-04-12 Hitachi Ltd 半導体記憶装置
US6393552B1 (en) 1998-06-19 2002-05-21 International Business Machines Corporation Method and system for dividing a computer processor register into sectors
JP4622082B2 (ja) * 2000-10-20 2011-02-02 ソニー株式会社 データ再生装置、データ記録装置、およびデータ再生方法、データ記録方法、リスト更新方法、並びにプログラム提供媒体
US7290087B2 (en) * 2003-11-26 2007-10-30 International Business Machines Corporation Adaptive grouping in object raid
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
FR2894709A1 (fr) * 2005-12-13 2007-06-15 Gemplus Sa "detecteur de destruction anormale de secteur memoire"
JP4946102B2 (ja) * 2006-03-10 2012-06-06 ソニー株式会社 不揮発性メモリシステムおよび不揮発性メモリの管理方法
WO2008068706A1 (en) * 2006-12-07 2008-06-12 Nxp B.V. Method and device for reconfiguration of reliability data in flash eeprom storage pages
US8495454B2 (en) * 2008-07-14 2013-07-23 Marvell World Trade Ltd. Methods, apparatuses, systems, and architectures for quickly and reliably encoding and/or decoding system data
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US7996736B2 (en) * 2008-10-26 2011-08-09 Sandisk 3D Llc Bad page marking strategy for fast readout in memory
US8296515B1 (en) * 2009-05-22 2012-10-23 Nvidia Corporation RAID-6 computation system and method
CN101976226B (zh) * 2010-10-20 2012-05-30 青岛海信宽带多媒体技术有限公司 一种数据存储方法
JP2014507717A (ja) * 2011-01-18 2014-03-27 エルエスアイ コーポレーション より高いレベルの冗長な情報の計算

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301152B1 (en) * 1999-05-12 2001-10-09 Stmicroelectronics S.R.L. Non-volatile memory device with row redundancy
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories

Also Published As

Publication number Publication date
JP5808506B2 (ja) 2015-11-10
GB2513807A (en) 2014-11-05
DE112013001001T5 (de) 2014-11-13
CN104471550B (zh) 2018-01-19
GB201415401D0 (en) 2014-10-15
CN108038063B (zh) 2022-01-07
GB2513807B (en) 2020-08-12
JP2015510645A (ja) 2015-04-09
WO2013122836A1 (en) 2013-08-22
US20130219137A1 (en) 2013-08-22
US8799598B2 (en) 2014-08-05
KR20140114467A (ko) 2014-09-26
CN108038063A (zh) 2018-05-15
CN104471550A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US10162554B2 (en) System and method for controlling a programmable deduplication ratio for a memory system
US8321624B2 (en) Memory device and management method of memory device
US20100318724A1 (en) Flash memory control circuit, flash memory storage system, and data transfer method
US8639891B2 (en) Method of operating data storage device and device thereof
US20180067661A1 (en) Memory wear leveling
US10083120B2 (en) Memory system, and address mapping method and access method thereof
JP6757791B2 (ja) インメモリ処理及び狭幅データポートを備えたコンピュータデバイス
US8423707B2 (en) Data access method for flash memory and storage system and controller using the same
CN114942831A (zh) 处理器、芯片、电子设备及数据处理方法
CN107861884B (zh) 一种提高nand闪存中跨页存储地址映射效率的方法
CN101192195B (zh) 电子硬盘的存储空间的分组管理方法
US9318168B2 (en) Memory system for continuously mapping addresses of a memory module having defective locations
US11216383B2 (en) Storage device providing a virtual memory region, electronic system including the same, and method of operating the same
CN108231119A (zh) 用每单元分数比特低延迟读取快闪存储设备的方法和装置
KR101502741B1 (ko) 리던던시 로딩 효율 향상
TW201947403A (zh) 資料儲存裝置及系統資訊的編程方法
CN106326135B (zh) 一种平移非易失性存储器nvm的数据的方法及装置
US7913003B2 (en) Reclaim algorithm for fast edits in a nonvolatile file system
US8856487B2 (en) Configurable partitions for non-volatile memory
US20210089223A1 (en) Data storage device and non-volatile memory control method
KR20090006637A (ko) 반도체 메모리 장치 및 그것의 프로그램 방법
WO2006086703A1 (en) System for handling bad storage locations in memory
CN101620571A (zh) 存储空间的地址管理方法和装置
CN106354655B (zh) 使用存储器装置的数据访问设备
CN114503086A (zh) 自适应损耗平衡方法及算法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee