CN104471550B - 改善冗余载入效率 - Google Patents

改善冗余载入效率 Download PDF

Info

Publication number
CN104471550B
CN104471550B CN201380020561.1A CN201380020561A CN104471550B CN 104471550 B CN104471550 B CN 104471550B CN 201380020561 A CN201380020561 A CN 201380020561A CN 104471550 B CN104471550 B CN 104471550B
Authority
CN
China
Prior art keywords
redundant data
redundancy
loaded
byte
data group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380020561.1A
Other languages
English (en)
Other versions
CN104471550A (zh
Inventor
王伟健
马日凤
刘世伟
洪恩保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Co ltd
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN201711346996.1A priority Critical patent/CN108038063B/zh
Publication of CN104471550A publication Critical patent/CN104471550A/zh
Application granted granted Critical
Publication of CN104471550B publication Critical patent/CN104471550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种系统，包括处理器以及内存，其中，所述内存包括指令，当由所述处理器执行时实施一种方法。该方法包括载入冗余数据组的第一部分进入该处理器的寄存器，对于多个冗余扇区(sector)的每一个冗余扇区。冗余数据组的第二部分也被载入易失性(volatile)内存，对于该多个冗余扇区的每一个冗余扇区。载入该冗余数据组的该第二部分包括载入冗余数据的第三部分，该冗余数据包括冗余数据的多个第二部分，对于该多个冗余扇区。

Description

改善冗余载入效率
技术领域
本揭露一般地涉及电源开启读取(power-on-read)时间的需求，并且尤指在电源开启读取时间期间的读取冗余信息。
背景技术
在某些应用程式，电源开启读取(POR)时间可能是顾客所强调的重要规格。于一例示性实施例中，当电源供应至内存装置，该内存装置经过一连串的初始化阶段。在这个POR时间中，执行了电源开启读取演算法。该POR演算法可执行所需要的步骤，以使该内存装置(例如，快闪内存的微控制器、SRAM，以及寄存器)进入准备好接收命令的状态，该命令例如为读取/写入以及抹去要求。
电源开启读取时间的一个成分为用于载入冗余信息所需要的时间。这样的信息(可能花费大于10百分比的总POR时间)用于维持冗余扇区的轨道。一例示性内存装置可分为几个扇区，其中所有数目的可提供扇区分为一般运算扇区以及冗余扇区。当一般运算扇区鉴别且被标记为不良，冗余扇区的其中之一将用于取代该不良扇区。于一例示性实施例中，冗余寄存器可以冗余扇区的其中之一的位址替换该不良扇区的位址。如下文将讨论的细节，快闪内存装置可包含多个一般扇区、多个冗余扇区以及存储冗余信息的查找表，该信息将包含有关当前使用的冗余扇区的信息(特定的冗余扇区当前是否正用于取代不良的一般扇区)。
设计POR时间以符合顾客需求越来越具挑战，尤其当快闪内存装置变得更先进并且有更大的内存密度。举例来说，当一个例示性256Mb内存装置具有8个冗余扇区，一个例示性16Gb内存装置则具有64个冗余扇区。目前，有两种选择方案应用于提升POR时间的速度：纯硬体实施以及改进软体效率。对于纯硬体实施，至少有三个缺点。第一，没有灵活性。一旦特定的硬体实施例被实际实现(realized physically)，要进行修改就不是一件容易的事。第二，对于硬体，这类的修改通常将导致晶片大小的增加。制造已导致增加晶片大小的新硬体实施例，可能也导致增加生产成本。第三，纯硬体实施可能较软体实施更为复杂。
因此，对于电源开启读取实施，软体实施是较好的选择，当存在严峻的POR时间要求的时候。然而，软体实施也有对应属于自己的挑战以及缺点。举例来说，大于10百分比的实际电源开启读取时间可能花费在载入该冗余信息。另外对于顾虑到冗余信息的延长载入时间，更大的内存装置需要载入或存储越来越大数量的冗余信息。因为可提供的存储空间也十分珍贵，尤其在具有额外内存需求的BiST载入方案中；用于有效率的冗余信息载入的软体解决方案有时候不可能用于更大的内存装置。这样的冗余信息的载入是没有效率的，并且如上文所讨论，随着更大的内存容量而更加恶化。因此，需要改善该冗余信息载入以减低该POR时间。
发明内容
本发明提供一种解决方案，对于在电源开启读取时间中载入冗余信息的固有挑战。在根据本发明的一个实施例的方法中，揭露一种用于载入冗余信息的方法。该方法包括对于多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入易失性内存。对于该多个冗余扇区的每一个冗余扇区，冗余数据组的第二部分也被载入至该易失性内存。对于每一个冗余扇区，载入该冗余数据组的该第二部分包括载入包括冗余数据的多个第二部分的冗余数据的第三部分，对于多个冗余扇区。
在根据本发明的一个实施例的系统中，揭露一种用于载入冗余信息的系统。该系统包括处理器以及内存，其中，所述内存包括指令，当由所述处理器执行时实施一种方法。该方法包括对于多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入易失性内存。对于该多个冗余扇区的每一个冗余扇区，冗余数据组的第二部分也被载入至该易失性内存。对于每一个冗余扇区，载入该冗余数据组的该第二部分包括载入包括冗余数据的多个第二部分的冗余数据的第三部分，对于多个冗余扇区。
在根据本发明的一个实施例的系统中，揭露一种用于载入冗余信息的系统。该系统包括处理器、易失性内存、非易失性内存以及查找表。在该非易失性内存通入电源，在该查找表中的冗余数据载入至该易失性内存。载入该冗余数据，包括：对于在该非易失性内存中的多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入该易失性内存。对于该多个冗余扇区的每一个冗余扇区，冗余数据组的第二部分随后载入至该易失性内存。载入该冗余数据组的该第二部分包括载入冗余数据的第三部分。该冗余数据的第三部分包括冗余数据的多个第二部分，对于在非易失性内存中的多个冗余扇区。
附图说明
通过阅读以下详细的描述，配合所附图式，将更为明白本发明，其中相同的符号表示相同的元件，以及其中：
图1说明根据本发明的实施例的例示性简化方块图，其为微处理器从查找表载入冗余信息进入静态随机存取内存中；
图2说明根据先前技术，对于每一个冗余扇区安排成两个字节的例示性冗余信息位；
图3说明根据先前技术，对于例示性256Mb内存装置的每一个冗余扇区安排成两个字节的例示性冗余信息位；
图4说明根据本发明的实施例，对于例示性256Mb内存装置的每一个冗余扇区安排成字节的例示性冗余信息位；以及
图5说明根据本发明的实施例的例示性流程图，其为对于内存装置的每一个冗余扇区，载入冗余信息的方法。
具体实施方式
通过本发明的最佳实施例，所附图式中所图示说明的例子，将提供详细的参考。当本发明描述于相关的最佳实施例，应了解到这并不意味限制本发明于这些实施例中。相反的，本发明意图涵盖替代方案、修改以及同等物，在包含于所附的权利要求书所定义的本发明的精神与范围内。更进一步来说，以下所描述的本发明的实施例，数个特定的细节被描述，为了提供对于本发明的彻底理解。然而，本领域的技术人员应理解本发明可在没有这些特定细节下实施。在其他的实例中，广为人知的方法、程序、元件以及电路不做详细的描述，避免本发明的实施例中不必要混淆。绘示本发明实施例的图式为半图解，并且未按照比例，以及特别是，一些尺寸是为了表现上的清晰并且夸大的显示于所绘图式中。同样的，尽管为了方便描述，图式中的视点一般显示相同的方向，图式中的这些绘图在大多数的情况下是任意的。一般来说，本发明可在任何方向下运作。
以及术语：
细节描述的某些部分，如下文，将显示在计算机内存中的数据位上运算的程序、步骤、逻辑块(logic blocks)、处理过程以及的其他符号表示。这些描述以及表示为在数据处理领域的技术人员所使用的意义，以最有效率地传达他们工作的实质部分给其他本领域的技术人员。在此，程序、计算机执行步骤、逻辑块、处理过程等等，以及一般而言，设想为自相一致的步骤序列或是指令引导至所需的结果。该步骤为物理量所需的物理操作。通常，尽管不是必须，这些由电子或磁性讯号所取得的数量能够被存储、转送、结合、比较以及其他操作在计算机系统中。有时候方便被证明，主要为了一般使用的理由，表示这些信号为位、数值、元素、符号、特性、项目、数字、或诸如此类。
然而，应牢记，这些全部以及类似的项目为相关联于适当的物理量，并且仅为采用于这些数量的方便标示。除非特别声明，否则如同下文所讨论显而易见的，应当理解整个本发明中，讨论所采用的项目像是”处理”或”存取”或”执行”或”存储”或“转列(rendering)”或诸如此类，表示计算机系统的动作以及处理程序，或是类似的电子计算装置，操作并且转换数据，该数据表示为在该计算机系统的寄存器以及内存和其他计算机可读取的媒体中的物理(电子)数量，转换为类似地表示为在计算机系统内存或寄存器或其他类似的信息存储器、传输或显示装置中的物体量的其他数据。当一元件显示于数个实施例中，使用相同表示数字代表该元件为原始实施例中所图示说明的相同元件。
本发明的实施例提供了一种解决方案，对于维持简短的冗余信息载入时间的固有挑战，该挑战随着日渐增加的内存装置存储容量而增加。更进一步来说，本发明的实施例也提供一种解决方案，通过减少对于所给定的内存装置所要求的载入以及存储数据的数量，来解决增加的存储以及载入需求。如以下的详细描述，本案揭露的多种实施例提供一个冗余信息载入的方案，其划分用于特定冗余扇区的该冗余信息位为“低(low)”部分以及“高(high)”部分(于一实施例，该低部分为一字节的数据：低字节，同时该高部分也是一字节的数据：高字节)。如同以下也详细描述的，多个冗余扇区的该高字节可结合进入至少一个结合的高字节。于其他的实施例中，该低部分以及高部分可能是一些其他数量的位。如以下的详细讨论，该冗余信息载入时间可通过载入每一个冗余扇区的低字节以及至少一个包括该冗余扇区的多个高字节的结合的高字节而缩短。这样的载入方案可导致对于给定的内存装置必须载入的冗余数据数量的减少。
于一例示性实施例，如图1所示，对于冗余扇区110的最佳化的冗余信息可被存储在快闪内存装置100的TRIM扇区102。于一实施例，在TRIM扇区102中的该冗余信息被存储为查找表。于一实施例中，存储在TRIM扇区102中的该冗余信息通过微控制器106被最佳化。在最佳化后，该冗余信息暂时存储在SRAM 104，该最佳化的冗余信息可转送至TRIM扇区102予以存储。如下文所讨论，在POR演算法的执行期间，存储在TRIM扇区102的该冗余信息可转送至在快闪内存100中的冗余寄存器108。于一实施例，冗余寄存器108为多个正反器(flip-flop)。于一实施例，在该冗余信息于POR演算法期间被载入至该冗余寄存器108，该载入的冗余信息可轻易且快速地存取，每当读取、写入或是抹去命令的时候。快闪内存装置100随后可通过其中一个该冗余扇区建立(found)列表于该冗余寄存器中，检查是否目标扇区已修复(例如被取代)，并且根据需要，可重新导向该命令至替代的冗余扇区。
如上文所讨论，并且也图示说明于图1中，快闪内存可在微控制器106实施软体解决方案以达成灵活性的状况下被实行，。于一例示性实施例中，可使用8位微控制器(MCU)以达成软体灵活性，但也导致较慢的POR时间，当与硬体解决方案相比较而言。如下文将详细讨论的，8位微控制器将需要该冗余数据以一次一字节(例如8位)的方式，载入进冗余寄存器108。
进一步而言，具有32个冗余扇区的例示性2Gb内存装置，具有32个冗余信息组，对于每一个冗余扇区，冗余数据一组为12个位。于一实施例，像是具有8位微控制器(MCU)，该12位可分为2个字节。于一实施例，冗余信息的该字节以一次一字节的方式被载入。因此在对于2Gb内存装置的冗余信息的载入期间，需要载入总共64字节的数据，对于该32组的冗余信息而言。
下文的第1表格说明对于利用例示性8位微控制器(MCU)106的不同的内存装置密度，现有的冗余信息载入以及POR时间。在300μs的例示性PRO时间规格下，该现有的实施方式对于8Gb密度及之后(onward)的内存装置将失效(fail)。如上文所讨论，因为此例示性实施例使用8位微控制器106，该冗余信息可划分为低字节以及高字节。如第1表格所图示说明，在对于每一个冗余扇区该冗余信息划分为两字节的状况下，根据先前技术的例示性256Mb内存装置将需要载入16字节的冗余信息，当在其他的极端值，16Gb内存装置将需要载入128字节的冗余信息。
又如同第1表格所图示说明，对于256Mb内存装置至16Gb内存装置的例示性冗余数据载入时间，分别变化从8.32μs至66.56μs。因此，又如同第1表格所图示说明，在冗余载入时间增加的状况下，8Gb以及更大的内存装置将失效于300μs的例示性规格需求。如上文所讨论，使用现有的软体解决方案对于载入冗余信息而言，不可能用于8Gb或更大的内存装置。
第1表格
如图2所图示说明，具有8冗余扇区的例示性256Mb内存装置包含9位的冗余信息202，对于每一个冗余扇区。例示性512Mb内存装置，如图2所图示说明，具有8冗余扇区，并包含10位的冗余信息204，对于每一个冗余扇区。例示性1Gb内存装置，如图2所图示说明，具有16冗余扇区，并包含11位的冗余信息206，对于每一个冗余扇区。也如图2所图示说明，例示性2Gb内存装置对于每一个冗余扇区包含12位的冗余信息208，例示性4Gb内存装置对于每一个冗余扇区包含13位的冗余信息210，例示性8Gb内存装置对于每一个冗余扇区包含14位的冗余信息212，以及例示性16Gb内存装置对于每一个冗余扇区包含15位的冗余信息214。
改进冗余载入效率：
于一实施例中，该POR时间可以通过减少冗余数据字节载入的数目而缩短。为了简单化，以图示说明例示性256Mb内存装置的例子。如图3所图示说明，例示性256Mb内存装置需要9位的冗余信息302，对于每一个冗余扇区(RED0-RED7)(28＝256；8位+1赋能位＝9位)。该赋能位，也就是位8，存储在每一个冗余信息的高字节，当低字节已经被填满的时候。以这个现有格式，在该POR时间期间，总共16字节的冗余数据被载入(对于每一个冗余扇区有两字节)。
如图4所图示说明，全部8个赋能位(该高位的位8)可集合成单一的字节402。因此，在此例示性实施例，对于例示性256Mb内存装置，只需要9个字节以存储该冗余数据，而不是现有的16个。如图4所图示说明，冗余信息的该例示性9个字节包括8个低字节404，对于每一个冗余扇区(RED0-RED7)具有一个低字节，此时剩余字节402包含该8个赋能位(每一个高字节的位8)。不是只有每个单一位载入包含在此例子中的8个高字节，单独的位被集合成单一的结合高字节。此例示性实施例代表着能够减少43.75％以上所需要的字节数目，对于现有冗余信息载入方案。
以下的第2表格图示说明在不同例示性快闪内存装置密度中，经由使用上文所描述的例示性冗余信息载入方式，所达成的计算上减少的比较。
第2表格
虽然图4图示说明对于例示性256Mb内存装置，每一个冗余扇区的该高字节所结合内容的结果，本发明的实施例也可应用至其他内存装置。举例来说，在根据本发明的例示性2Gb内存装置中，存储在查找表102的该冗余信息可包括32个低字节以及16个结合的高字节，总共为48个字节，如第2表格所图示说明。如图2所图示说明，对于例示性2Gb内存装置，每一个冗余扇区包括一包含8个位的低字节以及一包含4个位的高字节。当对于该冗余扇区，在该高字节的该位被结合，其总合为上文所描述的16个结合的高字节。于更进一步的例子，图示说明于图2以及第2表格，在例示性8Gb内存装置中，包括每个14个位的64个冗余扇区，总共112个字节可被载入，从现有的冗余载入方案减少了16个字节。对于上文的8Gb内存装置，在每个高字节中的该6位可结合成48个结合的高字节，从现有的64个高字节减少至此。
对于最佳的冗余信息载入效率的一种例示性方法是图示说明于图5。在图5的步骤502，冗余信息载入开始。在图5的步骤504，设定冗余计数器(counter)。在例示性实施例中，具有9个位的冗余信息被载入，该冗余计数器设定为9。在对于256Mb内存装置的例示性实施例中，如上文所描述，对于每一个冗余扇区的9个位的冗余信息被载入。最前面的8个位(在低字节中)包含在最前面的8个字节中，以及对于每一个冗余扇区，该高字节的剩余的位8被包含在第九个字节：一个组合的高字节。如上文所描述，各种内存装置实施例将需要不同数目位的冗余信息，对于每个冗余扇区。当每个内存装置将包括每一个冗余扇区的填满低字节，每一个冗余扇区也将包括包含不同数目的位的高字节。举例来说，例示性256Mb内存装置包含1个位于每一个高字节，而例示性8Gb内存装置包含6个位于每一个高字节。如上文所讨论，在该高字节中的位可组合成缩减数目的结合高字节。因此，对于载入冗余信息所需要的字节总数目，将为对于每一个冗余扇区的一个低字节以及结合的高字节的数目。
在图5的步骤506中，设定冗余信息查找表的起始位址。如上文所讨论，该查找表可在快闪内存的TRIM扇区102中，如图1所图示说明。在图5的步骤508中，冗余寄存器108的起始位址也被设定。于一实施例，冗余寄存器108实施为多个的正反器。在图5的步骤510中，从该查找表读取冗余信息，以用于该被定址的冗余信息。在图5的步骤512中，在步骤510中所读取的该冗余信息写入至冗余寄存器108。在图5的步骤514中，冗余计数器减少1。在图5的步骤516中，读取该冗余计数器。如果该计数器读取到0，则该方法进行至图5的步骤518并且结束。如果该冗余计数器读取到大于0的数值，则该方法回到步骤510，以从该查找表读取冗余信息的下一个部分，以用于下一个被定址的冗余信息。
虽然在本文所包含的实施例中应用8位的微控制器，仍可使用其他微控制器。举例来说，16位的微控制器也可与不同的冗余信息载入准则一起使用，并且16位的微控制器也可能有不同大小的寄存器。因此，最大化的数据带宽，用于从TRIM扇区102递给冗余信息至冗余寄存器108，为所应用的微控制器容量的函数。
尽管某些较佳实施例以及方法以揭露于本文中，从前文揭露来看将是显而易见的，对于本领域的技术人士可在不违背本发明的精神及范畴下，对这些实施例以及方法进行变化与修饰。意味着本发明应仅被限制于所附权利要求书所要求的范围，以及可适用的法律的规则及原则。

Claims (31)

1.一种改善冗余载入效率的方法，包括：
对于多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入微控制器的寄存器；
对于该多个冗余扇区的每一个冗余扇区，载入该冗余数据组的第二部分进入该寄存器，其中，对于该多个冗余扇区，载入该冗余数据组的该第二部分包括载入冗余数据的第三部分，该冗余数据的该第三部分包括冗余数据组的多个第二部分，其中该多个第二部分在该第三部分内彼此相邻。
2.根据权利要求1项所述的方法，其中，冗余数据组的第一部分为由该微控制器的频宽所界定的最大数目位。
3.根据权利要求1项所述的方法，其中，冗余数据组的第一部分为冗余数据的字节。
4.根据权利要求2项所述的方法，其中，冗余数据组的第二部分为由该微控制器的该频宽所界定的该最大数目位的一部分。
5.根据权利要求4项所述的方法，其中，该最大数目位的该部分是小于由该微控制器的该频宽所界定的该最大数目位。
6.根据权利要求3项所述的方法，其中，冗余数据组的第二部分为冗余数据的字节的一部分。
7.根据权利要求6项所述的方法，其中，冗余数据的字节的该部分是小于冗余数据的字节。
8.根据权利要求2项所述的方法，其中，冗余数据的第三部分为由该微控制器的频宽所界定的该最大数目位的一部分。
9.根据权利要求8项所述的方法，其中，冗余数据的该第三部分为由该微控制器的该频宽所界定的最大数目位。
10.根据权利要求8项所述的方法，其中，冗余数据的第三部分为冗余数据的字节的一部分。
11.根据权利要求8项所述的方法，其中，冗余数据的第三部分为冗余数据的字节。
12.根据权利要求1项所述的方法，其中，冗余数据组的多个相邻的第二部分的每一个包括少于该冗余数据组的任何第一部分的位。
13.一种改善冗余载入效率的系统，其包括处理器以及内存，其中，所述内存包括指令，当由所述处理器执行时实施一种方法，包括
对于多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入该处理器的寄存器；
对于该多个冗余扇区的每一个冗余扇区，载入该冗余数据组的第二部分进入该寄存器，其中，对于该多个冗余扇区，载入该冗余数据组的该第二部分包括载入冗余数据的第三部分，该冗余数据的该第三部分包括冗余数据组的多个第二部分，其中该多个第二部分在该第三部分内彼此相邻。
14.根据权利要求13项所述的系统，其中，冗余数据组的第一部分为由该处理器的频宽所界定的最大数目位。
15.根据权利要求13项所述的系统，其中，冗余数据组的第一部分为冗余数据的字节。
16.根据权利要求14项所述的系统，其中，冗余数据组的第二部分为由该处理器的该频宽所界定的该最大数目位的一部分。
17.根据权利要求16项所述的系统，其中，该最大数目位的该部分是小于由该处理器的该频宽所界定的该最大数目位。
18.根据权利要求15项所述的系统，其中，冗余数据组的第二部分为冗余数据的字节的一部分。
19.根据权利要求18项所述的系统，其中，冗余数据的字节的该部分是小于冗余数据的字节。
20.根据权利要求14项所述的系统，其中，冗余数据的第三部分为由该处理器的频宽所界定的该最大数目位的一部分。
21.根据权利要求20项所述的系统，其中，冗余数据的该第三部分为由该处理器的该频宽所界定的最大数目位。
22.根据权利要求20项所述的系统，其中，冗余数据的第三部分为冗余数据的字节的一部分。
23.根据权利要求20项所述的系统，其中，冗余数据的第三部分为冗余数据的字节。
24.根据权利要求13项所述的系统，其中，冗余数据组的多个相邻的第二部分的每一个包括少于该冗余数据组的任何第一部分的位。
25.一种改善冗余载入效率的系统，其包括：
包括有寄存器的处理器；
易失性内存；
非易失性内存；以及
查找表，其中，当电源通入该非易失性内存，在该查找表中的冗余数据被载入该寄存器，其中，载入该冗余数据包括：
对于在该非易失性内存中的多个冗余扇区的每一个冗余扇区，载入冗余数据组的第一部分进入该易失性内存；
对于在该非易失性内存中的该多个冗余扇区的每一个冗余扇区，载入该冗余数据组的第二部分进入该易失性内存，其中，对于在该非易失性内存中的该多个冗余扇区，载入该冗余数据组的该第二部分包括载入冗余数据的第三部分，该冗余数据的该第三部分包括冗余数据组的多个第二部分，其中该多个第二部分在该第三部分内彼此相邻。
26.根据权利要求25项所述的系统，其中，冗余数据组的第一部分为冗余数据的字节。
27.根据权利要求25项所述的系统，其中，冗余数据组的第二部分为冗余数据的字节的一部分。
28.根据权利要求27项所述的系统，其中，冗余数据的字节的该部分是小于冗余数据的字节。
29.根据权利要求25项所述的系统，其中，冗余数据的第三部分为冗余数据的字节的一部分。
30.根据权利要求29项所述的系统，其中，冗余数据的第三部分为冗余数据的字节。
31.根据权利要求25项所述的系统，其中，冗余数据组的多个相邻的第二部分包括少于该冗余数据组的任何第一部分的位。
CN201380020561.1A 2012-02-17 2013-02-08 改善冗余载入效率 Active CN104471550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711346996.1A CN108038063B (zh) 2012-02-17 2013-02-08 改善冗余载入效率

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/399,537 2012-02-17
US13/399,537 US8799598B2 (en) 2012-02-17 2012-02-17 Redundancy loading efficiency
PCT/US2013/025417 WO2013122836A1 (en) 2012-02-17 2013-02-08 Improving redundancy loading efficiency

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711346996.1A Division CN108038063B (zh) 2012-02-17 2013-02-08 改善冗余载入效率

Publications (2)

Publication Number Publication Date
CN104471550A CN104471550A (zh) 2015-03-25
CN104471550B true CN104471550B (zh) 2018-01-19

Family

ID=48983247

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380020561.1A Active CN104471550B (zh) 2012-02-17 2013-02-08 改善冗余载入效率
CN201711346996.1A Active CN108038063B (zh) 2012-02-17 2013-02-08 改善冗余载入效率

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711346996.1A Active CN108038063B (zh) 2012-02-17 2013-02-08 改善冗余载入效率

Country Status (7)

Country Link
US (1) US8799598B2 (zh)
JP (1) JP5808506B2 (zh)
KR (1) KR101502741B1 (zh)
CN (2) CN104471550B (zh)
DE (1) DE112013001001T5 (zh)
GB (1) GB2513807B (zh)
WO (1) WO2013122836A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6511739B2 (ja) * 2014-06-20 2019-05-15 富士通株式会社 冗長システムおよび冗長化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031758A (en) * 1996-02-29 2000-02-29 Hitachi, Ltd. Semiconductor memory device having faulty cells
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories
US6301152B1 (en) * 1999-05-12 2001-10-09 Stmicroelectronics S.R.L. Non-volatile memory device with row redundancy
CN101034372A (zh) * 2006-03-10 2007-09-12 索尼株式会社 非易失存储系统和非易失存储器的管理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5974544A (en) 1991-12-17 1999-10-26 Dell Usa, L.P. Method and controller for defect tracking in a redundant array
JP3105092B2 (ja) 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
US6154850A (en) * 1993-11-01 2000-11-28 Beaufort River, Inc. Data storage system and method
JP2002109895A (ja) * 1996-02-29 2002-04-12 Hitachi Ltd 半導体記憶装置
US6393552B1 (en) 1998-06-19 2002-05-21 International Business Machines Corporation Method and system for dividing a computer processor register into sectors
JP4622082B2 (ja) * 2000-10-20 2011-02-02 ソニー株式会社 データ再生装置、データ記録装置、およびデータ再生方法、データ記録方法、リスト更新方法、並びにプログラム提供媒体
US7290087B2 (en) * 2003-11-26 2007-10-30 International Business Machines Corporation Adaptive grouping in object raid
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
FR2894709A1 (fr) * 2005-12-13 2007-06-15 Gemplus Sa "detecteur de destruction anormale de secteur memoire"
WO2008068706A1 (en) * 2006-12-07 2008-06-12 Nxp B.V. Method and device for reconfiguration of reliability data in flash eeprom storage pages
US8495454B2 (en) * 2008-07-14 2013-07-23 Marvell World Trade Ltd. Methods, apparatuses, systems, and architectures for quickly and reliably encoding and/or decoding system data
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US7996736B2 (en) * 2008-10-26 2011-08-09 Sandisk 3D Llc Bad page marking strategy for fast readout in memory
US8296515B1 (en) * 2009-05-22 2012-10-23 Nvidia Corporation RAID-6 computation system and method
CN101976226B (zh) * 2010-10-20 2012-05-30 青岛海信宽带多媒体技术有限公司 一种数据存储方法
EP2666091A2 (en) * 2011-01-18 2013-11-27 LSI Corporation Higher-level redundancy information computation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031758A (en) * 1996-02-29 2000-02-29 Hitachi, Ltd. Semiconductor memory device having faulty cells
US6301152B1 (en) * 1999-05-12 2001-10-09 Stmicroelectronics S.R.L. Non-volatile memory device with row redundancy
US6266273B1 (en) * 2000-08-21 2001-07-24 Sandisk Corporation Method and structure for reliable data copy operation for non-volatile memories
CN101034372A (zh) * 2006-03-10 2007-09-12 索尼株式会社 非易失存储系统和非易失存储器的管理方法

Also Published As

Publication number Publication date
GB2513807B (en) 2020-08-12
WO2013122836A1 (en) 2013-08-22
JP2015510645A (ja) 2015-04-09
KR101502741B1 (ko) 2015-03-13
DE112013001001T5 (de) 2014-11-13
GB2513807A (en) 2014-11-05
CN104471550A (zh) 2015-03-25
US8799598B2 (en) 2014-08-05
KR20140114467A (ko) 2014-09-26
CN108038063B (zh) 2022-01-07
JP5808506B2 (ja) 2015-11-10
GB201415401D0 (en) 2014-10-15
CN108038063A (zh) 2018-05-15
US20130219137A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
CN104461391B (zh) 一种存储设备元数据管理处理方法及系统
US10061710B2 (en) Storage device
US11232041B2 (en) Memory addressing
US8312245B2 (en) Memory block management
CN103871447B (zh) 与非门快闪存储器阵列及芯片及其存取、读取及管理方法
US10162554B2 (en) System and method for controlling a programmable deduplication ratio for a memory system
TWI516924B (zh) 邏輯區塊位址位元映射之使用
CN105009066B (zh) 用于镜像多维raid的方法和系统
US20170286003A1 (en) Optimized hopscotch multiple hash tables for efficient memory in-line deduplication application
CN108733510A (zh) 数据储存装置及映射表重建方法
US8639891B2 (en) Method of operating data storage device and device thereof
US20100064095A1 (en) Flash memory system and operation method
CN108733324A (zh) 一种固态硬盘的数据读写方法、装置、设备及存储介质
CN103714010B (zh) 存储设备写入方法及存储设备
CN104471550B (zh) 改善冗余载入效率
CN107544912A (zh) 一种日志记录方法、加载方法及其装置
TW201947403A (zh) 資料儲存裝置及系統資訊的編程方法
CN101339490A (zh) 闪存的驱动装置及方法
US10783083B2 (en) Cache management device, system and method
EP3848812A1 (en) System and method of using persistent memory to support small-sized data append for object store
CN116383098B (zh) 地址索引方法、装置、可读存储介质及电子设备
CN105426130B (zh) 邮件快速处理方法
US20180032265A1 (en) Storage assist memory module
CN105260882B (zh) 一种邮件高效处理方法
CN111694759B (zh) 快闪存储器管理方法及快闪存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160322

Address after: California, USA

Applicant after: Cypress Semiconductor Corp.

Address before: California, USA

Applicant before: Spansion LLC N. D. Ges D. Staates

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220617

Address after: California, USA

Patentee after: Infineon Technology Co.,Ltd.

Address before: California, USA

Patentee before: CYPRESS SEMICONDUCTOR Corp.

TR01 Transfer of patent right