JP6757791B2 - インメモリ処理及び狭幅データポートを備えたコンピュータデバイス - Google Patents
インメモリ処理及び狭幅データポートを備えたコンピュータデバイス Download PDFInfo
- Publication number
- JP6757791B2 JP6757791B2 JP2018516124A JP2018516124A JP6757791B2 JP 6757791 B2 JP6757791 B2 JP 6757791B2 JP 2018516124 A JP2018516124 A JP 2018516124A JP 2018516124 A JP2018516124 A JP 2018516124A JP 6757791 B2 JP6757791 B2 JP 6757791B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- storage
- bit
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
〔発明の詳細な説明〕
以下の記載全体において、本明細書で使われる以下の用語は、以下の定義を有すると考えられる。
データ処理装置(DPU):メモリチップに統合された又はメモリチップに関連する1つ以上のプロセッサを備える処理装置
記憶回路:メモリチップを備える回路であり、当該メモリチップに統合された又は当該メモリチップに関連する1つ以上のデータ処理装置を備えてもよい回路
ホスト中央処理装置(HCPU):データバスを介して記憶回路に対してデータを読み取り且つ書き込むように構成された1つ以上のプロセッサを備えるコンピュータデバイスのメイン処理装置
図1は、一実施形態例に係るコンピュータデバイス100を概略的に示す。上記コンピュータデバイス100は、例えば、本明細書においてホスト中央処理装置(HCPU)と呼ばれるメインプロセッサ102を備える。上記HCPU102は、例えば、複数の記憶回路104に連結される。図1の例においては、MemC0〜MemC7と示された8つの記憶回路がある。
‐DLAS2が、物理アドレス16MB‐1〜24MB‐1にマップされ、
‐DLAS3が、物理アドレス24MB‐1〜32MB‐1にマップされ、
‐DLAS4が、物理アドレス32MB‐1〜40MB‐1にマップされ、
‐DLAS5が、物理アドレス40MB‐1〜48MB‐1にマップされ、
‐DLAS6が、物理アドレス48MB‐1〜56MB‐1にマップされ、
‐DLAS7が、物理アドレス56MB‐1〜64MB‐1にマップされる。
‐DLAS0が、物理アドレス0MB‐1〜4MB‐1及び32MB‐1〜36MB‐1にマップされ、
‐DLAS1が、物理アドレス4MB‐1〜8MB‐1及び36MB‐1〜40MB‐1にマップされ、という具合にマッピングが行われ、
‐DLAS7が、物理アドレス28MB‐1〜32MB‐1及び60MB‐1〜64MB‐1にマップされるまでマッピングが行われる。
それゆえ、上記DGASアドレスの最上位ビット[25:23]は、どの記憶回路に書き込まれるかを示す。当該最上位ビットは、上記の変換機能の適用がない場合、上記行が第1群、第2群、第3群、第4群、第5群、第6群、第7群及び第8群の各々の1048576行のどれにあるかを示すものである。したがって、例えば、第1の1048576行に通常存在するアドレスは、記憶セルMemC0に書き込まれ、第2の1048576行に通常存在するアドレスは、記憶セルMemC1に書き込まれる。
バーストアクセス1:B08 B09 B10 B11 B12 B13 B14 B15
バーストアクセス2:B16 B17 B18 B19 B20 B21 B22 B23
バーストアクセス3:B24 B25 B26 B27 B28 B29 B30 B31
バーストアクセス4:B32 B33 B34 B35 B36 B37 B38 B39
バーストアクセス5:B40 B41 B42 B43 B44 B45 B46 B47
バーストアクセス6:B48 B49 B50 B51 B52 B53 B54 B55
バーストアクセス7:B56 B57 B58 B59 B60 B61 B62 B63
このように、バーストトランザクションで満たされた場合、上記データキャッシュ1000の上記64バイトのキャッシュラインの1つを、例えば、以下を含む8×8アレイとして表すことができる。
B08 B09 B10 B11 B12 B13 B14 B15
B16 B17 B18 B19 B20 B21 B22 B23
B24 B25 B26 B27 B28 B29 B30 B31
B32 B33 B34 B35 B36 B37 B38 B39
B40 B41 B42 B43 B44 B45 B46 B47
B48 B49 B50 B51 B52 B53 B54 B55
B56 B57 B58 B59 B60 B61 B62 B63
当該キャッシュライン内で、上記HCPU202は、例えば、任意のバイト、2バイト{Bn、Bn+1}から構成された任意の16ビットのワード(nは2で割り切れる)、複数のバイト{Bn、Bn+1、Bn+2、Bn+3}から構成された32ビットのワード(nは4で割り切れる)、及び上記アレイの1行の8バイトから構成された64ビットのワードにもアクセスすることができる。
B01 B09 B17 B25 B33 B41 B49 B57
B02 B10 B18 B26 B34 B42 B50 B58
B03 B11 B19 B27 B35 B43 B51 B59
B04 B12 B20 B28 B36 B44 B52 B60
B05 B13 B21 B29 B37 B45 B53 B61
B06 B14 B22 B30 B38 B46 B54 B62
B07 B15 B23 B31 B39 B47 B55 B63
上記キャッシュは、物理全域アドレス空間アドレスを用いて常にアクセスされ、それゆえ、アドレス変換機能DGAS2PGASがバイト置換に適応するように変えられる。上述したように、初期のアドレス変換機能は、PGAS_アドレス[25:0]={DGAS_アドレス[22:0]、DGAS_アドレス[25:23]}であった。
‐ 連続するDGASアドレスを用いて4バイトで形成された、32ビットで位置合わせされた、32ビットワード
‐ 連続するDASアドレスを用いて8バイトで形成された、64ビットで位置合わせされた、64ビットワード
上記記載は、一度に2つのキャッシュラインを用いて、同一サイズで位置合わせされた特定のサイズの複数のメモリアクセスについて言及したが、位置合わせされていない16ビット、32ビット、及び64ビットDGASアクセスも可能である。特に、これは、例えば、隣接するキャッシュラインをクロスするアクセスを、各アクセスが単一のキャッシュラインを伴う2連続アクセスに分けることによって、又は上記2つのキャッシュラインに同時にアクセスし、そして読み取られたデータを多重化して複数の関連部分を抽出することによって、達成することができる。
B08 B09 B10 B11 B12 B13 B14 B15
B16 B17 B18 B19 B20 B21 B22 B23
B24 B25 B26 B27 B28 B29 B30 B31
(x、y)‐>(y、x)変形を適用し、32バイトキャッシュラインを4×8アレイで表すと、以下が得られる。
B01 B09 B17 B25
B02 B10 B18 B26
B03 B11 B19 B27
B04 B12 B20 B28
B05 B13 B21 B29
B06 B14 B22 B30
B07 B15 B23 B31
再び、上記アドレス変換機能DGAS2PGASが、例えば、当該バイト置換に適応するように変えられる。上述したように、初期のアドレス変換機能は、PGAS_アドレス[25:0]={DGAS_アドレス[22:0]、DGAS_アドレス[25:23]}であった。
‐DGASにおける、32ビットで位置合わせされた、32ビットアクセス
DGAS線形性がたった4バイトの大きさであるため、DGASにおける64ビットアクセスは作用しない。つまり、DGASアドレスの2つの最下位ビットのみがPGASアドレスの2つの最下位ビットに等しい。
‐複数の入口がメモリバスに直交する複数のシフトレジスタである、シングルポートメモリ、
‐1次元においてシフト可能であり、その後他方向においてシフト可能である、複数のシフトレジスタの2次元アレイ
キャッシュラインがb0〜b15の16バイトを有する例に基づいて、図10C〜図10Eを参照して、以下に置換回路の実行例について記載する。当該実行が他のサイズ(例えば、上述の32バイト例及び64バイト例)のキャッシュラインにどのように適合可能であるかは、当業者にとっては明らかだろう。
Claims (18)
- 第1の処理装置(202)と、
複数の記憶回路(204)と、
上記第1の処理装置(202)を上記複数の記憶回路(204)の各々に連結するデータバス(データ)とを備えるコンピュータデバイスであって、
上記複数の記憶回路(204)の少なくとも第1の記憶回路は、1つ以上の更なる処理装置(206)を備え、
上記複数の記憶回路(204)の各々は、mビット幅であるデータポートを有し、
上記データバスは、nビットの幅を有し(nはmより大きい)、
上記複数の記憶回路(204)の各々の上記データポートは、上記データバスの対応するmビットスライスに連結され、
上記第1の処理装置(202)は、上記データバスを介して読み取られる又は書き込まれるnビットデータ値に1つ以上の第1のアドレスを供給するように構成されており、
上記第1の処理装置及び/又は更なる回路(208)は、
上記第1の記憶回路における複数のmビットメモリ位置に対応する複数の第2のアドレスであって、そのうちの少なくとも2つの第2のアドレスが連続アドレスである複数の第2のアドレスに、上記第1のアドレスを変換することによって、および
複数のメモリアクセス動作にわたって上記第1の記憶回路に対して上記nビットデータ値の読み取り動作又は書き込み動作を行うことによって、
上記nビットデータ値を、上記第1の記憶回路(204)から読み取る又は上記第1の記憶回路(204)に書き込むように構成される、コンピュータデバイス。 - 上記更なる処理装置(206)の各々は、上記第1の処理装置によって供給されたコマンドに基づいて、上記第1の記憶回路(204)によって記憶されたデータ処理動作を行うように構成された1つ以上のプロセッサを備える、請求項1に記載のコンピュータデバイス。
- 上記データバスの上記幅nは、各記憶回路の上記データポートの上記幅mの倍数pであり、
p個の記憶回路が存在する、請求項1又は2に記載のコンピュータデバイス。 - 上記1つ以上の第1のアドレスの最上位ビット(MSB)のうちの1つ以上が、上記第1の記憶回路を指定する上記複数の第2のアドレスの1つ以上の最下位ビット(LSB)になるように、上記アドレス変換がアドレス置換を含む、請求項1〜3のいずれか1項に記載のコンピュータデバイス。
- 上記1つ以上の第1のアドレスは、上記第1の処理装置のアドレス空間(HGAS)におけるアドレスであり、
上記複数の第2のアドレスは、上記1つ以上の更なる処理装置の局所アドレス空間(DLAS)におけるアドレスであり、
上記局所アドレス空間は、線形、又はセグメントごとに線形である、請求項1〜4のいずれか1項に記載のコンピュータデバイス。 - データキャッシュ(1000)と、
上記データキャッシュ(1000)の1つ以上のライン(L0、L1、L2)に対してキャッシュライン置換を行うように構成されたデータ置換回路(1001、1116)とをさらに備え、
上記データキャッシュ(1000)は、複数のキャッシュラインを備え、
上記複数のキャッシュラインの各々が複数のデータワードを記憶し、
各データワードは、複数のバイトのデータを有し、
上記キャッシュライン置換は、上記第1の記憶回路に関連する上記キャッシュの記憶位置に、上記複数のデータワードのうちの第1のデータワードを形成する上記バイトを記憶する、請求項1〜5のいずれか1項に記載のコンピュータデバイス。 - 上記データキャッシュ(1000)は、データバスを介して上記複数の記憶回路(204)に連結され、
上記データ置換回路は、上記データバスと上記データキャッシュ(1000)との間に連結されたバイト転置回路(1116)であって、上記キャッシュに記憶された又は上記キャッシュからロードされた各データ値の上記キャッシュライン置換を行うように構成されている、請求項6に記載のコンピュータデバイス。 - 上記第1の処理装置及び/又は更なる回路(208)は、上記1つ以上の第1のアドレスが上記更なる処理装置(206)のうちの1つ以上に関連するアドレスセグメント内にあるか否かを判断するように、および上記1つ以上の第1のアドレスが上記アドレスセグメント内にある場合に上記アドレス変換を行うように構成される、請求項1〜7のいずれか1項に記載のコンピュータデバイス。
- 上記第1のアドレスの複数の最下位ビットが、上記複数の第2のアドレスのうちの1つの複数の最下位ビットに等しい、請求項1〜8のいずれか1項に記載のコンピュータデバイス。
- mビットより大きいコマンドレジスタが、上記第1の記憶回路のアドレス空間にマップされ、
上記コマンドレジスタは、少なくとも1つの制御ビットを有し、
上記第1の処理装置(202)は、複数のメモリアクセス動作にわたって上記コマンドレジスタへの書き込み動作を行うように構成され、
上記コマンドレジスタのバイトが、上記複数のメモリアクセス動作のうちの最後のメモリアクセス動作によって書き込まれる上記制御ビットを有し、上記制御ビットの変更を伴う、請求項1〜9のいずれか1項に記載のコンピュータデバイス。 - 上記第1の記憶回路(204、800)は、メモリアレイ(802)と上記1つ以上の更なる処理装置(DPU0、DPU1)とを統合する集積回路チップである、請求項1〜10のいずれか1項に記載のコンピュータデバイス。
- 上記第1の記憶回路(204、800)は、メモリアレイを備える第1の集積回路チップと、上記1つ以上の更なる処理装置(DPU0、DPU1)を備える更なる集積回路チップとを備える、請求項1〜10のいずれか1項に記載のコンピュータデバイス。
- 上記第1の記憶回路(204、800)は、複数の更なる処理装置(DPU0、DPU1)を備え、当該複数の更なる処理装置(DPU0、DPU1)の各々は、上記メモリアレイの対応するアドレス空間に関連する、請求項11又は12に記載のコンピュータデバイス。
- 上記第1の処理装置(202)は、1つ以上のECCビットを各mビット値に挿入するように構成された1つ以上の誤り訂正符号(ECC)回路を備える、請求項1〜13のいずれか1項に記載のコンピュータデバイス。
- 上記第1の処理装置(202)は、更なるメモリアクセス動作中に、上記第1の記憶回路(204)に記憶される複数のECCビットを作成するように構成された1つ以上の誤り訂正符号(ECC)回路を備える、請求項1〜14のいずれか1項に記載のコンピュータデバイス。
- 第1の処理装置(202)を複数の記憶回路の各々に連結するデータバス(データ)を介して、上記複数の記憶回路の第1の記憶回路(204)にnビットデータ値を書き込む書き込み動作、又は上記第1の記憶回路(204)から上記nビットデータ値を読み取る読み取り動作を、上記第1の処理装置(202)によって行う工程を含む方法であって、
上記第1の記憶回路は、1つ以上の更なる処理装置(206)を備え、
上記複数の記憶回路の各々は、mビット幅であるデータポートを有し、
上記データバスは、nビットの幅を有し(nはmより大きい)、
上記複数の記憶回路(204)の各々の上記データポートは、上記データバスの対応するmビットスライスに連結され、
上記読み取り動作又は上記書き込み動作は、
上記第1の処理装置(202)によって、1つ以上の第1のアドレスを、上記データバスを介して読み取られる又は書き込まれるnビットデータ値に供給することと、
上記第1のアドレスを、上記第1の記憶回路における複数のmビットメモリ位置に対応する複数の第2のアドレスであって、そのうちの少なくとも2つが連続アドレスである複数の第2のアドレスに変換することと、
複数のメモリアクセス動作にわたって、上記nビットデータ値の上記読み取り動作又は上記書き込み動作を上記第1の記憶回路に対して行うこととを含む、方法。 - 上記第1の処理装置によって、データキャッシュ(1000)の1つ以上のライン(L0、L1,L2)対してキャッシュライン置換を行う工程をさらに含み、
上記データキャッシュ(1000)は、複数のキャッシュラインを備え、
当該複数のキャッシュラインの各々が複数のデータワードを記憶し、
各データワードは、複数のバイトのデータを有し、
上記キャッシュライン置換は、上記第1の記憶回路に関連する上記キャッシュの記憶位置に、上記複数のデータワードのうちの第1のデータワードを形成する上記バイトを記憶する、請求項16に記載の方法。 - 第1の処理装置(202)によって実行された場合、請求項16又は17の方法の実行に至るプログラム命令を記憶する電子記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1559321 | 2015-10-01 | ||
FR1559321A FR3042049A1 (ja) | 2015-10-01 | 2015-10-01 | |
FR1650186A FR3042050B1 (fr) | 2015-10-01 | 2016-01-11 | Dispositif informatique muni de traitement en memoire et de ports d'acces etroits |
FR1650186 | 2016-01-11 | ||
PCT/FR2016/052450 WO2017055732A1 (fr) | 2015-10-01 | 2016-09-27 | Dispositif informatique muni de traitement en memoire et de ports d'acces etroits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018534666A JP2018534666A (ja) | 2018-11-22 |
JP6757791B2 true JP6757791B2 (ja) | 2020-09-23 |
Family
ID=56137415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018516124A Active JP6757791B2 (ja) | 2015-10-01 | 2016-09-27 | インメモリ処理及び狭幅データポートを備えたコンピュータデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US10884657B2 (ja) |
EP (1) | EP3356945B1 (ja) |
JP (1) | JP6757791B2 (ja) |
CN (1) | CN108139989B (ja) |
FR (2) | FR3042049A1 (ja) |
WO (1) | WO2017055732A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3066842B1 (fr) | 2017-05-24 | 2019-11-08 | Upmem | Logique de correction de row hammer pour dram avec processeur integre |
US10908820B2 (en) * | 2017-09-14 | 2021-02-02 | Samsung Electronics Co., Ltd. | Host-based and client-based command scheduling in large bandwidth memory systems |
FR3115395A1 (fr) | 2020-10-16 | 2022-04-22 | Upmem | Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement |
CN114048157A (zh) * | 2021-11-16 | 2022-02-15 | 安徽芯纪元科技有限公司 | 一种内部总线地址重映射装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745791A (en) * | 1992-09-16 | 1998-04-28 | Intel Corporation | System for interfacing first and second components having different data path width by generating first and second component address to read data into buffer |
JPH08147076A (ja) * | 1994-11-22 | 1996-06-07 | Seiko Epson Corp | 情報処理装置 |
US5634013A (en) * | 1995-05-03 | 1997-05-27 | Apple Computer, Inc. | Bus bridge address translator |
US5818844A (en) * | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets |
US6754741B2 (en) * | 2001-05-10 | 2004-06-22 | Pmc-Sierra, Inc. | Flexible FIFO system for interfacing between datapaths of variable length |
JP2003346500A (ja) * | 2002-05-29 | 2003-12-05 | Hitachi Ltd | 半導体集積回路及びそのテスト方法 |
JP5992713B2 (ja) * | 2012-03-30 | 2016-09-14 | 株式会社ソニー・インタラクティブエンタテインメント | メモリシステム、その制御方法及び情報処理装置 |
-
2015
- 2015-10-01 FR FR1559321A patent/FR3042049A1/fr active Pending
-
2016
- 2016-01-11 FR FR1650186A patent/FR3042050B1/fr not_active Expired - Fee Related
- 2016-09-27 EP EP16784233.5A patent/EP3356945B1/fr active Active
- 2016-09-27 WO PCT/FR2016/052450 patent/WO2017055732A1/fr active Application Filing
- 2016-09-27 JP JP2018516124A patent/JP6757791B2/ja active Active
- 2016-09-27 CN CN201680057288.3A patent/CN108139989B/zh active Active
- 2016-09-27 US US15/763,970 patent/US10884657B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3356945A1 (fr) | 2018-08-08 |
EP3356945B1 (fr) | 2019-09-04 |
WO2017055732A1 (fr) | 2017-04-06 |
US20180260161A1 (en) | 2018-09-13 |
FR3042049A1 (ja) | 2017-04-07 |
CN108139989B (zh) | 2021-05-25 |
US10884657B2 (en) | 2021-01-05 |
FR3042050B1 (fr) | 2019-11-01 |
CN108139989A (zh) | 2018-06-08 |
FR3042050A1 (ja) | 2017-04-07 |
JP2018534666A (ja) | 2018-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240028207A1 (en) | Near-memory compute module | |
US11132300B2 (en) | Memory hierarchy using page-based compression | |
TWI687810B (zh) | 基於混合記憶體立方體系統互連目錄之快取一致性方法 | |
US10860326B2 (en) | Multi-threaded instruction buffer design | |
JP6757791B2 (ja) | インメモリ処理及び狭幅データポートを備えたコンピュータデバイス | |
US9280464B2 (en) | System and method for simultaneously storing and reading data from a memory system | |
KR102216116B1 (ko) | 메모리 모듈 및 그것의 동작 방법 | |
US11635902B2 (en) | Storage device processing stream data, system including the same, and operation method | |
US20150019813A1 (en) | Memory hierarchy using row-based compression | |
US20160246712A1 (en) | Indirection data structures implemented as reconfigurable hardware | |
US10019358B2 (en) | Bank address remapping to load balance memory traffic among banks of memory | |
WO2011113646A1 (en) | Masked register write method and apparatus | |
JP2020187747A (ja) | 高帯域幅メモリシステム及びメモリアドレス方法 | |
CN108701102A (zh) | 直接存储器访问控制器、数据读取方法和数据写入方法 | |
CN114341816A (zh) | 三层层次型存储器系统 | |
CN110018847B (zh) | 可配置寄存器及基于可配置寄存器的数据存取方法 | |
CN107526528B (zh) | 一种片上低延迟存储器的实现机制 | |
AU616653B2 (en) | Method and apparatus for determining available memory size | |
JP7187698B2 (ja) | 2の非累乗のメモリ構成 | |
US10983936B2 (en) | Programmable arbitrary sequence direct memory access controller for configuring multiple core independent peripherals | |
JP4528491B2 (ja) | 情報処理装置 | |
CN114258534B (zh) | 阶层式存储器系统 | |
CN102541754A (zh) | 用于对存储器进行配置的系统和方法 | |
US11526448B2 (en) | Direct mapped caching scheme for a memory side cache that exhibits associativity in response to blocking from pinning | |
CN114341818B (zh) | 分级存储器设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |