KR101494371B1 - Semiconductor package with different type substrates - Google Patents

Semiconductor package with different type substrates Download PDF

Info

Publication number
KR101494371B1
KR101494371B1 KR20130125705A KR20130125705A KR101494371B1 KR 101494371 B1 KR101494371 B1 KR 101494371B1 KR 20130125705 A KR20130125705 A KR 20130125705A KR 20130125705 A KR20130125705 A KR 20130125705A KR 101494371 B1 KR101494371 B1 KR 101494371B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
insulating film
substrates
chip die
Prior art date
Application number
KR20130125705A
Other languages
Korean (ko)
Inventor
이재웅
김병진
김창훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20130125705A priority Critical patent/KR101494371B1/en
Application granted granted Critical
Publication of KR101494371B1 publication Critical patent/KR101494371B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention simplifies a process for manufacturing a semiconductor package including different kinds of substrates by modularizing the different kinds of substrates by bonding the semiconductor chip dies which are formed on the different kinds of the substrates with a stack shape or the different kinds of the substrates using a flexible insulation film like FOD.

Description

이종의 서브스트레이트를 가지는 반도체 패키지 및 방법{SEMICONDUCTOR PACKAGE WITH DIFFERENT TYPE SUBSTRATES} Technical Field [0001] The present invention relates to a semiconductor package having a hetero-

본 발명은 반도체 패키지 구조에 관한 것으로, 특히 본 발명은 반도체 패키지 제조에 있어서, 이종의 서브스트레이트상 적층 형태로 형성되는 반도체 칩 다이간 또는 이종의 서브스트레이트 사이를 연성 절연 필름을 이용하여 접착시켜 이종의 서브스트레이트를 모듈화하여 형성할 수 있도록 하는 반도체 패키지 및 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package structure, and in particular, the present invention relates to a semiconductor package structure in which, in the manufacture of a semiconductor package, bonding between semiconductor chip dies formed in the form of different substrate layers, or between different types of substrates, And a method of manufacturing the semiconductor package.

최근 들어, 반도체 패키지 기술에 있어서, 회로기판(인쇄회로기판, 회로필름 등)에 대한 실장 밀도를 높일 수 있는 구조의 볼 그리드 어레이(ball grid array) 패키지, 베어 칩(bare chip)의 특성을 이용하여 패키지 크기가 크게 줄어든 칩 크기 패키지(csp : chip scale package) 등이 출시되고 있고, 용량과 실장밀도의 증가를 위하여 여러 개의 반도체 칩을 적층한 칩 적층형 패키지가 제안되고 있다.In recent years, in the semiconductor package technology, a ball grid array package having a structure capable of increasing the mounting density with respect to a circuit board (printed circuit board, circuit film, etc.) and a bare chip (Csp: chip scale package) in which the package size is largely reduced. In order to increase the capacitance and the mounting density, a chip stacked package in which a plurality of semiconductor chips are stacked has been proposed.

이러한 적층형 반도체 패키지는 일반적으로, 인쇄회로기판(printed circuit board), 써킷테이프(circuit tape), 써킷필름(circuit film) 또는 리드프레임(lead frame)과 같은 서브스트레이트(substrate)에 다수의 반도체 칩을 수직방향으로 적층한 후, 상기 적층된 반도체 칩끼리 또는 반도체 칩과 서브스트레이트를 도전성 본딩 와이어(conductive bonding wire)와 같은 전기적 접속수단으로 본딩(bonding)한 것을 지칭한다. Such a stacked semiconductor package generally includes a plurality of semiconductor chips on a substrate such as a printed circuit board, a circuit tape, a circuit film, or a lead frame. Refers to bonding the semiconductor chips to each other or bonding the semiconductor chip and the substrate with an electrical connection means such as a conductive bonding wire after stacking in the vertical direction.

이러한 적층형 반도체 패키지는 봉지재로 형성된 몸체 내측에 다수의 반도체 칩을 탑재함으로써 고용량, 고기능화된 성능을 구현할 수 있을 뿐만 아니라, 마더보드(mother board)에서의 실장밀도를 높일 수 있기 때문에 최근 대량으로 제조되고 있는 추세이다.Such a stacked semiconductor package can realize high capacity and high performance by mounting a large number of semiconductor chips on the inside of a body formed of an encapsulating material and can increase the mounting density on a mother board, .

한편, 이러한 적층형 반도체 패키지는 통상 반도체 칩의 적층 구조의 아래에 위치한 반도체 칩의 상부면에 FOW(film on wire) 특성을 갖는 투명필름을 부착하여 위쪽에 위치한 반도체 칩과 접착시키게 된다.In the meantime, such a stacked semiconductor package is usually adhered to an upper semiconductor chip by attaching a transparent film having a film on wire (FOW) property to the upper surface of the semiconductor chip located below the stacked structure of the semiconductor chip.

그러나, 위와 같은 종래 FOW를 사용하는 적층형 반도체 패키지의 구조에서는 단순히 하나의 인쇄회로기판상 반도체 칩을 수직으로 적층하여 형성하는 구조에서 수직으로 적층되는 2개의 반도체 칩의 접착에만 적용되고 있을 뿐, 이종의 서브스트레이트를 모듈화하는 반도체 패키지에는 적용되고 있지 않다.However, in the structure of the stacked semiconductor package using the conventional FOW as described above, only the two semiconductor chips stacked vertically are applied only to vertically stacking the semiconductor chips on one printed circuit board, Is not applied to a semiconductor package that modulates a substrate of a semiconductor device.

(특허문헌)(Patent Literature)

대한민국 공개특허번호 10-2004-0049473호(공개일 2004년 6월 12일)에는 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치에 관한 기술이 개시되어 있다.
Korean Laid-Open Patent No. 10-2004-0049473 (published June 12, 2004) discloses a technique for a die attach and a curing inline device for a multi-chip package.

따라서, 본 발명에서는 반도체 패키지 제조에 있어서, 이종의 서브스트레이트상 적층 형태로 형성되는 반도체 칩 다이간 또는 이종의 서브스트레이트 사이를 연성 절연 필름을 이용하여 접착시켜 이종의 서브스트레이트를 모듈화하여 형성할 수 있도록 하는 반도체 패키지 및 제조 방법을 제공하고자 한다.
Therefore, in the present invention, in the manufacture of a semiconductor package, it is possible to form a heterogeneous substrate by modularly bonding a semiconductor chip die formed in a stacked form of different substrate layers or between different types of substrate using a flexible insulating film And to provide a semiconductor package and a manufacturing method thereof.

상술한 본 발명은 반도체 패키지에 있어서, 기설정된 간격으로 이격되어 위치되는 이종의 제1, 제2 서브스트레이트와, 상기 제1 서브스트레이트, 제2 서브스트레이트 상에 접착되어 각각 전기적으로 접속되는 제1, 제2반도체 칩 다이와, 상기 제1 반도체 칩 다이의 상부면에 연성 절연 필름을 통해 접착되는 제3 반도체 칩 다이를 포함하며, 상기 연성 절연 필름은, 상기 제2 반도체 칩 다이의 일부 또는 전체 영역까지 연장 형성되는 것을 특징으로 한다.According to the present invention, there is provided a semiconductor package comprising first and second substrates of different types spaced apart from each other at a predetermined interval, first and second substrates connected to the first and second substrates, respectively, A second semiconductor chip die and a third semiconductor chip die bonded to a top surface of the first semiconductor chip die through a flexible insulating film, As shown in FIG.

또한, 상기 연성 절연 필름은, 상기 제1, 제2 서브스트레이트 사이의 공간을 채우거나 또는 비우도록 형성되는 것을 특징으로 한다.Further, the flexible insulating film is formed so as to fill or empt the space between the first and second substrates.

또한, 상기 제1, 제2 서브스트레이트 사이의 공간은, 상기 연성 절연 필름 또는 몰드로 채워지는 것을 특징으로 한다.Further, the space between the first and second substrates is filled with the flexible insulating film or the mold.

또한, 상기 제1, 제2 서브스트레이트는, 동일하거나 서로 다른 레이어를 가지는 것을 특징으로 한다.The first and second substrates may have the same or different layers.

또한, 상기 반도체 패키지는, 상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이만 덮도록 몰딩이 수행되는 것을 특징으로 한다.Further, the semiconductor package is characterized in that the molding is performed so as to cover only the semiconductor chip dies formed on the first and second substrate layers.

또한, 상기 반도체 패키지는, 상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이의 상부면과 상기 제1, 제2 서브스트레이트를 모두 덮도록 몰딩이 수행되는 것을 특징으로 한다.Further, the semiconductor package is characterized in that molding is performed so as to cover both the upper surface of the semiconductor chip die formed on the first and second substrate and the first and second substrate.

또한, 상기 연성 절연 필름은, 하부에 위치한 본딩 와이어를 덮도록 도포되며, 기설정된 온도 범위에서 경화되는 경우 상기 본딩 와이어를 지지하는 것을 특징으로 한다.The flexible insulating film is coated to cover a bonding wire disposed at a lower portion thereof, and supports the bonding wire when the flexible insulating film is cured within a predetermined temperature range.

또한, 상기 본딩 와이어는, 상기 제1 반도체 칩 다이와 상기 제1 서브스트레이트간 또는 상기 제2 서브스트레이트와 제3 반도체 칩 다이간 형성되는 것을 특징으로 한다.Further, the bonding wire is formed between the first semiconductor chip die and the first substrate or between the second substrate and the third semiconductor chip die.

또한, 상기 연성 절연 필름은, FOD(film on die) 또는 FOW(film on wire) 인 것을 특징으로 한다.The flexible insulating film may be a film on die (FOD) or a film on wire (FOW).

또한, 본 발명은 반도체 패키지 제조 방법으로서, 이종의 제1, 제2 서브스트레이트를 기설정된 간격으로 이격되도록 위치시키는 단계와, 상기 제1, 제2 서브스트레이트 상부면에 전기적으로 접속되도록 각각 제1, 제2 반도체 칩 다이를 접착시키는 단계와, 상기 제1 반도체 칩 다이의 상부면과 상기 제2 반도체 칩 다이의 일부 또는 전체 영역까지 연성 절연 필름을 도포시키는 단계와, 상기 제1 반도체 칩 다이의 상부면에 상기 연성 절연 필름을 이용하여 제3 반도체 칩 다이를 적층하여 접착시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising the steps of: positioning first and second substrates of different types spaced apart from each other at predetermined intervals; Applying a flexible insulating film to an upper surface of the first semiconductor chip die and a portion or an entire region of the second semiconductor chip die; And laminating and bonding the third semiconductor chip die on the upper surface using the flexible insulating film.

또한, 상기 제3 반도체 칩 다이를 접착시키는 단계이 후, 상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이만 덮도록 몰드를 도포하여 몰딩을 수행하는 단계를 더 포함하는 것을 특징으로 한다.Further, after the step of bonding the third semiconductor chip die, the method further comprises a step of coating the mold to cover only the semiconductor chip die formed on the first and second substrate.

또한, 상기 제3 반도체 칩 다이를 접착시키는 단계이 후, 상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이를 포함하여 상기 제1, 제2 서브스트레이트를 모두 덮도록 몰드를 도포하여 몰딩을 수행하는 단계를 더 포함하는 것을 특징으로 한다.Further, after the step of bonding the third semiconductor chip die, the mold is applied by covering the first and second substrate with the semiconductor chip die formed on the first and second substrate so as to cover both the first and second substrate Further comprising the steps of:

또한, 상기 연성 절연 필름은, 상기 제1, 제2 서브스트레이트 사이의 공간을 채우거나 또는 비우도록 형성되는 것을 특징으로 한다.Further, the flexible insulating film is formed so as to fill or empt the space between the first and second substrates.

또한, 상기 제1, 제2 서브스트레이트 사이의 공간은, 상기 연성 절연 필름 또는 몰드로 채워지는 것을 특징으로 한다.Further, the space between the first and second substrates is filled with the flexible insulating film or the mold.

또한, 상기 제1, 제2 서브스트레이트는, 동일하거나 서로 다른 레이어를 가지는 것을 특징으로 한다.The first and second substrates may have the same or different layers.

또한, 상기 연성 절연 필름은, 하부에 위치한 본딩 와이어를 덮도록 도포되며, 기설정된 온도 범위에서 경화되는 경우 상기 본딩 와이어를 지지하는 것을 특징으로 한다.The flexible insulating film is coated to cover a bonding wire disposed at a lower portion thereof, and supports the bonding wire when the flexible insulating film is cured within a predetermined temperature range.

또한, 상기 본딩 와이어는, 상기 제1 반도체 칩 다이와 상기 제1 서브스트레이트간 또는 상기 제2 서브스트레이트와 제3 반도체 칩 다이간 형성되는 것을 특징으로 한다.Further, the bonding wire is formed between the first semiconductor chip die and the first substrate or between the second substrate and the third semiconductor chip die.

또한, 상기 연성 절연 필름은, FOD 또는 FOW 인 것을 특징으로 한다.
The flexible insulating film may be FOD or FOW.

본 발명에 따르면 반도체 패키지 제조에 있어서, 이종의 서브스트레이트상 적층 형태로 형성되는 반도체 칩 다이간 또는 이종의 서브스트레이트 사이를 FOD등의 연성 절연 필름을 이용하여 접착시켜 이종의 서브스트레이트를 모듈화하여 형성할 수 있도록 함으로써, 이종의 서브스트레이트를 가지는 반도체 패키지 제조 공정을 보다 간소화할 수 있는 이점이 있다.
According to the present invention, in the manufacture of a semiconductor package, bonding between different semiconductor chip dies formed of different substrate layer stacks or between different types of substrates using a flexible insulating film such as FOD is used to modularize different types of substrates It is possible to simplify the manufacturing process of the semiconductor package having heterogeneous substrates.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 이종의 서브스트레이트를 가지는 반도체 패키지 형성 공정 단면도,
도 2 내지 도 4는 본 발명의 실시예에 따른 이종의 서브스트레이트를 모듈화하는 반도체 패키지에서 연성 절연 필름과 몰드의 다양한 형태 예시도.FIGS. 1A to 1C are cross-sectional views illustrating a process of forming a semiconductor package having different substrates according to an embodiment of the present invention.
FIGS. 2 through 4 illustrate various forms of a flexible insulating film and a mold in a semiconductor package modularizing heterogeneous substrates according to an embodiment of the present invention. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, the operation principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 이종의 서브스트레이트를 모듈화하는 반도체 패키지 공정 단면도를 도시한 것이다. 이하, 도 1a 내지 도 1c를 참조하여 본 발명의 반도체 패키지 형성 방법에 대해 상세히 설명하기로 한다.Figures 1A-1C illustrate cross-sectional views of a semiconductor package process for modulating heterogeneous substrates according to embodiments of the present invention. Hereinafter, a method of forming a semiconductor package of the present invention will be described in detail with reference to FIGS. 1A to 1C.

먼저, 도 1a에 도시된 바와 같이, 동일한 레이어(layer) 또는 서로 다른 레이어를 가지는 이종의 제1 서브스트레이트(substrate)(100), 제2 서브스트레이트(110)상 각각 제1 반도체 칩 다이(102), 제2 반도체 칩 다이(112)가 제1, 제2 서브스트레이트(100, 110)에 접착된 후 본딩 와이어(bonding wire)(104, 114)를 통해 제1 서브스트레이트(100), 제2 서브스트레이트(110)에 전기적으로 연결된다.First, as shown in FIG. 1A, a first substrate 100 of a different type having the same layer or different layers, a first semiconductor chip die 102 (not shown) on a second substrate 110, , The second semiconductor chip die 112 is bonded to the first and second substrates 100 and 110 and then bonded to the first substrate 100 through the bonding wires 104 and 114, And is electrically connected to the substrate 110.

이때, 제1 서브스트레이트(100)는 예를 들어 4 레이어 서브스트레이트이고, 제2 서브스트레이트는 2 레이어 서브스트레이트 인것을 예시하였으나, 이는 설명을 위한 예시일 뿐, 제1, 제2 서브스트레이트(100, 110)는 반도체 패키지의 구성에 따라 서로 동일한 레이어 또는 다른 레이어로 조합될 수 있다. 또한, 이때, 제1 반도체 칩 다이(102)는 예를 들어 베이스밴드(baseband) 칩이 될 수 있으며, 제2 반도체 칩 다이(112)는 RF(radio frequency) 칩이 될 수 있다.In this case, the first substrate 100 is, for example, a four-layer substrate and the second substrate is a two-layer substrate. However, this is only an illustrative example, and the first and second substrates 100 And 110 may be combined into the same layer or different layers according to the configuration of the semiconductor package. Also, at this time, the first semiconductor chip die 102 may be a baseband chip, for example, and the second semiconductor chip die 112 may be a radio frequency (RF) chip.

이어, 도 1b에서 보여지는 바와 같이 제1 서브스트레이트(100)의 제1 반도체 칩 다이(102)의 상부면에는 오버행(overhang) 다이(die)로 제3 반도체 칩 다이(108)가 적층되어 형성될 수 있다. 이때, 제3 반도체 칩 다이(108)는 FOD(film on die) 또는 FOW(film on wire) 등의 연성 절연 필름(106)을 이용하여 제1 반도체 칩 다이(102)와 접착됨으로써 제1 반도체 칩 다이(102)와 제1 서브스트레이트(100)간 연결된 본딩 와이어(104)를 보존하면서도 제1 반도체 칩 다이(102)와 제3 반도체 칩 다이(108)가 접착될 수 있도록 한다.1B, a third semiconductor chip die 108 is formed on an upper surface of the first semiconductor chip die 102 of the first substrate 100 by an overhang die, . At this time, the third semiconductor chip die 108 is adhered to the first semiconductor chip die 102 by using the flexible insulating film 106 such as FOD (film on die) or FOW (film on wire) The first semiconductor chip die 102 and the third semiconductor chip die 108 can be bonded while preserving the bonding wires 104 connected between the die 102 and the first substrate 100. [

이러한 연성 절연 필름(106)은 서브스트레이트상 반도체 칩 다이 및 본딩 와이어에 간섭 영향을 주지 않는 점도를 가지는 접착 필름으로 기설정된 온도 범위에서 경화되기 전에는 마치 마치 젤(gel)과 같은 특성을 갖을 수 있다. 이에 따라 자체 접착력에 의하여 제1 반도체 칩 다이(102), 제1 서브스트레이트(100) 상에 접착되고, 동시에 제1 반도체 칩 다이(102)와 제1 서브스트레이트(100)간 연결된 본딩 와이어(104)가 연성 절연 필름(106)내에 내재되는 상태가 될 수 있다. 이때, 물론, 연성 절연 필름(106) 내의 본딩 와이어(104)는 연성 절연 필름(106)의 자체적인 점도 특성으로 인하여 단락되는 등의 간섭을 받지 않는다.Such a flexible insulating film 106 may have properties such as a gel before it is cured in a predetermined temperature range with an adhesive film having a viscosity that does not interfere with the semiconductor chip die and the bonding wire on the substrate . Thereby bonding the first semiconductor chip die 102 and the first substrate 100 by the self-adhesive force and at the same time bonding the first semiconductor chip die 102 and the first substrate 100 ) May be embedded in the flexible insulating film 106. At this time, of course, the bonding wires 104 in the flexible insulation film 106 are not subject to interference such as short-circuiting due to the inherent viscosity characteristics of the flexible insulation film 106.

또한, 이러한 연성 절연 필름(106)은 본딩 와이어(104가 단락되지 않도록 하면서 제1 반도체 칩 다이(102)와 제3 반도체 칩 다이(108)를 접착시킴과 동시에 하나의 모듈로 형성되는 제2 서브스트레이트(110)의 제2 반도체 칩 다이(112)의 일부 영역 또는 전체영역에서 접착될 수 있도록 제2 서브스트레이트(110)의 영역으로 연장하여 형성될 수 있다.The flexible insulating film 106 is bonded to the first semiconductor chip die 102 and the third semiconductor chip die 108 while the bonding wires 104 are not short-circuited, The second semiconductor chip die 112 may be formed to extend to the area of the second substrate 110 so as to be adhered to a part of or the entire area of the second semiconductor chip die 112 of the straight line 110.

이에 따라, 연성 절연 필름(106)을 이용하여 일정 간격으로 이격되어 형성되는 이종의 제1 서브스트레이트(100)와 제2 서브스트레이트(110)를 보다 간편하게 연결시킬 수 있다.Accordingly, the first substrate 100 and the second substrate 110, which are spaced apart from each other by the flexible insulating film 106, can be more easily connected to each other.

이어, 도 1c에서와 같이 연성 절연 필름(106)을 통해 연결된 이종의 제1 서브스트레이트(100)와 제2 서브스트레이트(110) 상에 접착 형성된 반도체 칩 다이(102, 108, 112)와 본딩 와이어(bonding wire)(104, 114) 등을 외부의 충격으로부터 보호하기 위해 에폭시 수지 등의 몰드(mold)(120)를 이용한 몰딩 공정을 수행하여 몰드(120)가 반도체 패키지를 덮도록 한다. 위와 같은 몰딩 공정까지 수행하고 제1, 제2 서브스트레이트(100, 110)의 하부에 솔더 마스크(solder mask)(130) 등을 형성함으로써, 이종의 서브스트레이트(100, 110)를 모듈화하는 반도체 패키지를 완성시키게 된다.Next, as shown in FIG. 1C, the semiconductor chip dies 102, 108, and 112 bonded on the first substrate 100 and the second substrate 110, which are connected to each other through the flexible insulating film 106, a molding process using a mold 120 such as an epoxy resin is performed to protect the bonding wires 104 and 114 from an external impact so that the mold 120 covers the semiconductor package. A semiconductor package 100 for modulating the different types of substrates 100 and 110 by performing the molding process as described above and forming solder masks 130 and the like on the lower portions of the first and second substrates 100 and 110, .

한편, 위와 같이 이종의 제1, 제2 서브스트레이트(100, 110)를 접착시키는 FOD, FOW 등의 연성 절연 필름(106)은 위 도 1b에서 도시된 방법 외에도 다양한 형태로 이종의 서브스트레이트간에 형성될 수 있으며, 몰드(120) 또한 다양한 형태로 형성하여 반도체 패키지를 몰딩시킬 수 있다.On the other hand, the flexible insulating film 106 such as FOD, FOW, or the like for adhering the first and second substrates 100 and 110 as described above may be formed between different types of substrates in various forms in addition to the method shown in FIG. And the mold 120 may be formed in various shapes to mold the semiconductor package.

도 2 내지 도 4는 이종의 서브스트레이트를 모듈화하는 반도체 패키지에서 구현되는 연성 절연 필름과 몰드의 다양한 형태를 도시한 것이다. 이하, 도 1a 내지 도 1c 및 도 2 내지 도 4를 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Figs. 2 to 4 show various forms of a flexible insulating film and a mold, which are embodied in a semiconductor package modularizing different types of substrates. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1A to 1C and FIGS. 2 to 4. FIG.

먼저, 도 2는 이종의 서브스트레이트(100, 110) 전체가 몰드(120)에 덮혀지는 반도체 패키지에서 연성 절연 필름이 이종의 서브스트레이트(100, 110) 사이의 이격된 공간(150)에는 채워지지 않는 형태의 반도체 패키지 구조를 도시한 것이다.2 shows a state in which the flexible insulating film is filled in the spaced space 150 between the different substrates 100 and 110 in the semiconductor package in which the entirety of the different substrates 100 and 110 is covered with the mold 120 Lt; RTI ID = 0.0 > a < / RTI > semiconductor package structure.

도 2를 참조하면, 연성 절연 필름(106)을 제1 서브스트레이트(100)의 제1 반도체 칩 다이(102)의 상부면에 도포함과 더불어, 제2 서브스트레이트(110)의 제2 반도체 칩 다이(112)의 상부면 일부 영역까지 도포시킨다. 2, the flexible insulating film 106 is applied to the upper surface of the first semiconductor chip die 102 of the first substrate 100, and the second semiconductor chip 102 of the second substrate 110 To a partial area of the upper surface of the die 112.

그러나, 위 도 2에서는 도 1b에서와는 달리, 제1 서브스트레이트(100)와 제2 서브스트레이트(110)간 이격된 공간(150)에는 연성 절연 필름(106)이 도포되지 않도록 하고, 제1 반도체 칩 다이(102)의 상부면과 제2 반도체 칩 다이(112)의 상부 일부면에만 도포되도록 한 후, 제1, 제2 서브스트레이트(100, 110)간 이격된 공간(150)에는 몰딩 공정을 통해 몰드(120)가 채워지도록 한다.2, the flexible insulating film 106 is not applied to the space 150 between the first substrate 100 and the second substrate 110, The space 150 between the first and second substrates 100 and 110 is applied to the upper surface of the die 102 and the upper surface of the second semiconductor chip die 112, Thereby allowing the mold 120 to be filled.

다음으로, 도 3은 이종의 서브스트레이트(100, 110) 상부면만 몰드(120)에 덮혀지는 반도체 패키지에서 연성 절연 필름(106)이 이종의 서브스트레이트(100, 110) 사이의 이격된 공간(150)에도 채워지는 형태의 반도체 패키지 구조를 도시한 것이다.3 shows that in the semiconductor package in which only the top surface of the heterogeneous substrates 100 and 110 is covered with the mold 120, the flexible insulating film 106 is separated from the spaced spaces 150 ) Of the semiconductor package structure.

도 3을 참조하면, 연성 절연 필름(106)을 제1 서브스트레이트(100)의 제1 반도체 칩 다이(102)의 상부면에 도포함과 더불어, 제2 서브스트레이트(110)의 제2 반도체 칩 다이(112)의 상부면 일부 영역까지 도포시킨다. 또한, 위 도 3에서는 도 1b에서와는 마찬가지로, 제1 서브스트레이트(100)와 제2 서브스트레이트(110)간 이격된 공간(150)에도 연성 절연 필름(106)이 도포되도록 한다.3, the flexible insulating film 106 is applied to the upper surface of the first semiconductor chip die 102 of the first substrate 100, and the second semiconductor chip 102 of the second substrate 110 To a partial area of the upper surface of the die 112. 3, the flexible insulating film 106 is applied to the space 150 spaced apart from the first substrate 100 and the second substrate 110, as in FIG. 1B.

그러나, 위 도 3에서는 도 1b에서와는 달리, 이종의 제1 서브스트레이트(100)와 제2 서브스트레이트(110) 상에 접착 형성된 반도체 칩 다이(102, 108, 112)와 본딩 와이어(104, 114) 등을 외부의 충격으로부터 보호하기 위해 에폭시 수지 등의 몰드(mold)(120)를 이용한 몰딩 공정을 수행할 시, 제1, 제2 서브스트레이트(100, 110)의 상부면에만 몰드(120)가 덮혀지도록 하고, 제1, 제2 서브스트레이트(100, 110)의 측면에는 몰드(120)가 형성되지 않도록 한다.3, the semiconductor chip dies 102, 108, 112 and the bonding wires 104, 114 formed on the first substrate 100 and the second substrate 110 of different types, The mold 120 may be formed only on the upper surfaces of the first and second substrates 100 and 110 when the molding process using the mold 120 such as an epoxy resin is performed to protect the substrate 120, And the mold 120 is not formed on the side surfaces of the first and second substrates 100 and 110.

다음으로, 도 4는 이종의 서브스트레이트(100, 110) 상부면만 몰드(120)에 덮혀지는 반도체 패키지에서 연성 절연 필름(106)이 이종의 서브스트레이트(100, 110) 사이의 이격된 공간(150)에는 채워지지 않는 형태의 반도체 패키지 구조를 도시한 것이다.4 shows a state in which the flexible insulating film 106 in the semiconductor package covered with the mold 120 only on the upper surface of the heterogeneous substrates 100 and 110 is spaced apart from the space 100 between the different substrates 100 and 110 ) Of the semiconductor package structure.

도 4를 참조하면, 연성 절연 필름(106)을 제1 서브스트레이트(100)의 제1 반도체 칩 다이(102)의 상부면에 도포함과 더불어, 제2 서브스트레이트(110)의 제2 반도체 칩 다이(112)의 상부면 일부 영역까지 도포시킨다. 4, the flexible insulating film 106 is applied to the upper surface of the first semiconductor chip die 102 of the first substrate 100, and the second semiconductor chip 102 of the second substrate 110 To a partial area of the upper surface of the die 112.

그러나, 위 도 4에서는 도 1b에서와는 달리, 제1 서브스트레이트(100)와 제2 서브스트레이트(110) 사이의 이격된 공간(150)에는 연성 절연 필름(150)이 도포되지 않도록 하고, 제1, 제2 반도체 칩 다이(102, 112)의 상부면에만 도포되도록 한 후, 제1, 제2 서브스트레이트(100, 110) 사이의 이격된 공간(150)에는 몰딩 공정을 통해 몰드(120)가 채워지도록 한다.4, the flexible insulating film 150 is not applied to the spaced space 150 between the first substrate 100 and the second substrate 110, The mold 120 is filled in the spaced space 150 between the first and second substrates 100 and 110 after the first and second semiconductor chip dies 102 and 112 are applied to the upper surface of the second semiconductor chip die 102 and 112, .

또한, 도 4에서는 도 1b에서와는 달리, 이종의 제1 서브스트레이트(100)와 제2 서브스트레이트(110) 상에 접착 형성된 반도체 칩 다이(102, 108, 112)와 본딩 와이어(104, 114) 등을 외부의 충격으로부터 보호하기 위해 에폭시 수지 등의 몰드(mold)(120)를 이용한 몰딩 공정을 수행할 시, 제1, 제2 서브스트레이트(100, 110)의 상부면에만 몰드(120)가 덮혀지도록 하고, 제1, 제2 서브스트레이트(100, 110)의 측면에는 몰드(120)가 형성되지 않도록 한다.4, the semiconductor chip dies 102, 108, and 112 and the bonding wires 104 and 114, which are adhered on the first substrate 100 and the second substrate 110, The mold 120 is covered only on the upper surfaces of the first and second substrates 100 and 110 when a molding process using a mold 120 such as an epoxy resin is performed to protect the first substrate 100 and the second substrate 100 from external impacts And the mold 120 is not formed on the side surfaces of the first and second substrates 100 and 110.

상기한 바와 같이, 본 발명에 따르면 반도체 패키지 제조에 있어서, 이종의 서브스트레이트상 적층 형태로 형성되는 반도체 칩 다이간 또는 이종의 서브스트레이트 사이를 FOD등의 연성 절연 필름을 이용하여 접착시켜 이종의 서브스트레이트를 모듈화하여 형성할 수 있도록 함으로써, 이종의 서브스트레이트를 가지는 반도체 패키지 제조 공정을 보다 간소화할 수 있다.As described above, according to the present invention, in the manufacture of a semiconductor package, bonding between semiconductor chip dies formed in the form of different types of substrate layers or between different types of substrates using a flexible insulating film such as FOD, It is possible to simplify the manufacturing process of the semiconductor package having different types of substrates.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Accordingly, the scope of the invention should not be limited by the described embodiments but should be defined by the appended claims.

100 : 제1 서브스트레이트 110 : 제2 서브스트레이트
102 : 제1 반도체 칩 다이 104, 114 : 본딩 와이어
106 : 연성 절연 필름 108 : 제3 반도체 칩 다이
112 : 제2 반도체 칩 다이100: first substrate 110: second substrate
102: first semiconductor chip die 104, 114: bonding wire
106: flexible insulating film 108: third semiconductor chip die
112: second semiconductor chip die

Claims (18)

기설정된 간격으로 이격되어 위치되는 이종의 제1, 제2 서브스트레이트와,
상기 제1 서브스트레이트, 제2 서브스트레이트 상에 접착되어 각각 전기적으로 접속되는 제1, 제2반도체 칩 다이와,
상기 제1 반도체 칩 다이의 상부면에 연성 절연 필름을 통해 접착되는 제3 반도체 칩 다이를 포함하며,
상기 연성 절연 필름은, 상기 제2 반도체 칩 다이의 일부 또는 전체 영역까지 연장 형성되는 것을 특징으로 하는 반도체 패키지.
First and second substrates of different types positioned at predetermined intervals,
First and second semiconductor chip dies bonded onto the first substrate and the second substrate and electrically connected to each other,
And a third semiconductor chip die bonded to the upper surface of the first semiconductor chip die through a flexible insulating film,
Wherein the flexible insulating film extends to a part or the entire area of the second semiconductor chip die.
제 1 항에 있어서,
상기 연성 절연 필름은,
상기 제1, 제2 서브스트레이트 사이의 공간을 채우거나 또는 비우도록 형성되는 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The flexible insulating film may be formed,
Wherein the first and second substrates are formed to fill or empt the space between the first and second substrates.
제 2 항에 있어서,
상기 제1, 제2 서브스트레이트 사이의 공간은,
상기 연성 절연 필름 또는 몰드로 채워지는 것을 특징으로 하는 반도체 패키지.
3. The method of claim 2,
The space between the first and second substrates may be a space,
Wherein the flexible insulating film or the mold is filled with the flexible insulating film or the mold.
제 1 항에 있어서,
상기 제1, 제2 서브스트레이트는,
동일하거나 서로 다른 레이어를 가지는 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The first and second substrates may include a first substrate,
Wherein the semiconductor package has the same or different layers.
제 1 항에 있어서,
상기 반도체 패키지는,
상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이만 덮도록 몰딩이 수행되는 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The semiconductor package includes:
Wherein the molding is performed so as to cover only the semiconductor chip die formed on the first and second substrate.
제 1 항에 있어서,
상기 반도체 패키지는,
상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이의 상부면과 상기 제1, 제2 서브스트레이트를 모두 덮도록 몰딩이 수행되는 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The semiconductor package includes:
Wherein molding is performed to cover both the upper surface of the semiconductor chip die formed on the first and second substrate and the first and second substrate.
제 1 항에 있어서,
상기 연성 절연 필름은,
하부에 위치한 본딩 와이어를 덮도록 도포되며, 기설정된 온도 범위에서 경화되는 경우 상기 본딩 와이어를 지지하는 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The flexible insulating film may be formed,
Wherein the bonding wire is applied so as to cover a bonding wire located at a lower portion thereof and supports the bonding wire when cured in a predetermined temperature range.
제 7 항에 있어서,
상기 본딩 와이어는,
상기 제1 반도체 칩 다이와 상기 제1 서브스트레이트간 또는 상기 제2 서브스트레이트와 제3 반도체 칩 다이간 형성되는 것을 특징으로 하는 반도체 패키지.
8. The method of claim 7,
The bonding wire may include:
And between the first semiconductor chip die and the first substrate or between the second substrate and the third semiconductor chip die.
제 1 항에 있어서,
상기 연성 절연 필름은,
FOD(film on die) 또는 FOW(film on wire) 인 것을 특징으로 하는 반도체 패키지.
The method according to claim 1,
The flexible insulating film may be formed,
Wherein the package is a film on die (FOD) or a film on wire (FOW).
이종의 제1, 제2 서브스트레이트를 기설정된 간격으로 이격되도록 위치시키는 단계와,
상기 제1, 제2 서브스트레이트 상부면에 전기적으로 접속되도록 각각 제1, 제2 반도체 칩 다이를 접착시키는 단계와,
상기 제1 반도체 칩 다이의 상부면과 상기 제2 반도체 칩 다이의 일부 또는 전체 영역까지 연성 절연 필름을 도포시키는 단계와,
상기 제1 반도체 칩 다이의 상부면에 상기 연성 절연 필름을 이용하여 제3 반도체 칩 다이를 적층하여 접착시키는 단계
를 포함하는 반도체 패키지 형성 방법.
Positioning the first and second different types of substrates so as to be spaced apart from each other at predetermined intervals,
Bonding the first and second semiconductor chip dice respectively to be electrically connected to the first and second substrate upper surfaces,
Applying a flexible insulating film to an upper surface of the first semiconductor chip die and a portion or an entire region of the second semiconductor chip die;
Stacking and bonding the third semiconductor chip die on the upper surface of the first semiconductor chip die using the flexible insulating film
≪ / RTI >
제 10 항에 있어서,
상기 제3 반도체 칩 다이를 접착시키는 단계이 후,
상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이만 덮도록 몰드를 도포하여 몰딩을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 형성 방법.
11. The method of claim 10,
After the step of bonding the third semiconductor chip die,
Further comprising the step of applying a mold to cover only the semiconductor chip die formed on the first and second substrate so as to perform the molding.
제 10 항에 있어서,
상기 제3 반도체 칩 다이를 접착시키는 단계이 후,
상기 제1, 제2 서브스트레이트 상 형성된 반도체 칩 다이를 포함하여 상기 제1, 제2 서브스트레이트를 모두 덮도록 몰드를 도포하여 몰딩을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 형성 방법.
11. The method of claim 10,
After the step of bonding the third semiconductor chip die,
Further comprising the step of coating the mold to cover both the first and second substrate, including the semiconductor chip die formed on the first and second substrate, to perform the molding.
제 10 항에 있어서,
상기 연성 절연 필름은,
상기 제1, 제2 서브스트레이트 사이의 공간을 채우거나 또는 비우도록 형성되는 것을 특징으로 하는 반도체 패키지 형성 방법.
11. The method of claim 10,
The flexible insulating film may be formed,
Wherein the first and second substrates are formed to fill or empt the space between the first and second substrates.
제 13 항에 있어서,
상기 제1, 제2 서브스트레이트 사이의 공간은,
상기 연성 절연 필름 또는 몰드로 채워지는 것을 특징으로 하는 반도체 패키지 형성 방법.
14. The method of claim 13,
The space between the first and second substrates may be a space,
Wherein the flexible insulating film or the mold is filled with the flexible insulating film or the mold.
제 10 항에 있어서,
상기 제1, 제2 서브스트레이트는,
동일하거나 서로 다른 레이어를 가지는 것을 특징으로 하는 반도체 패키지 형성 방법.
11. The method of claim 10,
The first and second substrates may include a first substrate,
Wherein the semiconductor package has the same or different layers.
제 10 항에 있어서,
상기 연성 절연 필름은,
하부에 위치한 본딩 와이어를 덮도록 도포되며, 기설정된 온도 범위에서 경화되는 경우 상기 본딩 와이어를 지지하는 것을 특징으로 하는 반도체 패키지 형성 방법.
11. The method of claim 10,
The flexible insulating film may be formed,
Wherein the bonding wire is coated so as to cover a bonding wire located at a lower portion thereof, and supports the bonding wire when cured in a predetermined temperature range.
제 16 항에 있어서,
상기 본딩 와이어는,
상기 제1 반도체 칩 다이와 상기 제1 서브스트레이트간 또는 상기 제2 서브스트레이트와 제3 반도체 칩 다이간 형성되는 것을 특징으로 하는 반도체 패키지 형성 방법.
17. The method of claim 16,
The bonding wire may include:
And between the first semiconductor chip die and the first substrate or between the second substrate and the third semiconductor chip die.
제 10 항에 있어서,
상기 연성 절연 필름은,
FOD 또는 FOW 인 것을 특징으로 하는 반도체 패키지 형성 방법.11. The method of claim 10,
The flexible insulating film may be formed,
FOD, or FOW.
KR20130125705A 2013-10-22 2013-10-22 Semiconductor package with different type substrates KR101494371B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130125705A KR101494371B1 (en) 2013-10-22 2013-10-22 Semiconductor package with different type substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130125705A KR101494371B1 (en) 2013-10-22 2013-10-22 Semiconductor package with different type substrates

Publications (1)

Publication Number Publication Date
KR101494371B1 true KR101494371B1 (en) 2015-02-23

Family

ID=52593980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130125705A KR101494371B1 (en) 2013-10-22 2013-10-22 Semiconductor package with different type substrates

Country Status (1)

Country Link
KR (1) KR101494371B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106780642A (en) * 2016-11-15 2017-05-31 网易（杭州）网络有限公司 The generation method and device of dense fog shade textures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284523A (en) 2000-03-25 2001-10-12 Amkor Technology Korea Inc Semiconductor package
KR20070115322A (en) * 2006-06-01 2007-12-06 앰코 테크놀로지 코리아 주식회사 Semiconductor package and the manufacturing method thereof
KR20100069001A (en) * 2008-12-15 2010-06-24 하나 마이크론(주) Semiconductor package
JP4544784B2 (en) 2001-06-11 2010-09-15 Ｏｋｉセミコンダクタ株式会社 Semiconductor stacked package and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284523A (en) 2000-03-25 2001-10-12 Amkor Technology Korea Inc Semiconductor package
JP4544784B2 (en) 2001-06-11 2010-09-15 Ｏｋｉセミコンダクタ株式会社 Semiconductor stacked package and manufacturing method thereof
KR20070115322A (en) * 2006-06-01 2007-12-06 앰코 테크놀로지 코리아 주식회사 Semiconductor package and the manufacturing method thereof
KR20100069001A (en) * 2008-12-15 2010-06-24 하나 마이크론(주) Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106780642A (en) * 2016-11-15 2017-05-31 网易（杭州）网络有限公司 The generation method and device of dense fog shade textures
CN106780642B (en) * 2016-11-15 2020-07-10 网易（杭州）网络有限公司 Generation method and device of camouflage cover map

Similar Documents

Publication Publication Date Title
CN107275294B (en) Thin chip stack package structure and manufacturing method thereof
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR101587561B1 (en) Integrated circuit package system with leadframe array
US7501697B2 (en) Integrated circuit package system
KR101190920B1 (en) Stacked semiconductor package and method of manufacturing thereof
US8659154B2 (en) Semiconductor device including adhesive covered element
US11810839B2 (en) Semiconductor package with die stacked on surface mounted devices
CN208767298U (en) Sensor encapsulation
CN102468194A (en) Semiconductor device packaging method and semiconductor device package
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
US8779566B2 (en) Flexible routing for high current module application
KR101494371B1 (en) Semiconductor package with different type substrates
KR20160017412A (en) Stack type semiconductor package structure by use of cavity substrate and method thereof
CN111128918B (en) Chip packaging method and chip
CN103400826A (en) Semiconductor package and preparation method thereof
US20150115420A1 (en) Sensor die grid array package
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TWI455261B (en) Method for mold array process to encapsulate substrate sides
KR100907730B1 (en) Semiconductor package and manufacturing method thereof
US20240120268A1 (en) Method for forming a shielding layer on a semiconductor device
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
KR20120033848A (en) Stacked semiconductor package
KR100908764B1 (en) Semiconductor package and manufacturing method thereof
CN113823604A (en) Chip stack package and manufacturing method thereof
KR20120033843A (en) Stacked semiconductor package and method of manufacturing thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 6