KR101493008B1

KR101493008B1 - 소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치

Info

Publication number: KR101493008B1
Application number: KR20080095727A
Authority: KR
Inventors: 우재혁; 이재구; 강원식
Original assignee: 삼성전자주식회사
Priority date: 2008-09-30
Filing date: 2008-09-30
Publication date: 2015-02-13
Also published as: KR20100036483A; US20100079505A1; US8638346B2

Abstract

소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치가 개시된다. 상기 소스 라인 구동회로는 시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 출력하는 로직블록; 및 상기 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급하기 위한 소스 채널 드라이브부를 포함함으로써, 소스 라인 구동회로에 구현되는 스위치의 개수를 줄여 면적 및 소비전류를 줄일 수 있는 효과가 있다.

소스 라인 구동회로, 디스플레이 패널 구동장치

Description

소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치{Source line driver circuit and display apparatus thereof}

본 발명은 소스 라인 구동 기술에 관한 것으로, 보다 상세하게는 디코더에 구현되는 스위치의 개수를 줄여 차지하는 면적 및 소비전류를 줄일 수 있는 소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치에 관한 것이다.

박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 "TFT-LCD"라 한다.)는 대표적인 평면 패널 디스플레이 장치(flat pannel display device)로서, TV, 모니터, 휴대 전화 등에 널리 이용되고 있다.

TFT-LCD에서 사용되는 DDI(display driver IC)는 디코더를 이용하여 TFT-LCD 패널에 형성된 다수의 소스 라인들과 다수의 게이트 라인들을 구동하고, 상기 TFT-LCD 패널은 상기 DDI의 구동에 의해서 다수의 화소들을 통해 영상을 디스플레이한다.

DDI의 디코더는 영상 데이터에 응답하여 스위칭되는 다수의 전송 스위치들을 포함할 수 있는데, 상기 다수의 전송 스위치들의 개수는 칩의 면적 및 소비전류에 밀접한 관련이 있는바 이를 줄일 수 있는 방안이 필요한 실정이다.

따라서, 본발명이 이루고자 하는 기술적 과제는 소스 라인 구동회로에 구현되는 스위치의 개수를 줄여 차지하는 면적 및 소비전류를 줄일 수 있는 소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치를 제공하는 것이다.

상기 기술적 과제를 해결하기 위한 소스 라인 구동회로는, 시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 출력하는 로직블록; 및 상기 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급하기 위한 소스 채널 드라이브부를 포함할 수 있다.

상기 소스 채널 드라이브부는, 적어도 하나의 소스 채널 드라이버를 포함하며, 상기 로직블록은, 상기 소스라인들 중에서 제1 소스라인에 공급되는 아날로그 전압과 상응하는 시리얼라이즈된 제1 영상 데이터를 수신하고 수신된 제1 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 제2 영상 데이터를 출력하고, 상기 적어도 하나의 소스 채널 드라이버는, 상기 제2 영상 데이터에 기초하여, 다수의 계조전압들 중에서 어느 하나의 계조전압을 선택하고, 상기 제1 영상 데이터와 상응하는 상기 아날로그 전압을 상기 제1 소스 라인에 공급할 수 있다.

상기 로직블록은, 상기 제1 영상 데이터의 비트수를 증가시키고, 증가된 비 트수를 갖는 상기 제2 영상 데이터를 출력하며, 상기 제2 영상 데이터를 구성하는 비트들 각각은 상기 소스 채널 드라이버가 상기 어느 하나의 계조전압을 선택하기 위한 스위칭 신호로서 사용될 수 있다.

상기 소스 채널 드라이버는, 상기 제2 영상 데이터를 구성하는 비트들 각각의 신호레벨을 레벨쉬프팅하는 레벨쉬프터; 각각이 상기 레벨 쉬프터에 의해서 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 비트에 기초하여 상기 다수의 계조전압들 중에서 적어도 하나의 계조전압을 출력하는 서브 디코딩블록들; 상기 제2 영상 데이터를 구성하는 비트들 또는 상기 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 최종 선택 비트에 기초하여 상기 어느 하나의 계조전압을 선택하는 디코더; 및 상기 디코더에서 출력된 계조전압을 버퍼링하고 버퍼링된 결과를 상기 제1 영상 데이터와 상응하는 아날로그 전압으로서 상기 소스 라인에 출력하는 증폭기를 포함할 수 있다.

상기 서브 디코딩블록들 각각은, 다수의 서브 디코더들을 포함하며, 상기 다수의 서브 디코더들 각각은 상기 적어도 어느 하나의 비트 중에서 대응되는 비트들에 응답하여 상기 다수의 계조전압들 중에서 대응되는 계조전압들을 선택하여 출력할 수 있다.

상기 다수의 서브 디코더들은, 상기 적어도 어느 하나의 비트 중에서 제1 비트들에 기초하여 상기 다수의 계조전압들 중에서 제1 그룹 계조전압들을 선택하여 출력하는 제1 그룹 서브디코더; 상기 적어도 어느 하나의 비트 중에서 제2 비트들에 기초하여 상기 제1 그룹 서브디코더들에서 출력된 계조전압들 중에서 제2 그룹 계조전압들을 선택하여 출력하는 제2 그룹 서브디코더; 및 상기 적어도 어느 하나의 비트 중에서 제3 비트들에 기초하여 상기 제2 그룹 서브디코딩부에서 출력된 계조전압들 중에서 어느 하나의 계조전압을 출력하는 제3 그룹 서브디코더를 포함할 수 있다.

상기 제1 내지 제3 그룹 서브디코더 각각은, 각각이 상기 적어도 어느 하나의 비트 중에서 대응되는 비트들에 응답하여 스위칭되어 상기 다수의 계조전압들 중에서 대응되는 계조전압을 출력하는 스위치들을 포함할 수 있다.

상기 기술적 과제를 해결하기 위한 디스플레이 장치는, 다수의 스캔라인들과 다수의 소스 라인들을 구비하는 디스플레이 패널; 및 상기 소스 라인을 구동하기 위한 소스 라인 구동회로를 포함하는 패널 구동장치를 포함하며, 상기 소스 라인 구동회로는, 시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 출력하는 로직블록; 및 상기 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급하기 위한 소스 채널 드라이브부를 포함할 수 있다.

상기 소스 채널 드라이브부는, 적어도 하나의 소스 채널 드라이버를 포함하며, 상기 로직블록은, 상기 소스라인들 중에서 제1 소스라인에 공급되는 아날로그 전압과 상응하는 시리얼라이즈된 제1 영상 데이터를 수신하고 수신된 제1 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 제2 영상 데이터를 출력하고, 상기 적어도 하나의 소스 채널 드라이버는, 상기 제2 영상 데이터에 기초하여, 다 수의 계조전압들 중에서 어느 하나의 계조전압을 선택하고, 상기 제1 영상 데이터와 상응하는 상기 아날로그 전압을 상기 제1 소스 라인에 공급할 수 있다.

상기 로직블록은, 상기 제1 영상 데이터의 비트수를 증가시키고, 증가된 비트수를 갖는 상기 제2 영상 데이터를 출력하며, 상기 제2 영상 데이터를 구성하는 비트들 각각은 상기 소스 채널 드라이버가 상기 어느 하나의 계조전압을 선택하기 위한 스위칭 신호로서 사용될 수 있다.

상술한 바와 같이 본 발명에 따른 소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치는 소스 라인 구동회로에 구현되는 스위치의 개수를 줄여 차지하는 면적 및 소비전류를 줄일 수 있는 효과가 있다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조해야만 한다.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 이해하고 실시할 수 있도록 본 발명의 바람직한 실시예를 상세히 설명하도록 한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

도 1a 내지 1c는 본 발명의 실시 예에 따른 소스 라인 구동회로의 블록도이다. 도 1a 내지 1c을 참조하면, 이동 전화기(mobile phone), PDA(pesonal digital assistant), 또는 PMP (portable multi-media player)와 같은 이동 단말기에 사용될 수 있는 소스 드라이버(또는, 데이터 라인 드라이버, 소스라인 구동회로)는 로직블록(50) 및 소스 채널 드라이버부(또는, 채널 데이터 드라이버부, 10)를 포함할 수 있다.

로직블록(50)은 메모리부(138)에서 출력된 시리얼라이즈된 영상 데이터를 제1 전송선(또는, 제1 버스, Serial Path1)을 통하여 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 제2 전송선(또는, 제2 버스, Serial Path2)을 통하여 출력할 수 있다. 이때, 영상 데이터는 R, G, 또는 B에 상응하는 데이터 일 수 있다.

예컨대, 로직블록(50)은 메모리부(138)에서 출력된 시리얼라이즈된 N(N은 자연수, 예컨대, 8)비트 단위의 제1 영상 데이터(예컨대, R)를 제1 전송선(또는, 제1 버스, Serial Path1)을 통하여 수신하고 수신된 제1 영상 데이터의 비트수를 변경시키고 변경된 비트수(예컨대, M(M은 자연수, 예컨대, 14)비트)를 갖는 제2 영상 데이터를 제2 전송선(또는, 제2 버스, Serial Path1)을 통하여 출력할 수 있다.

이때, 제1 영상 데이터는 소스 채널 드라이버부(10)를 구성하는 다수의 소스 채널드라이버들(10-1 내지 10-3) 중에서 어느 하나의 소스 채널드라이버(예컨대, 10-1)에 입력되는 영상 데이터일 수 있다.

도 2는 도 1a 내지 1c의 로직블록이 영상 데이터의 비트를 변경하는 방법을 설명하기 위한 테이블로서, 로직블록(50)은 제1 영상 데이터를 구성하는 비트수가 N(N은 자연수, 예컨대, 8)비트인 경우, 상기 8비트중에서 2비트(예컨대,제1 및 제2 비트(D<0> 및 D<1>))를 4비트(PD<0> 내지 PD<3>)로 변경시킬 수 있다.

마찬가지로, 로직블록(50)은 제1 영상 데이터를 구성하는 제3 및 제4 비트를 4비트(PD23<0> 내지 PD23<3>)로 변경시킬 수 있고, 제5 및 제6 비트를 4비트(PD45<0> 내지 PD45<3>)로 변경시킬 수 있다.

한편, 로직블록(50)은 제1 영상 데이터를 구성하는 제7 및 제8 비트(D<7:6>)는 비트수의 변경없이 출력할 수 있다.

본 발명의 실시 예에 의하면, 8비트 단위의 제1 영상 데이터는 2비트 단위로 4비트로 변경되었으나, 4비트 단위로 16비트로 변경될 수도 있음은 물론이고, 비트의 변경은 다양하게 이뤄질 수 있음은 물론이다.

즉, 본 발명의 실시 예에서 로직블록(50)은 8비트 단위의 제1 영상 데이터를 14비트 단위의 제2 영상 데이터로 변경하고 변경된 제2 영상 데이터를 다수의 소스 채널드라이버들(10-1 내지 10-3) 중에서 대응되는 소스 채널드라이버(예컨대, 10-1)에 출력할 수 있다.

이때, 제2 영상 데이터를 구성하는 비트들(PD<0> 내지 PD<3>, PD23<0> 내지 PD23<3>, PD45<0> 내지 PD45<3>, 및 D<7:6>) 각각은 다수의 계조전압들 중에서 어느 하나의 계조전압을 선택하기 위한 스위칭 신호로 사용될 수 있다.

또한, 제2 영상 데이터를 구성하는 비트들(PD<0> 내지 PD<3>, PD23<0> 내지 PD23<3>, PD45<0> 내지 PD45<3>, 및 D<7:6>) 각각은 각각은 레벨 쉬프터(예컨대, 11-1)에 의해서 레벨 쉬프팅된 신호레벨를 갖는 비트들 일 수 있다.

한편, 로직블록(50)은 디스플레이 패널(예컨대, 도 7의 120)에 구현된 액정 을 교류로 구동하기 위한 M/AC 회로(미도시)를 포함할 수 있다. 이때, 상기 M/AC 회로(미도시)의 출력신호는 소스 채널드라이버들(10-1 내지 10-3)가 다수의 계조전압들(V<0> 내지V<255>) 중에서 어느 하나의 계조전압을 선택하기 위한 선택신호(또는, 스위칭 신호)로 사용될 수 있다.

또한, 로직블록(50)은 변경된 비트수를 포함하는 영상 데이터를 소스 채널드라이버들(10-1 내지 10-3)로 전송하는 경우 CABC(Content Adaptive Brightness Control) 동작을 수행하여 패널의 밝기를 자동적으로 조절할 수 있다.

소스 채널 드라이버부(10)는 로직블록(50)에서 출력된 시리얼라이즈된 영상 데이터를 수신하고, 수신된 영상 데이터에 상응하는 아날로그 전압들(A1 내지 A3)을 출력할 수 있고, 상기 소스 채널 드라이버부(10)는 다수의 소스 채널드라이버들(10-1 내지 10-3)을 포함할 수 있다.

본 발명의 실시 예에서 다수의 소스 채널드라이버들(10-1 내지 10-3) 각각은 로직블록(50)에 의해서 변경된 14비트 단위의 영상 데이터(예컨대, R, G, 또는 B에 상응하는 데이터)를 수신할 수 있다.

다수의 소스 채널드라이버들(10-1 내지 10-3) 각각은 로직블록(50)에서 출력되는 M(M은 자연수, 예컨대, 14) 단위의 제2 영상 데이터 중에서 대응되는 영상 데이터를 수신하고, 수신된 영상 데이터의 비트들(또는, 비트 레벨들)에 기초하여 N(N은 자연수, 예컨대. 8) 비트 단위의 제1 영상 데이터와 상응하는 아날로그 전압을 소스 라인(미도시)에 공급할 수 있다.

예컨대, 다수의 소스 채널드라이버들(10-1 내지 10-3) 중에서, 제1 소스 채 널드라이버(10-1)는 로직블록(50)에서 출력된 제2 영상 데이터를 구성하는 비트들또는, 비트레벨, 예컨대, N(N은 자연수, 예컨대, 8) 중에서 적어도 어느 하나의 비트(또는, 비트레벨)에 기초하여, 다수의 계조전압들(예컨대, V<0:255>) 중에서 어느 하나의 계조전압(Samp_IN1)을 선택하고, 상기 제1 영상 데이터와 상응하는 아날로그 전압(A1)을 소스 라인(미도시)에 공급할 수 있다.

다수의 소스 채널드라이버들(10-1 내지 10-3)은 레벨 쉬프터(11-1, 11-2, 및 11-3), 서브 디코딩 블록들(13-1 내지 13-12), 디코더(15-1 내지 15-3), 및 소스 드라이버 증폭기(21-1 내지 21-3)를 포함할 수 있다.

예컨대, 제1 소스 채널드라이버(10-1)는 레벨 쉬프터(11-1), 서브 디코딩 블록들(13-1 내지 13-4), 디코더(15-1), 및 소스 드라이버 증폭기(21-1)를 포함할 수 있다.

레벨 쉬프터(11-1)는 로직블록(50)에서 출력된 제2 영상 데이터의 신호의 레벨을 쉬프트하여 레벨 쉬프트된 신호들(예컨대, PD01<0:3>, PD23<0:3>, 및 PD45<0:3>)을 출력할 수 있다.

또한, 레벨 쉬프터(11-1)는 레벨 쉬프트된 신호들(예컨대, PD01<0:3>, PD23<0:3>, 및 PD45<0:3>) 각각을 반전시키고 반전된 신호들(예컨대, PDB01<0:3>, PDB23<0:3>, 및 PDB45<0:3>)을 출력할 수 있다.

본 발명의 실시 예에서, 상기 제2 영상 데이터의 비트들 각각의 신호레벨은 레벨 쉬프터(11-1)에 의해서 레벨 쉬프팅되나, 상기 제2 영상 데이터의 비트들은 레벨 쉬프팅되지 않고 직접 서브 디코딩 블록들(13-1 내지 13-4)로 입력될 수 있음 은 물론이다.

서브 디코딩 블록들(13-1 내지 13-4)은 제2 영상 데이터를 구성하는 비트(또는, 비트의 신호 레벨)들 또는 레벨 쉬프터(11-1)의 출력비트들(예컨대, PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, 및 PDB45<0:3>) (이하, '제1 그룹 출력비트'라 한다.)에 응답하여 다수의 계조전압들(V<0:255>) 중에서 대응되는 적어도 하나의 계조전압(예컨대, V6<0> 내지 V6<3>)을 출력할 수 있다.

서브 디코딩 블록들(13-1 내지 13-4) 중에서 제1 서브 디코딩 블록(13-1)은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>)에 응답하여 제1 그룹 계조전압들(V<0:63>) 중에서 제1 계조전압(V6<0>)을 선택하여 출력할 수 있다.

제2 서브 디코딩 블록(13-2)은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>)에 응답하여 제2 그룹 계조전압들(V<64:127>) 중에서 제2 계조전압(V6<1>)을 선택하여 출력할 수 있다.

제3 서브 디코딩 블록(13-3)은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>)에 응답하여 제3 그룹 계조전압들(V<128:191>) 중에서 제3 계조전압(V6<2>)을 선택하여 출력할 수 있다.

또한, 제4 서브 디코딩 블록(13-4)은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>)에 응답하여 제4 그룹 계조전압들(V<192:255>) 중에서 제4 계조전압(V6<3>)을 선택하여 출력할 수 있다.

도 3은 도 1a 내지 1c의 서브 디코더 블록의 블록도이다. 도 1a 내지 1c, 및 도 3을 참조하면, 서브 디코딩 블록들(13-1 내지 13-4) 각각은 다수의 서브 디코더들(예컨대, 25-1 내지 29)를 포함할 수 있다.

다수의 서브 디코더들(25-1 내지 29) 각각은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>) 중에서 대응되는 비트들에 응답하여 다수의 계조전압들(예컨대, V<0:255>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

다수의 서브 디코더들(25-1 내지 29)은 제1 그룹 서브디코더(25-1 내지 25-P), 제2 그룹 서브디코더(27-1 내지 27-Q), 및 제3 그룹 서브디코더(29)를 포함할 수 있다.

제1 그룹 서브디코더(25-1 내지 25-P) 각각은 다수의 계조전압들(예컨대, V<0:63>) 중에서 S(S는 자연수, 예컨대, 4)개의 계조전압들을 수신하고, 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>) 중에서 제1 비트들(PD01<0:3> 및 PDB01<0:3>)에 응답하여 상기 4개의 계조전압들 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

본 발명의 실시 예와 같이 제1 그룹 서브디코더(25-1 내지 25-P)가 수신하는 계조전압들(V<0:63>)의 개수가 64개인 경우, 제1 그룹 서브디코더(25-1 내지 25-P) 각각은 제1 비트들(PD01<0:3> 및 PDB01<0:3>)에 응답하여 4개의 계조전압 중에서 어느 하나의 계조전압을 출력할 수 있으며, 이때, 상기 제1 그룹 서브디코더(25-1 내지 25-9)의 개수는 16개일 수 있다.

예컨대, 제1 그룹 서브디코더(25-1 내지 25-P) 중에서 제1 서브디코더(25-1)는 제1 비트들(PD01<0:3> 및 PDB01<0:3>)에 응답하여 4개의 계조전압(V<60:63>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

도 4는 도 3의 서브 디코더의 회로도이다. 도 1a 내지 1c, 도 3, 및 도 4를 참조하면, 서브 디코더(예컨대, 25-1)는 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>) 중에서 대응되는 비트들(예컨대, 제1 비트들(PD01<0:3>, PDB01<0:3>)에 응답하여 스위칭되어 다수의 계조전압들V<0:255>) 중에서 대응되는 계조전압을 출력하는 스위치들(N1 내지 N5, P1 내지 P5)를 포함할 수 있다.

스위치들(N1 내지 N5, P1 내지 P5) 중에서 제1 그룹 스위치(N1 내지 N5) 각각은 제1 내지 제4 비트(PD01<0:3>)에 응답하여 게이팅되어 제1 내지 제4 계조전압(V<63> 내지 V<60>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

또한, 스위치들(N1 내지 N5, P1 내지 P5) 중에서 제2 그룹 스위치(P1 내지 P5) 각각은 제5 내지 제8 비트(PDB01<0:3>)에 응답하여 게이팅되어 제1 내지 제4 계조전압(V<63> 내지 V<60>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

이때, 제1 그룹 스위치(N1 내지 N5) 각각은 N형 트랜지스터로 구현될 수 있으며, 제2 그룹 스위치(P1 내지 P5) 각각은 P형 트랜지스터로 구현될 수 있다.

또한, 제1 내지 제4 비트(PD01<0:3>)은 각각 제5 내지 제8 비트(PDB01<0:3>) 와 상보적인 신호레벨을 가질 수 있다.

제2 그룹 서브디코더(27-1 내지 27-Q) 각각은 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>) 중에서 제2 비트들(PD23<0:3>, PDB23<0:3>)에 응답하여 제1 그룹 서브디코더(25-1 내지 25-P)에서 출력된 계조전압들 중에서 제2 그룹 계조전압들을 선택하여 출력할 수 있다.

본 발명의 실시 예와 같이 제1 그룹 서브디코더(25-1 내지 25-P)가 수신하는 계조전압들(V<0:63>)의 개수가 64개인 경우, 제2 그룹 서브디코더(27-1 내지 27-Q) 각각은 제1 그룹 서브디코더(25-1 내지 25-P)각각의 출력전압 중에서 어느 하나의 출력전압을 선택하여 출력할 수 있으며, 이때, 상기 제2 그룹 서브디코더(27-1 내지 27-Q)의 개수는 4개일 수 있다.

예컨대, 제2 그룹 서브디코더(27-1 내지 27-Q) 중에서 제1 서브 디코더(27-1)는 제2 비트들(PD23<0:3>, PDB23<0:3>)에 응답하여 제1 그룹 서브디코더(25-1 내지 25-P) 중에서 제1 내지 제4 서브 디코더(25-1 내지 25-7) 각각에서 출력되는 4개의 출력전압들 중에서 어느 하나의 출력전압을 선택하여 출력할 수 있다.

제3 그룹 서브디코더(29)는 제1 그룹 출력비트(PD01<0:3>, PDB01<0:3>, PD23<0:3>, PDB23<0:3>, PD45<0:3>, PDB45<0:3>) 중에서 제3 비트들(PD45<0:3>, PDB45<0:3>)에 응답하여 제2 그룹 서브디코더(27-1 내지 27-Q)에서 출력된 계조전압들 중에서 어느 하나의 계조전압을 출력할 수 있다.

본 발명의 실시 예와 같이 제1 그룹 서브디코더(25-1 내지 25-P)가 수신하는 계조전압들(V<0:63>)의 개수가 64개인 경우, 제3 그룹 서브디코더(29)는 제2 그룹 서브디코더(27-1 내지 27-Q)의 출력전압 중에서 어느 하나의 출력전압을 선택하여 출력할 수 있다.

다시 도 1a 내지 1c을 참조하면, 디코더(15-1)는 제2 영상 데이터를 구성하는 비트들 또는 상기 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 최종 선택 비트(예컨대, D<7:6>)에 기초하여 디코딩 블록들(13-1 내지 13-4)에서 출력된 계조전압들(V6<0> 내지 V6<3>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

증폭기(21-1)는 디코더(15-1)에서 출력된 계조전압(Samp_IN1)을 버퍼링하고 버퍼링된 결과를 제1 영상 데이터와 상응하는 아날로그 전압으로서 소스 라인에 출력할 수 있다.

이때, 증폭기(21-1)는 단위 이득 버퍼 또는 연산 증폭기로 구현될 수 있다.

도 5a 및 도 5b은 본 발명의 비교 예에 따른 소스 라인 구동회로의 블록도이고, 도 6는 도 5a 및 도 5b의 서브 디코더 블록의 회로도이다.

도 1a 내지 1c 내지 도 6을 참조하면, 본 발명의 비교 예에 따른 소스 라인 구동회로는 로직블록(60)과 소스 채널 드라이버부(55)를 포함할 수 있다.

로직블록(60)은 제1 전송선(Serial Path7)을 통하여 N(N은 자연수, 예컨대, 8) 비트 단위의 시리얼라이즈된 영상 데이터를 메모리부(138)로부터 수신할 수 있다.

이어서, 로직블록(60)은 수신된 영상 데이터를 비트수의 변경없이 제2 전송 선(Serial Path9)을 통하여 다수의 소스 채널드라이버들(56-1 내지 56-3) 중에서 대응되는 소스 채널드라이버(예컨대, 56-1)에 출력할 수 있다.

다수의 소스 채널드라이버들(56-1 내지 56-3) 중에서 제1 소스 채널드라이버들(56-1)는 레벨쉬프터(61-1)를 이용하여 N(N은 자연수, 예컨대, 8) 비트 단위의 영상 데이터의 레벨을 쉬프팅할 수 있다.

또한, 제1 소스 채널드라이버들(56-1)는 서브디코딩 블록들(55-1 내지 59-4)을 포함할 수 있으며, 상기 서브디코딩 블록들(55-1 내지 59-4) 각각은 레벨쉬프터(61-1)에서 출력된 영상 데이터의 비트들(예컨대, D<5:0>, DB<5:0>)에 응답하여 다수의 계조전압들(V<0:255>) 중에서 대응되는 계조전압들(V6<0> 내지 V6<3>)을 출력할 수 있다.

디코더들(15-1 내지 15-3) 각각은 영상 데이터에 포함된 선택비트들(D<7:6> 및 DB<7:6>)에 응답하여 서브디코딩 블록들(예컨대, 55-1 내지 59-4)에서 출력된 계조전압들(V6<0> 내지 V6<3>) 중에서 어느 하나의 계조전압을 선택하여 출력할 수 있다.

본 발명의 비교예에 따른 서브 디코더 블록(예컨대, 55-1)은 도 6과 같이 다수의 전송 트랜지스터들을 포함한다.

예컨대, 서브디코딩 블록들(55-1 내지 59-4) 중에서 제1 서브 디코더 블록(55-1)이 도 6과 같이 구현되는 경우, 상기 서브디코딩 블록들(55-1 내지 59-4)은 900개(왜냐하면, 서브디코딩 블록들(55-1 내지 59-4) 한 블록단 필요한 전송트랜지스터의 수(225) * 서브디코딩 블록들(55-1 내지 59-4)의 수(4))의 전송 트랜지 스터로 구현된다.

이는, DDI(display driver IC, 예컨대, 모바일 DDI)의 면적이 늘어나게 되는 원인이 될 수 있으며, 전송 트랜지스터들은 DDI 내에서 저항역할을 하여 소비전류를 증가시킬 수 있는 원인이 될 수 있다.

반면에, 본 발명의 실시 예에 의한 소스 라인 구동회로의 로직 블록(50)은 N(N은 자연수, 예컨대, 8) 비트 단위의 시리얼라이즈된 영상 데이터를 M(M은 자연수, 예컨대, 14) 비트 단위의 영상 데이터로 변경시킨다.

이어서, 서브 디코딩 블록들(13-1 내지 13-4)은 도 3 및 4와 같은 서브디코더들(25-1 내지 29)를 이용하여 M(M은 자연수, 예컨대, 14) 비트 단위의 영상 데이터에 응답하여 다수의 계조전압들(V<0:255>) 중에서 대응되는 적어도 하나의 계조전압(예컨대, V6<0> 내지 V6<3>)을 출력할 수 있다.

이때, 서브디코더들(25-1 내지 29) 각각이 도 4과 같이 구현되는 경우, 서브 디코딩 블록들(13-1 내지 13-4)에 구현되는 전송 트랜지스터의 수는 336개(왜냐하면, 서브 디코딩 블록들(13-1 내지 13-4) 한 블록당 필요한 전송트랜지스터의 수(4) * 서브디코더들(25-1 내지 29)의 개수(21) * 서브 디코딩 블록들(13-1 내지 13-4)의 개수(4))의 전송 트랜지스터로 구현된다.

즉, 본 발명의 실시 예에 의한 소스 라인 구동회로는 본 발명의 비교 예에 따른 소스 라인 구동회로에 비하여 디코더에 구현되는 전송트랜지스터의 개수를 줄여 DDI의 차지하는 면적 및 소비전류를 줄일 수 있는 효과가 있다.

예컨대, 도 1a 내지 1c의 소스 채널드라이버(예컨대, 10-1)의 디코더(예컨 대, 15-1) 및 서브 디코딩 블록들(13-1 내지 13-4))이 차지하는 길이는 100㎛이하인 반면, 도 5a 및 도 5b의 소스 채널드라이버(예컨대, 56-1)의 디코더(예컨대, 15-1) 및 서브 디코딩 블록들(55-1 내지 55-4))이 차지하는 길이는 190㎛로서 소스 채널드라이버(예컨대, 10-1)의 길이가 현저히 줄이들 수 있음을 알 수 있다.

도 7은 본 발명의 실시 예에 따른 디스플레이 장치의 블록도이다. 도 1a 내지 1c과 도 7을 참조하면, 디스플레이 장치(100)는 TFT-LCD 패널(120)과 디스플레이 패널 구동부(130)을 포함할 수 있다.

TFT-LCD 패널(120)은 다수의 소스 라인들(미도시, 또는, 데이터 라인들), 다수의 게이트 라인들(미도시, 또는, 스캔라인들), 및 다수의 화소들(미도시)을 포함할 수 있다.

디스플레이 패널 구동부(130)는 상기 다수의 소스 라인들과 상기 다수의 게이트 라인들을 구동하고 상기 TFT-LCD 패널(120)은 상기 디스플레이 패널 구동부(130)의 구동에 의해서 상기 다수의 화소들을 통해 영상을 디스플레이한다.

디스플레이 패널 구동부(130)는 소스드라이버(132), 제1 게이트 드라이버(134), 제2 게이트 드라이버(136), 제1 메모리부(138), 제2 메모리부(140), 제1 전원부(142), 제2 전원부(144), 및 로직부(146)를 포함할 수 있다.

소스드라이버(132)는 제1 전원부(142) 또는 제2 전원부(144)에서 발생되는 적어도 하나의 전압에 기초하여 TFT-LCD 패널(120)에 구현되는 다수의 소스 라인들 중에서 대응되는 소스라인을 구동할 수 있다.

소스드라이버(132)의 동작 및 구성에 대한 상세한 설명은 도 1a 내지 1c 내 지 도 6을 통하여 상술하였는바 생략하도록 한다.

상기 제1 게이트 드라이버(134)와 상기 제2 게이트 드라이버(136) 각각은 상기 제1 전원부(142) 또는 제2 전원부(144)에서 발생되는 적어도 하나의 전압에 기초하여 상기 TFT-LCD 패널(120)에 구현되는 다수의 게이트 라인들 중에서 대응되는 게이트 라인을 구동할 수 있다.

예컨대, 제1 게이트 드라이버(134)는 N(N은 자연수, 예컨대, 2)개의 영역으로 분할된 TFT-LCD 패널(120)의 제1 영역(미도시)에 포함되는 제1 그룹 게이트 라인들 중에서 대응되는 제1 게이트 라인을 구동할 수 있다.

제2 게이트 드라이버(136)는 N(N은 자연수, 예컨대, 2)개의 영역으로 분할된 TFT-LCD 패널(120)의 제2 영역(미도시)에 포함되는 제2 그룹 게이트 라인들 중에서 대응되는 제2 게이트 라인을 구동할 수 있다.

이때, 제1 게이트 드라이버(134)와 제2 게이트 드라이버(136)는 하나의 게이트 드라이버로 구현될 수도 있음은 물론이다.

제1 메모리부(138)와 제2 메모리부(140) 각각은 TFT-LCD 패널(120)에서 디스플레이되는 데이터를 저장하거나 로직부(146)를 동작시키기 위한 소프트웨어(S/W)들을 저장할 수 있다.

제1 메모리부(138)와 제2 메모리부(140)는 하나의 메모리로 구현될 수도 있고, 각각 GRAM(graphic random access memory)으로 구현될 수 있다.

로직부(146)는 소스드라이버(132), 제1 게이트 드라이버(134), 제2 게이트 드라이버(136), 제1 메모리부(138), 제2 메모리부(140), 제1 전원부(142), 및 제2 전원부(144)의 동작을 제어할 수 있다.

도 8은 본 발명의 실시 예에 따른 소스 라인 구동방법의 흐름도이다. 도 1a 내지 1c과 도 8을 참조하면, 로직블록(50)은 N(N은 자연수, 예컨대, 8) 단위의 시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수(예컨대, M(M은 자연수, 예컨대, 14)를 갖는 영상 데이터를 출력할 수 있다(S10).

소스 채널 드라이브부(10)는 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급할 수 있다(S12).

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명의 상세한 설명에서 인용되는 도면을 좀더 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1a 내지 1c는 본 발명의 실시 예에 따른 소스 라인 구동회로의 블록도이다.

도 2는 도 1a 내지 1c의 로직블록이 영상 데이터의 비트를 변경하는 방법을 설명하기 위한 테이블이다.

도 3은 도 1a 내지 1c의 서브 디코더 블록의 블록도이다.

도 4는 도 2의 서브 디코더의 회로도이다.

도 5a 및 도 5b은 본 발명의 비교 예에 따른 소스 라인 구동회로의 블록도이다.

도 6는 도 5a 및 도 5b의 서브 디코더블록의 회로도이다.

도 7은 본 발명의 실시 예에 따른 디스플레이 장치의 블록도이다.

도 8은 본 발명의 실시 예에 따른 소스 라인 구동방법의 흐름도이다.

Claims

시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 출력하는 로직블록; 및

상기 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급하기 위한 소스 채널 드라이브부를 포함하며,

상기 로직블록은,

상기 소스라인들 중에서 제1 소스라인에 공급되는 아날로그 전압과 상응하는 시리얼라이즈된 제1 영상 데이터를 수신하고 수신된 제1 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 제2 영상 데이터를 출력하고,

상기 소스 채널 드라이브부는,

상기 제2 영상 데이터에 기초하여, 다수의 계조전압들 중에서 어느 하나의 계조전압을 선택하고, 상기 제1 영상 데이터와 상응하는 상기 아날로그 전압을 상기 제1 소스 라인에 공급하는 적어도 하나의 소스 채널 드라이버를 포함하고,

상기 소스 채널 드라이버는,

상기 제2 영상 데이터를 구성하는 비트들 각각의 신호레벨을 레벨쉬프팅하는 레벨쉬프터;

각각이 상기 레벨 쉬프터에 의해서 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 비트에 기초하여 상기 다수의 계조전압들 중에서 적어도 하나의 계조전압을 출력하는 서브 디코딩블록들;

상기 제2 영상 데이터를 구성하는 비트들 또는 상기 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 최종 선택 비트에 기초하여 상기 어느 하나의 계조전압을 선택하는 디코더; 및

상기 디코더에서 출력된 계조전압을 버퍼링하고 버퍼링된 결과를 상기 제1 영상 데이터와 상응하는 아날로그 전압으로서 상기 소스 라인에 출력하는 증폭기를 포함하는 소스 라인 구동회로.
삭제
제1항에 있어서, 상기 로직블록은,

상기 제1 영상 데이터의 비트수를 증가시키고, 증가된 비트수를 갖는 상기 제2 영상 데이터를 출력하며, 상기 제2 영상 데이터를 구성하는 비트들 각각은 상기 소스 채널 드라이버가 상기 어느 하나의 계조전압을 선택하기 위한 스위칭 신호로서 사용되는 소스 라인 구동회로.
삭제
제1항에 있어서, 상기 서브 디코딩블록들 각각은,

다수의 서브 디코더들을 포함하며, 상기 다수의 서브 디코더들 각각은 상기 적어도 어느 하나의 비트 중에서 대응되는 비트들에 응답하여 상기 다수의 계조전압들 중에서 대응되는 계조전압들을 선택하여 출력하는 소스 라인 구동회로.
제5항에 있어서, 상기 다수의 서브 디코더들은,

상기 적어도 어느 하나의 비트 중에서 제1 비트들에 기초하여 상기 다수의 계조전압들 중에서 제1 그룹 계조전압들을 선택하여 출력하는 제1 그룹 서브디코더;

상기 적어도 어느 하나의 비트 중에서 제2 비트들에 기초하여 상기 제1 그룹 서브디코더들에서 출력된 계조전압들 중에서 제2 그룹 계조전압들을 선택하여 출력하는 제2 그룹 서브디코더; 및

상기 적어도 어느 하나의 비트 중에서 제3 비트들에 기초하여 상기 제2 그룹 서브디코딩부에서 출력된 계조전압들 중에서 어느 하나의 계조전압을 출력하는 제3 그룹 서브디코더를 포함하는 소스 라인 구동회로.
제5항에 있어서, 상기 제1 내지 제3 그룹 서브디코더 각각은,

각각이 상기 적어도 어느 하나의 비트 중에서 대응되는 비트들에 응답하여 스위칭되어 상기 다수의 계조전압들 중에서 대응되는 계조전압을 출력하는 스위치들을 포함하는 소스 라인 구동회로.
다수의 스캔라인들과 다수의 소스 라인들을 구비하는 디스플레이 패널; 및

상기 소스 라인을 구동하기 위한 소스 라인 구동회로를 포함하는 패널 구동장치를 포함하며, 상기 소스 라인 구동회로는,

시리얼라이즈된 영상 데이터를 수신하고 수신된 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 영상 데이터를 출력하는 로직블록; 및

상기 변경된 비트수를 갖는 영상 데이터를 수신하고 수신된 영상 데이터에 상응하는 적어도 하나의 아날로그 전압을 대응되는 소스라인들로 공급하기 위한 소스 채널 드라이브부를 포함하며,

상기 로직블록은,

상기 소스라인들 중에서 제1 소스라인에 공급되는 아날로그 전압과 상응하는 시리얼라이즈된 제1 영상 데이터를 수신하고 수신된 제1 영상 데이터의 비트수를 변경시키고 변경된 비트수를 갖는 제2 영상 데이터를 출력하고,

상기 소스 채널 드라이브부는,

상기 제2 영상 데이터에 기초하여, 다수의 계조전압들 중에서 어느 하나의 계조전압을 선택하고, 상기 제1 영상 데이터와 상응하는 상기 아날로그 전압을 상기 제1 소스 라인에 공급하는 적어도 하나의 소스 채널 드라이버를 포함하고,

상기 소스 채널 드라이버는,

상기 제2 영상 데이터를 구성하는 비트들 각각의 신호레벨을 레벨쉬프팅하는 레벨쉬프터;

각각이 상기 레벨 쉬프터에 의해서 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 비트에 기초하여 상기 다수의 계조전압들 중에서 적어도 하나의 계조전압을 출력하는 서브 디코딩블록들;

상기 제2 영상 데이터를 구성하는 비트들 또는 상기 레벨 쉬프팅된 신호를 구성하는 비트들 중에서 적어도 어느 하나의 최종 선택 비트에 기초하여 상기 어느 하나의 계조전압을 선택하는 디코더; 및

상기 디코더에서 출력된 계조전압을 버퍼링하고 버퍼링된 결과를 상기 제1 영상 데이터와 상응하는 아날로그 전압으로서 상기 소스 라인에 출력하는 증폭기를 포함하는 디스플레이 장치.
삭제
제8항에 있어서, 상기 로직블록은,

상기 제1 영상 데이터의 비트수를 증가시키고, 증가된 비트수를 갖는 상기 제2 영상 데이터를 출력하며, 상기 제2 영상 데이터를 구성하는 비트들 각각은 상기 소스 채널 드라이버가 상기 어느 하나의 계조전압을 선택하기 위한 스위칭 신호로서 사용되는 디스플레이 장치.