KR101492946B1 - Crystalline silicon solar cell and manufacturing method and system thereof - Google Patents
Crystalline silicon solar cell and manufacturing method and system thereof Download PDFInfo
- Publication number
- KR101492946B1 KR101492946B1 KR20070075173A KR20070075173A KR101492946B1 KR 101492946 B1 KR101492946 B1 KR 101492946B1 KR 20070075173 A KR20070075173 A KR 20070075173A KR 20070075173 A KR20070075173 A KR 20070075173A KR 101492946 B1 KR101492946 B1 KR 101492946B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor layer
- type semiconductor
- depositing
- crystalline silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000000034 method Methods 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 16
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 69
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 239000006227 byproduct Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 116
- 239000010408 film Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 238000006479 redox reaction Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 1
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000661816 Homo sapiens Suppression of tumorigenicity 18 protein Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 결정질 실리콘태양전지의 제조방법 및 이를 위한 제조장치를 개시한다. 본 발명의 결정질 실리콘태양전지의 제조방법은, 제1도전형의 결정질 실리콘 기판을 준비하는 제1단계; 상기 기판의 일면에 제2 도전형 반도체층을 증착하는 제2단계; 상기 제2도전형 반도체층의 상부에 표면에 요철구조를 가지는 투명막을 증착하는 제3단계; 상기 기판보다 큰 에너지 밴드갭을 가지는 제1도전형 반도체층을 상기 기판의 타면에 증착하는 제4단계; 상기 투명막의 상부에 제1전극을 형성하는 한편, 상기 제1 도전형 반도체층의 상부에 제2전극을 형성하는 제5단계를 포함한다.The present invention discloses a method of manufacturing a crystalline silicon solar cell and a manufacturing apparatus therefor. A method of manufacturing a crystalline silicon solar cell according to the present invention includes: a first step of preparing a crystalline silicon substrate of a first conductivity type; A second step of depositing a second conductive type semiconductor layer on one surface of the substrate; A third step of depositing a transparent film having a concave-convex structure on the surface of the second conductive type semiconductor layer; A fourth step of depositing a first conductive type semiconductor layer having a larger energy bandgap than the substrate on the other surface of the substrate; And a fifth step of forming a first electrode on the transparent layer and a second electrode on the first conductive type semiconductor layer.
본 발명에 따르면 결정질 실리콘 태양전지의 제조공정을 단순화시키고 공정시간도 크게 단축시킬 수 있다. 즉, 텍스쳐링공정, PN접합면을 형성하기 위한 고온확산공정, PSG나 BSG 등의 부산물 제거공정, 에지 아이솔레이션 공정 등을 생략할 수 있어 생산성을 크게 향상시킬 수 있다.According to the present invention, the manufacturing process of the crystalline silicon solar cell can be simplified and the process time can be greatly shortened. That is, the texturing process, the high-temperature diffusion process for forming the PN junction surface, the process for removing by-products such as PSG and BSG, and the edge isolation process can be omitted, and productivity can be greatly improved.
태양전지, 결정질 실리콘 Solar cells, crystalline silicon
Description
본 발명은 태양전지의 제조방법과 그 제조시스템에 관한 것으로서, 보다 구체적으로는 결정질 실리콘 태양전지의 제조공정을 단순화시키고 제조원가를 절감할 수 있는 방법에 관한 것이다.The present invention relates to a method of manufacturing a solar cell and a manufacturing system thereof, and more particularly, to a method of simplifying a manufacturing process of a crystalline silicon solar cell and reducing manufacturing cost.
태양전지는 PN접합 반도체의 내부에서 태양광에 의해 여기된 소수캐리어가 PN접합면을 가로질러 확산함에 따라기판의 양단에 기전력을 발생시키는 소자이다. 이러한 태양전지를 제조하기 위해서는 단결정실리콘, 다결정실리콘, 비정질실리콘, 화합물반도체 등의 반도체 물질을 사용한다.A solar cell is an element that generates an electromotive force at both ends of a substrate as a minority carrier excited by sunlight spreads across a PN junction surface inside a PN junction semiconductor. In order to manufacture such a solar cell, a semiconductor material such as a single crystal silicon, a polycrystalline silicon, an amorphous silicon, or a compound semiconductor is used.
이 중에서 단결정실리콘의 에너지 변환효율이 가장 좋으나 가격이 비싸기 때문에 다결정실리콘이 보다 많이 사용되고 있다. 또한 최근에는 유리나 플라스틱 등의 값싼 기판에 비정질실리콘이나 화합물반도체 등의 박막을 증착함으로써 매우 저렴하게 제조할 수 있는 박막형 태양전지도 많이 사용되고 있다.Of these, monocrystalline silicon has the highest energy conversion efficiency, but polycrystalline silicon is more widely used because of its high cost. In recent years, thin-film solar cells, which can be manufactured at a very low cost by depositing a thin film of amorphous silicon or compound semiconductor on an inexpensive substrate such as glass or plastic, have been widely used.
본 발명은 이 중에서 단결정 또는 다결정의 결정질 실리콘을 이용하여 태양전지를 제조하는 방법과 시스템에 관한 것이다.The present invention relates to a method and a system for manufacturing a solar cell using monocrystalline or polycrystalline crystalline silicon.
이하에서는 도 1의 공정순서도 및 도 2a 내지 도 2f의 공정단면도를 참조하여 종래 결정질 실리콘 태양전지를 제조하는 과정을 설명한다.Hereinafter, a process for manufacturing a conventional crystalline silicon solar cell will be described with reference to the process flow chart of FIG. 1 and the process sectional views of FIGS. 2A to 2F.
먼저 p형으로 도핑된 결정질 실리콘 기판(10)을 준비한다. (ST11, 도 2a)First, a p-type doped
이어서 광 흡수율을 높이기 위하여 기판(10)의 표면에 미세한 요철을 형성하는 텍스쳐링(texturing) 공정을 실시한다. 텍스쳐링 공정은 염기 또는 산 용액을 이용한 습식식각(wet etching)법이 많이 이용되지만 최근에는 플라즈마를 이용한 건식식각법도 이용되고 있다. (ST12, 도 2b)Then, a texturing process is performed to form fine irregularities on the surface of the
텍스쳐링 공정 이후에는 기판(10)의 내부에 PN접합구조를 형성하기 위하여 n형 도펀트(dopant)를 고온확산(thermal diffusion) 법으로 도핑하여 기판(10)의 표층에 n+ 도핑층(12)을 형성한다. 도면에서 p형 기판(10)에서 n+도핑층(12)과 구분되는 나머지 부분을 편의상 p+층(10')으로 표기하였다. (ST13, 도 2c)After the texturing process, an n-
고온 확산공정(ST13)에서는 전지효율을 저하시키는 PSG(Phosphor-Silicate Glass) 등의 부산물이 발생하고, 기판(10)의 에지 부분에도 n+ 도핑층(12)이 형성되므로 이로 인해 누설전류가 발생한다. In the high-temperature diffusion step ST13, by-products such as PSG (Phosphor-Silicate Glass) which lowers the cell efficiency are generated, and the n +
따라서 전지의 효율을 높이기 위해서는 PSG제거공정과 에지의 n+ 도핑층(12)을 제거하는 에지 아이솔레이션(edge isolation) 공정을 수행하여야 한다. (ST14, ST15, 도 2d)Therefore, in order to increase the efficiency of the cell, a PSG removing process and an edge isolation process for removing the n +
이어서 n+ 도핑층(12)의 상부에 SiN을 이용한 반사방지막(14)을 형성한다. (ST16, 도 2e)Subsequently, an
이어서 기판(10)의 전면과 후면에 전면전극(18)과 후면전극(16)을 형성한다. 이를 위해 기판(10)의 전면과 후면에 Al 또는 Ag 을 함유한 도전성 페이스트를 소정 패턴으로 도포하고, 상기 기판(10)을 고온의 퍼니스(furnace)에서 소결(sintering)시킨다.Next, a
구체적으로는 반사방지막(14)의 상부에 도포된 도전성 페이스트는 소결과정에서 산화환원반응(Redox reaction)에 의하여 반사방지막(14)을 뚫고 n+도핑층(12)과 접촉하는 전면전극(18)으로 형성된다.Specifically, the conductive paste applied on the top of the
또한 기판(10)의 후면에 도포된 Al 페이스트는 소결과정에서 n+도핑층(12)으로 Al을 확산시켜서 p++도핑층(13)을 형성함으로써 기판(10)의 후면에 후면전계(Back Surface Field)를 형성하는 역할도 한다. (ST17, 도 2f)The Al paste applied to the rear surface of the
이렇게 제조된 태양전지는 테스트 및 분류작업을 거친 이후 모듈로 제조된다. (ST18)The solar cell thus manufactured is manufactured as a module after being tested and classified. (ST18)
이러한 종래의 태양전지 제조공정은 다음과 같은 몇 가지 문제점을 가지고 있다.The conventional solar cell manufacturing process has some problems as follows.
첫째, 텍스쳐링 공정에서 습식식각법을 적용하는 경우에 다결정 실리콘 기판에서는 결정면에 따라 식각속도가 수십 내지 수백 배 이상 차이나기 때문에 균일한 표면조도를 얻기가 힘들다는 문제점이 있다. 또한 건식식각법의 경우에는 아직 까지 텍스쳐링 효율에 대한 검증이 미진한 상태이다.First, in the case of applying the wet etching method in the texturing process, there is a problem that it is difficult to obtain a uniform surface roughness because the etching speed differs by several tens to several hundred times according to the crystal plane in the polycrystalline silicon substrate. In case of the dry etching method, the verification of the texturing efficiency has not yet been performed.
둘째, PN접합을 형성하기 위한 고온확산 공정은 공정시간이 길고 PSG 또는 BSG와 같은 부산물을 발생시키므로 이를 제거하는 공정을 별도로 진행하여야 한다. 또한 고온 확산공정의 이후에는 에지 아이솔레이션 공정을 반드시 수행하여야 하며, 이와 같은 부수적인공정은 생산성 향상의 제한요인으로 작용한다.Second, the high-temperature diffusion process for forming a PN junction requires a long process time and a separate process for removing by-products such as PSG or BSG. In addition, the edge isolation process must be performed after the high temperature diffusion process, and such an additional process is a limiting factor for the productivity improvement.
또한 수평로(horizontal furnace)를 이용하여 고온확산을 진행하기 위해서는 쿼츠 재질의 안치대로 기판을 이재시켜야 하므로 확산공정과 전후공정을 인라인 방식으로 연속 진행하기에 부적합하다는 문제점이 있다.In addition, since the substrate must be transferred to a quartz-shaped chamber in order to conduct high-temperature diffusion using a horizontal furnace, there is a problem in that the diffusion process and the back-and-forth process are not suitable for continuously proceeding in-line.
또한 고온 확산공정에서는 POCl3 등의 부식성 물질을 사용해야 하므로 항상 취급상의 위험을 수반하는 문제점이 있다. In addition, since a corrosive substance such as POCl3 must be used in the high-temperature diffusion process, there is always a problem in handling risks.
셋째, 전면전극(18)을 형성하기 위한 산화환원반응(Redox reaction)을 정밀하게 제어하지 않으면 전면전극(18)의 금속성분이 n+ 도핑층(12)을 지나 기판(10)의 p+층(10')과 접촉하여 누설전류를 발생시킬 수 있다. Thirdly, if the redox reaction for forming the
따라서 이를 방지하기 위해서는 고온확산공정에서 n+ 도핑층(12)을 충분히 깊게 형성해야 하는데 이로 인해 공정시간이 더욱 길어지는 문제점이 있다.Therefore, in order to prevent this, the n +
넷째, 종래처럼 후면전계를 형성하기 위하여 기판(10)의 후면에 Al 페이스트를 도포한 후에 소결시키면 기판(10)의 휨(bowing) 현상이 발생하는 문제점이 있 다. 또한 후면전계를 형성하기 위해 Al 페이스트를 도포하면, 기판의 두께가 두꺼워지고 비용부담이 증가하는 문제점이 있다.Fourth, when the Al paste is applied to the rear surface of the
또한 전면전극(18)을 n+도핑층(12)과 접촉하도록 산화환원반응을 유도하기 위해서는 800℃ 이상의 고온에서 소결시켜야 하는데 이로 인해 기판(10)의 휨이 발생하는 경우도 많으며, 이와 같이 기판(10)이 휘면 이후의 모듈화 공정에서 문제를 발생시키게 된다.In order to induce the redox reaction so as to bring the
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 종래의 복잡한 공정을 단순화시킴으로써 생산성을 향상시키고 비용을 절감할 수 있는 결정질 태양전지 제조방법을 제공하는데 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a crystalline solar cell manufacturing method which can simplify a complicated process and improve productivity and reduce cost.
또한 태양전지 제조시스템을 집적화된 시스템이나 연속적인 인라인 방식으로 설계할 수 있도록 함으로써 생산성을 높이고 전체 시스템의 풋프린트(footprint)를 절감할 수 있도록 하는데 목적이 있다.It is also aimed to increase the productivity and reduce the footprint of the entire system by allowing the solar cell manufacturing system to be designed in an integrated system or in a continuous inline manner.
본 발명은 상기 목적을 달성하기 위하여, 제1도전형의 결정질 실리콘 기판을 준비하는 제1단계; 상기 기판의 일면에 제2 도전형 반도체층을 증착하는 제2단계; 상기 제2도전형 반도체층의 상부에 표면에 요철구조를 가지는 투명막을 증착하 는 제3단계; 상기 기판보다 큰 에너지 밴드갭을 가지는 제1도전형 반도체층을 상기 기판의 타면에 증착하는 제4단계; 상기 투명막의 상부에 제1전극을 형성하는 한편, 상기 제1 도전형 반도체층의 상부에 제2전극을 형성하는 제5단계를 포함하는 결정질 실리콘태양전지의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: preparing a crystalline silicon substrate of a first conductivity type; A second step of depositing a second conductive type semiconductor layer on one surface of the substrate; A third step of depositing a transparent film having a concavo-convex structure on the surface of the second conductive type semiconductor layer; A fourth step of depositing a first conductive type semiconductor layer having a larger energy bandgap than the substrate on the other surface of the substrate; And a fifth step of forming a first electrode on the transparent film and a second electrode on the first conductive type semiconductor layer.
상기 제2도전형 반도체층은 미세결정질 실리콘 또는 비정질 실리콘인 것을 특징으로 할 수 있고, 50~500Å의 두께로 증착되는 것이 바람직하다.The second conductive semiconductor layer may be microcrystalline silicon or amorphous silicon. The second conductive semiconductor layer may be deposited to a thickness of 50-500 Å.
또한 상기 제1단계와 상기 제2단계의 사이에 버퍼층을 형성하는 단계를 포함할 수 있으며, 이때 상기 버퍼층은 30~100Å의 두께로 증착되는 진성 또는 p형 도핑된 미세결정질 실리콘일 수 있다. 또한 상기 버퍼층과 상기 제2도전형 반도체층은 동일 챔버에서 연속적으로 증착될 수 있다.The method may further include forming a buffer layer between the first step and the second step, wherein the buffer layer may be intrinsic or p-type doped microcrystalline silicon deposited to a thickness of 30 to 100 angstroms. The buffer layer and the second conductivity type semiconductor layer may be continuously deposited in the same chamber.
또한 상기 제3단계에서 상기 투명막은 500~3000Å의 두께로 증착되는 ZnO층인 것을 특징으로 할 수 있으며, 이때 상기 ZnO층은 디에틸징크(DEZ)와, H2O 또는 O3를 원료물질로 하여 MOCVD법으로 증착될 수 있다.In the third step, the transparent layer may be a ZnO layer deposited to a thickness of 500 to 3000 ANGSTROM. The ZnO layer may be formed by using diethyl zinc (DEZ), H 2 O or O 3 as a raw material And may be deposited by MOCVD.
또한 상기 제1도전형 반도체층은 50~500Å의 두께로 증착되는 비정질 실리콘이나 비정질 SiC층인 것을 특징으로 할 수 있다.The first conductive semiconductor layer may be an amorphous silicon layer or an amorphous SiC layer deposited to a thickness of 50 to 500 ANGSTROM.
또한 상기 제1도전형 반도체층을 형성하기 전에 상기 기판의 타면에 30~100Å의 두께로 버퍼층을 형성하는 단계를 포함할 수 있으며, 이때 상기 버퍼층은 진성또는 p형 도핑된 미세결정질 실리콘인 것을 특징으로 할 수 있다.And forming a buffer layer having a thickness of 30 to 100 ANGSTROM on the other surface of the substrate before forming the first conductive semiconductor layer, wherein the buffer layer is intrinsic or p-type doped microcrystalline silicon .
또한 본 발명은, 제1도전형의 결정질 실리콘 기판; 상기 기판의 일면에 형성되는 제2도전형 반도체층; 상기 제2도전형 반도체층의 상부에 형성되며, 표면에 요철구조를 가지는 투명막; 상기 기판보다 큰 에너지 밴드갭을 가지며, 상기 기판의 타면에 형성되는 제1도전형 반도체층; 상기 투명막의 상부에 형성되는 제1전극; 상기 제2도전형 도핑층의 상부에 형성되는 제2전극을 포함하는 결정질 실리콘 태양전지를 제공한다.The present invention also provides a semiconductor device comprising: a crystalline silicon substrate of a first conductivity type; A second conductivity type semiconductor layer formed on one surface of the substrate; A transparent film formed on the second conductive semiconductor layer and having a concave-convex structure on the surface; A first conductive semiconductor layer having an energy bandgap greater than that of the substrate and formed on the other surface of the substrate; A first electrode formed on the transparent film; And a second electrode formed on the second conductive type doping layer.
또한 본 발명은, 기판이송수단을 구비하는 이송챔버; 상기 이송챔버의 제1측부에 연결되며, 제1 도전형 결정질 실리콘기판의 일면에 제2도전형 반도체층을 증착하는 제1공정챔버; 상기 이송챔버의 제2측부에 연결되며, 상기 제2도전형 반도체층의 상부에 표면에 요철구조를 가지는 투명막을 증착하는 제2공정챔버; 상기 이송챔버의 제3측부에 연결되며, 상기 기판의 타면에 상기 기판보다 큰 에너지 밴드갭을 가지는 제1도전형 반도체층을 증착하는 제3공정챔버; 상기 이송챔버의 측부에 연결되며 외부와의 기판교환을 위하여 대기압상태와 진공상태를 교번하는 로드락챔버를 포함하는 결정질 실리콘 태양전지 제조시스템을 제공한다.The present invention also relates to a transfer chamber comprising a substrate transfer means; A first process chamber connected to the first side of the transfer chamber for depositing a second conductive type semiconductor layer on one surface of the first conductive type crystalline silicon substrate; A second process chamber connected to the second side of the transfer chamber for depositing a transparent film having a concave-convex structure on the surface of the second conductive type semiconductor layer; A third processing chamber connected to the third side of the transfer chamber for depositing a first conductive type semiconductor layer on the other surface of the substrate, the third conductive type semiconductor layer having a larger energy bandgap than the substrate; And a load lock chamber connected to a side of the transfer chamber and alternating between an atmospheric pressure state and a vacuum state for exchanging a substrate with the outside.
또한 본 발명은, 외부로부터 기판을 반입하기 위하여 대기압과 진공상태를 교번하는 로딩챔버; 상기 로딩챔버의 측부에 설치되며, 제1 도전형 결정질 실리콘 기판의 일면에 제2도전형 반도체층을 증착하는 제1공정챔버; 상기 제1공정챔버의 측부에 설치되며, 상기 제2도전형 반도체층의 상부에 표면에 요철구조를 가지는 투 명막을 증착하는 제2공정챔버; 상기 제2공정챔버의 측부에 설치되며, 상기 기판을 뒤집는 플리퍼; 상기 플리퍼의 측부에 설치되며, 상기 기판보다 큰 에너지 밴드갭을 가지는 제1도전형 반도체층을 상기 기판의 타면에 증착하는 제3공정챔버; 상기 제3공정챔버의 측부에 설치되며 외부로 기판을 반출하기 위하여 대기압상태와 진공상태를 교번하는 언로딩챔버를 포함하며, 상기 기판을 상기 로딩챔버, 상기 제1공정챔버, 상기 제2공정챔버, 상기 플리퍼, 상기 제3공정챔버, 상기 언로딩챔버의 순으로 이송하면서 공정을 진행하는 결정질 실리콘 태양전지 제조시스템을 제공한다.The present invention also relates to a method of manufacturing a semiconductor device, comprising: a loading chamber alternating between an atmospheric pressure and a vacuum to transfer a substrate from the outside; A first process chamber disposed on a side of the loading chamber for depositing a second conductive type semiconductor layer on one surface of the first conductive type crystalline silicon substrate; A second process chamber disposed on a side of the first process chamber for depositing a transparent film having a concavo-convex structure on a surface of the second conductive semiconductor layer; A flipper installed on a side of the second process chamber and inverting the substrate; A third process chamber disposed on a side of the flipper for depositing a first conductive type semiconductor layer having a larger energy bandgap than the substrate on the other surface of the substrate; And an unloading chamber provided at a side of the third process chamber and alternating between an atmospheric pressure state and a vacuum state to carry out the substrate to the outside, and the substrate is placed in the loading chamber, the first process chamber, , The flipper, the third process chamber, and the unloading chamber in this order.
본 발명에 따르면 결정질 실리콘 태양전지의 제조공정을 단순화시키고 공정시간도 크게 단축시킬 수 있다.According to the present invention, the manufacturing process of the crystalline silicon solar cell can be simplified and the process time can be greatly shortened.
즉, 종래처럼 Si웨이퍼에 대한 텍스쳐링을 수행할 필요가 없기 때문에 공정이 단순화되고 공정시간이 단축된다.That is, since there is no need to perform texturing on Si wafers as in the prior art, the process is simplified and the process time is shortened.
PN접합면을 형성하기 위해 고온확산을 실시하지 않기 때문에 PSG나 BSG등의 발생이 방지되고, 따라서 이들 부산물을 제거하는 공정을 생략할 수 있어 공정시간을 단축하고 비용을 절감함으로써 생산성을 향상시킬 수 있다.Since the high temperature diffusion is not performed in order to form the PN junctions, the generation of PSG, BSG, and the like is prevented, and therefore, the step of removing these by-products can be omitted, and the productivity can be improved by shortening the process time and cost have.
또한 에지 아이솔레이션 공정을 생략할 수 있어 공정시간을 단축하고 비용을 절감함으로써 생산성을 향상시킬 수 있다.In addition, the edge isolation process can be omitted, and the productivity can be improved by shortening the process time and cost.
또한 후면전계를 형성하기 위해 Al층을 증착할 필요가 없기 때문에 생산 원가를 크게 낮출 수 있을 뿐만 아니라 소자를 보다 얇게 제조할 수 있다.In addition, since there is no need to deposit an Al layer to form a rear electric field, the production cost can be greatly reduced, and the device can be made thinner.
또한 전도성의 ZnO를 반사방지막으로 활용하기 때문에 전면전극을 도핑층과 접촉시키기 위해 고온의 산화환원반응을 유도할 필요가 없고 후면전계를 형성하기 위하여 Al을 확산시킬 필요가 없기 때문에 고온으로 인한 기판의 휨 현상을 방지할 수 있다.In addition, since conductive ZnO is used as an antireflection film, it is not necessary to induce a high-temperature oxidation-reduction reaction in order to bring the front electrode into contact with the doped layer, and there is no need to diffuse Al to form a rear electric field. The warping phenomenon can be prevented.
또한 전면전극을 도핑층과 접촉시킬 필요가 없기 때문에 전극물질의 확산으로 인한 단락의 우려가 적으므로 도핑층을 종래보다 훨씬 얇게 형성하는 것이 가능하며 이로 인해 공정시간이 크게 단축된다.In addition, since there is no need to contact the front electrode with the doping layer, there is less concern of short circuit due to diffusion of the electrode material, so that it is possible to form the doping layer much thinner than the conventional one, thereby greatly shortening the processing time.
또한 기판을 별도 용기에 이재시켜야 하는 등의 이유로 다른 공정과 연속적으로 진행하기 어려웠던 도핑을 통한 고온확산공정이 증착공정으로 대체되므로 제조공정의 대부분을 클러스터형 또는 인라인형의 제조시스템을 통해 진행하는 것이 가능하며, 이로 인해 기판이송시간의 단축 및 풋프린트 감소의 효과를 얻을 수 있다.In addition, due to the fact that the substrate must be transferred to a separate vessel, the high-temperature diffusion process through doping, which was difficult to proceed continuously with other processes, is replaced by a deposition process, so that most of the manufacturing process can be carried out through a clustered or inline-type manufacturing system Thus, the effect of shortening the substrate transfer time and reducing the footprint can be obtained.
먼저 본 발명의 실시예에 따른 결정질 실리콘 태양전지는 도 3에 도시된 바와 같은 단면구조를 가진다.First, a crystalline silicon solar cell according to an embodiment of the present invention has a sectional structure as shown in FIG.
즉, p형으로 도핑된 기판(100)의 전면에는 버퍼층(110), N형 반도체층(120), ZnO층(130)이 순차 형성되고, 기판(100)의 후면에는 버퍼층(140), P형 반도체층(150)이 순차 형성되며, 기판(100)의 전면과 후면에는 각각 전면전극(160)과 후면전극(170)이 형성된다.A
이하에서는 도 4의 순서도 및 도 5a 내지 5e의 공정단면도를 참조하여 본 발명의 실시예에 따른 결정질 실리콘 태양전지를 제조하는 과정을 설명한다.Hereinafter, a process for fabricating a crystalline silicon solar cell according to an embodiment of the present invention will be described with reference to the flowchart of FIG. 4 and the process sectional views of FIGS. 5A to 5E.
먼저 도 5a에 도시된 바와 같이 결정질 실리콘 기판(100)을 준비하고, 염기 또는 산 용액을 이용한 습식 식각을 통하여 기판절단 과정에서 발생한 손상을 제거한다. 본 명세서에서는 편의상 p형으로 도핑된 기판(100)을 이용하여 태양전지를 제조하는 과정을 설명하기로 하며, p형 기판(100) 대신에 n형 기판이 이용될 수도 있음은 물론이다. (ST110)First, as shown in FIG. 5A, a
이어서 도 5b에 도시된 바와 같이 기판(100)의 상부에 N형 반도체층(120)을 50~500Å의 두께로 증착한다. 필요한 경우에는 기판(100)의 상부에 버퍼층(110)을 30~100Å의 두께로 증착한 후에 그 상부에 N형 반도체층(120)을 증착할 수도 있다.Next, as shown in FIG. 5B, an N-
상기 N형 반도체층(120)은 미세결정질 실리콘(μc-Si:H) 또는 비정질 실리콘(a-Si:H)인 것이 바람직하며, 예를 들어 실리콘 소스물질(SiH4, Si2H6 등)과 H2를 이용하여 PECVD(Plasma Enhanced Chemical Vapor Evaporation)법으로 증착할 수 있다. 이때 N형 도펀트 물질을 소스물질과 함께 공급하면 N형 반도체층(120)을 형성할 수 있다.The N-
상기 버퍼층(110)은 진성(intrinsic) 또는 p형으로 도핑된 미세결정질 실리콘층인 것이 바람직하며, 이 경우 버퍼층(110)은 Si소스물질, H2 등을 이용하여 PECVD법으로 증착할 수 있기 때문에 그 상부의 N형 반도체층(120)과 동일 챔버에서연속하여 증착하는 것이 가능하다는 장점이 있다. (ST120)The
N형 반도체층(120)의 상부에는 도 5c에 도시된 바와 같이 ZnO층(130)을 형성하며, 그 두께는 500~3000Å인 것이 바람직하다.A
ZnO는 굴절률이 1.9이고, 도 6a 및 도 6b에 도시된 바와 같이 500nm~1200nm의 파장대역에서 투과도가 80% 이상이고, 흡수도가 0에 가까운 광학적 특성을 가지기 때문에 기존의 반사방지막을 대체할 수 있다.As shown in FIGS. 6A and 6B, since ZnO has a refractive index of 1.9 and a transmittance of 80% or more in a wavelength band of 500 nm to 1200 nm and has an optical property close to zero, ZnO can replace the conventional antireflection film have.
또한 ZnO층(130)은 도 7의 표면사진에 도시된 바와 같이 매우 거친 표면조도를 가지고 있기 때문에 기판(100) 표면을 별도로 텍스쳐링할 필요가 없는 장점이 있다.Also, since the
또한 ZnO는 투명전도성 산화막(TCO: Transparent Conductive Oxide)의 일종으로서 10-3~10-4Ωcm 의 비저항과 45Ω/sq 의 면저항을 가진다. ZnO is a type of transparent conductive oxide (TCO) and has a resistivity of 10 -3 to 10 -4 Ωcm and a sheet resistance of 45 Ω / sq.
이와 같이 ZnO층(130)이 도전성이면 N형 반도체층(120)과 전면전극(160)이 직접 접촉하지 않더라도 N형 반도체층(120)으로 확산된 전하가 ZnO층(130)을 거쳐 전면전극(160)으로 수집될 수 있다. 따라서 전면전극(160)을 ZnO층(130)을 관통시키지 않고 단지 ZnO층(130)의 상부에만 형성하면 된다.If the
즉, 종래처럼 산화환원반응(Redox reaction)을 유도하기 위하여 도전성 페이스트를 800℃ 이상의 고온에서 소결시킬 필요가 없다.That is, it is not necessary to sinter the conductive paste at a high temperature of 800 ° C or more to induce a redox reaction as in the conventional art.
한편 ZnO층(130)은 MOCVD(Metal Organic Chemical Vapor Deposition)법으로 증착하는 것이 바람직하며, 소스물질로는 다이에틸징크(DEZ)와 H2O 또는 O3가 사용된다. (ST130)Meanwhile, the
ZnO층(130)을 형성한 이후에는 기판(100)을 뒤집어서 도 5d에 도시된 바와 같이 기판(100)의 후면에 P형 반도체층(150)을 증착하며, 그 두께는 50~500Å인 것이 바람직하다.After forming the
P형 반도체층(150)은 P형으로 도핑된 비정질 SiC 또는 비정질 실리콘층인 것이 바람직하다.The P-
비정질 SiC는 에너지 밴드갭이 2.0eV 이상이고, 비정질 실리콘층은 에너지 밴드갭이 약 1.7eV이다. The amorphous SiC has an energy band gap of 2.0 eV or more and the amorphous silicon layer has an energy band gap of about 1.7 eV.
따라서 1.1eV의 에너지 밴드갭을 가지는 결정질 기판(100)의 후면에 이와 같이 에너지 밴드갭이 훨씬 큰 P형 반도체층(150)을 형성하면 도 8에 도시된 바와 같이 전자의 에너지 장벽이 형성되기 때문에 전자와 홀의 재결합을 방지하는 후면전계(Back Surface Field)를 형성할 수 있다.Therefore, when the P-
또한 후면전계 형성을 위하여 기판(100)의 후면에 Al을 증착할 필요가 없기 때문에 Al으로 인한 기판의 휨 현상을 방지할 수 있다.In addition, since it is not necessary to deposit Al on the rear surface of the
한편, 비정질 SiC은 SiH4와 메탄계 물질(CxHy)을 소스물질로 하여 PECVD법으 로 증착할 수 있으며, 비정질 실리콘은 실리콘 소스물질(SiH4, Si2H6 등)과 H2를 이용하여 PECVD법으로 증착할 수 있다.On the other hand, an amorphous SiC is SiH 4 and can deposit a methane-based materials (CxHy) with PECVD beopeu to the source material, the amorphous silicon is a silicon source material (SiH 4, Si 2 H 6, and so on) using the H 2 PECVD Can be deposited by the method.
이때 상기 소스물질과 P형 도펀트 물질(예: B2H6)을 PECVD장치 내부로 동시에 공급하면 인시튜(in-situ)로 비정질 SiC 또는 비정질 실리콘에 대한 도핑이 가능하다.At this time, if the source material and the P-type dopant material (for example, B2H6) are simultaneously supplied into the PECVD apparatus, doping to amorphous SiC or amorphous silicon is possible in-situ.
그런데 비정질 SiC를 이용하여 P형 반도체층(150)을 형성하는 경우에는 결정질 기판(100)과 비정질 SiC층의 격자상수가 서로 달라 이종접합(Hetero junction)이 형성되므로 접합계면에서 결함으로 인해 전자-전공쌍의 재결합이 발생할 수 있다.However, when the P-
따라서 이를 방지하기 위해서 결정질 기판(100)과 P형 반도체층(150)의 사이에 버퍼층(140)을 증착할 수도 있다. 이러한 버퍼층(140)은 진성 또는 p형으로 도핑된 미세결정질 실리콘층인 것이 바람직하며, 그 두께는 30~100Å인 것이 바람직하다.Therefore, in order to prevent this, the
버퍼층(140)은 Si 소스물질, H2 등을 이용하여 PECVD법으로 증착할 수 있기 때문에, 버퍼층(140)과 P형 반도체층(150)을 동일 챔버 내에서 연속공정으로 진행할 수도 있다. (ST140)The
P형 반도체층(150)을 형성한 이후에는 도 5e에 도시된 바와 같이 기판의 전면과 후면에 각각 전면전극(160)과 후면전극(170)을 형성한다.After forming the P-
이를 위해 기판(100)의 전면과 후면에 메탈 섀도우 마스크를 설치하고 Al 또는 Ag를 스퍼터링법으로 증착할 수도 있고, Al 또는Ag 을 함유한 도전성 페이스트를 스크린 프린팅 기법을 이용하여 소정 패턴으로 도포한 후에 상기 기판을 고온의 퍼니스(furnace)에서 소결(sintering)시킬 수도 있다.For this purpose, a metal shadow mask may be provided on the front and rear surfaces of the
본 발명에 따르면 도전성의 ZnO층(130)의 상면에 전면전극(160)을 형성하면 되기 때문에 하부의 N형 반도체층(120)과 전면전극(160)을 접촉시키기 위해 산화환원반응을 유도할 필요가 없음은 전술한 바와 같다. According to the present invention, since the
또한 기판(100)의 후면에 후면전계를 형성하기 위해 Al을 확산시킬 필요가 없기 때문에 종래에 비하여 훨씬 저온에서 소결공정을 진행할 수 있고, Al층으로 인한 기판의 휨 현상을 방지할 수 있다. (ST150)In addition, since there is no need to diffuse Al to form a rear electric field on the rear surface of the
이어서 제조된 태양전지의 효율을 테스트하고 그 결과에 따라 분류작업을 수행한 후, 완성된 다수의 태양전지를 연결하여 모듈화 공정을 거침으로써 태양전지모듈을 제조한다. (ST160)Then, the efficiency of the manufactured solar cell is tested, classification is performed according to the result, and a plurality of completed solar cells are connected and modularized to manufacture a solar cell module. (ST160)
한편, 이상에서는 기판(100)의 전면에 N형 반도체층(120), ZnO층(130)을 형성한 이후에 기판(100)의 후면에 P형 반도체층(150)을 형성하였으나, 그 반대의 순서로 진행할 수도 있다.Although the P-
즉, 먼저 기판(100)의 후면에 P형 반도체층(150)을 먼저 형성한 후에 기판(100)을 뒤집어서, 기판(100)의 전면에 N형 반도체층(120)과 ZnO층(130)을 형성 할 수도 있다.That is, the P-
한편 이하에서는 본 발명의 실시예에 따른 태양전지 제조공정에 적용될 수 있는 제조시스템을 예시한다.Hereinafter, a manufacturing system applicable to a solar cell manufacturing process according to an embodiment of the present invention will be described.
도 9는 클러스터형 태양전지 제조시스템(200)을 예시한 것으로서, 기판의 이송을 담당하는 이송챔버(210)의 측부에 로드락챔버(220), 제1공정챔버(230), 제2공정챔버(240), 제3공정챔버(250)가 연결된 구성을 가진다.9 illustrates a
이송챔버(210)는 진공상태를 유지하면서 내부의 이송로봇(212)에 의해 기판(100)을 각 챔버로 이송하는 공간이며, 이송챔버(210)와 각 챔버의 사이에는 출입통로를 선택적으로 개폐하는 슬롯밸브(미도시)가 설치된다.The
제1공정챔버(230)는 기판(100)의 전면에 N형 반도체층(120)을 PECVD법으로 증착하는 챔버이고, 제2공정챔버(240)는 N형 반도체층(120)의 상부에 ZnO층(130)을 MOCVD법으로 증착하는 챔버이고, 제3공정챔버(250)는 기판(100)의 후면에 P형 반도체층(150)을 증착하는 챔버이다.The
이때 제1공정챔버(230)는 기판(100)에 먼저 미세결정질 실리콘의 버퍼층(110)을 증착한 후 연속하여 N형 반도체층(120)을 증착할 수 있다. At this time, the
또한 제3공정챔버(250)는 기판(100)의 후면에 먼저 미세결정질 실리콘의 버퍼층(140)을 증착한 후 연속하여 P형 반도체층(150)을 증착할 수 있다.The
한편 본 발명의 실시예에 따르면 기판(100)의 전면에 ZnO층(130)을 형성한 이후에는 기판(100)을 뒤집어야 하므로, 이를 위해서는 로드락챔버(220)를 통해 기 판(100)을 외부로 반출하여 미도시된 플리퍼에서 뒤집은 다음 다시 제3공정챔버(250)로 반입하여야 한다.According to the embodiment of the present invention, after the
다만 시스템의 용적이 허락하는 한도내에서 이송챔버(210)의 측부에 이송챔버(210)와 연통하는 플리퍼를 직접 연결할 수도 있다.However, the flipper communicating with the
제3공정챔버(250)에서 P형 반도체층(150)을 증착한 이후에는 전면전극(160)과 후면전극(170)을 형성하는 장치로 기판을 이송한다. 만일 이송챔버(210)의 측부에 전극형성용 챔버(미도시)가 결합되어 있는 경우에는 P형 반도체층 (150)을 형성한 다음 전극형성용 챔버에서 전면전극(160) 및 후면전극(170)을 형성할 수도 있다.After the P-
한편 이러한 태양전지 제조시스템에서 기판이송은 전술한 이송로봇에 의하여 기판 단위로 이루어질 수도 있고, 다수의 기판을적재하는 트레이(미도시)에 의해 이루어질 수도 있다. 즉, 다수 기판을 적재한 트레이를 제1공정챔버(230), 제2공정챔버(240), 제3공정챔버(250) 등으로 반입하여 공정을 진행할 수 있다.Meanwhile, in the solar cell manufacturing system, the substrate transfer may be performed on a substrate by the transfer robot, or may be performed by a tray (not shown) on which a plurality of substrates are mounted. That is, the process can be performed by bringing a tray having a plurality of substrates into the
또한 기판 또는 트레이를 이송하기 위하여 기판 또는 트레이를 들어올려 이송하는 이송로봇이 이용될 수도 있고, 롤러나 리니어 모터 등을 설치한 후에 이를 이용하여 인라인 방식으로 기판이나 트레이를 이송시킬 수도있다. 후자의 경우에는 각 챔버의 내부에도 이러한 장치가 설치되어야 한다.Also, a transfer robot for transferring a substrate or a tray for transferring a substrate or a tray may be used, or a substrate or a tray may be transferred in an inline manner using a roller or a linear motor. In the latter case, these devices must also be installed inside each chamber.
도 10은 인라인형 태양전지 제조시스템(300)의 구성을 예시한 도면이다.10 is a diagram illustrating the configuration of the in-line type solar
즉, 기판 또는 트레이가 외부에서 반입되는 로딩챔버(310)와 외부로 반출하는 언로딩챔버(360)의 사이에 공정 순서에 맞게 제1공정챔버(320), 제2공정챔버(330), 플리퍼(340), 제3공정챔버(350) 등을 설치한다.That is, a
제1 내지 제3 공정챔버(320,330,350) 및 플리퍼(340)의 기능은 클러스터형 태양전지 제조시스템(200)과 관련하여 전술한 바와 같으므로 설명을 생략한다.The functions of the first to
제3공정챔버(350)와 언로딩챔버(360)의 사이에 전극형성용 챔버(미도시)가 추가로 설치될 수도 있다.An electrode forming chamber (not shown) may be additionally provided between the
상기 각 챔버의 내부에는 기판이나 트레이를 인접 챔버로 이동할 수 있는 인라인 방식의 이송수단, 예를 들어 롤러, 리니어 모터 등이 설치되어야 한다.Inside each of the chambers, an inline type transfer means, for example, a roller, a linear motor, or the like, capable of moving a substrate or a tray to an adjacent chamber, should be installed.
또한 각 챔버의 사이에는 출입통로를 개폐하는 슬롯밸브가 설치된다.In addition, a slot valve is provided between the chambers to open and close the access passage.
이러한 인라인 방식의 태양전지 제조시스템(300)은 고가의 이송로봇을 생략할 수 있기 때문에 전체 시스템의 단가를 낮출 수 있는 이점이 있고, 클러스터 타입 시스템을 설치하기 어려운 일자형 공간에도 설치할 수 있기 때문에 공간활용도를 높일 수 있는 장점이 있다.Since the inline solar
한편 전술한 바와 같이 기판(100)의 일면에 P형 반도체층(150)을 먼저 형성한 후에 기판(100)을 뒤집어서 타면에 N형반도체층(120) 및 ZnO층(130)을 형성할 수도 있다. 따라서 상기 인라인형 태양전지 제조시스템(300)은 로딩챔버(310), 제3공정챔버(350), 플리퍼(340), 제1공정챔버(320), 제2공정챔버(330), 언로딩챔버(360)의 순서로 배치될 수도 있다.The N-
또한 이상에서는 p형 기판(100)을 이용하여 결정질 태양전지를 제조하는 경우를 설명하였으나, 반대의 경우, 즉, n형 기판을 이용하여 결정질 태양전지를 제조하는 경우에도 본 발명이 그대로 적용될 수 있음은 물론이다.Although the case of manufacturing a crystalline solar cell using the p-
도 1은 종래 결정질 실리콘 태양전지의 제조과정을 나타낸 공정순서도FIG. 1 is a flow chart showing a manufacturing process of a conventional crystalline silicon solar cell.
도 2a 내지 도 2f는 종래 결정질 실리콘 태양전지의 제조과정을 나타낸 공정단면도FIGS. 2A to 2F are cross-sectional views showing a manufacturing process of a conventional crystalline silicon solar cell
도 3은 본 발명의 실시예에 따른 결정질 실리콘태양전지의 단면도3 is a cross-sectional view of a crystalline silicon solar cell according to an embodiment of the present invention
도 4는 본 발명의 실시예에 따른 결정질 실리콘태양전지의 제조방법4 is a view illustrating a method of manufacturing a crystalline silicon solar cell according to an embodiment of the present invention
도 5a 내지 도 5e는 본 발명의 실시예에 따른 결정질 실리콘 태양전지의 제조과정을 나타낸 공정단면도FIGS. 5A to 5E are cross-sectional views illustrating a process for producing a crystalline silicon solar cell according to an embodiment of the present invention
도 6a 및 도 6b는 ZnO의 투과도 및 흡수도를 나타낸 그래프6A and 6B are graphs showing transmittance and absorbance of ZnO
도 7은 ZnO층의 평면사진7 is a plan view of the ZnO layer
도 8은 본 발명의 실시예에 따른 결정질 실리콘태양전지의 에너지 밴드갭을 나타낸 도면8 is a graph showing an energy band gap of a crystalline silicon solar cell according to an embodiment of the present invention
도 9는 본 발명의 실시예에 따른 결정질 실리콘태양전지 제조시스템의 구성도9 is a schematic diagram of a crystalline silicon solar cell manufacturing system according to an embodiment of the present invention
도 10은 인라인 타입의 결정질 실리콘 태양전지 제조시스템의 구성도Fig. 10 is a schematic diagram of an in-line type crystalline silicon solar cell manufacturing system
*도면의 주요부분에 대한 부호의 설명* Description of the Related Art [0002]
100: p형 기판 110, 140 : 버퍼층100: p-
120: N형 반도체층 130: ZnO층120: N-type semiconductor layer 130: ZnO layer
150: P형 반도체층 160: 전면전극150: P-type semiconductor layer 160: front electrode
170: 후면전극170: rear electrode
Claims (33)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070075173A KR101492946B1 (en) | 2007-07-26 | 2007-07-26 | Crystalline silicon solar cell and manufacturing method and system thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20070075173A KR101492946B1 (en) | 2007-07-26 | 2007-07-26 | Crystalline silicon solar cell and manufacturing method and system thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090011519A KR20090011519A (en) | 2009-02-02 |
KR101492946B1 true KR101492946B1 (en) | 2015-02-13 |
Family
ID=40682632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20070075173A KR101492946B1 (en) | 2007-07-26 | 2007-07-26 | Crystalline silicon solar cell and manufacturing method and system thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101492946B1 (en) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8551578B2 (en) | 2008-02-12 | 2013-10-08 | Applied Materials, Inc. | Patterning of magnetic thin film using energized ions and thermal excitation |
US8535766B2 (en) | 2008-10-22 | 2013-09-17 | Applied Materials, Inc. | Patterning of magnetic thin film using energized ions |
US9685186B2 (en) | 2009-02-27 | 2017-06-20 | Applied Materials, Inc. | HDD pattern implant system |
US8283557B2 (en) * | 2009-03-10 | 2012-10-09 | Silevo, Inc. | Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design |
CN102396025B (en) | 2009-04-13 | 2015-09-30 | 应用材料公司 | Use the HDD patterning equipment of laser, E bundle or focused ion beam |
CN102379005B (en) | 2009-04-13 | 2016-08-24 | 应用材料公司 | The magnetic changing film is injected with ion and neutral beam |
KR101410392B1 (en) * | 2009-12-30 | 2014-06-20 | 주성엔지니어링(주) | Hetero juction type Solar Cell and method of manufacturing the same |
US9214576B2 (en) | 2010-06-09 | 2015-12-15 | Solarcity Corporation | Transparent conducting oxide for photovoltaic devices |
KR101676750B1 (en) * | 2010-07-28 | 2016-11-17 | 주성엔지니어링(주) | Wafer type solar cell and method for manufacturing the same |
US9800053B2 (en) | 2010-10-08 | 2017-10-24 | Tesla, Inc. | Solar panels with integrated cell-level MPPT devices |
CN102157572A (en) * | 2011-03-09 | 2011-08-17 | 浙江大学 | Crystalline silicon solar battery |
US9054256B2 (en) | 2011-06-02 | 2015-06-09 | Solarcity Corporation | Tunneling-junction solar cell with copper grid for concentrated photovoltaic application |
CN104781936A (en) | 2012-10-04 | 2015-07-15 | 喜瑞能源公司 | Photovoltaic devices with electroplated metal grids |
US9865754B2 (en) | 2012-10-10 | 2018-01-09 | Tesla, Inc. | Hole collectors for silicon photovoltaic cells |
US9281436B2 (en) | 2012-12-28 | 2016-03-08 | Solarcity Corporation | Radio-frequency sputtering system with rotary target for fabricating solar cells |
US10074755B2 (en) | 2013-01-11 | 2018-09-11 | Tesla, Inc. | High efficiency solar panel |
US9219174B2 (en) | 2013-01-11 | 2015-12-22 | Solarcity Corporation | Module fabrication of solar cells with low resistivity electrodes |
US9624595B2 (en) | 2013-05-24 | 2017-04-18 | Solarcity Corporation | Electroplating apparatus with improved throughput |
US10309012B2 (en) | 2014-07-03 | 2019-06-04 | Tesla, Inc. | Wafer carrier for reducing contamination from carbon particles and outgassing |
US9899546B2 (en) | 2014-12-05 | 2018-02-20 | Tesla, Inc. | Photovoltaic cells with electrodes adapted to house conductive paste |
US9947822B2 (en) | 2015-02-02 | 2018-04-17 | Tesla, Inc. | Bifacial photovoltaic module using heterojunction solar cells |
KR101662526B1 (en) * | 2015-08-26 | 2016-10-14 | 주식회사 테스 | Solar cell module and manufacturing method thereof |
US9761744B2 (en) | 2015-10-22 | 2017-09-12 | Tesla, Inc. | System and method for manufacturing photovoltaic structures with a metal seed layer |
US9842956B2 (en) | 2015-12-21 | 2017-12-12 | Tesla, Inc. | System and method for mass-production of high-efficiency photovoltaic structures |
US9496429B1 (en) | 2015-12-30 | 2016-11-15 | Solarcity Corporation | System and method for tin plating metal electrodes |
US11190128B2 (en) | 2018-02-27 | 2021-11-30 | Tesla, Inc. | Parallel-connected solar roof tile modules |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232606A (en) * | 1996-02-26 | 1997-09-05 | Kyocera Corp | Forming method of solar cell device |
JP2000252500A (en) * | 1999-02-26 | 2000-09-14 | Kanegafuchi Chem Ind Co Ltd | Silicon thin-film photoelectric conversion device |
-
2007
- 2007-07-26 KR KR20070075173A patent/KR101492946B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232606A (en) * | 1996-02-26 | 1997-09-05 | Kyocera Corp | Forming method of solar cell device |
JP2000252500A (en) * | 1999-02-26 | 2000-09-14 | Kanegafuchi Chem Ind Co Ltd | Silicon thin-film photoelectric conversion device |
Also Published As
Publication number | Publication date |
---|---|
KR20090011519A (en) | 2009-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101492946B1 (en) | Crystalline silicon solar cell and manufacturing method and system thereof | |
US10944017B2 (en) | Stacked photoelectric conversion device and method for producing same | |
Gordon et al. | 8% Efficient thin‐film polycrystalline‐silicon solar cells based on aluminum‐induced crystallization and thermal CVD | |
CN101438420B (en) | Solar cell having doped semiconductor heterojunction contacts | |
KR102100909B1 (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
KR101359401B1 (en) | High efficiency thin film solar cell and manufacturing method and apparatus thereof | |
CN110838536A (en) | Back contact solar cell with various tunnel junction structures and preparation method thereof | |
KR101324292B1 (en) | High efficiency solar cell and manufacturing method thereof, and solar cell manufacturing apparatus for the same | |
AU2022209315B2 (en) | Solar Cell and Manufacture Method thereof, and Photovoltaic Module | |
WO2021068586A1 (en) | Crystalline silicon solar cell and preparation method therefor, and photovoltaic module | |
WO2024000399A1 (en) | Solar cell structure and manufacturing method therefor | |
CN210778636U (en) | Back contact solar cell with multiple tunnel junction structures | |
KR102320551B1 (en) | Method for manufacturing solar cell | |
US20240030364A1 (en) | Solar cell and method for manufacturing the same | |
KR20160145484A (en) | Method for manufacturing solar cell | |
US20140130860A1 (en) | Method for forming alumina film and solar cell element | |
CN103107240B (en) | Multi-crystal silicon film solar battery and preparation method thereof | |
KR20160122467A (en) | Method for manufacturing solar cell | |
CN114388634B (en) | Laminated solar cell and preparation method thereof | |
KR101352034B1 (en) | Crystalline silicon solar cell and manufacturing method and system thereof | |
KR20200067545A (en) | Manufacturing method of cell | |
CN221352770U (en) | Battery interlayer structure and battery piece | |
CN117352566B (en) | Hybrid heterojunction solar cell, cell assembly and preparation method | |
KR101564585B1 (en) | Solar cell and Method and System for fabricating the same | |
WO2013121538A1 (en) | Semiconductor film manufacturing apparatus, semiconductor device manufacturing method, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 4 |