KR101490366B1 - 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치 - Google Patents

전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치 Download PDF

Info

Publication number
KR101490366B1
KR101490366B1 KR20130062020A KR20130062020A KR101490366B1 KR 101490366 B1 KR101490366 B1 KR 101490366B1 KR 20130062020 A KR20130062020 A KR 20130062020A KR 20130062020 A KR20130062020 A KR 20130062020A KR 101490366 B1 KR101490366 B1 KR 101490366B1
Authority
KR
South Korea
Prior art keywords
line
resistance
wiring line
substrate
wiring
Prior art date
Application number
KR20130062020A
Other languages
English (en)
Other versions
KR20140140947A (ko
Inventor
김지원
오성영
조원종
김상단
김용남
이동원
Original Assignee
주식회사 코리아 인스트루먼트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아 인스트루먼트 filed Critical 주식회사 코리아 인스트루먼트
Priority to KR20130062020A priority Critical patent/KR101490366B1/ko
Publication of KR20140140947A publication Critical patent/KR20140140947A/ko
Application granted granted Critical
Publication of KR101490366B1 publication Critical patent/KR101490366B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

기판의 일면에 형성된 박막 저항의 박리 현상 발생을 억제할 수 있는 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치가 개시된다. 상기 전기 신호 인터페이싱 어셈블리는, 피검사체의 전기적 상태에 대한 검사를 수행할 때 상기 피검사체와 전기적으로 접촉하는 프로브와 상기 피검사체의 전기적 상태를 판단하는 테스터 사이에서 전기 신호를 인터페이싱 하는 배선 라인; 상기 배선 라인 중 일부로써 상기 배선 라인과 연속적으로 연결되고, 상기 프로브와 테스터 사이에서 인터페이싱되는 전기 신호 경로에 저항을 제공하는 저항 라인; 및 상기 저항 라인이 형성되는 기판의 표면과 상기 저항 라인의 경계 영역을 커버하도록 형성된 보호 부재를 포함한다.

Description

전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치{ASSEMBLY FOR INTERFACING ELECTRIC SIGNAL AND }
본 발명은 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치 에 관한 것으로, 더욱 상세하게는 기판의 일면에 형성된 박막 저항의 박리 현상 발생을 억제할 수 있는 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치에 관한 것이다.
일반적으로, 전기 검사 장치는 프로브(probe)를 사용하여 회로 패턴이 형성된 반도체 기판 등과 같은 피검사체에 전기적으로 접촉시키고, 테스터(tester)를 사용하여 상기 피검사체와의 전기적 접촉에 의해 인터페이싱(interfacing)되는 전기 신호로써 상기 피검사체의 전기적 상태를 판단하는 구성을 갖는다.
이러한 전기 검사 장치는 프로브와 테스터 사이에서 전기 신호를 인터페이싱하는 배선 라인을 포함한다. 특히, 상기 배선 라인은 프로브와 근접하는 위치에서 적어도 두 개로 분기되는 분기 라인을 포함하는 구조를 갖는다. 이는, 테스터와 전기적으로 접속하는 채널 단자의 개수가 제한되기 때문이다. 그러므로 하나의 채널 단자와 적어도 두 개의 프로브 사이에서 전기 신호가 인터페이싱 되도록 배선 라인을 적어도 두 개로 분기시킨다. 그러나 배선 라인이 적어도 두 개의 분기 라인을 포함할 경우에는 분기 라인 중 어느 하나의 분기 라인에 이상이 발생하면 정상적인 나머지의 분기 라인도 이상이 발생한 것으로 판단하는 상황이 빈번하게 발생한다.
이러한 하나의 분기 라인에서 발생하는 이상에 의한 전기 신호의 전압 감소 또는 정상적인 나머지 분기 라인의 이상 발생을 방지하기 위하여, 도 1에서와 같이 전기 검사 장치는 배선 라인(11)으로부터 분기되는 분기 라인(13a, 13b, 13c, 13d) 각각에 저항(15a, 15b, 15c, 15d)을 제공하는 구조를 갖는다. 여기서 분리-라인(13a, 13b, 13c, 13d) 각각의 단부에는 프로브(19a, 19b, 19c, 19d)가 위치한다. 아울러 프로브(19a, 19b, 19c, 19d) 각각은 더트(DUT : device under test) 단위의 피검사체(17a, 17b, 17c, 17d)와 전기적으로 접촉하는 구조를 갖는다.
분기 라인 각각에 저항을 제공하는 구조의 전기 검사 장치에 대한 일 예는 한국등록특허 제10-0978233호(이하, ‘선행기술문헌’이라 함)에 개시되어 있다. 이 선행기술문헌에는 배선 라인의 일부로서 배선 라인의 나머지 부분과 다른 폭 또는/및 두께를 갖도록 저항 라인을 구성하는 기술이 개시된다.
그러나, 선행기술문헌에 개시된 저항 라인은 전기적인 저항을 제공하는 과정에서 발열현상이 발생하여, 저항 라인이 변형되거나 저항 라인이 형성된 기판의 일면으로부터 저항 라인이 박리되는 문제가 발생한다. 이러한 저항 라인의 변형은 저항 라인의 설정 저항값을 변형시켜 전기 검사 장치의 검사 결과에 오류나 불량을 발생시켜 검사 결과의 신뢰도를 저하시키며, 저항 라인이 박리되는 경우 전기 검사의 오류나 불량을 넘어 전기 검사가 불가능하게 된다.
한국등록특허 제10-0978233호
본 발명은, 기판의 일면에 형성된 박막 저항의 변형 또는 박리 현상 발생을 억제하여 전기 검사 시 오검사 발생을 방지하고 검사의 신뢰성을 향상시킬 수 있는 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치를 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
피검사체의 전기적 상태에 대한 검사를 수행할 때 상기 피검사체와 전기적으로 접촉하는 프로브와 상기 피검사체의 전기적 상태를 판단하는 테스터 사이에서 전기 신호를 인터페이싱 하는 배선 라인;
상기 배선 라인 중 일부로써 상기 배선 라인과 연속적으로 연결되고, 상기 프로브와 테스터 사이에서 인터페이싱되는 전기 신호 경로에 저항을 제공하는 저항 라인; 및
상기 저항 라인이 형성되는 기판의 표면과 상기 저항 라인의 경계 영역을 커버하도록 형성된 보호 부재
를 포함하는 전기 신호 인터페이싱 어셈블리를 제공한다.
본 발명의 일 실시형태에서, 상기 보호 부재는, 상기 저항 라인의 표면 중 적어도 일부를 외부로 노출시키도록 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 저항 라인은 폭, 두께 또는 이들 두 가지 모두가 상기 배선 라인과 다르게 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 배선 라인과 상기 저항 라인은 동일 재질을 포함하고, 상기 동일 재질은 실버, 구리, 알루미늄, 황동(brass), 텅스텐, 니켈, 철(iron), 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 보호 부재는 폴리이미드 필름으로 구현될 수 있다.
본 발명의 일 실시형태에서, 상기 배선 라인은 적어도 두 개로 분기되는 분기 라인을 포함하고, 상기 배선 라인이 적어도 두 개로 분기되는 분기 라인을 포함할 때 상기 저항 라인은 상기 분기 라인에 위치할 수 있다.
본 발명의 일 실시형태에서, 상기 저항 라인은 상기 분기 라인 중 어느 하나의 분기 라인에 이상이 발생할 때 나머지의 분기 라인에 이상이 없도록 보호하는 격리 저항기(isolation resistor)를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 또 다른 수단으로서 본 발명은,
전기적 상태를 검사하기 위한 피검사체와 상기 피검사체의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물;
상기 기판 구조물의 일면에 위치하고, 상기 피검사체와 전기적으로 접촉하는 프로브;
상기 기판 구조물의 타면에 위치하고, 상기 테스터와 전기적으로 접속하는 채널 단자;
상기 기판 내부를 경유하는 경로를 갖고, 상기 프로브와 채널 단자 사이의 전기 신호를 인터페이싱하는 배선 라인과, 상기 배선 라인 중 일부로써 상기 배선 라인과 연속적으로 연결되도록 상기 기판 구조물의 일면에 형성되고 상기 프로브와 테스터 사이에서 인터페이싱되는 전기 신호 경로에 저항을 제공하는 저항 라인, 및 상기 기판 구조물의 일면과 상기 저항 라인의 경계 영역을 커버하도록 형성된 보호 부재를 구비하는 인터페이서
를 포함하는 전기 검사 장치를 제공한다.
본 발명에 따르면, 기판의 표면에 박막 저항의 형태로 구현되는 저항 라인에 보호 부재를 채용함으로써 저항 라인에 발생하는 고온의 열에 의해 저항 라인이 변형되거나 기판으로부터 박리되는 것을 방지하는 효과가 있다.
이를 통해, 본 발명은 전기 검사 장치의 동작 불량을 사전에 예방할 수 있으며 검사의 신뢰도를 향상시킬 수 있는 효과가 있다.
도 1은 통상적인 전기 검사 장치의 전기 신호 인터페이싱 어셈블리를 나타내는 개략적인 구성도이다.
도 2는 본 발명의 일 실시형태에 따른 전기 검사 장치를 나타내는 개략적인 구성도이다.
도 3은 도 2의 전기 검사 장치의 기판 표면에 위치하는 배선 라인과 저항 라인을 나타내는 개략적인 평면도이다.
도 4는 도 3에 도시된 l-l’라인을 따라 절개한 기판 표면에 위치하는 배선 라인과 저항 라인의 단면도이다.
도 5 및 도 6은 본 발명의 일 실시형태에 따른 전기 검사 장치의 저항 라인과 종래의 전기 검사 장치의 저항 라인의 고착력 확인에 대한 전단시험 방법의 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 2는 본 발명의 일 실시형태에 따른 전기 검사 장치를 나타내는 개략적인 구성도이다.
도 2를 참조하면, 전기 검사 장치(200)는 기판 구조물(201), 프로브(221, 223, 225, 227), 채널 단자(231) 그리고 인터페이서를 포함하여 구성될 수 있다.
구체적으로, 기판 구조물(201)은 전기적 상태를 검사하기 위한 피검사체(미도시)와 상기 피검사체의 전기적 상태를 판단하는 테스터(미도시)를 연결하는 부재이다. 통상, 기판 구조물(201)은 프로브 카드(Probe Card) 등으로 표현할 수 있다.
예를 들면, 기판 구조물(201)은 하나의 기판으로 이루어지는 단일 구조물 또는 하나 이상의 기판으로 이루어지는 복합 구조물로 구현될 수 있다.
단일 구조물의 기판 구조물(201)은 단일 기판으로 이루어질 수 있다. 이와 같이, 기판 구조물(201)이 단일 기판과 같은 단일 구조물로 이루어질 경우에는 기판 구조물(201)의 일면(21a)에는 프로브(221, 223, 225, 227)가 배치될 수 있고, 기판 구조물(201)의 타면(23b)에는 채널 단자(231)가 배치될 수 있다. 아울러 기판 구조물(201)이 단일 기판일 경우에도 단일 기판 자체가 다수의 기판 구성층이 적층된 다층 구조물일 수 있다.
복합 구조물의 기판 구조물(201)은 도 2에서와 같이 제1 기판(21), 제2 기판(23) 그리고 연결부(25)를 포함할 수 있다. 여기서, 제1 기판(21)은 LTCC 또는 HTCC와 같은 세라믹 재질의 기판으로서 통상 마이크로 프로브 헤드(Micro probe head: MPH), 스페이스 트랜스포머(Space transformer: 공간 변형기) 등으로 표현될 수 있으며, 제2 기판(23)은 인쇄회로기판(PCB) 등으로 표현될 수 있고, 연결부(25)는 인터포저(Interposer), 포고-핀(Pogo-pin) 등으로 표현될 수 있다. 이와 같이, 기판 구조물(201)이 제1 기판(21), 제2 기판(23) 그리고 연결부(25)를 포함하는 복합 구조물로 이루어질 경우에는 기판 구조물(201)의 제1 기판(21)의 일면(21a)에 프로브(221, 223, 225, 227)가 위치할 수 있고, 기판 구조물(201)의 제2 기판(23)의 타면(23b)에 채널 단자(231)가 위치할 수 있다. 또한 연결부(25)는 제1 기판(21)과 제2 기판(23) 사이에 개재되어 제1 기판(21)과 제2 기판(23) 사이에서의 전기 신호를 인터페이싱 할 수 있다. 이때, 연결부(25)는 제1 기판(21)의 단자(211, 213)와 제2 기판(23)의 단자(233, 235) 사이를 전기적으로 접속이 가능하게 위치할 수 있다. 아울러 기판 구조물(201)이 복합 구조물일 경우에도 제1 기판(21)과 제2 기판(23) 각각은 복수의 기판 구성층이 적층된 다층 구조물일 수 있다.
프로브(221, 223, 225, 227)는 기판 구조물(201)의 일면(21a)에 배치되어 전기 검사를 수행할 때 피검사체와 전기적으로 접촉하는 부재이다.
채널 단자(231)은 기판 구조물(201)의 타면(23b)에 배치되어 전기 검사를 수행할 때 테스터와 전기적으로 접속하는 부재이다.
전술한 전기 검사 장치(200)를 이용한 전기 검사에서는 프로브(221, 223, 225, 227)와 테스터 사이에서 인터페이싱되는 전기 신호로써 피검사체의 전기적 상태를 판단한다. 그러므로 본 발명의 일 실시형태에 따른 전기 검사 장치(200)는 프로브(221, 223, 225, 227)와 테스터 사이를 전기 신호를 인터페이싱하는 인터페이서를 포함한다.
인터페이서는 배선 라인(31)과 저항 라인(33, 35, 37, 39)을 포함할 수 있다. 그리고 본 발명의 일 실시형태에서와 같이 기판 구조물(201)이 복합 구조물일 경우에는 인터페이서는 배선 라인(31)과 저항 라인(33, 35, 37, 39) 이외에도 연결부(25)와 연결부에 접속되는 단자(211, 213, 233, 235)도 포함할 수 있다. 그러므로 배선 라인(31)은 프로브(221, 223, 225, 227)와 테스터 사이에서 전기 신호를 인터페이싱하는 부재로써, 프로브(221, 223, 225, 227)와 테스터 사이에서 전기 신호가 인터페이싱되는 모든 경로를 포함할 수 있다.
이에, 본 발명의 일 실시형태에서와 같이 채널 단자(231)가 기판 구조물(201)의 타면(23b)에 위치할 경우에, 배선 라인(31)은 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에서 전기 신호를 인터페이싱한다. 언급한 바와 같이 본 발명의 일 실시형태에서는 배선 라인(31)이 프로브(221, 223, 225, 227)와 테스터 또는 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에 전기 신호가 인터페이싱되는 모든 경로를 포함한다. 이에, 배선 라인(31)은 기판 구조물(201)의 내부를 경유하는 구조를 갖는다. 특히, 기판 구조물(201)이 복합 구조물일 경우에는 배선 라인(31)은 제1 기판(21)의 내부와 제2 기판(23)의 내부 모두를 경유하는 구조를 갖는다.
저항 라인(33, 35, 37, 39)은 배선 라인(31) 중 일부로써 배선 라인(31)과 연속적으로 연결되는 구조를 갖는다. 즉, 본 발명의 일 실시형태에서는 배선 라인(31)의 일부를 저항 라인(33, 35, 37, 39)으로 형성할 수 있다. 특히, 본 발명의 일 실시형태에서는 후술하는 분기 라인(310a)의 일부를 저항 라인(33)으로 형성한다. 여기서 저항 라인(33, 35, 37, 39)은 배선 라인(31)에 의해 인터페이싱되는 전기 신호 경로에 저항을 제공하는 부재로써, 전기 신호의 흐름을 조정할 수 있다. 이에, 저항 라인(33, 35, 37, 39)은 배선 라인(31)의 모든 경로 중에서 일부 경로에 위치할 수 있으나, 본 발명의 일 실시형태에서, 저항 라인(33, 35, 37, 39)은 박막 저항의 형태로서 프로브(221, 223, 225, 227)가 위치하는 기판 구조물(201)의 일면(21a)에 위치할 수 있다.
그리고 배선 라인(31)은 적어도 두 개로 분기되는 분기 라인(310a, 310b, 310c, 310d)을 포함할 수 있다. 이는, 채널 단자(231)의 개수와 프로브(221, 223, 225, 227)의 개수의 차이에 기인한다. 즉, 본 발명의 일 실시형태에서와 같이 1개의 채널 단자(231)에 4개의 프로브(221, 223, 225, 227)가 연결되기 때문에, 배선 라인(31)은 적어도 두 개로 분기되는 분기 라인(310a, 310b, 310c, 310d)을 포함하는 것이다. 이에, 본 발명의 일 실시형태에서 배선 라인(31)은 4개로 분기되는 분기 라인(310a, 310b, 310c, 310d)을 포함한다. 이와 같이, 배선 라인(31)이 적어도 두 개로 분기되는 분기 라인(310a, 310b, 310c, 310d)을 포함할 경우에는 언급한 분기 라인(310a, 310b, 310c, 310d)은 기판 구조물(201)의 일면(21a) 또는 기판 구조물(201)의 일면(201a)과 근접하는 기판 구조물(201)의 내부에 위치할 수 있다. 도 2에 도시된 것과 같이, 기판 구조물(201)이 복합 구조물일 경우에는 분기 라인(310a, 310b, 310c, 310d)은 제1 기판(21)의 일면(21a) 또는 제1 기판(21)의 일면(21a)과 근접하는 제1 기판(21)의 내부에 위치할 수 있다. 배선 라인(31)이 분기 라인(310a, 310b, 310c, 310d)을 포함할 경우에는 저항 라인(33, 35, 37, 39)은 분기 라인(310a, 310b, 310c, 310d)에 위치하는 것이 바람직하다. 즉, 분기 라인(310a)의 일부를 저항 라인(33)으로 형성할 수도 있다. 이는, 언급한 저항 라인(33, 35, 37, 39)이 분기 라인(310a, 310b, 310c, 310d) 중 어느 하나의 분기 라인(310a)에 이상이 발생할 때 나머지의 분기 라인(310b, 310c, 310d)에 이상이 없도록 보호할 수 있기 때문이다. 이에, 본 발명의 일 실시예에 따른 저항 라인(33, 35, 37, 39)은 분기 라인(310a, 310b, 310c, 310d) 중 어느 하나의 분기 라인(310a)에 이상이 발생할 때 나머지의 분기 라인(310b, 310c, 310d)에 이상이 없도록 보호하는 격리 저항기(Isolation)일 수 있다.
더하여, 다른 예로서 언급한 저항 라인(33, 35, 37, 39)은 분기 라인(310a, 310b, 310c, 310d)에 의해 프로브(221, 223, 225, 227)와 채널 단자(231) 또는 프로브(221, 223, 225, 227)와 테스터 사이에서 인터페이싱되는 전기 신호의 전압이 감소하는 것을 보상하는 분로 저항기(Shunt resistor)일 수도 있다. 이에, 배선 라인(31)이 적어도 두 개의 분기 라인(310a, 310b, 310c, 310d)을 포함할 때 저항 라인(33, 35, 37, 39)은 분기 라인(310a, 310b, 310c, 310d) 각각에 위치할 수 있다.
또한, 본 발명의 일 실시형태에 따른 저항 라인(33, 35, 37, 39)은 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d)) 중 일부로써 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 연속적으로 연결됨과 프로브(221, 223, 225, 227)와 테스터 또는 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에서 인터페이싱되는 전기 신호에 저항을 제공해야 한다. 그러므로, 저항 라인(33, 35, 37, 39)은 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과는 다른 폭, 두께 등을 가지는 것이 바람직하다. 즉, 저항 라인(33, 35, 37, 39)은 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 다른 폭을 갖거나, 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 다른 두께를 갖거나, 또는 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 다른 폭과 다른 두께를 가진다. 예를 들면, 배선 라인(또는 분기 라인)과 저항 라인이 서로 동일한 두께를 가질 때 저항 라인의 폭은 분기 라인의 폭에 비해 좁거나 또는 배선 라인(또는 분기 라인)과 저항 라인(33)이 서로 동일한 폭을 가질 때 저항 라인의 두께는 분기 라인의 두께에 비해 얇게 형성될 수 있다. 이와 같이, 저항 라인(33, 35, 37, 39)의 폭을 좁게 하거나 또는 두께를 얇게 하는 것은 저항 라인(33, 35, 37, 39)에 의해 발생되는 저항값을 높게 만들기 위함이다.
본 발명의 일 실시 형태에서는 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))의 일부로써 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 연속적으로 연결, 즉 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))의 일부를 저항 라인(33, 35, 37, 39)으로 형성하기 때문에 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 저항 라인(33, 35, 37, 39) 모두는 동일 재질을 포함할 수 있다. 여기서 사용할 수 있는 동일 재질의 예로서는 실버, 구리, 알루미늄, 황동(brass), 텅스텐, 니켈, 철(iron), 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 등을 들 수 있고, 이들을 단독으로 사용하거나 둘 이상을 포함하는 합금으로 사용할 수 있다.
본 발명의 일 실시형태에서 전기 신호 인터페이싱 어셈블리는 보호 부재(41, 42, 43, 44)를 포함할 수 있다.
도 3은 도 2의 전기 검사 장치의 기판 표면에 위치하는 배선 라인과 저항 라인을 나타내는 개략적인 평면도이며, 도 4는 도 3에 도시된 l-l’라인을 따라 절개한 기판 표면에 위치하는 배선 라인과 저항 라인의 단면도이다. 도 3 및 도 4는 도시의 편의를 위해 다수의 저항 라인(33, 35, 37, 39) 중 하나의 저항 라인(33)만 도시하나, 그 구조는 다른 저항 라인(35, 37, 39)에 공통으로 적용될 수 있다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시형태에서, 보호 부재(41)는 저항 라인(33)의 경계 영역, 즉 박막 저항으로 형성된 저항 라인(33)이 형성된 기판 구조물(201)의 표면과 저항 라인(33)이 접촉된 최외곽의 경계 영역을 커버하도록 형성될 수 있다.
전술한 것과 같이, 저항 라인(33)은 폭이나 두께를 감소시켜 신호 경로에 전기 저항을 제공하게 되므로 그에 연결된 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))에 비해 발열량이 월등하게 크다. 이러한 저항 라인(33)의 발열에 의해 저항 라인의 변형이 발생할 수 있으며, 경우에 따라 저항 라인이 기판 구조물의 표면으로부터 박리되는 현상이 발생할 수 있다. 보호 부재(41)는 저항 라인(33)의 경계 영역을 커버하도록 형성됨으로써 저항 라인(33)의 고착력을 증가시켜 저항 라인(33)이 기판 구조물(201)로부터 박리되는 것을 방지할 수 있다. 이에 더하여, 저항 라인(33)이 질화 탄탈륨(TaxN) 또는 그 합금으로 구현되는 경우, 고온의 발열에 의해 질소(N2) 가스가 이탈하는 것을 방지하여 물질의 안정화를 가져올 수 있다.
한편, 보호 부재(41)는 저항 라인(33) 전체를 커버하는 구조로 형성될 수도 있으나, 저항 라인(33)의 고착력을 확보함과 동시에 저항 라인(33)으로부터 발생하는 열의 방출을 용이하게 하기 위해, 저항 라인의 표면 중 적어도 일부(예를 들어, 중심부)를 외부로 노출시키기 위한 오픈 영역(A)을 갖도록 형성되는 것이 바람직하다.
보호 부재(41)를 구성하는 물질로 다양한 비전도성 물질을 채택할 수 있으나, 바람직하게 폴리이미드(Polyimide: PI)를 채용하는 것이 바람직하다.
폴리이미드(Polyimide: PI)는 1950년대말 듀폰(DuPont)사의 스루그(Sroog)에 의하여 발명된 이래 그 우수한 내열성과 기계적 특성 때문에 항공우주 분야 및 전자재료 분야에서 폭넓게 연구되어 왔고 실용화되어 있는 내열 플라스틱이다. 항공우주 분야에서는 NASA(미항공우주국)를 시작으로 하여 각처에서 구조체의 프리프레그 재료로서 가교기를 가진 열경화성 폴리이미드의 연구가 재료 메이커를 중심으로 전개되어 왔다. 전기 산업에 있어서의 폴리이미드의 용도는 주로 에나멜선용 피복재료로서 1960년대 후반에 듀폰(DuPont)사에 의해 액상 수지인 [Pyre ML]가 판매된 이래 급속히 퍼지기 시작했다. 또 필름 재료 및 성형 재료로서도 잇따라 [Kapton H] 필름 및 [Vespel] 수지가 상품화되었다.
폴리이미드는 발열이 발생하는 부분에 채용하기 적절하게 내열성 및 내압성을 가지며, 적절한 가요성을 가지므로 보호 부재(41)에서 요구되는 물성을 충족시킬 수 있다.
도 3에서 설명되지 않은 참조부호 ‘33a’는 배선 라인(31)의 일부로서 기판 구조물(201)의 내부에 형성된 비아(Via)와 연결되는 비아 랜드(Via-land)에 해당하며, ‘33b’는 비아 랜드(33a)와 프로브(도 2의 221, 223, 225, 227)의 설치를 위한 패드(33c) 사이에 형성된 저항 라인의 일부분을 나타낸다.
도 5 및 도 6은 본 발명의 일 실시형태에 따른 전기 검사 장치의 저항 라인과 종래의 전기 검사 장치의 저항 라인의 고착력 확인에 대한 전단시험 방법의 개략도이다.
도 5에 도시된 것과 같이, 저항 라인 상에 폴리이미드로 이루어진 보호 부재를 채용한 경우에 대하여 상기 저항 라인 상에 MEMS 구조물(50)을 수직으로 본딩(접합)한 다음 상기 저항 라인의 고착력을 확인하기 위하여 상기 MEMS 구조물(50)에 대한 전단시험(Shear test)을 실시하였다. 저항 라인 상에 보호 부재가 채용된 경우의 저항 라인의 고착력 시험 결과를 기재한 하기 표 1에 나타난 것과 같이, 전단시험을 총 6회 실시한 결과 평균 62.2gf의 전단강도를 확인할 수 있었으며, 상기 평균값 이하의 전단강도에서는 박막 저항으로 구현된 저항 라인이 박리되지 않음을 확인할 수 있다.
시험회수 1 2 3 4 5 6 평균값
전단강도(gf)
(Shear force)		 58.5 64.5 64 59.5 65.5 61.3 62.2

이에 반해, 도 6에 도시된 보호 부재를 채용하지 않은 저항 라인은 도 5에서와 같은 방법으로 전단시험을 실시한 결과 평균 25.3gf의 전단강도를 확인할 수 있었으며, 전단시험 6회 모두 자체 전단강도 허용치인 60gf에 미치지 못하고 MEMS 구조물(50)과 함께 기판으로부터 박리되어 불량이 발생하였음을 확인할 수 있다. 저항 라인 상에 보호 부재가 채용되지 않은 경우의 저항 라인의 고착력 시험의 결과가 하기 표 2에 나타난다.
시험회수 1 2 3 4 5 6 평균값
전단강도(gf)
(Shear force)		 27.3 37 9.7 27 17 34 25.3

이상에서 설명한 바와 같이, 본 발명의 일 실시형태에 따른 전기 검사 장치 및 그에 적용된 전기 신호 인터페이싱 어셈블리는, 기판의 표면에 박막 저항의 형태로 구현되는 저항 라인에 보호 부재를 채용함으로써 상기 표 1 및 표 2에 나타난 결과와 같이 보호 부재를 채용하지 않은 경우보다 약 2.5배의 고착력 향상 효과를 얻을 수 있으며, 저항 라인에 발생하는 고온의 열에 의해 저항 라인이 변형되거나 기판으로부터 박리되는 것을 방지할 수 있다. 이를 통해, 전기 검사 장치의 동작 불량을 사전에 예방할 수 있으며 전기 검사의 신뢰도를 향상시킬 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
200: 전기 검사 장치 201: 기판 구조물
21: 제1 기판 23: 제2 기판
231: 채널 단자 31: 배선 라인
310a, 310b, 310c, 310d: 분기 라인
33: 저항 라인 41, 42, 43, 44: 보호부재
50: MEMS 구조물

Claims (14)

  1. 피검사체의 전기적 상태에 대한 검사를 수행할 때 상기 피검사체와 전기적으로 접촉하는 프로브와 상기 피검사체의 전기적 상태를 판단하는 테스터 사이에서 전기 신호를 인터페이싱 하는 배선 라인;
    상기 배선 라인 중 일부로써 상기 배선 라인과 연속적으로 연결되고, 상기 프로브와 테스터 사이에서 인터페이싱되는 전기 신호 경로에 저항을 제공하는 저항 라인; 및
    상기 저항 라인이 형성되는 기판의 표면과 상기 저항 라인의 경계 영역을 커버하도록 형성되며 상기 저항 라인의 표면 중 적어도 일부를 외부로 노출시키도록 형성된 보호 부재
    를 포함하는 전기 신호 인터페이싱 어셈블리.
  2. 삭제
  3. 제1 항에 있어서,
    상기 저항 라인은 폭, 두께 또는 이들 두 가지 모두가 상기 배선 라인과 다른 것을 특징으로 하는 전기 신호 인터페이싱 어셈블리.
  4. 제1 항에 있어서,
    상기 배선 라인과 상기 저항 라인은 동일 재질을 포함하고, 상기 동일 재질은 실버, 구리, 알루미늄, 황동(brass), 텅스텐, 니켈, 철(iron), 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 신호 인터페이싱 어셈블리.
  5. 제1항에 있어서,
    상기 보호 부재는 폴리이미드 필름인 것을 특징으로 하는 전기 신호 인터페이싱 어셈블리.
  6. 제1항에 있어서,
    상기 배선 라인은 적어도 두 개로 분기되는 분기 라인을 포함하고, 상기 배선 라인이 적어도 두 개로 분기되는 분기 라인을 포함할 때 상기 저항 라인은 상기 분기 라인에 위치하는 것을 특징으로 하는 전기 신호 인터페이싱 어셈블리.
  7. 제6항에 있어서,
    상기 저항 라인은 상기 분기 라인 중 어느 하나의 분기 라인에 이상이 발생할 때 나머지의 분기 라인에 이상이 없도록 보호하는 격리 저항기(isolation resistor)를 포함하는 것을 특징으로 하는 전기 신호 인터페이싱 어셈블리.
  8. 전기적 상태를 검사하기 위한 피검사체와 상기 피검사체의 전기적 상태를 판단하는 테스터 사이를 연결하는 기판 구조물;
    상기 기판 구조물의 일면에 위치하고, 상기 피검사체와 전기적으로 접촉하는 프로브;
    상기 기판 구조물의 타면에 위치하고, 상기 테스터와 전기적으로 접속하는 채널 단자;
    상기 기판 내부를 경유하는 경로를 갖고, 상기 프로브와 채널 단자 사이의 전기 신호를 인터페이싱하는 배선 라인과, 상기 배선 라인 중 일부로써 상기 배선 라인과 연속적으로 연결되도록 상기 기판 구조물의 일면에 형성되고 상기 프로브와 테스터 사이에서 인터페이싱되는 전기 신호 경로에 저항을 제공하는 저항 라인, 및 상기 기판 구조물의 일면과 상기 저항 라인의 경계 영역을 커버하도록 형성되며 상기 저항 라인의 표면 중 적어도 일부를 외부로 노출시키도록 형성된 보호 부재를 구비하는 인터페이서
    를 포함하는 전기 검사 장치.
  9. 삭제
  10. 제8 항에 있어서,
    상기 저항 라인은 폭, 두께 또는 이들 두 가지 모두가 상기 배선 라인과 다른 것을 특징으로 하는 전기 검사 장치.
  11. 제8항에 있어서,
    상기 배선 라인과 상기 저항 라인은 동일 재질을 포함하고, 상기 동일 재질은 실버, 구리, 알루미늄, 황동(brass), 텅스텐, 니켈, 철(iron), 산화 루데늄(RuO), 질화 탄탈륨(TaxN), 니켈-크롬(NiCr) 또는 이들의 합금을 포함하는 것을 특징으로 하는 전기 검사 장치.
  12. 제8항에 있어서,
    상기 보호 부재는 폴리이미드 필름인 것을 특징으로 하는 전기 검사 장치.
  13. 제8항에 있어서,
    상기 배선 라인은 적어도 두 개로 분기되는 분기 라인을 포함하고, 상기 배선 라인이 적어도 두 개로 분기되는 분기 라인을 포함할 때 상기 저항 라인은 상기 분기 라인에 위치하는 것을 특징으로 하는 전기 검사 장치.
  14. 제13항에 있어서,
    상기 저항 라인은 상기 분기 라인 중 어느 하나의 분기 라인에 이상이 발생할 때 나머지의 분기 라인에 이상이 없도록 보호하는 격리 저항기(isolation resistor)를 포함하는 것을 특징으로 하는 전기 검사 장치.
KR20130062020A 2013-05-30 2013-05-30 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치 KR101490366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130062020A KR101490366B1 (ko) 2013-05-30 2013-05-30 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130062020A KR101490366B1 (ko) 2013-05-30 2013-05-30 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치

Publications (2)

Publication Number Publication Date
KR20140140947A KR20140140947A (ko) 2014-12-10
KR101490366B1 true KR101490366B1 (ko) 2015-02-05

Family

ID=52458589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130062020A KR101490366B1 (ko) 2013-05-30 2013-05-30 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치

Country Status (1)

Country Link
KR (1) KR101490366B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019017515A1 (ko) * 2017-07-21 2019-01-24 주식회사 기가레인 프로브 카드용 박막 저항기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090120101A (ko) * 2008-05-19 2009-11-24 티에스씨멤시스(주) 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호인터페이싱 어셈블리, 및 이의 전기 신호 인터페이싱 방법
KR20090123033A (ko) * 2008-05-27 2009-12-02 티에스씨멤시스(주) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치
KR20130016765A (ko) * 2011-08-09 2013-02-19 솔브레인이엔지 주식회사 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090120101A (ko) * 2008-05-19 2009-11-24 티에스씨멤시스(주) 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호인터페이싱 어셈블리, 및 이의 전기 신호 인터페이싱 방법
KR20090123033A (ko) * 2008-05-27 2009-12-02 티에스씨멤시스(주) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치
KR20130016765A (ko) * 2011-08-09 2013-02-19 솔브레인이엔지 주식회사 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법

Also Published As

Publication number Publication date
KR20140140947A (ko) 2014-12-10

Similar Documents

Publication Publication Date Title
KR101926922B1 (ko) 검사용 배선기판
US11204369B2 (en) Semiconductor device test socket
TW523849B (en) Inspection device and manufacturing method for semiconductor integrated circuit device
US9807872B2 (en) Circuit board and display device
US10041989B2 (en) Circuit board with inspection terminals
KR20140055957A (ko) 다층 배선 기판 및 이를 이용한 프로브 카드
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
KR101490366B1 (ko) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기 검사 장치
WO2017191726A1 (ja) 多層配線基板及びこれを用いたプローブカード
JP2011096836A (ja) プリント基板の検査方法及び検査装置
US20190107445A1 (en) Fracture ring sensor
KR100978233B1 (ko) 전기 검사 장치 그리고 이의 제조 방법, 이의 전기 신호인터페이싱 어셈블리, 및 이의 전기 신호 인터페이싱 방법
CN114594293A (zh) 探针装置及其组装方法
US10764994B2 (en) Circuit boards and circuit board assemblies
KR20090123033A (ko) 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치
US11895776B2 (en) Flexible printed wiring board, joined body, pressure sensor and mass flow controller
KR100364507B1 (ko) 프로브카드
KR101545815B1 (ko) 검사 공정 시 손상된 박막 저항 교체가 가능한 프로브 카드 및 박막 저항 교체 방법
Yazdani et al. An Approach to Online Wear Out Monitoring of PCB Interconnects in Safety-Critical Systems
KR102279465B1 (ko) 프로브 카드용 박막 저항기
TW201838274A (zh) 具有整合阻抗匹配網路之多層積體電路插座
JP4544236B2 (ja) Ｔａｂテープ
US9648727B2 (en) Fault detection optimized electronic circuit and method
JP2002228686A (ja) 破損防止機能を有するコンタクトプローブ及びプローブ装置
JP2023005270A (ja) 電子部品試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 6