KR101486287B1 - 표시장치, 표시장치의 구동방법 및 전자기기 - Google Patents

표시장치, 표시장치의 구동방법 및 전자기기 Download PDF

Info

Publication number
KR101486287B1
KR101486287B1 KR20080108677A KR20080108677A KR101486287B1 KR 101486287 B1 KR101486287 B1 KR 101486287B1 KR 20080108677 A KR20080108677 A KR 20080108677A KR 20080108677 A KR20080108677 A KR 20080108677A KR 101486287 B1 KR101486287 B1 KR 101486287B1
Authority
KR
South Korea
Prior art keywords
transistor
driving
driving transistor
pixel
potential
Prior art date
Application number
KR20080108677A
Other languages
English (en)
Other versions
KR20090047359A (ko
Inventor
준이치 야마시타
테츠로 야마모토
카쓰히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20090047359A publication Critical patent/KR20090047359A/ko
Application granted granted Critical
Publication of KR101486287B1 publication Critical patent/KR101486287B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/295—Electron or ion diffraction tubes
    • H01J37/2955—Electron or ion diffraction tubes using scanning ray
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 발광 전류의 저하를 억제한다. 유기ＥＬ소자의 비발광 기간에 있어서, 해당 유기ＥＬ소자를 전류 구동하는 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 자 화소 행의 임계값 보정기간에 선행하는 적어도 1H기간, 예를 들면 복수 H기간에 기록 펄스 ＷＳ를 액티브(하이 레벨) 상태로 하고, 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가함으로써, 기록 트랜지스터의 Ｖｔｈ 특성을 인핸스먼트측으로 시프트시킨다.
Figure R1020080108677
트랜지스터, 전압, 전류, 보정

Description

표시장치, 표시장치의 구동방법 및 전자기기{DISPLAY APPARATUS, DISPLAY-APPARATUS DRIVING METHOD AND ELECTRONIC INSTRUMENT}
본 발명은 표시장치, 표시장치의 구동방법 및 전자기기에 관한 것으로서, 특히 전기광학소자를 포함한 화소가 행렬형(매트릭스형)으로 2차원 배치된 평면형(플랫 패널형) 표시장치, 해당 표시장치의 구동방법 및 해당 표시장치를 갖는 전자기기에 관한 것이다.
최근, 화상표시를 행하는 표시장치의 분야에서는, 발광소자를 포함한 화소(화소회로)가 행렬 모양으로 배치되어서 이루어진 평면형 표시장치가 급속하게 보급되고 있다. 평면형 표시장치로서는, 화소의 발광소자로서, 디바이스에 흐르는 전류값에 따라 발광 휘도가 변화되는 소위 전류 구동형 전기광학소자, 예를 들면 유기박막에 전계를 가하면 발광하는 현상을 이용한 유기 ＥＬ(Electro Luminescence)소자를 사용한 유기ＥＬ표시장치가 개발되어, 상품화가 진행되고 있다.
유기ＥＬ표시장치는 다음과 같은 특징이 있다. 즉, 유기ＥＬ소자는, 10V 이하의 인가전압으로 구동할 수 있기 때문에 저소비 전력이다. 유기ＥＬ소자는 자발 광 소자이기 때문에, 화소마다 액정에서 광원(백라이트)으로부터의 광강도를 제어함으로써 화상을 표시하는 액정표시장치에 비해, 화상의 시인성이 높고, 게다가 백라이트 등의 조명 부재를 필요로 하지 않기 때문에 경량화 및 초박형화가 용이하다. 또, 유기ＥＬ소자의 응답 속도가 수 μsec 정도로 상당히 고속이기 때문에 동영상 표시시의 잔상이 발생하지 않는다.
유기ＥＬ표시장치에서는, 액정표시장치와 마찬가지로, 그 구동방식으로서 단순(패시브) 매트릭스 방식과 액티브 매트릭스 방식을 취할 수 있다. 다만, 단순 매트릭스 방식의 표시장치는, 구조가 간단하지만, 전기광학소자의 발광 기간이 주사선(즉, 화소수)의 증가에 따라 감소하기 때문에, 대형 및 고화질 표시장치의 실현이 어려운 등의 문제가 있다.
그 때문에 최근, 전기광학소자에 흐르는 전류를, 해당 전기광학소자와 같은 화소 내에 설치한 능동소자, 예를 들면 절연 게이트형 전계효과 트랜지스터(일반적으로는, ＴＦＴ(Thin Film Transistor;박막 트랜지스터))에 의해 제어하는 액티브 매트릭스 방식의 표시장치의 개발이 활발히 이루어지고 있다. 액티브 매트릭스 방식의 표시장치는, 전기광학소자가 1프레임의 기간에 걸쳐서 발광을 지속하기 때문에, 대형 및 고화질 표시장치의 실현이 용이하다.
그런데, 일반적으로, 유기ＥＬ소자의 I-V 특성(전류-전압특성)은, 시간이 경과하면 열화(소위, 경시 열화)하는 것이 알려져 있다. 유기ＥＬ소자를 전류 구동하는 트랜지스터(이하, 「구동 트랜지스터」라고 기술한다)로서 N채널형 ＴＦＴ를 사용한 화소회로에서는, 구동 트랜지스터의 소스 전극측에 유기ＥＬ소자가 접속되는 것이기 때문에, 유기ＥＬ소자의 I-V 특성이 경시 열화하면, 구동 트랜지스터의 게이트-소스간 전압 Ｖｇｓ가 변화하고, 그 결과, 유기ＥＬ소자의 발광 휘도도 변화한다.
이에 대해서 더 구체적으로 설명한다. 구동 트랜지스터의 소스 전위는, 구동 트랜지스터와 유기ＥＬ소자의 동작점에 의해 결정된다. 그리고, 유기ＥＬ소자의 I-V 특성이 열화하면, 구동 트랜지스터와 유기ＥＬ소자의 동작점이 변동해버리기 때문에, 구동 트랜지스터의 게이트 전극에 같은 전압을 인가하더라도 구동 트랜지스터의 소스 전위가 변화한다. 이에 따라 구동 트랜지스터의 소스-게이트간 전압 Ｖｇｓ가 변화되기 때문에, 구동 트랜지스터에 흐르는 전류값이 변화된다. 그 결과, 유기ＥＬ소자에 흐르는 전류값도 변화되기 때문에, 유기ＥＬ소자의 발광 휘도가 변화하게 된다.
또한 폴리실리콘 ＴＦＴ를 사용한 화소회로에서는, 유기ＥＬ소자의 I-V 특성의 경시 열화에 더해서, 구동 트랜지스터의 임계값전압 Ｖｔｈ나, 구동 트랜지스터의 채널을 구성하는 반도체 박막의 이동도(이하, 「구동 트랜지스터의 이동도」라고 기술한다) μ가 경시적으로 변화되거나, 제조 프로세스의 편차에 의해 임계값전압 Ｖｔｈ나 이동도 μ의 트랜지스터 특성이 화소마다 다르다(화소 개개의 트랜지스터 특성에 편차가 있다).
구동 트랜지스터의 임계값전압 Ｖｔｈ나 이동도 μ가 화소마다 다르면, 화소마다 구동 트랜지스터에 흐르는 전류값에 편차가 생기기 때문에, 구동 트랜지스터의 게이트 전극에 화소 간에 같은 전압을 인가해도, 유기ＥＬ소자의 발광 휘도에 화소간 편차가 생기고, 그 결과, 화면의 유니포머티(균일성)가 손상된다.
따라서, 유기ＥＬ소자의 I-V 특성이 경시 열화하거나, 구동 트랜지스터의 임계값전압 Ｖｔｈ나 이동도 μ가 경시 변화해도, 그것들의 영향을 받지 않고, 유기ＥＬ소자의 발광 휘도를 일정하게 유지하도록 하기 위해서, 유기ＥＬ소자의 특성 변동에 대한 보상 기능, 또 구동 트랜지스터의 임계값전압 Ｖｔｈ의 변동에 대한 보정(이하, 「임계값 보정」이라고 기술한다)이나, 구동 트랜지스터의 이동도 μ의 변동에 대한 보정(이하, 「이동도 보정」이라고 기술한다)의 각 보정기능을 화소회로에 각각 갖게 하는 구성을 취하고 있다(예를 들면, 특허문헌 1 참조).
이렇게, 화소회로에 각각, 유기ＥＬ소자의 특성 변동에 대한 보상 기능 및 구동 트랜지스터의 임계값전압 Ｖｔｈ나 이동도 μ의 변동에 대한 보정기능을 갖게 함으로써, 유기ＥＬ소자의 I-V 특성이 경시 열화하거나, 구동 트랜지스터의 임계값전압 Ｖｔｈ나 이동도 μ가 경시 변화하더라도, 그것들의 영향을 받지 않고, 유기ＥＬ소자의 발광 휘도를 일정하게 유지할 수 있기 때문에, 유기ＥＬ표시장치의 표시 품질을 향상시킬 수 있다.
[특허문헌 1] 일본국 공개특허공보 특개 2006-133542호
이렇게, 임계값 보정이나 이동도 보정의 보정 기능을 갖춘 화소의 구동에 있어서, 발광 기간에는, 영상신호를 샘플링해서 화소 내에 기록하는 기록 트랜지스터(샘플링 트랜지스터라고도 한다)의 게이트 전극에 음의 바이어스 전압, 예를 들면 -3V 정도의 전압이 인가됨으로써, 기록 트랜지스터는 비도통 상태가 된다.
한편으로, 1개의 화소 열에 속하는 각 화소의 기록 트랜지스터의 소스 전극이 1개의 신호선에 공통으로 접속되어 있고, 자 화소 행이 발광 기간에 있을 때에 타 화소 행에서는 영상신호의 기록이 이루어지게 되기 때문에, 신호선의 전위에 의해 기록 트랜지스터의 신호선측의 전위(소스 전위)가 0∼6V 정도의 전위가 된다. 그 결과, 기록 트랜지스터에는 음의 바이어스가 걸린 상태가 된다. 여기에, 음의 바이어스란, 소스 전위에 대하여 게이트 전위가 음이 되는 바이어스 상태를 말한다.
이 음의 바이어스에 의해, 기록 트랜지스터의 임계값전압 Ｖｔｈ의 트랜지스터 특성(이하, 「기록 트랜지스터의 Ｖｔｈ 특성」이라고 기술한다)은, 게이트 전극에 기록 펄스를 인가했을 때에 채널이 형성되어서 소스-드레인 간에 전류가 흐르는 인핸스먼트에서, 게이트 전극에 기록 펄스를 인가하지 않는 상태에서 소스-드레인 간에 전류가 흐르는 디프레션으로 시프트한다.
기록 트랜지스터의 Ｖｔｈ 특성이 디프레션으로 시프트하면, 이동도 보정의 동작점이 벗어나고, 이동도 보정의 보정시간이 길어지기 때문에(그 상세에 관해서 는 후술한다), 이동도 보정에 대해서 과보정이 이루어지게 된다. 그 결과, 유기ＥＬ소자의 발광 전류가 서서히 저하되어 가버린다. 이것은 표시 패널의 경시적인 휘도 저하로 이어지기 때문에, 발광 기간에 기록 트랜지스터의 Ｖｔｈ 특성이 음의 바이어스에 의해 디프레션으로 시프트하는 것에 대한 대책이 필요하다.
따라서, 본 발명은, 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 발광 전류의 저하를 억제하는 것이 가능한 표시장치, 해당 표시장치의 구동방법 및 해당 표시장치를 사용한 전자기기를 제공하는 것을 목적으로 한다.
본 발명에 의한 표시장치는,
전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호를 유지하는 저장용량과, 상기 저장용량에 유지된 상기 영상신호에 근거하여 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함한 화소가 행렬 모양으로 배치된 화소 어레이부와,
상기 화소 어레이부의 각 화소를 구동하는 구동부를 구비하고,
상기 구동부는,
상기 전기광학소자의 비발광 기간에, 상기 구동 트랜지스터의 게이트 전극의 초기화 전위를 기준으로 해서 해당 초기화 전위에서 상기 구동 트랜지스터의 임계값전압을 감한 전위를 향하여, 상기 구동 트랜지스터의 상기 전기광학소자측의 전극의 전위를 변화시키는 임계값 보정처리와, 상기 구동 트랜지스터에 흐르는 전류 를 해당 구동 트랜지스터의 게이트 전극측에 부귀환시키는 이동도 보정처리를 순차적으로 실행하고,
상기 기록 트랜지스터의 게이트 전극에 경사 파형을 인가하는 것에 의해, 상기 화소에 있어서 이동도 보정처리의 시간을, 상기 화소에 공급하는 영상신호에 반비례시키고, 상기 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 구성으로 되어 있다.
임계값 보정처리와 이동도 보정처리를 순차적으로 실행하는 구성의 표시장치 및 해당 표시장치를 갖는 전자기기에 있어서, 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가함으로써, 기록 트랜지스터의 Ｖｔｈ 특성이 인핸스먼트측으로 시프트한다. 이에 따라 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션측으로의 시프트가 억제되기 때문에, 이동도 보정의 동작점의 변동을 억제할 수 있다.
본 발명에 의하면, 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가함으로써 이동도 보정의 동작점의 변동을 억제할 수 있기 때문에, 발광 기간에의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 발광 전류의 저하를 억제할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조해서 상세하게 설명한다.
[시스템 구성]
도 1은 본 발명이 적용되는 액티브 매트릭스형 표시장치의 구성의 개략을 나타내는 시스템 구성도다.
여기에서는, 일례로서, 디바이스에 흐르는 전류값에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자, 예를 들면 유기ＥＬ소자(유기전계 발광소자)를 화소(화소회로)의 발광소자로 사용한 액티브 매트릭스형 유기ＥＬ표시장치의 경우를 예로 들어서 설명하는 것으로 한다.
도 1에 나타낸 바와 같이, 유기ＥＬ표시장치(10)는, 발광소자를 포함한 복수의 화소(ＰＸＬＣ)(20)와, 해당 화소(20)가 행렬형(매트릭스형)으로 2차원 배치된 화소 어레이부(30)와, 해당 화소 어레이부(30)의 주변에 배치되어, 각 화소(20)를 구동하는 구동부를 갖는 구성으로 되어 있다. 화소(20)를 구동하는 구동부로서는, 예를 들면 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60)가 설치된다.
여기에서, 유기ＥＬ표시장치(10)가 컬러 표시용 표시장치인 경우에는, 1개의 화소는 복수의 부화소(서브 픽셀)로 구성되고, 이 부화소가 화소(20)에 해당하게 된다. 더 구체적으로는, 컬러 표시용 표시장치에서는, 1개의 화소는, 적색광(R)을 발광하는 부화소, 녹색광(G)을 발광하는 부화소, 청색광(B)을 발광하는 부화소의 3개의 부화소로 구성된다.
단, 1개의 화소로서는, ＲＧＢ의 3원색의 부화소의 조합에 한정되지 않고, 3원색의 부화소에 1색 혹은 복수색의 부화소를 추가해서 1개의 화소를 구성하는 것도 가능하다. 더 구체적으로는, 예를 들면 휘도 향상을 위해 백색광(W)을 발광하는 부화소를 추가해서 1개의 화소를 구성하거나, 색 재현 범위를 확대하기 위해서 보색광을 발광하는 적어도 1개의 부화소를 추가해서 1개의 화소를 구성하는 것도 가능하다.
화소 어레이부(30)에는, m행n열의 화소(20)의 배열에 대하여, 제1 방향(도 1에서는, 좌우측 방향/수평방향)을 따라 주사선(31-1∼31-m)과 전원공급선(32-1∼32-m)이 화소 행마다 배선되고, 제1 방향과 직교하는 제2 방향(도 1에서는, 상하 방향/수직방향)을 따라 신호선(33-1∼33-n)이 화소 열마다 배선되어 있다.
주사선(31-1∼31-m)은, 기록 주사 회로(40)의 대응하는 행의 출력단에 각각 접속되어 있다. 전원공급선(32-1∼32-m)은, 전원공급 주사 회로(50)의 대응하는 행의 출력단에 각각 접속되어 있다. 신호선(33-1∼33-n)은, 신호 출력 회로(60)의 대응하는 열의 출력단에 각각 접속되어 있다.
화소 어레이부(30)는, 통상, 유리 기판 등의 투명절연 기판 위에 형성되어 있다. 이에 따라 유기ＥＬ표시장치(10)는 평면형(플레트형) 패널구조로 되어 있다. 화소 어레이부(30)의 각 화소(20)의 구동회로는, 아모포스 실리콘 ＴＦＴ 또는 저온 폴리실리콘 ＴＦＴ를 사용해서 형성할 수 있다. 저온 폴리실리콘 ＴＦＴ를 사용할 경우에는, 기록 주사 회로(40), 전원공급 주사 회로(50) 및 신호 출력 회로(60)도, 화소 어레이부(30)를 형성하는 표시 패널(기판)(70) 위에 설치할 수 있다.
기록 주사 회로(40)는, 클록펄스 ｃｋ에 동기해서 스타트 펄스 ｓｐ를 순차적으로 시프트(전송)하는 시프트 레지스터 등으로 구성되고, 화소 어레이부(30)의 각 화소(20)에의 영상신호의 기록시에, 주사선(31-1∼31-m)에 순차 기록 펄스(주사 신호） ＷＳ1∼ＷＳｍ을 공급함으로써 화소 어레이부(30)의 각 화소(20)를 행 단위로 순서대로 주사(선 순차 주사)한다.
전원공급 주사 회로(50)는, 클록펄스 ｃｋ에 동기해서 스타트 펄스 ｓｐ를 순차적으로 시프트하는 시프트 레지스터 등으로 구성되고, 기록 주사 회로(40)에 의한 선 순차 주사에 동기하여, 제1 전원전위 Ｖｃｃｐ와 해당 제1 전원전위 Ｖｃｃｐ보다도 낮은 제2 전원전위 Ｖｉｎｉ로 전환되는 전원공급선전위 ＤＳ1∼ＤＳｍ을 전원공급선(32-1∼32-m)에 공급함으로써, 화소(20)의 발광/비발광의 제어를 행하는 동시에, 발광소자인 유기 ＥＬ소자에 구동전류를 공급한다.
신호 출력 회로(60)는 신호 공급원(도시 생략)으로부터 공급되는 휘도 정보에 따른 영상신호의 신호 전압(이하, 간단히 「신호 전압」이라고 기술할 경우도 있다) Ｖｓｉｇ와 기준전위 Ｖｏｆｓ의 어느 한쪽을 적절히 선택하고, 신호선(33-1∼33-n)을 통해 화소 어레이부(30)의 각 화소(20)에 대하여 예를 들면 행 단위로 기록한다. 즉, 신호 출력 회로(60)는 영상신호의 신호 전압 Ｖｓｉｇ를 행(라인) 단위로 기록하는 선 순차 기록의 구동 형태를 취하고 있다.
여기에서, 기준전위 Ｖｏｆｓ는, 휘도 정보에 따른 영상신호의 신호 전압 Ｖｓｉｇ의 기준이 되는 전위(예를 들면 흑 레벨에 해당하는 전위)이다. 또한 제2 전원전위 Ｖｉｎｉ는, 기준전위 Ｖｏｆｓ보다도 낮은 전위, 예를 들면 구동 트랜지스터(22)의 임계값전압을 Ｖｔｈ라고 할 때 Ｖｏｆｓ-Ｖｔｈ보다도 낮은 전위, 바람직하게는 Ｖｏｆｓ-Ｖｔｈ보다도 충분히 낮은 전위로 설정된다.
(화소회로)
도 2는 화소(화소회로)(20)의 구체적인 구성예를 게시하는 회로도다.
도 2에 나타낸 바와 같이, 화소(20)는, 디바이스에 흐르는 전류값에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자, 예를 들면 유기ＥＬ소자(21)와, 해당 유기ＥＬ소자(21)를 구동하는 구동회로로 구성되어 있다. 유기ＥＬ소자(21)는, 모든 화소(20)에 대하여 공통으로 배선(소위, 베타 배선)된 공통 전원공급선(34)에 캐소드 전극이 접속되어 있다.
유기ＥＬ소자(21)를 구동하는 구동회로는, 구동 트랜지스터(22)와, 기록 트랜지스터(23)와, 저장용량(24)과, 보조용량(25)으로 구성되어 있다. 여기에서는, 구동 트랜지스터(22) 및 기록 트랜지스터(23)로서 N채널형 ＴＦＴ를 사용하고 있다. 다만, 구동 트랜지스터(22) 및 기록 트랜지스터(23)의 도전형의 조합은 일례에 지나지 않고, 이들 조합에 한정되는 것이 아니다.
이 때, 구동 트랜지스터(22) 및 기록 트랜지스터(23)로서 N채널형 ＴＦＴ를 사용하면, 아모포스 실리콘(a-Si) 프로세스를 사용할 수 있다. a-Si 프로세스를 사용함으로써 ＴＦＴ를 제조하는 기판의 저비용화, 나아가서는 본 유기ＥＬ 표시장치(10)의 저비용화를 꾀하는 것이 가능하게 된다. 또한 구동 트랜지스터(22) 및 기록 트랜지스터(23)를 같은 도전형의 조합으로 하면, 두 트랜지스터(22, 23)를 같은 프로세스로 제조할 수 있으므로 저비용화에 기여할 수 있다.
구동 트랜지스터(22)는 한쪽의 전극(소스/드레인 전극)이 유기ＥＬ소자(21)의 애노드 전극에 접속되어 있고, 다른 쪽의 전극(드레인/소스 전극)이 전원공급선(32)(32-1∼32-m)에 접속되어 있다.
기록 트랜지스터(23)는, 게이트 전극이 주사선(31)(31-1∼31-m)에 접속되어 있고, 한쪽의 전극(소스/드레인 전극)이 신호선(33)(33-1∼33-n)에 접속되어 있고, 다른 쪽의 전극(드레인/소스 전극)이 구동 트랜지스터(22)의 게이트 전극에 접속되어 있다.
구동 트랜지스터(22) 및 기록 트랜지스터(23)에 있어서, 한쪽의 전극이란, 소스/드레인 영역에 전기적으로 접속된 금속배선을 말하고, 다른 쪽의 전극이란, 드레인/소스 영역에 전기적으로 접속된 금속배선을 말한다. 또한 한쪽의 전극과 다른 쪽의 전극과의 전위관계에 따라 한쪽의 전극이 소스 전극이 되면 드레인 전극이 되고, 다른 쪽의 전극이 드레인 전극이 되면 소스 전극이 된다.
저장용량(24)은, 한쪽의 전극이 구동 트랜지스터(22)의 게이트 전극에 접속되고, 다른 쪽의 전극이 구동 트랜지스터(22)의 다른 쪽의 전극 및 유기ＥＬ소자(21)의 애노드 전극에 접속되어 있다.
보조용량(25)은, 한쪽의 전극이 유기ＥＬ소자(21)의 애노드 전극에, 다른 쪽의 전극이 공통 전원공급선(34)에 각각 접속되어 있다. 이 보조용량(25)은, 유기ＥＬ소자(21)의 용량 부족분을 보충하고, 저장용량(24)에 대한 영상신호의 기록 게인을 높이기 위해서, 필요에 따라 설치되는 것이다. 즉, 보조용량(25)은 필수적인 구성요소가 아니고, 유기 ＥＬ소자(21)의 용량이 충분한 경우에는 생략 가능하다.
여기에서는, 보조용량(25)의 다른 쪽의 전극을 공통 전원공급선(34)에 접속한다고 했지만, 다른 쪽의 전극의 접속위치로서는, 공통 전원공급선(34)에 한정되지 않고, 고정 전위의 노드이면, 유기ＥＬ소자(21)의 용량부족분을 보충하고, 저장 용량(24)에 대한 영상신호의 기록 게인을 높이는 소기의 목적을 달성할 수 있다.
상기 구성의 화소(20)에 있어서, 기록 트랜지스터(23)는 기록 주사 회로(40)로부터 주사선(31)을 통해서 게이트 전극에 인가되는 고레벨의 주사 신호 ＷＳ에 응답해서 도통 상태가 되는 것에 의해, 신호선(33)을 통해서 신호 출력 회로(60)로부터 공급되는 휘도 정보에 따른 영상신호의 신호 전압 Ｖｓｉｇ 또는 기준전위 Ｖｏｆｓ를 샘플링해서 화소(20) 내에 기록한다. 이 기록된 신호 전압 Ｖｓｉｇ 또는 기준전위 Ｖｏｆｓ는, 구동 트랜지스터(22)의 게이트 전극에 인가되는 것과 함께 저장용량(24)에 유지된다.
구동 트랜지스터(22)는 전원공급선(32)(32-1∼32-m)의 전위 ＤＳ가 제1 전원전위 Ｖｃｃｐ에 있을 때에는, 한쪽의 전극이 드레인 전극, 다른 쪽의 전극이 소스 전극이 되어서 포화 영역에서 동작하고, 전원공급선(32)으로부터 전류의 공급을 받아서 유기ＥＬ소자(21)를 전류 구동으로 발광 구동한다. 더 구체적으로는, 구동 트랜지스터(22)는 포화 영역에서 동작함으로써, 저장용량(24)에 유지된 신호 전압 Ｖｓｉｇ의 전압값에 따른 전류값의 구동전류(발광전류)를 유기ＥＬ소자(21)에 공급하고, 해당 유기ＥＬ소자(21)를 전류 구동함으로써 발광시킨다.
구동 트랜지스터(22)는 또, 전원공급선(32)(32-1∼32-m)의 전위 ＤＳ가 제1 전원전위 Ｖｃｃｐ에서 제2 전원전위 Ｖｉｎｉ로 전환되었을 때에는, 한쪽의 전극이 소스 전극, 다른 쪽의 전극이 드레인 전극이 되어서 스위칭 트랜지스터로서 동작하고, 유기ＥＬ소자(21)에의 구동전류의 공급을 정지하고, 유기ＥＬ소자(21)를 비발광 상태로 한다. 즉, 구동 트랜지스터(22)는, 유기ＥＬ소자(21)의 발광/비발광 을 제어하는 트랜지스터로서의 기능도 아울러 갖고 있다.
이 구동 트랜지스터(22)의 스위칭 동작에 의해, 유기ＥＬ소자(21)가 비발광 상태가 되는 기간(비발광 기간)을 설정하고, 유기ＥＬ소자(21)의 발광 기간과 비발광 기간의 비율(듀티)을 제어하는 듀티 제어를 행함으로써 1프레임 기간에 걸쳐서 화소가 발광하는 것에 수반되는 잔상 흐려짐을 저감할 수 있다. 이에 따라 특히 동영상의 화소 품위를 더욱 뛰어난 것으로 할 수 있다.
(화소구조)
도 3은 화소(20)의 단면구조의 일례를 게시하는 단면도다. 도 3에 나타낸 바와 같이, 화소(20)는 구동 트랜지스터(22) 등을 포함한 구동회로가 형성된 유리 기판(201) 위에 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)이 그 순으로 형성되고, 해당 윈도우 절연막(204)의 오목부(204A)에 유기ＥＬ소자(21)가 설치된 구성으로 되어 있다. 여기에서는, 구동회로의 각 구성 소자 중, 구동 트랜지스터(22)만을 도시하고, 다른 구성 소자에 관해서는 생략해서 나타낸다.
유기ＥＬ소자(21)는 상기 윈도우 절연막(204)의 오목부(204A)의 저부에 형성된 금속 등에서 된 애노드 전극(205)과, 해당 애노드 전극(205) 위에 형성된 유기층(전자수송층, 발광층, 홀 수송층/홀 주입층)(206)과, 해당 유기층(206) 위에 전체 화소 공통으로 형성된 투명도전막 등으로 이루어지는 캐소드 전극(207)으로 구성되어 있다.
이 유기ＥＬ소자(21)에 있어서, 유기층(206)은, 애노드 전극(205) 위에 홀 수송층/홀 주입층(2061), 발광층(2062), 전자수송층(2063) 및 전자주입층(도시 생 략)이 순차 퇴적됨으로써 형성된다. 그리고 도 2의 구동 트랜지스터(22)에 의한 전류 구동 하에, 구동 트랜지스터(22)로부터 애노드 전극(205)을 통해서 유기층(206)에 전류가 흐름으로써 해당 유기층(206) 내의 발광층(2062)에서 전자와 정공이 재결합할 때에 발광하게 되어 있다.
구동 트랜지스터(22)는, 게이트 전극(221)과, 반도체층(222)의 한쪽에 설치된 소스/드레인 영역(223)과, 반도체층(222)의 다른 쪽에 설치된 드레인/소스 영역(224)과, 반도체층(222)의 게이트 전극(221)과 대향하는 부분의 채널 형성 영역(225)으로 구성되어 있다. 소스/드레인 영역(223)은, 콘택홀을 통해 유기ＥＬ소자(21)의 애노드 전극(205)과 전기적으로 접속되어 있다.
그리고, 도 3에 나타낸 바와 같이, 구동 트랜지스터(22)를 포함한 구동회로가 형성된 유리 기판(201) 위에, 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)을 통해 유기ＥＬ소자(21)가 화소 단위로 형성된 후에는, 패시베이션 막(208)을 통해 밀봉기판(209)이 접착제(210)에 의해 접합되고, 해당 밀봉기판(209)에 의해 유기ＥＬ소자(21)가 밀봉됨으로써, 표시 패널(70)이 형성된다.
(유기ＥＬ표시장치의 기본적인 회로 동작)
다음에 상기 구성의 화소(20)가 행렬 모양으로 2차원 배치되어서 이루어진 유기ＥＬ표시장치(10)가 기본적인 회로 동작에 대해서, 도 4의 타이밍 파형도를 기초로 도 5 및 도 6의 동작 설명도를 사용하여 설명한다.
이 때, 도 5 및 도 6의 동작 설명도에서는, 도면의 간략화를 위해, 기록 트랜지스터(23)를 스위치의 심벌로 도시하고 있다. 또한 유기ＥＬ소자(21)는 용량 성 분을 갖고, 해당 용량성분과 보조용량(25)과의 합성 용량을 Ｃｓｕｂ으로 도시하고 있다.
도 4의 타이밍 파형도에 있어서는, 주사선(31)(31-1∼31-m)의 전위(주사 신호) ＷＳ의 변화, 전원공급선(32)(32-1∼32-m)의 전위 ＤＳ의 변화, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ 및 소스 전위 Ｖｓ의 변화를 나타내고 있다. 또한 게이트 전위 Ｖｇ의 파형을 일점 쇄선으로 나타내고, 소스 전위 Ｖｓ의 파형을 점선으로 나타냄으로써 양자를 식별할 수 있게 하고 있다.
<이전 프레임의 발광 기간>
도 4의 타이밍 파형도에 있어서, 시간 t1 이전은 이전 프레임에 있어서의 유기ＥＬ소자(21)의 발광 기간이 된다. 이 발광 기간에는, 전원공급선(32)의 전위 ＤＳ가 제1 전원전위(이하, 「고전위」라고 기술한다) Ｖｃｃｐ에 있고, 또한 기록 트랜지스터(23)가 비도통 상태에 있다.
이 때, 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 도 5a에 나타낸 바와 같이, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ에 따른 구동전류(드레인-소스간 전류) Ｉｄｓ가 전원공급선(32)으로부터 구동 트랜지스터(22)를 통해서 유기ＥＬ소자(21)에 공급된다. 따라서, 유기ＥＬ소자(21)가 구동전류 Ｉｄｓ의 전류값에 따른 휘도로 발광한다.
<임계값 보정 준비 기간>
그리고 시간 t1이 되면, 선 순차 주사의 새로운 프레임(현 프레임)에 들어간다. 그리고 도 5b에 나타낸 바와 같이, 전원공급선(32)의 전위 ＤＳ가 고전위 Ｖｃ ｃｐ에서, 신호선(33)의 기준전위 Ｖｏｆｓ에 대하여 Ｖｏｆｓ-Ｖｔｈ보다도 충분히 낮은 제2 전원전위(이하, 「저전위」라고 기술한다) Ｖｉｎｉ로 전환된다.
여기에서, 유기ＥＬ소자(21)의 임계값전압을 Ｖｅｌ, 공통 전원공급선(34)의 전위를 Ｖｃａｔｈ라고 할 때, 저전위 Ｖｉｎｉ를 Ｖｉｎｉ < Ｖｅｌ+Ｖｃａｔｈ라고 하면, 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 저전위 Ｖｉｎｉ와 거의 동일해지기 때문에, 유기ＥＬ소자(21)는 역 바이어스 상태가 되어서 소광한다.
다음에 시간 t2에 주사선(31)의 전위 ＷＳ가 저전위측에서 고전위측으로 이동함으로써 도 5c에 나타낸 바와 같이, 기록 트랜지스터(23)가 도통 상태가 된다. 이 때, 신호 출력 회로(60)로부터 신호선(33)에 대하여 기준전위 Ｖｏｆｓ가 공급되기 때문에, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ는 기준전위 Ｖｏｆｓ가 된다. 또한 구동 트랜지스터(22)의 소스 전위 Ｖｓ는, 기준전위 Ｖｏｆｓ보다도 충분히 낮은 전위 Ｖｉｎｉ에 있다.
이 때, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는 Ｖｏｆｓ-Ｖｉｎｉ이 된다. 여기에서, Ｖｏｆｓ-Ｖｉｎｉ가 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ보다도 크지 않으면, 후술하는 임계값 보정처리를 행할 수 없기 때문에, Ｖｏｆｓ-Ｖｉｎｉ＞ Ｖｔｈ가 되는 전위관계로 설정할 필요가 있다.
이렇게, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 기준전위 Ｖｏｆｓ에, 소스 전위 Ｖｓ를 저전위 Ｖｉｎｉ에 각각 고정해서(확정시켜서) 초기화하는 처리가, 후술하는 임계값 보정처리를 행하기 전의 준비(임계값 보정 준비)의 처리다. 여기에서, 기준전위 Ｖｏｆｓ 및 저전위 Ｖｉｎｉ가, 구동 트랜지스터(22)의 게이 트 전위 Ｖｇ 및 소스 전위 Ｖｓ의 각 초기화 전위다.
<임계값 보정기간>
다음에 시간 t3에, 도 5d에 나타낸 바와 같이, 전원공급선(32)의 전위 ＤＳ가 저전위 Ｖｉｎｉ에서 고전위 Ｖｃｃｐ로 전환되면, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ가 유지된 상태에서, 해당 게이트 전위 Ｖｇ에서 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 감한 전위를 향해서 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 상승을 시작한다. 드디어, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ가 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ에 수렴하고, 해당 임계값전압 Ｖｔｈ에 해당하는 전압이 저장용량(24)에 유지된다.
여기에서는, 편의상, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 유지한 상태에서, 구동 트랜지스터(22)의 게이트 전극의 초기화 전위(기준전위) Ｖｏｆｓ를 기준으로 해서, 해당 초기화 전위 Ｖｏｆｓ에서 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 감한 전위를 향해서 구동 트랜지스터(22)의 소스 전위 Ｖｓ를 변화, 구체적으로는 상승시키고, 최종적으로 수렴한 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ를 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ로서 검출해서 해당 임계값전압 Ｖｔｈ에 해당하는 전압을 저장용량(24)에 유지하는 처리를 행하는 기간을 임계값 보정기간이라고 부르고 있다.
이 때, 이 임계값 보정기간에, 전류가 오로지 저장용량(24)측에 흐르고, 유기ＥＬ소자(21)측에는 흐르지 않도록 하기 위해서, 유기ＥＬ소자(21)가 컷오프 상태가 되도록 공통 전원공급선(34)의 전위 Ｖｃａｔｈ를 설정해 두는 것으로 한다.
다음에 시간 t4에 주사선(31)의 전위 ＷＳ가 저전위측으로 이동함으로써 도 6a에 나타낸 바와 같이, 기록 트랜지스터(23)가 비도통 상태가 된다. 이 때, 구동 트랜지스터(22)의 게이트 전극이 신호선(33)로부터 전기적으로 분리됨으로써 플로팅 상태가 되지만, 게이트-소스간 전압 Ｖｇｓ가 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ와 동일하기 때문에, 해당 구동 트랜지스터(22)는 컷오프 상태에 있다. 따라서, 구동 트랜지스터(22)에 드레인-소스간 전류 Ｉｄｓ는 흐르지 않는다.
<기록 기간/이동도 보정기간>
다음에 시간 t5에, 도 6b에 나타낸 바와 같이, 신호선(33)의 전위가 기준전위 Ｖｏｆｓ에서 영상신호의 신호 전압 Ｖｓｉｇ로 전환된다. 계속해서, 시간 t6에, 주사선(31)의 전위 ＷＳ가 고전위측에 이동함으로써 도 6c에 나타낸 바와 같이, 기록 트랜지스터(23)가 도통 상태가 되어서 영상신호의 신호 전압 Ｖｓｉｇ를 샘플링해서 화소(20) 내에 기록한다.
이 기록 트랜지스터(23)에 의한 신호 전압 Ｖｓｉｇ의 기록에 의해, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ가 신호 전압 Ｖｓｉｇ가 된다. 그리고, 영상신호의 신호 전압 Ｖｓｉｇ에 의한 구동 트랜지스터(22)의 구동시에, 해당 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ가 저장용량(24)에 유지된 임계값전압 Ｖｔｈ에 해당하는 전압과 상쇄됨으로써 임계값 보정이 행해진다. 임계값 보정의 원리의 상세에 관해서는 후술한다.
이 때, 유기ＥＬ소자(21)는 처음에 컷오프 상태(하이 임피던스 상태)에 있기 때문에, 영상신호의 신호 전압 Ｖｓｉｇ에 따라 전원공급선(32)로부터 구동 트랜지 스터(22)에 흐르는 전류(드레인-소스간 전류 Ｉｄｓ)는 유기ＥＬ소자(21)에 병렬로 접속된 합성 용량 Ｃｓｕｂ에 흘러들어 온다. 따라서, 합성 용량 Ｃｓｕｂ의 충전이 개시된다.
이 합성 용량 Ｃｓｕｂ의 충전에 의해, 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 시간의 경과와 함께 상승해 간다. 이 때 이미, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ의 화소에 따른 편차는 보정되어 있고, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ는 해당 구동 트랜지스터(22)의 이동도 μ에 의존한 것이 된다.
여기에서, 기록 게인(영상신호의 신호 전압 Ｖｓｉｇ에 대한 저장용량(24)의 유지 전압 Ｖｇｓ의 비율)이 1(이상값)이라고 가정하면, 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 Ｖｏｆｓ-Ｖｔｈ+ΔＶ의 전위까지 상승함으로써, 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는 Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔＶ가 된다.
즉, 구동 트랜지스터(22)의 소스 전위 Ｖｓ의 상승분 ΔＶ는, 저장용량(24)에 유지된 전압(Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ)에서 감산되도록, 바꾸어 말하면, 저장용량(24)의 충전 전하를 방전하도록 작용하고, 부귀환이 가해지게 된다. 따라서, 소스 전위 Ｖｓ의 상승분 ΔＶ는 부귀환의 귀환량이 된다.
이렇게, 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류 Ｉｄｓ를 해당 구동 트랜지스터(22)의 게이트 입력에, 즉 게이트-소스간 전압 Ｖｇｓ에 부귀환함으로써, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ의 이동도 μ에 대한 의존성을 상쇄하는, 즉 이동도 μ의 화소에 따른 편차를 보정하는 이동도 보정이 행해진다.
보다 구체적으로는, 영상신호의 신호 전압 Ｖｓｉｇ가 높을수록 드레인-소스간 전류 Ｉｄｓ가 커지기 때문에, 부귀환의 귀환량(보정량) ΔＶ의 절대값도 커진다. 따라서, 발광 휘도 레벨에 따른 이동도 보정이 행해진다.
또한 영상신호의 신호 전압 Ｖｓｉｇ를 일정하다고 했을 경우, 구동 트랜지스터(22)의 이동도 μ가 클수록 부귀환의 귀환량 ΔＶ의 절대값도 커지기 때문에, 화소에 따른 이동도 μ의 편차를 제거할 수 있다. 이동도 보정의 원리의 상세에 관해서는 후술한다.
<발광 기간>
다음에 시간 t7에 주사선(31)의 전위 ＷＳ가 저전위측으로 이동함으로써 도 6d에 나타낸 바와 같이, 기록 트랜지스터(23)가 비도통 상태가 된다. 이에 따라 구동 트랜지스터(22)의 게이트 전극은, 신호선(33)로부터 전기적으로 분리되기 때문에 플로팅 상태가 된다.
여기에서, 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태에 있을 때에는, 구동 트랜지스터(22)의 게이트-소스간에 저장용량(24)이 접속되어 있는 것에 의해, 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 변동하면, 해당 소스 전위 Ｖｓ의 변동에 연동해서(추종해서) 구동 트랜지스터(22)의 게이트 전위 Ｖｇ도 변동한다. 이렇게, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ가 소스 전위 Ｖｓ의 변동에 연동해서 변동하는 동작이, 저장용량(24)에 의한 부트스트랩 동작이다.
구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되고, 그것과 동시에, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ가 유기ＥＬ소자(21)에 흐르기 시작하는 것에 의해, 유기ＥＬ소자(21)의 애노드 전위는, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ에 따라 상승한다.
그리고 유기ＥＬ소자(21)의 애노드 전위가 Ｖｅｌ+Ｖｃａｔｈ를 초과하면, 유기ＥＬ소자(21)에 구동전류(발광전류)가 흐르기 시작하기 때문에, 유기ＥＬ소자(21)가 발광을 시작한다. 또한 유기ＥＬ소자(21)의 애노드 전위의 상승은, 즉 구동 트랜지스터(22)의 소스 전위 Ｖｓ의 상승과 다름없다. 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 상승하면, 저장용량(24)의 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ도 연동해서 상승한다.
이 때, 부트스트랩 게인이 1(이상값)이라고 가정했을 경우, 게이트 전위 Ｖｇ의 상승량은 소스 전위 Ｖｓ의 상승량과 같아진다. 그러므로, 발광 기간 동안 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ는 Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔＶ로 일정하게 유지된다.
(임계값 보정의 원리)
여기에서, 구동 트랜지스터(22)의 임계값 보정의 원리에 관하여 설명한다. 구동 트랜지스터(22)는, 포화 영역에서 동작하도록 설계되어 있기 때문에 정전류원으로서 동작한다. 이에 따라 유기ＥＬ소자(21)에는 구동 트랜지스터(22)로부터, 다음 식 (1)로 주어지는 일정한 드레인-소스간 전류(구동전류) Ｉｄｓ가 공급된다.
Ｉｄｓ = (1/2)·μ(W/L)Ｃｏｘ(Ｖｇｓ-Ｖｔｈ)2 ……(1)
여기에서, W는 구동 트랜지스터(22)의 채널 폭, L은 채널 길이, Ｃｏｘ는 단 위면적당 게이트 용량이다.
도 7에, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ 대 게이트-소스간 전압 Ｖｇｓ의 특성을 나타낸다.
이 특성 도면에 나타낸 바와 같이, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ의 화소에 따른 편차에 대한 보정을 행하지 않으면, 임계값전압 Ｖｔｈ가 Ｖｔｈ1일 때, 게이트-소스간 전압 Ｖｇｓ에 대응하는 드레인-소스간 전류 Ｉｄｓ가 Ｉｄｓ1이 된다.
이에 반해, 임계값전압 Ｖｔｈ가 Ｖｔｈ2(Ｖｔｈ2 > Ｖｔｈ1)일 때, 같은 게이트-소스간 전압 Ｖｇｓ에 대응하는 드레인-소스간 전류 Ｉｄｓ가 Ｉｄｓ2(Ｉｄｓ2 < Ｉｄｓ)가 된다. 즉, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ가 변동하면, 게이트-소스간 전압 Ｖｇｓ가 일정해도 드레인-소스간 전류 Ｉｄｓ가 변동한다.
한편, 상기 구성의 화소(화소회로)(20)에서는, 전술한 바와 같이, 발광시의 구동 트랜지스터(22)의 게이트-소스간 전압 Ｖｇｓ가 Ｖｓｉｇ-Ｖｏｆｓ+Ｖｔｈ-ΔＶ이기 때문에, 이것을 식(1)에 대입하면, 드레인-소스간 전류 Ｉｄｓ는,
Ｉｄｓ = (1/2)·μ(W/L)Ｃｏｘ(Ｖｓｉｇ-Ｖｏｆｓ-ΔＶ)2 ……(2)
로 나타낸다.
즉, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ의 항이 캔슬되어, 구동 트랜지스터(22)로부터 유기ＥＬ소자(21)에 공급되는 드레인-소스간 전류 Ｉｄｓ는, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ에 의존하지 않는다. 그 결과, 구동 트랜지 스터(22)의 제조 프로세스의 편차나 시간에 따른 변화에 의해, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ가 화소마다 변동하더라도, 드레인-소스간 전류 Ｉｄｓ가 변동하지 않기 때문에, 유기 ＥＬ소자(21)의 발광 휘도를 일정하게 유지할 수 있다.
(이동도 보정의 원리)
다음에 구동 트랜지스터(22)의 이동도 보정의 원리에 관하여 설명한다. 도 8에, 구동 트랜지스터(22)의 이동도 μ가 상대적으로 큰 화소 A와, 구동 트랜지스터(22)의 이동도 μ가 상대적으로 작은 화소 B를 비교한 상태에서 특성 커브를 나타낸다. 구동 트랜지스터(22)를 폴리실리콘 박막 트랜지스터 등으로 구성했을 경우, 화소 A나 화소 B과 같이, 화소 간에 이동도 μ가 변동하는 것은 피할 수 없다.
화소 A와 화소 B에서 이동도 μ에 편차가 있는 상태에서, 예를 들면 두 화소 A, B에 동일 레벨의 영상신호의 신호 전압 Ｖｓｉｇ를 기록했을 경우에, 아무런 이동도 μ의 보정을 행하지 않으면, 이동도 μ가 큰 화소 A에 흐르는 드레인-소스간 전류 Ｉｄｓ1'과 이동도 μ가 작은 화소 B에 흐르는 드레인-소스간 전류 Ｉｄｓ2' 사이에는 큰 차이가 생겨버린다. 이렇게, 이동도 μ의 화소에 따른 편차에 기인해서 드레인-소스간 전류 Ｉｄｓ에 화소간에 큰 차이가 생기면, 화면의 유니포머티가 손상된다.
여기에서, 전술한 식(1)의 트랜지스터 특성식으로부터 분명한 것처럼, 이동도 μ가 크면 드레인-소스간 전류 Ｉｄｓ가 커진다. 따라서, 부귀환에 있어서의 귀환량 ΔＶ는 이동도 μ가 커질수록 커진다. 도 8에 나타낸 바와 같이, 이동도 μ가 큰 화소 A의 귀환량 ΔＶ1은, 이동도가 작은 화소 B의 귀환량 ΔＶ2에 비해 크다.
따라서, 이동도 보정처리에 의해 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ를 영상신호의 신호 전압 Ｖｓｉｇ측에 부귀환 시킴으로써, 이동도 μ가 클수록 부귀환이 크게 걸리게 되기 때문에, 이동도 μ의 화소에 따른 편차를 억제할 수 있다.
구체적으로는, 이동도 μ가 큰 화소 A에서 귀환량 ΔＶ1의 보정을 걸면, 드레인-소스간 전류 Ｉｄｓ는 Ｉｄｓ1'에서 Ｉｄｓ1까지 크게 하강한다. 한편, 이동도 μ가 작은 화소 B의 귀환량 ΔＶ2는 작기 때문에, 드레인-소스간 전류 Ｉｄｓ는 Ｉｄｓ2'에서 Ｉｄｓ2까지의 하강이 되고, 그다지 크게 하강하지 않는다. 결과적으로, 화소 A의 드레인-소스간 전류 Ｉｄｓ1과 화소 B의 드레인-소스간 전류 Ｉｄｓ2는 거의 동일해지기 때문에, 이동도 μ의 화소에 따른 편차가 보정된다.
이상을 정리하면, 이동도 μ가 다른 화소 A와 화소 B가 있는 경우, 이동도 μ가 큰 화소 A의 귀환량 ΔＶ1은 이동도 μ가 작은 화소 B의 귀환량 ΔＶ2에 비해 커진다. 즉, 이동도 μ가 큰 화소일수록 귀환량 ΔＶ가 크고, 드레인-소스간 전류 Ｉｄｓ의 감소량이 커진다.
따라서, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ를, 영상신호의 신호 전압 Ｖｓｉｇ가 인가되는 구동 트랜지스터(22)의 게이트 전극측에 부귀환 시킴으로써, 이동도 μ가 다른 화소의 드레인-소스간 전류 Ｉｄｓ의 전류값이 균일화된다. 그 결과, 이동도 μ의 화소에 따른 편차를 보정할 수 있다. 즉, 구동 트랜지스터(22)에 흐르는 전류(드레인-소스간 전류 Ｉｄｓ)를, 구동 트랜지스터(22)의 게 이트 전극측에 부귀환시키는 처리가 이동도 보정처리가 된다.
여기에서, 도 2에 나타낸 화소(화소회로)(20)에 있어서, 임계값 보정, 이동도 보정의 유무에 따른 영상신호의 신호 전위(샘플링 전위) Ｖｓｉｇ와 구동 트랜지스터(22)의 드레인·소스간 전류 Ｉｄｓ와의 관계에 대해서 도 9를 사용하여 설명한다.
도 9에 있어서, 9a는 임계값 보정 및 이동도 보정을 모두 행하지 않을 경우, 9b는 이동도 보정을 행하지 않고, 임계값 보정만을 행했을 경우, 9c는 임계값 보정 및 이동도 보정을 함께 행했을 경우를 각각 나타내고 있다. 도 9a에 나타낸 바와 같이, 임계값 보정 및 이동도 보정을 모두 행하지 않을 경우에는, 임계값전압 Ｖｔｈ 및 이동도 μ의 화소 A, B에 따른 편차에 기인해서 드레인·소스간 전류 Ｉｄｓ에 화소 A, B간에 큰 차이가 생기게 된다.
이에 비해 임계값 보정만을 행한 경우에는, 도 9b에 나타낸 바와 같이, 해당 임계값 보정에 의해 드레인-소스간 전류 Ｉｄｓ의 편차를 어느 정도 저감할 수 있지만, 이동도 μ의 화소 A, B에 따른 편차에 기인하는 화소 A, B간에서의 드레인-소스간 전류 Ｉｄｓ의 차이는 남는다.
그리고 임계값 보정 및 이동도 보정을 모두 함으로써, 도 9c에 나타낸 바와 같이, 임계값전압 Ｖｔｈ 및 이동도 μ의 화소 A, B에 따른 편차에 기인하는 화소 A, B간에서의 드레인-소스간 전류 Ｉｄｓ의 차이를 거의 없앨 수 있기 때문에, 어느 계조에 있어서도 유기ＥＬ소자(21)의 휘도 편차는 발생하지 않고, 양호한 화질의 표시 화상을 얻을 수 있다.
또한 도 2에 나타낸 화소(20)는, 임계값 보정 및 이동도 보정의 각 보정기능에 더해서, 전술한 저장용량(24)에 의한 부트스트랩 동작의 기능을 갖추고 있음으로써 다음과 같은 작용 효과를 얻을 수 있다.
즉, 유기ＥＬ소자(21)의 I-V 특성이 경시 변화되고, 이것에 따라 구동 트랜지스터(22)의 소스 전위 Ｖｓ가 변화되더라도, 저장용량(24)에 의한 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 게이트-소스간 전위 Ｖｇｓ를 일정하게 유지할 수 있으므로, 유기ＥＬ소자(21)에 흐르는 전류는 변화되지 않고 일정해진다. 따라서, 유기ＥＬ소자(21)의 발광 휘도도 일정하게 유지되기 때문에, 유기ＥＬ소자(21)의 I-V 특성이 경시 변화하더라도, 거기에 수반하는 휘도 열화가 없는 화상표시를 실현할 수 있다.
(발광 기간에서의 결함)
그런데, 발광 기간에는, 기록 트랜지스터(23)의 게이트 전극에 음의 바이어스 전압, 예를 들면 -3V 정도의 전압이 인가됨으로써, 기록 트랜지스터(23)는 비도통 상태가 된다. 또한 발광 기간에는, 유기ＥＬ소자(21)에 전류가 흐르고 있기 때문에, 유기ＥＬ 소자(21)의 애노드 전위(구동 트랜지스터(22)의 소스 전위)가 일정 전위, 예를 들면 5V 정도까지 상승한다.
그리고 화이트계조의 표시시 등에서는 화이트계조의 신호 전압 Ｖｓｉｇ를 예를 들면 5V로 하면, 구동 트랜지스터(22)의 게이트 전위는, 소스 전위보다도 5V 더 높아져, 10V 정도가 된다. 한편, 자 화소 행이 발광 기간에 있을 때에 타 화소 행에서는 영상신호의 신호 전압 Ｖｓｉｇ의 기록이 행해지고, 이 때의 신호선(33) 의 전위에 의해 기록 트랜지스터(23)의 신호선(33)측의 전위(소스 전위)가 0∼6V 정도의 전위가 된다.
그 결과, 기록 트랜지스터(23)의 게이트 전극에 -3V 정도의 전압이, 신호선(33)측의 전극(소스 전극)에 0∼6V 정도의 전압이 인가되어, 기록 트랜지스터(23)에는 음의 바이어스가 걸린 상태가 되는 것과 함께, 게이트-드레인 간에 13V 정도의 높은 전압이 인가된 상태가 된다.
이 음의 바이어스에 의해, 기록 트랜지스터(23)의 임계값전압 Ｖｔｈ가 낮아지는 방향으로 변동하는 현상이 생기고, 기록 트랜지스터(23)의 Ｖｔｈ 특성은, 게이트 전극에 기록 펄스(주사 신호) ＷＳ를 인가했을 때에 채널이 형성되어서 소스-드레인 간에 전류가 흐르는 인핸스먼트로부터, 게이트 전극에 기록 펄스 ＷＳ를 인가하지 않는 상태에서 소스-드레인 간에 전류가 흐르는 디프레션으로 시프트하는 것이 본원 출원인에 의해 확인되었다.
도 10에, 음의 바이어스 인가시의 임계값전압 Ｖｔｈ의 변동 특성의 일례를 게시한다. 도 10에 있어서, 가로축은 기록 트랜지스터(23)의 게이트 전극에 음의 바이어스를 인가하고 있는 스트레스 시간을 나타내고, 세로축은 임계값전압 Ｖｔｈ의 변동량 ΔＶｔｈ를 나타낸다. 동 도면으로부터 분명한 것처럼, 스트레스 시간이 길어짐에 따라서 임계값전압 Ｖｔｈ가 낮아진다는 것을 알 수 있다.
한편, 이동도 보정의 최적보정시간 t는,
t = C/(kμＶｓｉｇ) ……(3)
이 되는 식으로 주어진다. 여기에서, 정수 k는 k=(1/2)(W /L)Ｃｏｘ다. 또, C는 이동도 보정을 행할 때에 방전되는 노드의 용량이며, 도 2의 회로예에서는 유기ＥＬ소자(21)의 등가 용량, 저장용량(24) 및 보조용량(25)의 합성 용량이 된다.
또한 이동도 보정의 보정시간 t는, 기록 트랜지스터(23)가 도통 상태에서 비도통 상태로 이행하는 타이밍에 의해 결정된다. 그리고, 기록 트랜지스터(23)는, 게이트 전위와 신호선(33)의 전위 사이의 전위차, 즉 게이트·소스간 전압이 임계값전압 Ｖｔｈ가 되었을 때 컷오프한다. 즉 도통 상태에서 비도통 상태로 이행한다.
그런데, 출원인은, 이동도 보정의 보정시간 t를 영상신호의 신호 전압 Ｖｓｉｇ에 반비례하도록, 즉 신호 전압 Ｖｓｉｇ가 클 때에는 보정시간 t가 짧아지고, 신호 전압 Ｖｓｉｇ가 작을 때에는 보정시간 t가 길어지도록 설정함으로써, 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ의 이동도 μ에 대한 의존성을 더 확실하게 상쇄할 수 있다는 것을, 즉 이동도 μ의 화소에 따른 편차를 더 확실하게 보정할 수 있는 것을 확인하고 있다.
이로부터, 기록 트랜지스터(23)의 게이트 전극에 인가하는 기록 펄스 ＷＳ를, 하이 레벨에서 로 레벨로 이동할 때의 하강 파형(기록 트랜지스터(23)가 P채널일 때는 상승 파형)이, 도 11에 나타낸 바와 같이 영상신호의 신호 전압 Ｖｓ ｉｇ에 대하여 반비례하는 파형이 되도록 설정하고 있다.
기록 펄스 ＷＳ의 하강 파형을, 영상신호의 신호 전압 Ｖｓｉｇ에 대하여 반비례하는 파형으로 설정함으로써 기록 트랜지스터(23)의 게이트-소스간 전압이 임계값전압 Ｖｔｈ가 되었을 때 해당 기록 트랜지스터(23)가 컷오프하기 때문에, 이 동도 보정의 보정시간 t를 영상신호의 신호 전압 Ｖｓｉｇ에 반비례하도록 설정할 수 있다.
구체적으로는, 도 11의 파형도로부터 분명한 것처럼, 기록 트랜지스터(23)는, 화이트 레벨에 대응한 신호 전압 Ｖｓｉｇ(화이트)일 때는, 게이트-소스간 전압이 Ｖｓｉｇ(화이트)+Ｖｔｈ가 되었을 때 컷오프하기 때문에 이동도 보정의 보정시간 t(화이트)가 가장 짧게 설정되고, 그레이 레벨에 대응한 신호 전압 Ｖｓｉｇ(그레이)일 때는, 게이트-소스간 전압이 Ｖｓｉｇ(그레이)+Ｖｔｈ가 되었을 때 컷오프하기 때문에 보정시간 t(그레이)가 보정시간 t(화이트)보다도 길게 설정되게 된다.
이렇게, 이동도 보정의 보정시간 t를 영상신호의 신호 전압 Ｖｓｉｇ에 반비례하도록 설정함으로써, 최적의 보정시간 t를 신호 전압 Ｖｓｉｇ에 대응해서 설정할 수 있기 때문에, 흑 레벨로부터 화이트 레벨까지 신호 전압 Ｖｓｉｇ의 전 레벨 범위(전 계조)에 걸쳐서 구동 트랜지스터(22)의 드레인-소스간 전류 Ｉｄｓ의 이동도 μ에 대한 의존성을 더 확실하게 상쇄할 수 있다. 즉 이동도 μ의 화소에 따른 편차를 더 확실하게 보정할 수 있다.
한편, 전술한 바와 같이, 발광 기간에 음의 바이어스에 의해 기록 트랜지스터(23)의 Ｖｔｈ 특성이 디프레션으로 시프트하면, 구체적으로는, 도 12에 나타낸 바와 같이 기록 트랜지스터(23)의 임계값전압 Ｖｔｈ가 Ｖｔｈ1의 초기 상태로부터 그것보다도 낮은 Ｖｔｈ2로 변동하면, 이동도 보정의 동작점이 이동하고, 이동도 보정의 보정시간 t가 초기 상태의 시간 t1로부터 그것보다 긴 시간 t2로 변화한다.
그리고 이동도 보정의 보정시간 t가 길어지면, 이동도 보정에 대해서 과보정이 이루어지게 된다. 여기에서, 유기ＥＬ소자(21)의 발광 전류(구동전류) Ｉｄｓ는, 다음 식 (4)로 주어진다.
Ｉｄｓ = kμ[Ｖｓｉｇ/{1+Ｖｓｉｇ(kμ/C)t}]2 ……(4)
상기의 식 (4)로부터 분명한 것처럼, 이동도 보정의 보정시간 t가 길어져, 과보정이 이루어지면, 유기ＥＬ소자(21)의 발광 전류 Ｉｄｓ가 서서히 저하되기 때문에, 표시 패널의 경시적인 휘도 저하를 초래하는 요인이 된다.
[본 실시예의 특징 부분]
따라서, 본 실시예에 따른 유기ＥＬ표시장치(10)에서는, 유기ＥＬ소자(21)의 비발광 기간에, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때, 더 구체적으로는 전원공급선(32)의 전위 ＤＳ가 저전위 Ｖｉｎｉ에 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압, 즉 영상신호의 신호 전압 Ｖｓｉｇ의 최소 진폭 레벨보다도 높은 바이어스 전압을 인가하도록 한다.
구체적으로는, 기록 트랜지스터(23)의 게이트 전극에는, 임계값전압 보정처리를 행할 때와, 신호 기록 처리 및 이동도 보정처리를 행할 때에, 기록 주사 회로(40)로부터 주사선(31)(31-1∼31-m)을 통해 기록 펄스 ＷＳ가 인가되지만, 이 기록 펄스 ＷＳ를 비발광 기간에, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에도 기록 트랜지스터(23)의 게이트 전극에 인가하도록 한다.
일반적으로, 트랜지스터에 있어서, 양의 게이트 바이어스에서는 Ｖｔｈ 특성 은 인핸스먼트측으로 시프트한다. 도 13에, 양 바이어스 인가시의 임계값전압 Ｖｔｈ의 변동 특성의 일례를 게시한다. 도 13에 있어서, 가로축은 기록 트랜지스터(23)의 게이트 전극에 양 바이어스를 인가하고 있는 스트레스 시간을 나타내고, 세로축은 임계값전압 Ｖｔｈ의 변동량 ΔＶｔｈ를 나타낸다.
도 13으로부터 분명한 것처럼, 기록 트랜지스터(23)의 게이트 전극에 양 바이어스를 인가하고 있는 스트레스 시간이 길면 길수록 임계값전압 Ｖｔｈ가 증대하는 방향으로 변화되고, 기록 트랜지스터(23)의 Ｖｔｈ 특성이 인핸스먼트측으로 시프트한다는 것을 알 수 있다.
이렇게, 유기ＥＬ소자(21)의 비발광 기간에 있어서, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때, 더 구체적으로는 전원공급선(32)의 전위 ＤＳ가 저전위 Ｖｉｎｉ에 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가함으로써, 기록 트랜지스터(23)의 Ｖｔｈ 특성을 인핸스먼트측으로 시프트시킬 수 있다.
여기에서, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가한다. 구체적으로는 기록 펄스 ＷＳ를 인가함으로써 기록 트랜지스터(23)가 도통 상태가 되고, 구동 트랜지스터(22)의 게이트 전위를 고쳐쓸 수 있게 되지만, 구동 트랜지스터(22)에는 전류가 흐르고 있지 않기 때문에 유기ＥＬ소자(21)는 비발광 상태 그대로다.
즉, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하고, 기록 트랜지스터(23)의 Ｖｔｈ 특성을 인핸스먼트측으로 시프트시키는 동작은, 유기ＥＬ소자(21)의 발광/비발광의 동작에는 아무런 영향을 미치지 않는다.
그리고 비발광 기간에 있어서, 기록 트랜지스터(23)의 Ｖｔｈ 특성을 인핸스먼트측으로 시프트 시킴으로써, 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터(23)의 Ｖｔｈ 특성의 디프레션측으로의 시프트를 억제할 수 있다. 바람직하게는 상쇄할 수 있다.
이에 따라 이동도 보정의 동작점의 변동을 억제할 수 있기 때문에, 최적의 보정시간 t로 이동도 보정을 행할 수 있다. 그 결과, 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터(23)의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 유기ＥＬ소자(21)의 발광 전류의 저하를 억제할 수 있으므로, 표시 패널(70)의 경시적인 휘도 저하를 억제할 수 있다.
이 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하는 것에 의한 Ｖｔｈ특성의 디프레션으로의 시프트 효과를 상승시키기 위해서는, 양의 바이어스 전압, 구체적으로는 기록 펄스 ＳＷ의 파고치를, 기록 트랜지스터(23)의 내압의 범위 내에서 가능한 한 큰 값으로 설정하는 것이 바람직하다.
이하에, 비발광 기간에 있어서, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하기 위한 구체적인 실시예에 관하여 설명한다.
(실시예 1)
도 14는, 실시예 1에 관련되는 구동방법에 의한 회로 동작의 설명에 제공하 는 타이밍 파형도다.
도 14의 타이밍 파형도에 나타낸 바와 같이, 시간 t1에 새로운 프레임(현 프레임)에 들어가고, 시간 t2에 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 기준전위 Ｖｏｆｓ에, 소스 전위 Ｖｓ를 저전위 Ｖｉｎｉ에 각각 초기화하는 처리가 행해진 후 시간 t3-t4의 기간에 임계값 보정처리가 행해지고, 그 후 시간 t6-t7의 기간에 영상신호의 신호 전압 Ｖｓｉｇ의 기록 처리 및 이동도 보정처리가 이루어지는 일련의 처리에 대해서는, 전술한 기본적인 회로 동작의 경우와 같다.
이 일련의 처리에 더해서, 실시예 1에 관련되는 구동법에서는, 임계값 보정처리에 들어가기 전의 비발광 기간이며, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에, 자 화소 행의 임계값 보정기간에 선행하는 적어도 1H기간, 예를 들면 복수 H기간에 있어서, 시간 t11,…,t1m에 다른 화소 행의 임계값 보정처리(구동 트랜지스터(22)의 게이트 전위의 초기화처리를 포함한다)에 동기해서 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가한다. 구체적으로는 기록 펄스 ＷＳ를 액티브(하이 레벨) 상태로 하도록 하고 있다.
여기에서, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가할 때에는, 복수 H기간에 있어서, 신호선(33)의 전위가 기준전위 Ｖｏｆｓ에 있을 때에 각 H기간마다 간헐적으로 기록 펄스 ＷＳ를 액티브 상태로 하는 것이 바람직하다. 그 이유에 대해서 이하에 설명한다.
즉, 기록 펄스 ＷＳ를 복수 회 액티브 상태로 하면, 동일 타이밍에서 한 개의 신호선(33)에 대하여 복수의 화소 행의 기록 트랜지스터(23)가 도통 상태가 되 기 때문에, 신호선(33)의 용량이 증가해버린다. 이 용량증가에 따라, 신호선(33)의 과도응답이 악화해버린다.
특히, 다른 화소 행에 있어서, 영상신호의 신호 전압 Ｖｓｉｇ를 기록할 때는, 신호선(33)의 과도응답이 악화하면, 신호 전압 Ｖｓｉｇ의 기록이 완료되기 전에 신호 기록 기간이 종료되어, 신호 전압 Ｖｓｉｇ를 충분히 기록할 수 없게 되기 때문에, 화질 저하나 휘도 저하의 원인이 된다. 이러한 이유로, 복수 H기간에 있어서, 신호선(33)의 전위가 기준전위 Ｖｏｆｓ에 있을 때에 기록 펄스 ＷＳ를 액티브 상태로 하는 것이 바람직하다.
(실시예 2)
도 15는, 실시예 2에 관련되는 구동방법에 의한 회로 동작의 설명에 제공하는 타이밍 파형도다.
실시예 1에서는, 복수 H기간에 있어서 각 H기간마다 간헐적으로, 기록 펄스 ＷＳ를 액티브 상태로 해서, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하도록 하고 있다. 이에 반해, 본 실시예 2에서는, 시간 t11로부터 임계값 보정처리시에 구동 트랜지스터(22)의 게이트 전위의 초기화처리에 들어가기 직전의 시간 t1n까지의 복수 H기간에 걸쳐서 연속적으로 기록 펄스 ＷＳ를 액티브 상태로 하고, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하도록 하고 있다.
이렇게, 복수 H기간에 걸쳐서 연속적으로 기록 펄스 ＷＳ를 액티브 상태로 하도록 했을 경우, 전술한 것 같이, 신호선(33)의 과도응답이 악화하지만, 기록 트 랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하는 시간을, 기록 펄스 ＷＳ를 간헐적으로 액티브 상태로 하는 실시예 1의 경우에 비해 길게 확보할 수 있으므로, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하는 것에 의한 Ｖｔｈ 특성의 디프레션으로의 시프트 효과는 크다.
[변형예]
상기 실시예에서는 임계값 보정처리를 일 회만 실행하는 구동법을 취할 경우에 적용한 예에 관하여 설명했지만, 본 발명은 이것에 한정되지 않고, 임계값 보정처리를 이동도 보정 및 신호 기록 처리와 함께 행하는 1수평주사 기간에 더해서, 해당 1수평주사 기간에 선행하는 복수의 수평주사 기간으로 분할해서 복수 회 실행하는, 소위 분할 Ｖｔｈ보정을 행하는 구동법을 채용할 경우에도 마찬가지로 적용 가능하다.
이렇게, 이동도 보정 및 신호 기록을 행하는 1수평주사 기간과, 해당 1수평주사 기간에 선행하는 복수의 수평주사 기간으로 분할해서 임계값 보정기간을 설정함으로써, 고화질화에 수반되는 다화소화에 의해 1수평주사 기간에 할당되는 시간이 짧아지더라도, 임계값 보정기간으로서 충분한 시간을 확보할 수 있으므로, 구동 트랜지스터(22)의 임계값전압 Ｖｔｈ를 확실하게 검출해서 저장용량(24)에 유지할 수 있고, 따라서 임계값 보정처리를 확실하게 행할 수 있다.
그리고 분할Ｖｔｈ보정을 행하는 구동법을 취할 경우에 있어서도, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가함으로써 발광 기간에서의 음의 바이어스에 의한 기 록 트랜지스터(23)의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 발광 전류의 저하를 억제할 수 있으므로, 표시 패널(70)의 경시적인 휘도 저하를 억제할 수 있다.
또한 상기 실시예에서는 기록 트랜지스터(23)로서 N채널형 트랜지스터를 사용함으로써 기록 펄스 ＷＳ의 하이 레벨이 액티브가 되기 때문에, 구동 트랜지스터(22)에 전류가 흐르지 않고 있을 때에, 기록 트랜지스터(23)의 게이트 전극에 양의 바이어스 전압을 인가하는 것으로 했지만, 기록 트랜지스터(23)로서 P채널형 트랜지스터를 사용한 화소회로의 경우에는, 기록 트랜지스터(23)의 게이트 전극에 음의 바이어스 전압을 인가하도록 하면 좋다. 즉, 기록 트랜지스터(23)를 비도통 상태로 할 때의 바이어스 전압과 반대 극성의 바이어스 전압을 인가하도록 하면 좋다.
또한, 상기 실시예에서는 구동 트랜지스터(22)에 공급하는 전원전위 ＤＳ를 제1 전위 Ｖｃｃｐ과 제2 전위 Ｖｉｎｉ로 전환 가능한 구성으로 하고, 해당 전원전위 ＤＳ의 전환에 의해 유기ＥＬ소자(21)의 발광/비발광을 제어하는 트랜지스터와, 구동 트랜지스터(22)의 소스 전위 Ｖｓ를 초기화하는 트랜지스터를 생략하고, 또, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ에 주는 기준전위 Ｖｏｆｓ를 영상신호의 신호 전압 Ｖｓｉｇ와 같은 신호선(33)으로부터 공급하는 구성을 취함으로써 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 초기화하는 트랜지스터를 생략한 구성의 유기ＥＬ표시장치에 적용했을 경우를 예로 들어서 설명했지만, 본 발명은 이 적용예에 한정되는 것이 아니다.
즉, 구동 트랜지스터(22) 및 기록 트랜지스터(23)에 더해서, 유기ＥＬ소자(21)의 발광/비발광을 제어하는 트랜지스터를 가지거나, 구동 트랜지스터(22)의 소스 전위 Ｖｓ를 초기화하는 트랜지스터를 가지거나, 구동 트랜지스터(22)의 게이트 전위 Ｖｇ를 초기화하는 트랜지스터를 가지는 구성의 화소를 갖는 유기ＥＬ표시장치에도 마찬가지로 적용 가능하다.
또한 상기 실시예에서는 화소회로(20)의 전기광학소자로서, 유기ＥＬ소자를 사용한 유기ＥＬ표시장치에 적용했을 경우를 예로 들어서 설명했지만, 본 발명은 이 적용예에 한정되는 것이 아니다. 구체적으로는, 무기ＥＬ소자, ＬＥＤ소자, 반도체 레이저 소자 등, 디바이스에 흐르는 전류값에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자(발광소자)를 사용한 표시장치 전반에 적용 가능하다.
[적용예]
이상 설명한 본 발명에 의한 표시장치는, 일례로서, 도 16∼도 20에 나타내는 여러 가지 전자기기, 예를 들면 디지털 카메라, 노트형 PC, 휴대전화 등의 휴대 단말장치, 비디오 카메라 등, 전자기기에 입력된 영상신호, 혹은, 전자기기 내에서 생성한 영상신호를, 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 표시장치에 적용하는 것이 가능하다.
이렇게, 모든 분야의 전자기기의 표시장치로서 본 발명에 의한 표시장치를 사용함으로써, 전술한 실시예의 설명으로부터 분명한 것처럼, 본 발명에 의한 표시장치는, 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 발광 전류의 저하를 억제하고, 표시 패널의 경 시적인 휘도 저하를 억제할 수 있기 때문에, 각종 전자기기에 있어서, 고품위의 화상표시를 행할 수 있다.
이 때, 본 발명에 의한 표시장치는, 봉지된 구성의 모듈 형상의 것도 포함한다. 예를 들면, 화소 어레이부(30)에 투명한 유리 등의 대향부에 부착되어 형성된 표시 모듈이 해당한다. 이 투명한 대향부에는, 컬러필터, 보호막 등, 그리고, 상기한 차광막이 설치될 수 있다. 이 때, 표시 모듈에는, 외부에서 화소 어레이부에의 신호 등을 입출력하기 위한 회로부나 ＦＰＣ(플랙시블 프린트 서킷) 등이 설치되어도 된다.
이하에, 본 발명이 적용되는 전자기기의 구체적인 예에 관하여 설명한다.
도 16은 본 발명이 적용되는 텔레비전 세트의 외관을 나타내는 사시도다. 본 적용예에 관련되는 텔레비전 세트는, 프런트 패널(102)이나 필터 유리(103) 등으로 구성된 영상표시 화면부(101)를 포함하고, 그 영상표시 화면부(101)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.
도 17은 본 발명이 적용되는 디지털 카메라의 외관을 나타내는 사시도이며 17a는 앞쪽에서 본 사시도, 17b는 뒤쪽에서 본 사시도다. 본 적용예에 관련되는 디지털 카메라는, 플래시용 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시부(112)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.
도 18은 본 발명이 적용되는 노트형 PC의 외관을 나타내는 사시도다. 본 적용예에 관련되는 노트형 PC는, 본체(121)에, 문자 등을 입력할 때 조작되는 키보 드(122), 화상을 표시하는 표시부(123) 등을 포함하고, 그 표시부(123)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.
도 19는 본 발명이 적용되는 비디오 카메라의 외관을 나타내는 사시도다. 본 적용예에 관련되는 비디오 카메라는, 본체부(131), 전방을 향한 측면에 피사체 촬영용 렌즈(132), 촬영시의 스타트/스톱 스위치(133), 표시부(134) 등을 포함하고, 그 표시부(134)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.
도 20은 본 발명이 적용되는 휴대 단말장치, 예를 들면 휴대전화기를 나타내는 외관도이며, 20a는 연 상태에서의 정면도, 20b는 그 측면도, 20c는 닫은 상태에서의 정면도, 20d는 좌측면도, 20e는 우측면도, 20f는 평면도, 20g는 하면도다. 본 적용예에 관련되는 휴대전화기는, 상측 케이싱(141), 하측 케이싱(142), 연결부(여기에서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카메라(147) 등을 포함하고, 그 디스플레이(144)나 서브 디스플레이(145)로서 본 발명에 의한 표시장치를 사용함으로써 제조된다.
도 1은 본 발명이 적용되는 유기ＥＬ표시장치의 구성의 개략을 나타내는 시스템 구성도다.
도 2는 화소(화소회로)의 구체적인 구성예를 게시하는 회로도다.
도 3은 화소의 단면구조의 일례를 게시하는 단면도다.
도 4는 본 발명이 적용되는 유기ＥＬ표시장치의 기본적인 회로 동작의 설명에 제공하는 타이밍 파형도다.
도 5는 기본적인 회로 동작의 설명도(그 1)다.
도 6은 기본적인 회로 동작의 설명도(그 2)다.
도 7은 구동 트랜지스터의 임계값전압 Ｖｔｈ의 편차에 기인하는 과제의 설명에 제공하는 특성도다.
도 8은 구동 트랜지스터의 이동도 μ의 편차에 기인하는 과제의 설명에 제공하는 특성도다.
도 9는 임계값 보정, 이동도 보정의 유무에 따른 영상신호의 신호 전압 Ｖｓｉｇ와 구동 트랜지스터의 드레인·소스간 전류 Ｉｄｓ와의 관계의 설명에 제공하는 특성도다.
도 10은 음의 바이어스 인가시의 임계값전압 Ｖｔｈ의 변동 특성의 일례를 도시한 도면이다.
도 11은 기록 펄스 ＷＳ의 상승 파형과 이동도 보정의 최적의 보정시간 t와의 관계를 나타내는 파형도다.
도 12는 발광 기간에서의 음의 바이어스에 의한 기록 트랜지스터의 Ｖｔｈ 특성의 디프레션으로의 시프트에 기인하는 결함의 설명에 제공하는 파형도다.
도 13은 양 바이어스 인가시의 임계값전압 Ｖｔｈ의 변동 특성의 일례를 도시한 도면이다.
도 14는 실시예 1에 관련되는 구동방법에 의한 회로 동작의 설명에 제공하는 타이밍 파형도다.
도 15는 실시예 2에 관련되는 구동방법에 의한 회로 동작의 설명에 제공하는 타이밍 파형도다.
도 16은 본 발명이 적용되는 텔레비전 세트의 외관을 나타내는 사시도다.
도 17은 본 발명이 적용되는 디지털 카메라의 외관을 나타내는 사시도이며 17a는 앞쪽에서 본 사시도, 17b는 뒤쪽에서 본 사시도다.
도 18은 본 발명이 적용되는 노트형 PC의 외관을 나타내는 사시도다.
도 19는 본 발명이 적용되는 비디오 카메라의 외관을 나타내는 사시도다.
도 20은 본 발명이 적용되는 휴대전화기를 나타내는 외관도이며, 20a는 연 상태에서의 정면도, 20b는 그 측면도, 20c는 닫은 상태에서의 정면도, 20d는 좌측면도, 20e는 우측면도, 20f는 평면도, 20g는 하면도다.
[부호의 설명]
10…유기ＥＬ표시장치, 20…화소(화소회로),
21…유기ＥＬ소자, 22…구동 트랜지스터,
23…기록 트랜지스터, 24…저장용량,
25…보조용량, 30…화소 어레이부,
31(31-1∼31-m)…주사선, 32(32-1∼32-m)…전원공급선,
33(33-1∼33-n)…신호선, 34…공통 전원공급선,
40…기록 주사 회로, 50…전원공급 주사 회로,
60…신호 출력 회로, 70…표시 패널

Claims (7)

  1. 전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호를 유지하는 저장용량과, 상기 저장용량에 유지된 상기 영상신호에 근거하여 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함한 화소가 행렬 모양으로 배치된 화소 어레이부와,
    상기 화소 어레이부의 각 화소를 구동하는 구동부를 구비하고,
    상기 구동부는,
    상기 전기광학소자의 비발광 기간에, 상기 구동 트랜지스터의 게이트 전극의 초기화 전위를 기준으로 해서 상기 초기화 전위에서 상기 구동 트랜지스터의 임계값전압을 감한 전위를 향하여, 상기 구동 트랜지스터의 상기 전기광학소자측의 전극의 전위를 변화시키는 임계값 보정처리와, 상기 구동 트랜지스터에 흐르는 전류를 상기 구동 트랜지스터의 게이트 전극측에 부귀환시키는 이동도 보정처리를 순차적으로 실행하고,
    상기 기록 트랜지스터의 게이트 전극에 경사 파형을 인가하는 것에 의해, 상기 화소에 있어서 이동도 보정처리의 시간을, 상기 화소에 공급하는 영상신호에 반비례시키고,
    상기 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    상기 구동부는, 상기 임계값 보정처리와 상기 이동도 보정처리를 실행하는 1 수평주사 기간에 선행하는 적어도 1수평주사 기간에 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치.
  3. 제 2항에 있어서,
    상기 구동부는, 상기 임계값 보정처리와 상기 이동도 보정처리를 실행하는 1수평주사 기간에 선행하는 복수의 수평주사 기간마다 간헐적으로 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치.
  4. 제 3항에 있어서,
    상기 초기화 전위는, 영상신호를 공급하는 신호선을 통해서 선택적으로 상기 화소에 공급되고,
    상기 구동부는, 상기 신호선의 전위가 상기 초기화 전위에 있을 때에 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치.
  5. 제 2항에 있어서,
    상기 구동부는, 상기 임계값 보정처리와 상기 이동도 보정처리를 실행하는 1수평주사 기간에 선행하는 복수의 수평주사 기간에 걸쳐서 연속적으로 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치.
  6. 전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호를 유지하는 저장용량과, 상기 저장용량에 유지된 상기 영상신호에 근거하여 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함한 화소가 행렬 모양으로 배치된 화소 어레이부를 구비한 표시장치의 구동방법으로서,
    상기 전기광학소자의 비발광 기간에, 상기 구동 트랜지스터의 게이트 전극의 초기화 전위를 기준으로 해서 상기 초기화 전위에서 상기 구동 트랜지스터의 임계값전압을 감한 전위를 향해서, 상기 구동 트랜지스터의 상기 전기광학소자측의 전극의 전위를 변화시키는 임계값 보정처리와, 상기 구동 트랜지스터에 흐르는 전류를 상기 구동 트랜지스터의 게이트 전극측에 부귀환시키는 이동도 보정처리를 순차적으로 실행하고,
    상기 기록 트랜지스터의 게이트 전극에 경사 파형을 인가하는 것에 의해, 상기 화소에 있어서 이동도 보정처리의 시간을, 상기 화소에 공급하는 영상신호에 반비례시키고,
    상기 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 표시장치의 구동방법.
  7. 전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호를 유지하는 저장용량과, 상기 저장용량에 유지된 상기 영상신호에 근거하여 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함한 화소가 행렬 모양으로 배치된 화소 어레이부와,
    상기 화소 어레이부의 각 화소를 구동하는 구동부를 구비한 표시장치를 갖는 전자기기로서,
    상기 구동부는,
    상기 전기광학소자의 비발광 기간에, 상기 구동 트랜지스터의 게이트 전극의 초기화 전위를 기준으로 해서 상기 초기화 전위에서 상기 구동 트랜지스터의 임계값전압을 감한 전위를 향해서, 상기 구동 트랜지스터의 상기 전기광학소자측의 전극의 전위를 변화시키는 임계값 보정처리와, 상기 구동 트랜지스터에 흐르는 전류를 상기 구동 트랜지스터의 게이트 전극측에 부귀환시키는 이동도 보정처리를 순차적으로 실행하고,
    상기 기록 트랜지스터의 게이트 전극에 경사 파형을 인가하는 것에 의해, 상기 화소에 있어서 이동도 보정처리의 시간을, 상기 화소에 공급하는 영상신호에 반비례시키고,
    상기 구동 트랜지스터에 전류가 흐르지 않고 있을 때에, 상기 기록 트랜지스터의 게이트 전극에 양의 바이어스 전압을 인가하는 것을 특징으로 하는 전자기기.
KR20080108677A 2007-11-07 2008-11-04 표시장치, 표시장치의 구동방법 및 전자기기 KR101486287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007289309A JP4715833B2 (ja) 2007-11-07 2007-11-07 表示装置、表示装置の駆動方法および電子機器
JPJP-P-2007-289309 2007-11-07

Publications (2)

Publication Number Publication Date
KR20090047359A KR20090047359A (ko) 2009-05-12
KR101486287B1 true KR101486287B1 (ko) 2015-01-26

Family

ID=40587619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080108677A KR101486287B1 (ko) 2007-11-07 2008-11-04 표시장치, 표시장치의 구동방법 및 전자기기

Country Status (5)

Country Link
US (1) US8339337B2 (ko)
JP (1) JP4715833B2 (ko)
KR (1) KR101486287B1 (ko)
CN (1) CN101430860B (ko)
TW (1) TWI407409B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5186950B2 (ja) * 2008-02-28 2013-04-24 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2010039119A (ja) * 2008-08-04 2010-02-18 Sony Corp 表示装置及びその駆動方法と電子機器
JP2010117475A (ja) 2008-11-12 2010-05-27 Sony Corp 表示装置、電子機器および表示装置の駆動方法
JP5590285B2 (ja) * 2009-03-06 2014-09-17 ソニー株式会社 表示装置
WO2011033909A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
KR101056223B1 (ko) * 2009-11-06 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101125571B1 (ko) * 2010-02-05 2012-03-22 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
JP5830761B2 (ja) * 2011-05-10 2015-12-09 株式会社Ｊｏｌｅｄ 表示装置及び電子機器
KR101859470B1 (ko) * 2011-05-27 2018-06-28 엘지디스플레이 주식회사 발광표시장치
WO2013084702A1 (ja) * 2011-12-09 2013-06-13 ソニー株式会社 表示装置、表示パネル、およびその駆動方法、ならびに電子機器
KR101951665B1 (ko) * 2012-01-27 2019-02-26 삼성디스플레이 주식회사 화소 회로, 그 구동 방법, 및 이를 포함하는 유기 발광 표시 장치
KR102016391B1 (ko) * 2012-12-03 2019-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR102033374B1 (ko) * 2012-12-24 2019-10-18 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
CN107452335B (zh) 2017-09-22 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及驱动方法、oled显示面板
KR102593326B1 (ko) * 2018-11-26 2023-10-25 엘지디스플레이 주식회사 유기발광 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115225A1 (en) 2005-11-14 2007-05-24 Sony Corporation Display apparatus and driving method thereof
JP2007133284A (ja) 2005-11-14 2007-05-31 Sony Corp 表示装置及びその駆動方法
JP2007171828A (ja) 2005-12-26 2007-07-05 Sony Corp 表示装置及びその駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
JP5036166B2 (ja) * 2005-11-14 2012-09-26 アノト アクティエボラーク 手書き入力システム並びにこれに適用される電子ペン装置及び位置座標符号化媒体
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115225A1 (en) 2005-11-14 2007-05-24 Sony Corporation Display apparatus and driving method thereof
JP2007133284A (ja) 2005-11-14 2007-05-31 Sony Corp 表示装置及びその駆動方法
JP2007171828A (ja) 2005-12-26 2007-07-05 Sony Corp 表示装置及びその駆動方法

Also Published As

Publication number Publication date
CN101430860B (zh) 2011-02-09
KR20090047359A (ko) 2009-05-12
JP4715833B2 (ja) 2011-07-06
US20090115709A1 (en) 2009-05-07
US8339337B2 (en) 2012-12-25
TW200929139A (en) 2009-07-01
JP2009116057A (ja) 2009-05-28
CN101430860A (zh) 2009-05-13
TWI407409B (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
KR101486287B1 (ko) 표시장치, 표시장치의 구동방법 및 전자기기
KR101976085B1 (ko) 표시장치
KR101559368B1 (ko) 표시장치, 표시장치의 구동방법 및 전자기기
KR101504601B1 (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
KR101567734B1 (ko) 표시 장치 및 전자 기기
KR101524084B1 (ko) 표시장치 및 전자기기
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4640443B2 (ja) 表示装置、表示装置の駆動方法および電子機器
KR101557290B1 (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2009169145A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008249743A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010008718A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145893A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251546A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251545A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145580A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009237425A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008286897A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010002794A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 4