KR101481665B1 - Luminescence dispaly panel and fabricating method of the same - Google Patents

Luminescence dispaly panel and fabricating method of the same Download PDF

Info

Publication number
KR101481665B1
KR101481665B1 KR20080059891A KR20080059891A KR101481665B1 KR 101481665 B1 KR101481665 B1 KR 101481665B1 KR 20080059891 A KR20080059891 A KR 20080059891A KR 20080059891 A KR20080059891 A KR 20080059891A KR 101481665 B1 KR101481665 B1 KR 101481665B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
thin film
film transistor
Prior art date
Application number
KR20080059891A
Other languages
Korean (ko)
Other versions
KR20100000404A (en
Inventor
이강주
이종균
김민기
한창욱
김옥희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080059891A priority Critical patent/KR101481665B1/en
Publication of KR20100000404A publication Critical patent/KR20100000404A/en
Application granted granted Critical
Publication of KR101481665B1 publication Critical patent/KR101481665B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 재료와 구조 변경없이 발광 효율을 증가시킬 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다. The present invention provides a light emitting display panel capable of increasing the luminous efficiency without changing materials and structures, and a method of manufacturing the same.

본 발명에 따른 발광 표시 패널은 하부 기판 상에 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 상기 화소 전극 상에 형성된 제1 전극과, 상기 제1 전극 상에 발광층을 포함하는 유기층과, 상기 유기층 상에 형성된 제2 전극과, 상기 발광층과 대응되는 영역에 다수의 마이크로 렌즈가 형성된 렌즈 보호막을 포함하는 것을 특징으로 한다. A light emitting display panel according to the present invention includes a thin film transistor on a lower substrate, a pixel electrode connected to a drain electrode of the thin film transistor, a first electrode formed on the pixel electrode, and a light emitting layer on the first electrode. A second electrode formed on the organic layer, and a lens protective film having a plurality of microlenses formed in a region corresponding to the light emitting layer.

마이크로 렌즈, 렌즈 보호막, 발광층 A micro lens, a lens protective film, a light emitting layer

Description

발광 표시 패널 및 그의 제조 방법{LUMINESCENCE DISPALY PANEL AND FABRICATING METHOD OF THE SAME}FIELD OF THE INVENTION The present invention relates to a light emitting display panel,

본 발명은 재료와 구조 변경없이 발광 효율을 증가시킬 수 있는 발광 표시 패널 및 그의 제조 방법에 관한 것이다. The present invention relates to a light emitting display panel capable of increasing light emitting efficiency without changing materials and structures, and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. An organic light emitting display (OLED) for displaying an image by controlling the amount of light emitted from the organic light emitting layer by using a flat panel display capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT) OLED is a self-luminous device using a thin light emitting layer between electrodes and has the advantage of being thin like a paper.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀의 제1 전극을 구동한다. OEL 셀은 셀 구동부와 접속된 제1 전극과, 제1 전극 위에 발광층이 포함된 유기층과, 유기층 위에 제2 전극으로 구성된다. In the active matrix OLED (AMOLED), pixels composed of three color (R, G, B) sub-pixels are arranged in a matrix form to display an image. Each sub-pixel includes an organic electroluminescent (OEL) cell and a cell driver for independently driving the OEL cell. The cell driver comprises at least two thin film transistors and a storage capacitor connected between a gate line for supplying a scan signal, a data line for supplying a video data signal, and a common power supply line for supplying a common power supply signal, One electrode is driven. The OEL cell includes a first electrode connected to the cell driving unit, an organic layer including a light emitting layer on the first electrode, and a second electrode on the organic layer.

이때, 표시 패널의 발광 효율을 증가시키는 방법으로 인광(phosphorescence) 재료를 이용하거나 유기층의 두께를 두껍게하여 효율을 최대한 끌어 올리는 방법이 있다. 하지만, 신규 재료를 개발하는 것은 많은 시간과 인력이 필요로하며, 두께 등의 구조를 최적화를 통한 방법은 수명 등에도 좋지 않은 영향을 미칠 수 있고, 재료의 한계를 넘어설 수 없다. 이에 따라, 표시 패널의 구조와 재료의 변경없이 광방출 효율을 높일 수 있는 방법이 개발되어야 한다.Here, as a method of increasing the luminous efficiency of the display panel, there is a method of maximizing the efficiency by using a phosphorescence material or increasing the thickness of the organic layer. However, the development of new materials requires a lot of time and manpower, and the method of optimizing the structure such as thickness may have a bad influence on the life span, etc., and can not exceed the material limit. Accordingly, a method of increasing the light emission efficiency without changing the structure and material of the display panel should be developed.

상기와 같은 문제점을 위하여, 본 발명은 재료와 구조 변경없이 발광 효율을 증가시킬 수 있는 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다. In order to solve the above problems, the present invention provides a light emitting display panel and a method of manufacturing the same that can increase luminous efficiency without changing materials and structures.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널은 하부 기판 상에 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 상기 화소 전극 상에 형성된 제1 전극과, 상기 제1 전극 상에 발광층을 포함하는 유기층과, 상기 유기층 상에 형성된 제2 전극과, 상기 발광층과 대응되는 영역에 다수의 마이크로 렌즈가 형성된 렌즈 보호막을 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a light emitting display panel including a thin film transistor on a lower substrate, a pixel electrode connected to a drain electrode of the thin film transistor, a first electrode formed on the pixel electrode, A first electrode formed on the organic layer; and a lens protective layer having a plurality of microlenses formed in a region corresponding to the light emitting layer.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 하부 기판 상에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터의 드레인 전극과 접속되도록 화소 전극을 증착하는 단계와, 상기 화소 전극 상에 제1 전극, 발광층을 포함하는 유기층, 제2 전극을 증착하는 단계와, 상기 박막 트랜지스터, 화소 전극, 제1 전극, 유기층, 제2 전극이 형성된 하부 기판 상에 상기 발광층과 대응되는 영역에 다수의 마이크로 렌즈를 가지는 렌즈 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a method of manufacturing a light emitting display panel, including forming a thin film transistor on a lower substrate, depositing a pixel electrode to be connected to a drain electrode of the thin film transistor, A step of depositing a first electrode, an organic layer including a light emitting layer, and a second electrode on the electrode, and forming a second electrode on the lower substrate on which the thin film transistor, the pixel electrode, the first electrode, the organic layer, And forming a lens protective film having a plurality of microlenses on the substrate.

본 발명에 따른 발광 표시 패널 및 그의 제조 방법은 박막 트랜지스터, 제1 전극, 발광층이 포함된 유기층, 제2 전극이 형성된 하부 기판 상에 발광층과 대응되는 영역에 다수의 마이크로 렌즈가 형성된 렌즈 보호막을 형성한다. 이와 같이, 발광층과 대응되는 영역에 다수의 마이크로 렌즈를 형성함으로써 발광 효율을 높일 수 있다. A light emitting display panel and a method of manufacturing the same according to the present invention include a thin film transistor, a first electrode, an organic layer including a light emitting layer, and a lens protective layer formed on a lower substrate on which a second electrode is formed, do. As described above, by forming a plurality of microlenses in the region corresponding to the light emitting layer, the light emitting efficiency can be increased.

또한, 발광 표시 패널의 구조 및 재료 변경 없이 하부 기판 상에 렌즈 보호막을 형성하여 다수의 마이크로 렌즈 패턴만 형성하는 방법으로 공정 단순화가 가능하며, 구동 전압, 수명 등에 영향이 없이 광효율을 증가시킬 수 있다. In addition, the method can simplify the process by forming a plurality of microlens patterns by forming the lens protective film on the lower substrate without changing the structure and material of the light emitting display panel, and can increase the light efficiency without affecting the driving voltage, .

이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 4e를 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 1 to 4E.

도 1은 본 발명 실시 예에 따른 발광 표시 패널의 단면도이고, 도 2는 도 1에 도시된 다수의 마이크로 렌즈를 나타낸 평면도이다. FIG. 1 is a cross-sectional view of a light emitting display panel according to an embodiment of the present invention, and FIG. 2 is a plan view showing a plurality of microlenses shown in FIG.

발광 표시 패널의 한 화소는 게이트 라인, 데이터 라인 및 전원 라인과 접속된 셀 구동부와, 셀 구동부와 전원 라인과 접속된 유기 전계 발광(OEL) 셀을 포함한다. One pixel of the light emitting display panel includes a cell driver connected to a gate line, a data line, and a power source line, and an organic electroluminescent (OEL) cell connected to a cell driver and a power source line.

셀 구동부는 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 스위치 박막 트랜지스터 및 전원 라인과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터와, 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 구비한다.The cell driver includes a switch thin film transistor connected to the gate line and the data line, a drive thin film transistor connected between the switch thin film transistor and the power line and the anode of the OEL cell, and a storage connected between the power line and the drain electrode of the switch thin film transistor And a capacitor.

스위치 박막 트랜지스터는 게이트 라인에 스캔 펄스가 공급되면 턴-온되어 데이터 라인에 공급된 데이터 신호를 스토리지 캐패시터 및 구동 박막 트랜지스터의 게이트 전극으로 공급한다. 구동 박막 트랜지스터는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터가 턴-오프되더라도 스토리지 캐패시터에 충전된 전압에 의해 구동 박막 트랜지스터는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다. The switch thin film transistor is turned on when a scan pulse is supplied to the gate line, and supplies the data signal supplied to the data line to the gate electrode of the storage capacitor and the drive thin film transistor. The driving thin film transistor controls the amount of light emitted from the OEL cell by controlling the current (I) supplied to the OEL cell from the power supply line in response to the data signal supplied to the gate electrode. Also, even if the switch thin film transistor is turned off, the driving thin film transistor supplies a constant current (I) until the data signal of the next frame is supplied by the voltage charged in the storage capacitor, so that the OEL cell maintains the light emission.

구동 박막 트랜지스터는 도 1에 도시된 바와 같이 하부 기판(101) 위에 형성된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 소스 전극(110) 및 드레인 전극(108) 사이에 채널을 형성하는 활성층(116)과, 소스 전극(110) 및 드레인 전극(108)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)으로 구성된다. 또한, 하부 기판(101) 상에 형성된 구동 박막 트랜지스터 상에 무기 절연 물질로 형성된 무기 보호막(118)과, 유기 절연 물질로 형성된 유기 보호막(120)을 형성할 수 있다. 1, the driving thin film transistor includes a gate electrode 102 formed on a lower substrate 101, a gate insulating film 106 covering the gate electrode 102, and a gate electrode 102 sandwiched between the gate insulating film 106 The active layer 116 which overlaps the source electrode 110 and the drain electrode 108 and forms a channel between the source electrode 110 and the drain electrode 108 and the active layer 116 excluding the channel portion for ohmic contact with the source electrode 110 and the drain electrode 108. [ And an ohmic contact layer 116 formed on the ohmic contact layer 114. An inorganic protective layer 118 formed of an inorganic insulating material and an organic protective layer 120 formed of an organic insulating material may be formed on the driving thin film transistor formed on the lower substrate 101.

OEL 셀은 구동 박막 트랜지스터를 덮는 무기 보호막(118) 및 유기 보호막(120) 상에 화소 전극(124)과, 화소 전극(124)을 노출시키는 뱅크 절연막(126)과, 유기홀(128)을 통해 노출된 화소 전극(124) 위에 형성된 제1 전극(130)과, 제1 전극(130) 위에 형성된 발광층을 포함하는 유기층(132)과, 유기층(132) 위에 형성된 제2 전극(134)과, 마이크로 렌즈 어레이(138)가 형성된 렌즈 형성층(136)으로 구성된다. The OEL cell includes an inorganic protective film 118 covering the driving thin film transistor, a pixel electrode 124 on the organic protective film 120, a bank insulating film 126 exposing the pixel electrode 124, A first electrode 130 formed on the exposed pixel electrode 124, an organic layer 132 including a light emitting layer formed on the first electrode 130, a second electrode 134 formed on the organic layer 132, And a lens forming layer 136 having a lens array 138 formed thereon.

이때, 화소 전극(124)은 ITO(Indum Tin Oxide; ITO), IZO(Indum Zinc Oxide; IZO) 등과 같은 투명 물질로 형성될 수 있다. 제1 전극(130)은 양극으로 금속 물질과 투명 도전 물질로 형성되며, 예로 들어, 알루미늄(Al)과 같이 반사율이 높은 금속 물질으로 형성될 수 있다. 제2 전극(134)은 음극으로 알루미늄-은(AlAg) 합금 또는 투명 도전 물질로 형성할 수 있다.At this time, the pixel electrode 124 may be formed of a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. The first electrode 130 is formed of a metal material and a transparent conductive material as an anode, and may be formed of a metal material having a high reflectance such as aluminum (Al). The second electrode 134 may be formed of an aluminum-silver (AlAg) alloy or a transparent conductive material as a cathode.

따라서, 유기층(132)은 제1 전극(130) 상에 정공 주입층(Hole Injection Layer;HIL), 정공 수송층(Hole Transport Layer;HTL), 발광층, 전자 수송층(Electron Transport Layer; ETL), 전자 주입층(Electron Injection layer;EIL)으로 순차적으로 적층되어 형성된다. 이러한, 유기층(132)에 포함된 발광층은 제2 전극(134)을 통하여 전자와 제1 전극(130)을 통하여 정공이 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(180) 방향으로 전면 발광하게 된다. Accordingly, the organic layer 132 may include a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer, an electron transport layer (ETL) And an electron injection layer (EIL). The light emitting layer included in the organic layer 132 recombines holes and electrons through the second electrode 134 through the first electrode 130. The generated excitons return to the ground state and light of a specific wavelength is emitted to the upper substrate 180).

렌즈 형성층(136)은 하부 기판(101) 상에 발광층과 대응되는 영역에 다수의 마이크로 렌즈(138)를 형성한다. 다수의 마이크로 렌즈(138)는 발광층 영역에 형성하여 광효율을 높일 수 있다. 이때, 마이크로 렌즈(138)는 도 1에 도시된 바와 같이 반구 형태의 렌즈 형태로 형성될 수 있으며, 삼각형 형태의 렌즈 형태, 사각형 형태의 렌즈 형태 등으로 다각형 형태의 렌즈로 형성될 수 있다. 다수의 마이크로 렌즈(138)는 발광층과의 거리가 가까울수록 높은 발광 효율을 나타낼 수 있다. 따라서, 본 발명의 다수의 마이크로 렌즈(138)는 제2 전극(134)에서부터 렌즈 하부까지의 거리가 0.1~10㎛ 범위 내에서 형성된다. 또한, 다수의 마이크로 렌즈(138)는 도 2에 도시된 바와 같이 단위 면적당 마이크로 렌즈(138)의 패턴을 많을수록 발광 효율을 높일 수 있다.The lens forming layer 136 forms a plurality of microlenses 138 on the lower substrate 101 in a region corresponding to the light emitting layer. A plurality of microlenses 138 may be formed in the light emitting layer region to increase the light efficiency. At this time, the microlenses 138 may be formed as a hemispherical lens, as shown in FIG. 1, and may be formed as a triangular lens or a rectangular lens. A plurality of microlenses 138 can exhibit a high luminous efficiency as the distance from the light emitting layer is short. Accordingly, the plurality of microlenses 138 of the present invention are formed within a range of 0.1 to 10 mu m from the second electrode 134 to the lower portion of the lens. In addition, as shown in FIG. 2, the number of microlenses 138 increases as the number of microlenses 138 per unit area increases.

도 3a 내지 도 3i는 본 발명의 실시 예에 따른 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이고, 도 4a 내지 도 4e는 본 발명의 실시 예에 따른 마이크로 렌즈 어레이를 설명하기 위해 단면도들이다. FIGS. 3A to 3I are cross-sectional views illustrating a method of manufacturing a light emitting display panel according to an embodiment of the present invention, and FIGS. 4A to 4E are cross-sectional views illustrating a microlens array according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 하부 기판(101) 상에 게이트 전극(102), 게이트 라인을 포함하는 게이트 금속 패턴이 형성된다. Referring to FIG. 3A, a gate metal pattern including a gate electrode 102 and a gate line is formed on a lower substrate 101.

구체적으로, 하부 기판(101) 상에 스퍼터링 등의 증착 방법을 통해 게이트 금속층이 증착된다. 게이트 금속층은 알루미늄(Al), 알루미늄 합금, 알루미늄-네오디뮴(AlAd), 구리(Cu), 티탄(Ti), 크롬(Cr) 등으로 이용된다. 게이트 금속층은 포토리소그래프 공정 및 식각 공정을 통해 패터닝됨으로써 게이트 라인, 게이트 전극(102)을 포함하는 게이트 금속 패턴이 형성된다. Specifically, a gate metal layer is deposited on the lower substrate 101 through a deposition method such as sputtering. The gate metal layer is used as aluminum (Al), aluminum alloy, aluminum-neodymium (AlAd), copper (Cu), titanium (Ti), chromium (Cr) The gate metal layer is patterned through a photolithographic process and an etching process to form a gate metal pattern including the gate line and the gate electrode 102.

도 3b를 참조하면, 게이트 전극 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(106)이 형성되고, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(112)이 형성된다. 3B, a gate insulating layer 106 is formed on a lower substrate 101 on which a gate electrode pattern is formed, and a semiconductor pattern 112 including an active layer 114 and an ohmic contact layer 116 is formed.

구체적으로, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion)등의 증착 방법 통해 무기 절연 물질이 전면 증착됨으로써 게이트 절연막(106)이 형성된다. 게이트 절연막 증착 방법으로 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 포 토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(112)이 형성된다. 게이트 절연막(106)으로는 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.Specifically, an inorganic insulating material is deposited on the lower substrate 101 on which a gate metal pattern is formed by a deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposition), thereby forming a gate insulating film 106. An amorphous silicon layer and an amorphous silicon layer doped with an impurity are sequentially formed as a gate insulating film deposition method. Subsequently, the amorphous silicon layer and the amorphous silicon layer doped with the impurity are panned by the photolithography process and the etching process, thereby forming the semiconductor pattern 112 including the active layer 114 and the ohmic contact layer 116. As the gate insulating film 106, an inorganic insulating material such as silicon nitride (SiOx), silicon oxide (SiNx), or the like is used.

도 3c를 참조하면, 반도체 패턴(112)이 형성된 게이트 절연막(106) 상에 소스 전극(110), 드레인 전극(108), 데이터 라인(104)을 포함하는 소스/드레인 전극 패턴이 형성된다. Referring to FIG. 3C, a source / drain electrode pattern including a source electrode 110, a drain electrode 108, and a data line 104 is formed on a gate insulating layer 106 on which a semiconductor pattern 112 is formed.

구체적으로, 반도체 패턴(112)이 형성된 게이트 절연막(106) 위에 소스/드레인 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 구리(Cu) 등으로 이용된다. 이 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 소스 전극(110), 드레인 전극(108)을 포함하는 소스/드레인 전극 패턴이 형성된다. 이어서, 소스 전극(110)과 드레인 전극(108)을 마스크로 하여 두 전극 사이로 노출된 오믹 접촉층(116)을 제거하여 활성층(114)이 노출되게 한다.Specifically, a source / drain metal layer is formed by a deposition method such as sputtering on the gate insulating film 106 on which the semiconductor pattern 112 is formed. As the source / drain metal layer, molybdenum (Mo), molybdenum tungsten (MoW), copper (Cu), or the like is used. The source / drain metal layer is patterned by a photolithography process and an etching process, thereby forming a source / drain electrode pattern including the source electrode 110 and the drain electrode 108. Then, the ohmic contact layer 116 exposed between the two electrodes is removed using the source electrode 110 and the drain electrode 108 as a mask to expose the active layer 114.

도 3d를 참조하면, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 컨택홀(122)을 포함하는 무기 및 유기 보호막(118,120)이 형성된다. Referring to FIG. 3D, inorganic and organic protective films 118 and 120 including a contact hole 122 are formed on a gate insulating film 106 on which a source / drain electrode pattern is formed.

구체적으로, 소스/드레인 전극 패턴이 형성된 게이트 절연막(106) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 무기 및 유기 보호막(118,120)이 형성된다. 그리고 무기 및 유기 보호막(118,120)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 컨택홀(122)이 형성된 다. 여기서, 무기 보호막(118)으로는 게이트 절연막(106)과 같은 무기 절연 물질이 이용되며, 유기 보호막(120)으로는 아크릴 등과 같은 유기 절연 물질이 이용된다. Specifically, the inorganic and organic protective films 118 and 120 are formed on the gate insulating film 106 on which the source / drain electrode patterns are formed by a method such as PECVD, spin coating, or spinless coating. Then, the inorganic and organic passivation layers 118 and 120 are patterned by a photolithography process and an etching process, thereby forming a contact hole 122. An inorganic insulating material such as a gate insulating film 106 is used for the inorganic protective film 118 and an organic insulating material such as acryl is used for the organic protective film 120.

도 3e를 참조하면, 무기 및 유기 보호막(118,120) 상에 화소 전극(124)이 형성된다. Referring to FIG. 3E, a pixel electrode 124 is formed on the inorganic and organic passivation layers 118 and 120.

구체적으로, 화소 전극(124)은 무기 및 유기 보호막(118,120) 상에 ITO,IZO 등과 같은 투명 도전 물질이 스퍼터링 등과 같은 증착 방법으로 형성된다. 이러한, 화소 전극(124)은 박막 트랜지스터의 드레인 전극(110)과 컨택홀(122)을 통해 접속된다. Specifically, a transparent conductive material such as ITO or IZO is formed on the inorganic and organic protective layers 118 and 120 by a deposition method such as sputtering. The pixel electrode 124 is connected to the drain electrode 110 of the thin film transistor through the contact hole 122.

도 3f를 참조하면, 화소 전극(124)이 형성된 하부 기판(101) 상에 유기홀(128)이 포함된 뱅크 절연막(126)이 형성된다.Referring to FIG. 3F, a bank insulating layer 126 including an organic hole 128 is formed on a lower substrate 101 on which a pixel electrode 124 is formed.

구체적으로, 화소 전극(124)이 형성된 하부 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질이 전면 도포된다. 이러한 유기 절연 물질은 포토리소그래피 공정 및 식각 공정으로 화소 전극(124)을 노출시키는 유기홀(128)이 포함된 뱅크 절연막(126)이 형성된다. Specifically, the photosensitive organic insulating material is entirely coated on the lower substrate 101 on which the pixel electrode 124 is formed through a coating method such as spin-spin coating or spin coating. In this organic insulating material, a bank insulating film 126 including an organic hole 128 for exposing the pixel electrode 124 is formed by a photolithography process and an etching process.

도 3g를 참조하면, 유기홀(128)이 포함된 뱅크 절연막(126)이 형성된 하부 기판(101) 상에 제1 전극(130), 유기층(132), 제2 전극(134)이 순차적으로 형성된다. 3G, a first electrode 130, an organic layer 132, and a second electrode 134 are sequentially formed on a lower substrate 101 on which a bank insulating layer 126 including an organic hole 128 is formed do.

구체적으로, 유기홀(128) 상에는 스퍼터링 방법으로 반사율이 높은 알루미늄과 같은 불투명한 물질이 증착되고, 정공 주입층(HIL), 정공 주입층(HIL), 발광층, 전자 수송층(ETL), 전자 주입층(EIL)이 포함된 유기층(126)이 순차적으로 형성된다. 이후, 유기층(126)이 형성된 하부 기판(101) 상에 ITO, IZO 등과 같은 투명 도전 물질로 제2 전극(134)이 형성된다. An opaque material such as aluminum having a high reflectance is deposited on the organic hole 128 by a sputtering method and a hole injecting layer (HIL), a hole injecting layer (HIL), a light emitting layer, an electron transporting layer (ETL) And an organic layer 126 including an electron transport layer (EIL) are sequentially formed. The second electrode 134 is formed of a transparent conductive material such as ITO or IZO on the lower substrate 101 on which the organic layer 126 is formed.

도 3h를 참조하면, 박막 트랜지스터, 화소 전극(124), 제1 전극(130), 유기층(132), 제2 전극(134)이 형성된 하부 기판(101) 상에 발광층과 대응되는 영역인 액티브 영역에 다수의 마이크로 렌즈(138) 패턴을 가지는 렌즈 형성층(136)이 형성된다. Referring to FIG. 3H, on the lower substrate 101 on which the thin film transistor, the pixel electrode 124, the first electrode 130, the organic layer 132, and the second electrode 134 are formed, A lens forming layer 136 having a plurality of microlens patterns 138 is formed.

구체적으로, 도 4a에 도시된 바와 같이 제1 유리 기판(160) 상에 금속층(162), 포토레지스트(164)가 도포되며, 이 후 도 4b에 도시된 바와 같이 마스크를 이용해서 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 다수의 반구 형태의 렌즈 모양(164)이 형성된다. 4A, a metal layer 162 and a photoresist 164 are coated on the first glass substrate 160. Thereafter, as shown in FIG. 4B, a photolithography process and a photolithography process are performed using a mask. A plurality of hemispherical lens shapes 164 are formed by patterning in the etching process.

도 4c에 도시된 바와 같이 다수의 반구 형태의 렌즈 모양이 형성된 제1 유리 기판(160)과 유기 절연 레진(172)이 형성된 제2 유리 기판(170)을 서로 마주보도록 제1 유리 기판(160) 상에 제2 유리 기판(170)을 덮어 반전된 다수의 반구 형태의 모양을 가지는 나노 임프린트용 몰드를 마련한다. A first glass substrate 160 having a plurality of hemispherical lens shapes and a second glass substrate 170 having an organic insulating resin 172 as shown in FIG. A second nano imprint mold having a plurality of inverted hemispherical shapes is provided on the second glass substrate 170.

다음으로, 도 4d에 도시된 바와 같이 박막 트랜지스터, 화소 전극(124), 제1 전극(130), 유기층(132), 제2 전극(134)이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 액상 형태의 유기 절연 레진(150)이 형성된다.4D, PECVD, sputtering, or the like is performed on the lower substrate 101 on which the thin film transistor, the pixel electrode 124, the first electrode 130, the organic layer 132, and the second electrode 134 are formed. The organic insulating resin 150 in the form of a liquid is formed.

이어서, 유기 절연 레진(150) 상부에 도 4a 내지 도 4c에 의해 마련된 다수의 반구 형태가 반전된 나노 임프린트용 몰드가 정렬된다. 나노 임프린트용 몰드 의 반전된 다수의 반구 형태(172)가 발광층을 포함하는 유기층(132)과 대응되게 정렬되어 가압된다. 이때, 나도 임프린트용 몰드의 재질은 유기 절연 레진이며, 렌즈 형성층(136)의 재질도 유기 절연 레진으로 이용된다. 따라서, 렌즈 형성층(136)과 나노 임프린트용 몰드가 서로 밀착되지 않도록 나노 임프린트 몰드에 표면 처리를 한다. Subsequently, a plurality of hemispherical mold inverted molds provided by FIGS. 4A to 4C are arranged on the organic insulating resin 150. The plurality of inverted hemispherical shapes 172 of the mold for the nanoimprint are aligned and pressed in correspondence with the organic layer 132 including the light emitting layer. At this time, the material of the imprint mold is an organic insulating resin, and the material of the lens forming layer 136 is also used as an organic insulating resin. Therefore, the nanoimprint mold is subjected to surface treatment so that the lens forming layer 136 and the mold for nano imprint are not in close contact with each other.

이에 따라, 도 3h에 도시된 바와 같이 박막 트랜지스터, 화소 전극(124), 제1 전극(130), 유기층(132), 제2 전극(134)이 형성된 하부 기판(101) 상에 다수의 마이크로 렌즈(138)를 가지는 렌즈 형성층(136)을 형성한 뒤, 도 3i와 같이 상부 기판(180)을 합착한다. 3H, on the lower substrate 101 on which the thin film transistor, the pixel electrode 124, the first electrode 130, the organic layer 132, and the second electrode 134 are formed, A lens forming layer 136 is formed on the upper substrate 180, and the upper substrate 180 is attached to the upper substrate 180 as shown in FIG. 3I.

한편, 도 3i에 도시된 바와 같이 박막 트랜지스터, 화소 전극(124), 제1 전극(130), 유기층(132), 제2 전극(134), 마이크로 렌즈(138)가 형성된 하부 기판(101)과 상부 기판(180)을 합착할 수 있고, 하부 기판(101) 상에 다수의 마이크로 렌즈(138)가 형성된 렌즈 형성층(136)이 하부 기판(101)에 형성된 어레이를 보호하기 때문에 상부 기판을 형성하지 않아도 된다.3I, a lower substrate 101 on which a thin film transistor, a pixel electrode 124, a first electrode 130, an organic layer 132, a second electrode 134, and a microlens 138 are formed, Since the lens forming layer 136 in which the upper substrate 180 is attached and the plurality of microlenses 138 are formed on the lower substrate 101 protects the array formed on the lower substrate 101, You do not have to.

또한, 상부 및 하부 기판(180,101)은 플렉시블(flexible) 기판을 사용할 수 있다. The upper and lower substrates 180 and 101 may be flexible substrates.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention.

도 1은 본 발명 실시 예에 따른 발광 표시 패널의 단면도이다.1 is a cross-sectional view of a light emitting display panel according to an embodiment of the present invention.

도 2는 도 1에 도시된 다수의 마이크로 렌즈를 나타낸 평면도이다. FIG. 2 is a plan view showing a plurality of microlenses shown in FIG. 1. FIG.

도 3a 내지 도 3i는 본 발명의 실시 예에 따른 발광 표시 패널의 제조 방법을 설명하기 위한 단면도들이다. 3A to 3I are cross-sectional views illustrating a method of manufacturing a light emitting display panel according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 실시 예에 따른 나노 임프린트용 몰드를 설명하기 위한 단면도들이다. 4A to 4E are cross-sectional views illustrating a mold for a nanoimprint according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

101 : 하부 기판 102 : 게이트 전극101: lower substrate 102: gate electrode

104 : 데이터 라인 106 : 게이트 절연막104: Data line 106: Gate insulating film

108 : 소스 전극 110 : 드레인 전극108: source electrode 110: drain electrode

112 : 반도체층 118 : 무기 보호막112: semiconductor layer 118: inorganic protective film

120 : 유기 보호막 122 : 컨택홀120: organic passivation layer 122: contact hole

124 : 화소 전극 126 : 뱅크 절연막124: pixel electrode 126: bank insulating film

130 : 제1 전극 132 : 유기층130: first electrode 132: organic layer

134 : 제2 전극 136 : 렌즈 형성층134: second electrode 136: lens forming layer

138 : 다수의 마이크로 렌즈 180 : 상부 기판138: a plurality of microlenses 180: upper substrate

Claims (9)

하부 기판 상에 박막 트랜지스터와;A thin film transistor on the lower substrate; 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과;A pixel electrode connected to a drain electrode of the thin film transistor; 상기 화소 전극 상에 형성된 제1 전극과;A first electrode formed on the pixel electrode; 상기 제1 전극 상에 발광층을 포함하는 유기층과;An organic layer including a light emitting layer on the first electrode; 상기 유기층 상에 형성된 제2 전극과;A second electrode formed on the organic layer; 상기 제 2 전극과 직접 접촉되도록 상기 하부 기판 상에 상기 발광층과 대응되는 영역에 다수의 마이크로 렌즈를 구비한 렌즈 형성층을 포함하는 것을 특징으로 하는 발광 표시 패널.And a plurality of microlenses formed on the lower substrate in a region corresponding to the light emitting layer so as to be in direct contact with the second electrode. 제1항에 있어서,The method according to claim 1, 상기 다수의 마이크로 렌즈는 반구 형태를 가지거나, 삼각형 형태, 사각형 형태, 다각형 형태를 가지는 것을 특징으로 하는 발광 표시 패널. Wherein the plurality of microlenses have a hemispherical shape, a triangular shape, a rectangular shape, and a polygonal shape. 제1항에 있어서,The method according to claim 1, 상기 다수의 마이크로 렌즈는 상기 제2 전극에서부터 렌즈 하부까지의 거리가 0.1~10㎛ 범위 내에서 형성되는 것을 특징으로 하는 발광 표시 패널. Wherein the plurality of microlenses are formed with a distance from the second electrode to a lower portion of the lens within a range of 0.1 to 10 占 퐉. 제1항에 있어서,The method according to claim 1, 상기 렌즈 형성층은 유기 절연 레진으로 형성되는 것을 특징으로 하는 발광 표시 패널. Wherein the lens forming layer is formed of an organic insulating resin. 하부 기판 상에 박막 트랜지스터를 형성하는 단계와;Forming a thin film transistor on the lower substrate; 상기 박막 트랜지스터의 드레인 전극과 접속되도록 화소 전극을 증착하는 단계와;Depositing a pixel electrode to be connected to a drain electrode of the thin film transistor; 상기 화소 전극 상에 제1 전극, 발광층을 포함하는 유기층, 제2 전극을 증착하는 단계와;Depositing a first electrode, an organic layer including a light emitting layer, and a second electrode on the pixel electrode; 상기 박막 트랜지스터, 화소 전극, 제1 전극, 유기층, 제2 전극이 형성된 하부 기판 상에 상기 발광층과 대응되는 영역에 상기 제2 전극과 직접 접촉되도록 다수의 마이크로 렌즈를 가지는 렌즈 형성층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법. Forming a lens forming layer having a plurality of microlenses on the lower substrate on which the thin film transistor, the pixel electrode, the first electrode, the organic layer, and the second electrode are formed and directly contacting the second electrode in a region corresponding to the light emitting layer, Wherein the light emitting display panel comprises a light emitting diode. 제5항에 있어서,6. The method of claim 5, 상기 렌즈 형성층 상에 형성된 다수의 마이크로 렌즈는 나노 임프린트용 몰드를 이용하여 형성하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.Wherein a plurality of microlenses formed on the lens forming layer is formed using a mold for nanoimprint. 제6항에 있어서,The method according to claim 6, 상기 나노 임프린트용 몰드를 형성하는 단계는The step of forming the mold for nanoimprint includes: 제1 유리 기판 상에 금속층 및 포토레지스트를 도포하는 단계와;Applying a metal layer and a photoresist on the first glass substrate; 포토리소그래피 공정 및 식각 공정으로 상기 금속층을 패터닝하여 다수의 반구 형태의 렌즈 모양을 형성하는 단계와;Patterning the metal layer by a photolithography process and an etching process to form a plurality of hemispherical lens shapes; 상기 다수의 반구 형태의 렌즈 모양이 형성된 상기 제1 유리 기판 상에 레진이 형성된 제2 유리 기판을 서로 마주보도록 상기 제1 유리 기판 상에 상기 제2 유리 기판을 덮어 상기 레진이 반전된 다수의 반구 형태의 모양을 가지는 나노 임프린트용 몰드를 형성 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법. The second glass substrate is coated on the first glass substrate so that the second glass substrate on which the resin is formed is opposed to the first glass substrate on which the plurality of hemispherical lens shapes are formed, And forming a mold for a nanoimprint having a shape of a shape. 제7항에 있어서,8. The method of claim 7, 상기 박막 트랜지스터, 화소 전극, 제1 전극, 유기층, 제2 전극이 형성된 하부 기판 상에 상기 발광층과 대응되는 영역에 다수의 마이크로 렌즈를 가지는 렌즈 형성층을 형성하는 단계는The step of forming a lens forming layer having a plurality of microlenses in a region corresponding to the light emitting layer on the lower substrate on which the thin film transistor, the pixel electrode, the first electrode, the organic layer, and the second electrode are formed 상기 반전된 다수의 반구 형태의 모양을 가지는 나노 임프린트용 몰드를 상기 박막 트랜지스터, 화소 전극, 제1 전극, 유기층, 제2 전극이 형성된 하부 기판 상에 정렬하는 단계와;Aligning the nanoimprint mold having the plurality of inverted hemispherical shapes on a lower substrate on which the thin film transistor, the pixel electrode, the first electrode, the organic layer, and the second electrode are formed; 상기 나노 임프린트용 몰드를 상기 발광층 영역과 대응되게 상기 렌즈 형성층을 가압하는 단계와; Pressing the mold for nanoimprint onto the lens forming layer so as to correspond to the light emitting layer region; 상기 발광층 영역과 대응되는 영역에 다수의 마이크로 렌즈를 포함하는 상기 렌즈 형성층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 패널의 제조 방법.And forming the lens forming layer including a plurality of microlenses in a region corresponding to the light emitting layer region. 제5항에 있어서,6. The method of claim 5, 상기 렌즈 형성층은 유기 절연 레진으로 형성되는 것을 특징으로 하는 발광 표시 패널의 제조 방법.Wherein the lens forming layer is formed of an organic insulating resin.
KR20080059891A 2008-06-24 2008-06-24 Luminescence dispaly panel and fabricating method of the same KR101481665B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080059891A KR101481665B1 (en) 2008-06-24 2008-06-24 Luminescence dispaly panel and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080059891A KR101481665B1 (en) 2008-06-24 2008-06-24 Luminescence dispaly panel and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20100000404A KR20100000404A (en) 2010-01-06
KR101481665B1 true KR101481665B1 (en) 2015-01-13

Family

ID=41810794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080059891A KR101481665B1 (en) 2008-06-24 2008-06-24 Luminescence dispaly panel and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR101481665B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215299B1 (en) 2010-12-30 2012-12-26 포항공과대학교 산학협력단 Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
KR102122518B1 (en) * 2012-12-21 2020-06-15 엘지디스플레이 주식회사 Transparent Organic Light Emitting Diode Display Having Hight Transmittance And Method For Manufacturing The Same
KR102307788B1 (en) * 2013-11-11 2021-10-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Nanostructures for oled devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (en) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same
KR20040071066A (en) * 2003-02-03 2004-08-11 세이코 엡슨 가부시키가이샤 Light emitting display panel and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (en) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same
KR20040071066A (en) * 2003-02-03 2004-08-11 세이코 엡슨 가부시키가이샤 Light emitting display panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR20100000404A (en) 2010-01-06

Similar Documents

Publication Publication Date Title
US9881987B2 (en) Organic light emitting diode display device and method for manufacturing the same
US10032843B2 (en) Organic light emitting display device and method of manufacturing the same
US9252398B2 (en) Organic light emitting diode display device and method of fabricating the same
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
EP2139041B1 (en) Luminescence display panel and method for fabricating the same
US7786669B2 (en) Organic electro-luminescence display device and method for fabricating the same
US7830476B2 (en) Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
WO2018120365A1 (en) Oled backplate and manufacturing method therefor
US7776641B2 (en) Organic light emitting display device and method for manufacturing the same
KR101595449B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
US7897975B2 (en) Light emitting display device and method for fabricating the same
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
KR20100004221A (en) Top emission type organic electro-luminescence device
KR102096887B1 (en) Organic light emitting display device and method manufacturing the same
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR20090058283A (en) Organcic electro-luminescence dispaly and manufacturing method thereof
KR101481665B1 (en) Luminescence dispaly panel and fabricating method of the same
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20160058297A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR101493222B1 (en) Fabricating method of luminescence dispaly panel
KR20080055058A (en) Display substrate and method for manufacturing thereof
KR20170041487A (en) Luminescence dispaly panel
KR20100013533A (en) Light emitting diode display device and method for driving the same
KR20100020570A (en) Luminescence dispaly panel and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6