KR101478625B1 - 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 - Google Patents
헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 Download PDFInfo
- Publication number
- KR101478625B1 KR101478625B1 KR20130060735A KR20130060735A KR101478625B1 KR 101478625 B1 KR101478625 B1 KR 101478625B1 KR 20130060735 A KR20130060735 A KR 20130060735A KR 20130060735 A KR20130060735 A KR 20130060735A KR 101478625 B1 KR101478625 B1 KR 101478625B1
- Authority
- KR
- South Korea
- Prior art keywords
- helical
- current
- voltage
- conductor
- spectrum
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Geometry (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
전류 프로브는 제1 헬리칼 구조 도선 및 제2 헬리칼 구조 도선을 포함한다. 제1 헬리칼 구조 도선은 입력 전류를 전달 받는다. 제2 헬리칼 구조 도선은 제1 헬리칼 구조 도선과 대칭적으로 배치되어 제1 헬리칼 구조 도선 상의 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 제1 자기장을 상쇄시킨다. 제1 자기장에 의하여 제2 헬리칼 구조 도선에 유도되는 유도 전압 노드의 전압에 기초하여 입력 전류를 측정한다. 제안된 전류 프로브를 사용하면 일반적으로 사용되는 커런트 프로브에서와 같이 기생 저항이나 기생 인덕턴스가 발생하지 않으므로 3차원 집적 회로에서의 전류 측정의 정확도를 높일 수 있다.
Description
본 발명은 3차원 집적 회로에서의 전류 측정에 관한 것으로서, 더욱 상세하게는 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법에 관한 것이다.
일반적으로 3차원 집적 회로의 전류를 측정하기 위하여 커런트 프로브(current probe)를 사용하거나, 니어-필드 프로브(near-field probe)를 사용한다. 커런트 프로브의 경우, 일반적으로 전류 측정을 해야 하는 재배선에 대하여 PCB레벨의 추가적인 배선 및 구조들을 필요로 한다. 추가적인 배선 및 구조들은 결국 무시할 수 없는 기생 저항 및 인덕턴스들을 생성하게 되고, 측정되는 전류의 특성을 완전히 바꿔버려 실제적인 전류를 정확히 측정할 수 없다. 니어-필드 프로브의 경우, 간접적으로 전류를 측정하기 때문에 전류 흐름에 대한 경향은 파악할 수 있으나 정확한 전류량을 측정할 수는 없다. 3차원 집적 회로에서의 전류 측정을 위하여 많은 연구가 이루어지고 있으며 보다 정확한 전류 측정을 위하여 여러 방법들이 시도되고 있다.
본 발명은 지식경제부 및 한국산업기술평가관리원의 국가연구개발 사업의 일환으로 한국과학기술원이 주관기관인 과제고유번호:K1002134, 연구사업명: 산업원천기술개발사업, 연구과제명: "웨이퍼레벨 3차원 IC 설계 및 집적기술" 및 교육과학기술부 및 한국연구재단의 국가연구개발사업의 일환으로 한국과학기술원이 주관인 과제고유번호:2010-0029179, 연구사업명: 기초연구사업, 연구과제명: "자기장 공진기반 무선에너지 전송 기술"에 관한 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로에서 전류 측정의 정확도를 높일 수 있는 전류 프로브를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로에서 전류 측정의 정확도를 높일 수 있는 반도체 칩을 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로에서 전류 측정의 정확도를 높일 수 있는 스펙트럼 분석기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로에서 전류 측정의 정확도를 높일 수 있는 전류 측정기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 3차원 집적 회로에서 전류 측정의 정확도를 높일 수 있는 전류 산출 방법을 제공하는 것이다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 프로브는 제1 헬리칼 구조 도선 및 제2 헬리칼 구조 도선을 포함한다. 상기 제1 헬리칼 구조 도선은 입력 전류를 전달 받는다. 상기 제2 헬리칼 구조 도선은 상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시킨다. 상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선에 유도되는 유도 전압 노드의 전압에 기초하여 입력 전류를 측정한다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정될 수 있다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선의 턴-수에 기초하여 결정될 수 있다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제2 헬리칼 구조 도선의 턴-수에 기초하여 결정될 수 있다.
예시적인 실시예에 있어서, 상기 도선은 재배선 상의 입력 전류를 측정하기 위한 재배선일 수 있다.
예시적인 실시예에 있어서, 상기 도선은 인터포저 메탈 상의 입력 전류를 측정하기 위한 인터포저 메탈일 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 칩은 메탈 층, 패시배이션 층 및 서브스트레이트 층을 포함한다. 상기 메탈 층은 헬리칼 구조 전류 프로브를 포함한다. 상기 패시배이션 층은 상기 메탈 층의 상면에 형성된다. 상기 서브스트레이트 층은 상기 메탈 층의 하면에 형성된다. 상기 헬리칼 구조 전류 프로브는 입력 전류를 전달 받는 제1 헬리칼 구조 도선 및 상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고, 상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도한다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고, 상기 도선은 재배선 상의 입력 전류를 측정하기 위한 재배선일 수 있다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선의 턴-수에 기초하여 결정되고, 상기 도선은 인터포저 메탈 상의 입력 전류를 측정하기 위한 인터포저 메탈일 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 스펙트럼 분석기는 헬리칼 구조 전류 프로브, 전압 스펙트럼 부 및 전류 스펙트럼 산출부를 포함한다. 상기 전압 스펙트럼 부는 상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 출력한다. 상기 전류 스펙트럼 산출부는 상기 전압 스펙트럼을 수신하고 상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스에 기초하여 전류 스펙트럼을 출력한다. 상기 헬리칼 구조 전류 프로브는 입력 전류를 전달 받는 제1 헬리칼 구조 도선 및 상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고, 상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도한다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선의 턴-수에 기초하여 결정되고, 상기 전류 스펙트럼 산출부에서 출력되는 상기 전류 스펙트럼을 외부에 나타내는 표시부를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고, 상기 전류 스펙트럼 산출부에서 출력되는 상기 전류 스펙트럼을 외부에 나타내는 표시부를 더 포함할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 측정기는 헬리칼 구조 전류 프로브, 전압 스펙트럼 부, 전류 스펙트럼 산출부 및 역변환 부를 포함한다. 상기 전압 스펙트럼 부는 상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 출력한다. 상기 전류 스펙트럼 산출부는 상기 전압 스펙트럼을 수신하고 상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스에 기초하여 전류 스펙트럼을 출력한다. 상기 역변환 부는 상기 전류 스펙트럼을 수신하고 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류를 출력한다. 상기 헬리칼 구조 전류 프로브는 상기 입력 전류를 전달 받는 제1 헬리칼 구조 도선 및 상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고, 상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도한다.
예시적인 실시예에 있어서, 상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고, 상기 역변환 부에서 출력되는 상기 입력 전류를 외부에 나타내는 표시부를 더 포함할 수 있다.
상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 산출 방법은 헬리칼 구조 전류 프로브에 유도 전류를 발생하는 단계, 상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 생성하는 단계, 상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스를 측정하여 임피던스 스펙트럼을 생성하는 단계, 상기 전압 스펙트럼과 상기 임피던스 스펙트럼에 기초하여 전류 스펙트럼을 산출하는 단계 및 상기 전류 스펙트럼을 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류를 산출하는 단계를 포함한다.
도 1은 본 발명의 실시예들에 따른 전류 프로브를 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 반도체 칩을 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 전류 프로브를 포함하는 스펙트럼 분석기를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 전류 측정기를 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 전류 산출 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 반도체 칩을 나타내는 도면이다.
도 3은 본 발명의 실시예들에 따른 전류 프로브를 포함하는 스펙트럼 분석기를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 전류 측정기를 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 전류 산출 방법을 나타내는 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전류 프로브를 나타내는 도면이다.
도 1을 참조하면, 전류 프로브(10)는 제1 헬리칼 구조 도선(100) 및 제2 헬리칼 구조 도선(200)을 포함한다. 제1 헬리칼 구조 도선(100)은 입력 전류(I)를 전달 받는다. 제2 헬리칼 구조 도선(200)은 제1 헬리칼 구조 도선(100)과 대칭적으로 배치되어 제1 헬리칼 구조 도선(100) 상의 입력 전류(I)에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 제1 자기장을 상쇄시킨다. 제1 자기장에 의하여 제2 헬리칼 구조 도선(200)에 유도되는 유도 전압 노드(NV)의 전압에 기초하여 입력 전류(I)를 측정한다. 제1 헬리칼 구조 도선(100)의 입력 전류 노드(NI)에 입력 전류(I)가 전달되면 입력 전류(I)는 제1 헬리칼 구조 도선(100)을 따라서 그라운드 방향으로 흐른다. 이 경우, 입력 전류(I)가 제1 헬리칼 구조 도선(100) 상을 흐르면서 제1 자기장의 방향으로 자기장이 형성된다. 제1 자기장이 형성되면 제2 헬리칼 구조 도선(200) 상의 유도 전류가 흐르게 되고 제1 자기장과 방향이 반대인 제2 자기장이 형성된다. 이때 유도 전압 노드(NV)의 전압을 측정하게 되면 입력 전류 노드(NI)로 전달되는 입력 전류(I)를 알 수 있다.
[수학식 1]
Is=V/Z
입력 전류(I)를 구하는 식은 위의 수학식 1로 나타낼 수 있다. Is는 입력 전류 노드(NI)로 전달되는 입력 전류(I)의 스펙트럼을, V는 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압 스펙트럼을, Z는 제1 헬리칼 구조 도선(100) 상의 입력 전류 노드(NI)와 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV) 사이의 임피던스 스펙트럼을 나타낸다. I, V, Z는 주파수 도메인에서의 스펙트럼들이다. 본 발명의 실시예들에 따른 전류 프로브(10)를 사용하면 일반적으로 사용되는 커런트 프로브에서와 같은 기생 저항이나 기생 인덕턴스가 발생하지 않으므로 3차원 집적 회로에서의 전류 측정의 정확성을 높일 수 있다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 기초하여 결정될 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)에 의한 제1 자기장뿐만 아니라 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 의해서도 차이가 난다. 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)이 커지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 작아지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 낮아진다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)의 턴-수에 기초하여 결정될 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)의 턴-수에 의해서 차이가 난다. 제1 헬리칼 구조 도선(100)의 턴-수가 많아지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 커지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 높아진다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제2 헬리칼 구조 도선(200)의 턴-수에 기초하여 결정될 수 있다.
예시적인 실시예에 있어서, 도선은 재배선 상의 입력 전류(I)를 측정하기 위한 재배선일 수 있다.
예시적인 실시예에 있어서, 도선은 인터포저 메탈 상의 입력 전류(I)를 측정하기 위한 인터포저 메탈일 수 있다. 3차원 집적 회로에 있어서, 재배선 상의 전류나 인터포저 메탈 상의 전류를 측정하고자 하는 경우 적용될 수 있다.
도 2는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 반도체 칩을 나타내는 도면이다.
도 2를 참조하면, 반도체 칩은 메탈 층, 패시배이션 층 및 서브스트레이트 층을 포함한다. 메탈 층은 헬리칼 구조 전류 프로브(10)를 포함한다. 패시배이션 층은 메탈 층의 상면에 형성된다. 서브스트레이트 층은 메탈 층의 하면에 형성된다. 헬리칼 구조 전류 프로브(10)는 입력 전류(I)를 전달 받는 제1 헬리칼 구조 도선(100) 및 제1 헬리칼 구조 도선(100)과 대칭적으로 배치되어 제1 헬리칼 구조 도선(100) 상의 입력 전류(I)에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선(200)을 포함하고, 제1 자기장에 의하여 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압을 유도한다. 제1 헬리칼 구조 도선(100)에서 입력 전류(I)가 전달되는 헬리칼 구조의 한쪽을 입력 전류 노드(NI)로 하고 입력 전류(I)가 나가는 방향을 그라운드로 잡는다. 제2 헬리칼 구조 도선(200)에서 헬리칼 구조의 한쪽을 유도 전압 노드(NV)로 하고 유도 전류가 나가는 방향을 그라운드로 잡는다. 제1 헬리칼 구조 도선(100)의 입력 전류 노드(NI)에 입력 전류(I)가 전달되면 입력 전류(I)는 제1 헬리칼 구조 도선(100)을 따라서 그라운드 방향으로 흐른다. 이 경우, 입력 전류(I)가 제1 헬리칼 구조 도선(100) 상을 흐르면서 제1 자기장의 방향으로 자기장이 형성된다. 제1 자기장이 형성되면 제2 헬리칼 구조 도선(200) 상의 유도 전류가 흐르게 되고 제1 자기장과 방향이 반대인 제2 자기장이 형성된다. 이때 유도 전압 노드(NV)의 전압을 측정하게 되면 입력 전류 노드(NI)로 전달되는 입력 전류(I)를 수학식 1을 통하여 알 수 있다. 본 발명의 실시예들에 따른 헬리칼 구조 전류 프로브(10)를 포함하는 반도체 칩을 사용하면 전류 프로브(10)가 헬리칼 모양이기 때문에 자기장의 방향을 한 방향으로 유도할 수 있어 제2 헬리칼 구조 도선(200)에 의한 커플링이 매우 커지게 되고 커플링 되는 양이 많아질수록 측정 해내는 입력 전류(I)의 정확도가 높아진다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 기초하여 결정되고, 도선은 재배선 상의 입력 전류(I)를 측정하기 위한 재배선일 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)에 의한 제1 자기장뿐만 아니라 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 의해서도 차이가 난다. 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)이 커지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 작아지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 낮아진다. 3차원 집적 회로에 있어서, 재배선 상의 전류를 측정하고자 하는 경우 적용될 수 있다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200)의 턴-수에 기초하여 결정되고, 도선은 인터포저 메탈 상의 입력 전류(I)를 측정하기 위한 인터포저 메탈일 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)의 턴-수에 의해서 차이가 난다. 제1 헬리칼 구조 도선(100)의 턴-수가 많아지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 커지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 높아진다. 3차원 집적 회로에 있어서, 인터포저 메탈 상의 전류를 측정하고자 하는 경우 적용될 수 있다.
도 3은 본 발명의 실시예들에 따른 전류 프로브를 포함하는 스펙트럼 분석기를 나타내는 블록도이다.
도 3과 수학식 1을 참조하면, 스펙트럼 분석기는 헬리칼 구조 전류 프로브(10), 전압 스펙트럼 부(500) 및 전류 스펙트럼 산출부(600)를 포함한다. 전압 스펙트럼 부(500)는 헬리칼 구조 전류 프로브(10)의 유도 전압 노드(NV)의 전압을 측정하여 전압 스펙트럼(V)을 출력한다. 전류 스펙트럼 산출부(600)는 전압 스펙트럼(V)을 수신하고 헬리칼 구조 전류 프로브(10)의 입력 전류 노드(NI)와 유도 전압 노드(NV) 사이의 임피던스에 기초하여 전류 스펙트럼(Is)을 출력한다. 헬리칼 구조 전류 프로브(10)는 입력 전류(I)를 전달 받는 제1 헬리칼 구조 도선(100) 및 제1 헬리칼 구조 도선(100)과 대칭적으로 배치되어 제1 헬리칼 구조 도선(100) 상의 입력 전류(I)에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선(200)을 포함하고, 제1 자기장에 의하여 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압을 유도한다. 제1 헬리칼 구조 도선(100)에서 입력 전류(I)가 전달되는 헬리칼 구조의 한쪽을 입력 전류 노드(NI)로 하고 입력 전류(I)가 나가는 방향을 그라운드로 잡는다. 제2 헬리칼 구조 도선(200)에서 헬리칼 구조의 한쪽을 유도 전압 노드(NV)로 하고 유도 전류가 나가는 방향을 그라운드로 잡는다. 제1 헬리칼 구조 도선(100)의 입력 전류 노드(NI)에 입력 전류(I)가 전달되면 입력 전류(I)는 제1 헬리칼 구조 도선(100)을 따라서 그라운드 방향으로 흐른다. 이 경우, 입력 전류(I)가 제1 헬리칼 구조 도선(100) 상을 흐르면서 제1 자기장의 방향으로 자기장이 형성된다. 제1 자기장이 형성되면 제2 헬리칼 구조 도선(200) 상의 유도 전류가 흐르게 되고 제1 자기장과 방향이 반대인 제2 자기장이 형성된다. 이때 유도 전압 노드(NV)의 전압을 측정하게 되면 입력 전류 노드(NI)로 전달되는 입력 전류(I)를 수학식 1을 통하여 알 수 있다. 전압 스펙트럼 부(500)에서 유도 전압 노드(NV)의 전압 스펙트럼(V)을 구하고 전류 스펙트럼 산출부(600)에서는 사전에 구한 입력 전류 노드(NI)와 유도 전압 노드(NV)사이의 임피던스 스펙트럼(Z)으로 전압 스펙트럼 부(500)에서 산출한 전압 스펙트럼(V)을 나누어 입력 전류(I)의 전류 스펙트럼(Is)을 구할 수 있다. 본 발명의 실시예들에 따른 반도체 칩을 사용하면 일반적으로 사용되는 커런트 프로브에서와 같은 기생 저항이나 기생 인덕턴스가 발생하지 않으므로 3차원 집적 회로에서의 전류 측정의 정확성을 높일 수 있다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)의 턴-수에 기초하여 결정되고, 전류 스펙트럼 산출부(600)에서 출력되는 전류 스펙트럼(Is)을 외부에 나타내는 표시부(700)를 더 포함할 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)의 턴-수에 의해서 차이가 난다. 제1 헬리칼 구조 도선(100)의 턴-수가 많아지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 커지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 높아진다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 기초하여 결정되고, 전류 스펙트럼 산출부(600)에서 출력되는 전류 스펙트럼(Is)을 외부에 나타내는 표시부(700)를 더 포함할 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)에 의한 제1 자기장뿐만 아니라 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 의해서도 차이가 난다. 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)이 커지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 작아지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 낮아진다.
도 4는 본 발명의 실시예들에 따른 전류 프로브를 포함하는 전류 측정기를 나타내는 블록도이다.
도 4와 수학식 1을 참조하면, 전류 측정기는 헬리칼 구조 전류 프로브(10), 전압 스펙트럼 부(500), 전류 스펙트럼 산출부(600) 및 역변환 부(800)를 포함한다. 전압 스펙트럼 부(500)는 헬리칼 구조 전류 프로브(10)의 유도 전압 노드(NV)의 전압을 측정하여 전압 스펙트럼(V)을 출력한다. 전류 스펙트럼 산출부(600)는 전압 스펙트럼(V)을 수신하고 헬리칼 구조 전류 프로브(10)의 입력 전류 노드(NI)와 유도 전압 노드(NV) 사이의 임피던스에 기초하여 전류 스펙트럼(Is)을 출력한다. 역변환 부(800)는 전류 스펙트럼(Is)을 수신하고 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류(I)를 출력한다. 헬리칼 구조 전류 프로브(10)는 입력 전류(I)를 전달 받는 제1 헬리칼 구조 도선(100) 및 제1 헬리칼 구조 도선(100)과 대칭적으로 배치되어 제1 헬리칼 구조 도선(100) 상의 입력 전류(I)에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선(200)을 포함하고, 제1 자기장에 의하여 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압을 유도한다. 제1 헬리칼 구조 도선(100)에서 입력 전류(I)가 전달되는 헬리칼 구조의 한쪽을 입력 전류 노드(NI)로 하고 입력 전류(I)가 나가는 방향을 그라운드로 잡는다. 제2 헬리칼 구조 도선(200)에서 헬리칼 구조의 한쪽을 유도 전압 노드(NV)로 하고 유도 전류가 나가는 방향을 그라운드로 잡는다. 제1 헬리칼 구조 도선(100)의 입력 전류 노드(NI)에 입력 전류(I)가 전달되면 입력 전류(I)는 제1 헬리칼 구조 도선(100)을 따라서 그라운드 방향으로 흐른다. 이 경우, 입력 전류(I)가 제1 헬리칼 구조 도선(100) 상을 흐르면서 제1 자기장의 방향으로 자기장이 형성된다. 제1 자기장이 형성되면 제2 헬리칼 구조 도선(200) 상의 유도 전류가 흐르게 되고 제1 자기장과 방향이 반대인 제2 자기장이 형성된다. 이때 유도 전압 노드(NV)의 전압을 측정하게 되면 입력 전류 노드(NI)로 전달되는 입력 전류(I)를 수학식 1을 통하여 알 수 있다. 전압 스펙트럼 부(500)에서 유도 전압 노드(NV)의 전압 스펙트럼(V)을 구하고 전류 스펙트럼 산출부(600)에서는 사전에 구한 입력 전류 노드(NI)와 유도 전압 노드(NV)사이의 임피던스 스펙트럼(Z)으로 전압 스펙트럼 부(500)에서 산출한 전압 스펙트럼(V)을 나누어 입력 전류(I)의 전류 스펙트럼(Is)을 구할 수 있다. 전류 스펙트럼(Is)은 주파수 도메인의 결과이다. 시간 도메인 상의 입력 전류의 특성을 파악 하기 위하여 인버스 패스트 퓨리에 트랜스폼(IFFT)를 이용할 수 있다. 역변환 부(800)는 주파수 도메인 상의 입력 전류 스펙트럼(Is)을 인버스 패스트 퓨리에 트랜스폼을 통하여 시간 도메인 상의 입력 전류로 변환한다. 본 발명의 실시예들에 따른 헬리칼 구조 전류 프로브(10)를 포함하는 전류 측정기을 사용하면 전류 프로브(10)가 헬리칼 모양이기 때문에 자기장의 방향을 한 방향으로 유도할 수 있어 제2 헬리칼 구조 도선(200)에 의한 커플링이 매우 커지게 되고 커플링 되는 양이 많아질수록 측정 해내는 입력 전류(I)의 정확도가 높아진다.
예시적인 실시예에 있어서, 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 기초하여 결정되고, 역변환 부(800)에서 출력되는 입력 전류(I)를 외부에 나타내는 표시부(900)를 더 포함할 수 있다. 수학식 1을 참조하면, 입력 전류(I)는 유도 전압 노드(NV)의 전압과 관계되고 유도 전압 노드(NV)의 전압은 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)에 의해서 차이가 난다. 제1 헬리칼 구조 도선(100)과 제2 헬리칼 구조 도선(200) 사이의 간격(d)이 커지면 제1 자기장에 의하여 유도 되는 제2 헬리칼 구조 도선(200) 상의 유도 전류가 작아지게 되고 결과적으로 제2 헬리칼 구조 도선(200) 상의 유도 전압 노드(NV)의 전압도 낮아진다.
도 5는 본 발명의 실시예들에 따른 전류 산출 방법을 나타내는 순서도이다.
도 1, 도 5 및 수학식 1을 참조하면, 전류 산출을 위하여 헬리칼 구조 전류 프로브(10)에 유도 전류를 발생한다(단계 S1000). 헬리칼 구조 전류 프로브(10)의 유도 전압 노드(NV)의 전압을 측정하여 전압 스펙트럼(V)을 생성한다(단계 S1001). 헬리칼 구조 전류 프로브(10)의 입력 전류 노드(NI)와 유도 전압 노드(NV) 사이의 임피던스를 측정하여 임피던스 스펙트럼(Z)을 생성한다(단계 S1002). 전압 스펙트럼(V)과 임피던스 스펙트럼(Z)에 기초하여 전류 스펙트럼(Is)을 산출한다(단계 S1003). 전류 스펙트럼(Is)을 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류(I)를 산출한다(단계 S1004). 제1 헬리칼 구조 도선(100)의 입력 전류 노드(NI)에 입력 전류(I)가 전달되면 입력 전류(I)는 제1 헬리칼 구조 도선(100)을 따라서 그라운드 방향으로 흐른다. 이 경우, 입력 전류(I)가 제1 헬리칼 구조 도선(100) 상을 흐르면서 제1 자기장의 방향으로 자기장이 형성된다. 제1 자기장이 형성되면 제2 헬리칼 구조 도선(200) 상의 유도 전류가 흐르게 되고 제1 자기장과 방향이 반대인 제2 자기장이 형성된다. 수학식 1을 참고하면, 유도 전압 노드(NV)의 전압 스펙트럼(V)을 측정한 후 유도 전압 노드(NV)와 입력 전류 노드(NI) 사이의 임피던스 스펙트럼(Z)을 측정하여 전압 스펙트럼(V)을 임피던스 스펙트럼(Z)으로 나누어 주게 되면 입력 전류 스펙트럼(Is)을 구할 수 있다. 입력 전류 스펙트럼(Is)은 주파수 도메인의 결과이므로 이를 시간 축 상의 입력 전류(I)로 변환하려면 인버스 패스트 퓨리에 트랜스폼(Inverse Fast Fourier Transform, IFFT)를 수행한다. 역변환 과정을 거쳐 얻은 결과는 확인하면 입력 전류 노드(NI)로 전달되는 입력 전류(I)를 알 수 있다. 본 발명의 실시예들에 따른 전류 프로브(10)를 사용하면 일반적으로 사용되는 커런트 프로브에서와 같은 기생 저항이나 기생 인덕턴스가 발생하지 않으므로 3차원 집적 회로에서의 전류 측정의 정확성을 높일 수 있다.
본 발명의 실시예에 따른 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법은 3차원 집적 회로의 전류 측정에 있어서 정확도를 높임으로써 3차원 집적회로가 사용되는 다양한 디지털 시스템에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
Claims (15)
- 입력 전류를 전달 받는 제1 헬리칼 구조 도선; 및
상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고,
상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선에 유도되는 유도 전압 노드의 전압에 기초하여 입력 전류를 측정하는 전류 프로브. - 제1 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되는 것을 특징으로 하는 전류 프로브. - 제1 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선의 턴-수에 기초하여 결정되는 것을 특징으로 하는 전류 프로브. - 제1 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제2 헬리칼 구조 도선의 턴-수에 기초하여 결정되는 것을 특징으로 하는 전류 프로브. - 제1 항에 있어서,
상기 제2 헬리칼 구조 도선은 재배선 상의 입력 전류를 측정하기 위한 재배선인 것을 특징으로 하는 전류 프로브. - 제1 항에 있어서,
상기 제2 헬리칼 구조 도선은 인터포저 메탈 상의 입력 전류를 측정하기 위한 인터포저 메탈인 것을 특징으로 하는 전류 프로브. - 헬리칼 구조 전류 프로브를 포함하는 메탈 층;
상기 메탈 층의 상면에 형성되는 패시배이션 층; 및
상기 메탈 층의 하면에 형성되는 서브스트레이트 층을 포함하고,
상기 헬리칼 구조 전류 프로브는
입력 전류를 전달 받는 제1 헬리칼 구조 도선; 및
상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고,
상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도하는 반도체 칩. - 제7 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고,
상기 제2 헬리칼 구조 도선은 재배선 상의 입력 전류를 측정하기 위한 재배선인 것을 특징으로 하는 반도체 칩. - 제7 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선의 턴-수에 기초하여 결정되고,
상기 제2 헬리칼 구조 도선은 인터포저 메탈 상의 입력 전류를 측정하기 위한 인터포저 메탈인 것을 특징으로 하는 반도체 칩. - 헬리칼 구조 전류 프로브;
상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 출력하는 전압 스펙트럼 부; 및
상기 전압 스펙트럼을 수신하고 상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스에 기초하여 전류 스펙트럼을 출력하는 전류 스펙트럼 산출부를 포함하고,
상기 헬리칼 구조 전류 프로브는,
입력 전류를 전달 받는 제1 헬리칼 구조 도선; 및
상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고,
상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도하는 스펙트럼 분석기. - 제10 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선의 턴-수에 기초하여 결정되고,
상기 전류 스펙트럼 산출부에서 출력되는 상기 전류 스펙트럼을 외부에 나타내는 표시부를 더 포함하는 것을 특징으로 하는 스펙트럼 분석기. - 제10 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고,
상기 전류 스펙트럼 산출부에서 출력되는 상기 전류 스펙트럼을 외부에 나타내는 표시부를 더 포함하는 것을 특징으로 하는 스펙트럼 분석기. - 헬리칼 구조 전류 프로브;
상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 출력하는 전압 스펙트럼 부;
상기 전압 스펙트럼을 수신하고 상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스에 기초하여 전류 스펙트럼을 출력하는 전류 스펙트럼 산출부; 및
상기 전류 스펙트럼을 수신하고 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류를 출력하는 역변환 부를 포함하고,
상기 헬리칼 구조 전류 프로브는,
상기 입력 전류를 전달 받는 제1 헬리칼 구조 도선; 및
상기 제1 헬리칼 구조 도선과 대칭적으로 배치되어 상기 제1 헬리칼 구조 도선 상의 상기 입력 전류에 의해 유도되는 제1 자기장과 반대 방향으로 제2 자기장을 형성하여 상기 제1 자기장을 상쇄시키는 제2 헬리칼 구조 도선을 포함하고,
상기 제1 자기장에 의하여 상기 제2 헬리칼 구조 도선 상의 유도 전압 노드의 전압을 유도하는 전류 측정기. - 제13 항에 있어서,
상기 유도 전압 노드의 전압은 상기 제1 헬리칼 구조 도선과 상기 제2 헬리칼 구조 도선 사이의 간격에 기초하여 결정되고,
상기 역변환 부에서 출력되는 상기 입력 전류를 외부에 나타내는 표시부를 더 포함하는 것을 특징으로 하는 전류 측정기. - 헬리칼 구조 전류 프로브에 유도 전류를 발생하는 단계;
상기 헬리칼 구조 전류 프로브의 유도 전압 노드의 전압을 측정하여 전압 스펙트럼을 생성하는 단계;
상기 헬리칼 구조 전류 프로브의 입력 전류 노드와 상기 유도 전압 노드 사이의 임피던스를 측정하여 임피던스 스펙트럼을 생성하는 단계;
상기 전압 스펙트럼과 상기 임피던스 스펙트럼에 기초하여 전류 스펙트럼을 산출하는 단계; 및
상기 전류 스펙트럼을 인버스 패스트 퓨리에 트랜스폼(IFFT)을 수행하여 입력 전류를 산출하는 단계를 포함하는 전류 산출 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130060735A KR101478625B1 (ko) | 2013-05-29 | 2013-05-29 | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130060735A KR101478625B1 (ko) | 2013-05-29 | 2013-05-29 | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140140221A KR20140140221A (ko) | 2014-12-09 |
| KR101478625B1 true KR101478625B1 (ko) | 2015-01-02 |
Family
ID=52458134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130060735A KR101478625B1 (ko) | 2013-05-29 | 2013-05-29 | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101478625B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900006787A (ko) * | 1988-10-18 | 1990-05-08 | 제네럴 일렉트릭 컴패니 | 동축 전류 감지기 |
| JPH06167516A (ja) * | 1992-11-30 | 1994-06-14 | Hioki Ee Corp | 電流センサ |
| KR20110138750A (ko) * | 2010-06-21 | 2011-12-28 | 이아이티주식회사 | 전력 측정 장치 및 전력 측정 방법 |
| KR20120071538A (ko) * | 2010-12-23 | 2012-07-03 | 한국과학기술원 | 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 |
-
2013
- 2013-05-29 KR KR20130060735A patent/KR101478625B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900006787A (ko) * | 1988-10-18 | 1990-05-08 | 제네럴 일렉트릭 컴패니 | 동축 전류 감지기 |
| JPH06167516A (ja) * | 1992-11-30 | 1994-06-14 | Hioki Ee Corp | 電流センサ |
| KR20110138750A (ko) * | 2010-06-21 | 2011-12-28 | 이아이티주식회사 | 전력 측정 장치 및 전력 측정 방법 |
| KR20120071538A (ko) * | 2010-12-23 | 2012-07-03 | 한국과학기술원 | 3차원 집적 회로를 위한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140140221A (ko) | 2014-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101943739B (zh) | 去嵌入的方法和装置 | |
| US7954080B2 (en) | Method and apparatus for de-embedding on-wafer devices | |
| KR20070046645A (ko) | 운전 중인 송전계통에서 송전철탑의 접지저항 측정방법 | |
| Wang et al. | A Wideband Predictive “Double-$\pi $” Equivalent-Circuit Model for On-Chip Spiral Inductors | |
| CN104237832B (zh) | 一种复阻抗标准器的校准方法及装置 | |
| KR101478625B1 (ko) | 헬리칼 구조 전류 프로브, 이를 포함하는 반도체 칩 및 전류 산출 방법 | |
| US20140278197A1 (en) | 4 Port L-2L De-Embedding Method | |
| CN102147434B (zh) | 一种测试电感的方法 | |
| DE102018102379A1 (de) | Coriolis-Messaufnehmer und Coriolis-Messgerät | |
| CN105527596B (zh) | 一种晶圆验收测试机台加压校准方法 | |
| JP4183551B2 (ja) | 半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路 | |
| Boyer et al. | Evaluation of the near-field injection method at integrated circuit level | |
| CN104569632B (zh) | 最佳噪声系数的测试方法 | |
| Boutz et al. | Performance of High-$ Q $ Inductors in LTCC Using FTTF Techniques | |
| CN102062834A (zh) | 半导体射频器件的射频测试方法 | |
| Moign et al. | Effect of SSN on signal and power integrity on 32-bit microcontroller: Modeling and correlation | |
| CN103439585A (zh) | 一种集成电路互连线寄生电容的测量电路及其测量方法 | |
| CN102621398A (zh) | 一种示波法测电感装置 | |
| JP2010286453A (ja) | 寄生成分測定装置及び寄生成分測定方法 | |
| Ouaddi et al. | Determination of the high frequency parameters of the power transformer used in the railway substation | |
| Kim et al. | Chip-level simultaneous switching current measurement in power distribution network using magnetically coupled embedded current probing structure | |
| Shang et al. | TSV manufacturing fault modeling and diagnosis based on multi-tone dither | |
| Shang et al. | TSV fault contactless testing method based on group delay | |
| TWI342404B (en) | System and method for analyzing non-monotonicity of a waveform curve of signals | |
| Kim et al. | EMI Prediction of Slew-Rate Controlled I/O Buffers by Full-Wave and Circuit Co-Simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191230 Year of fee payment: 6 |