JP2010286453A - 寄生成分測定装置及び寄生成分測定方法 - Google Patents
寄生成分測定装置及び寄生成分測定方法 Download PDFInfo
- Publication number
- JP2010286453A JP2010286453A JP2009142415A JP2009142415A JP2010286453A JP 2010286453 A JP2010286453 A JP 2010286453A JP 2009142415 A JP2009142415 A JP 2009142415A JP 2009142415 A JP2009142415 A JP 2009142415A JP 2010286453 A JP2010286453 A JP 2010286453A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- virtual
- smith chart
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】高周波デバイスや高周波ＩＣのテスト精度向上が可能となるとともに、検査システムの複雑化を抑制可能な寄生成分測定装置及び寄生成分測定方法を提供する。
【解決手段】伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路のスミスチャートと、被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスを備える仮想等価回路のスミスチャートが合致するように、可変仮想キャパシタンスの容量値を調整し、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想キャパシタンスの容量値を伝送路の寄生キャパシタンスの容量値として算出して、伝送路の寄生キャパシタンスを測定する。
【選択図】図４
【解決手段】伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路のスミスチャートと、被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスを備える仮想等価回路のスミスチャートが合致するように、可変仮想キャパシタンスの容量値を調整し、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想キャパシタンスの容量値を伝送路の寄生キャパシタンスの容量値として算出して、伝送路の寄生キャパシタンスを測定する。
【選択図】図４
Description
本発明は、例えば、高周波リレーの寄生キャパシタンスや寄生インダクタンス等、伝送路の寄生成分を測定する測定装置及び測定方法に関する。
従来から、デバイス（トランジスタ等）やＩＣのテストを行う際には、信号の伝送路が配置されたテストボード（基板）を用いる場合が多い。なお、伝送路は、電気信号を伝送する経路であり、例えば、リレー（継電器）やテストボード上の線路から形成される。
ところで、一般的に、リレー（高周波リレー等）のデータシートには、寄生成分（寄生キャパシタンス、寄生インダクタンス）に関する仕様が記載されておらず、挿入損失（Insertion Loss）や定在波比（VSWR）に関する仕様のみが記載されている。
ところで、一般的に、リレー（高周波リレー等）のデータシートには、寄生成分（寄生キャパシタンス、寄生インダクタンス）に関する仕様が記載されておらず、挿入損失（Insertion Loss）や定在波比（VSWR）に関する仕様のみが記載されている。
したがって、リレーが配置されたテストボードを用いて、デバイスやＩＣのテストを行う際には、リレーの寄生キャパシタンス及び寄生インダクタンスを考慮せずに、挿入損失や定在波比のみを考慮して、デバイスやＩＣのテストを行うこととなる。
しかしながら、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣのテストにおいては、リレーの寄生キャパシタンス及び寄生インダクタンスを考慮しない場合、高周波デバイスや高周波ＩＣに対し、十分なテストを行うことが困難となる。
しかしながら、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣのテストにおいては、リレーの寄生キャパシタンス及び寄生インダクタンスを考慮しない場合、高周波デバイスや高周波ＩＣに対し、十分なテストを行うことが困難となる。
このため、リレーの寄生キャパシタンス及び寄生インダクタンスを考慮しないテストでは、高周波デバイスや高周波ＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが困難となる。
したがって、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣをテストする際には、予め、リレーの寄生キャパシタンス及び寄生インダクタンスを測定しておくことが好適である。
したがって、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣをテストする際には、予め、リレーの寄生キャパシタンス及び寄生インダクタンスを測定しておくことが好適である。
これに対し、リレーの寄生キャパシタンス及び寄生インダクタンスを測定する方法としては、例えば、ＬＣ共振を利用した測定方法と、ＬＣＲメータを用いた測定方法がある。
ＬＣ共振を利用した測定方法としては、例えば、非特許文献１に開示されているように、ＬＣ共振回路を、リレーと測定器との外付け回路として設け、リレーの寄生キャパシタンス及び寄生インダクタンスを測定する方法がある。
一方、ＬＣＲメータを用いた測定方法としては、例えば、非特許文献２に開示されているような、測定周波数帯が約１００Ｈｚ〜１００ｋＨＺであるＬＣＲメータを用いて、リレーの寄生キャパシタンス及び寄生インダクタンスを測定する方法がある。
ＬＣ共振を利用した測定方法としては、例えば、非特許文献１に開示されているように、ＬＣ共振回路を、リレーと測定器との外付け回路として設け、リレーの寄生キャパシタンス及び寄生インダクタンスを測定する方法がある。
一方、ＬＣＲメータを用いた測定方法としては、例えば、非特許文献２に開示されているような、測定周波数帯が約１００Ｈｚ〜１００ｋＨＺであるＬＣＲメータを用いて、リレーの寄生キャパシタンス及び寄生インダクタンスを測定する方法がある。
Peter Vizmuller、「RF Design Guide Systems，Circuits，and Equations」、Boston・London、Artech House INC、１９９５、Ｐ．１７０
「Agilent Technologies 4263B ＬＣＲメータによる効果的なトランス／コイル測定」、アジレント・テクノロジー株式会社、Ｐ．１〜４
しかしながら、非特許文献１に開示されているような測定方法では、リレー及び測定器に対する外付け回路として、ＬＣ共振回路を設けることとなる。このため、高周波デバイスや高周波ＩＣのテストにおいて、測定に用いる装置の構成が複雑化して、装置の規模が大きくなってしまうという問題が発生するおそれがある。
一方、非特許文献２に開示されているような測定方法では、測定に用いるＬＣＲメータの測定周波数帯が、約１００Ｈｚ〜１００ｋＨＺの低周波数帯域であるため、高周波デバイスや高周波ＩＣのテストでは使用できないという問題が発生するおそれがある。
本発明は、上記のような問題点に着目してなされたもので、構成の複雑化を抑制することが可能であるとともに、高周波数帯域における寄生成分の測定が可能な、寄生成分測定装置及び寄生成分測定方法を提供することを課題とする。
一方、非特許文献２に開示されているような測定方法では、測定に用いるＬＣＲメータの測定周波数帯が、約１００Ｈｚ〜１００ｋＨＺの低周波数帯域であるため、高周波デバイスや高周波ＩＣのテストでは使用できないという問題が発生するおそれがある。
本発明は、上記のような問題点に着目してなされたもので、構成の複雑化を抑制することが可能であるとともに、高周波数帯域における寄生成分の測定が可能な、寄生成分測定装置及び寄生成分測定方法を提供することを課題とする。
上記課題を解決するために、本発明のうち、請求項１に記載した発明は、伝送路の寄生成分を測定する寄生成分測定装置であって、
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路と、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出手段と、を備えることを特徴とするものである。
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路と、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出手段と、を備えることを特徴とするものである。
本発明によると、仮想キャパシタンス容量値調整手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想キャパシタンスの容量値を調整する。これに加え、寄生キャパシタンス容量値算出手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想キャパシタンスの容量値を、伝送路の寄生キャパシタンスの容量値として算出する。
このため、寄生成分の測定対象である伝送路に、既知のインダクタンス値を有する被測定インダクターを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想キャパシタンスの容量値を調整することにより、伝送路の寄生キャパシタンスを測定することが可能となる。
なお、上記の「被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致する」とは、「被測定回路のスミスチャートの一部と仮想等価回路のスミスチャートの一部が合致する」場合も含む。これは、以下の請求項に関しても同様である。
なお、上記の「被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致する」とは、「被測定回路のスミスチャートの一部と仮想等価回路のスミスチャートの一部が合致する」場合も含む。これは、以下の請求項に関しても同様である。
次に、請求項２に記載した発明は、請求項１に記載した発明であって、前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整手段による前記可変仮想キャパシタンスの容量値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出手段と、を備えることを特徴とするものである。
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整手段による前記可変仮想キャパシタンスの容量値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出手段と、を備えることを特徴とするものである。
本発明によると、容量値を調整可能な可変仮想並列キャパシタンスを同値仮想インダクターと並列に接続して、仮想等価回路を形成する。そして、仮想並列キャパシタンス容量値調整手段が、仮想キャパシタンス容量値調整手段による可変仮想キャパシタンスの容量値の調整に応じて、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想並列キャパシタンスの容量値を調整する。これに加え、浮遊キャパシタンス容量値算出手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想並列キャパシタンスの容量値を、伝送路の浮遊キャパシタンスの容量値として算出する。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列キャパシタンスの容量値を調整することにより、グランド端子を有さない伝送路に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列キャパシタンスの容量値を調整することにより、グランド端子を有さない伝送路に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
次に、請求項３に記載した発明は、請求項１または２に記載した発明であって、前記被測定回路は、前記被測定インダクターを前記伝送路へ直列または並列に接続して形成されることを特徴とするものである。
本発明によると、被測定インダクターを伝送路へ直列または並列に接続して、被測定回路を形成する。
このため、伝送路により伝送する電気信号の状態に応じて、適切な被測定回路を構成することが可能となる。
本発明によると、被測定インダクターを伝送路へ直列または並列に接続して、被測定回路を形成する。
このため、伝送路により伝送する電気信号の状態に応じて、適切な被測定回路を構成することが可能となる。
次に、請求項４に記載した発明は、請求項１から３のうちいずれか１項に記載した発明であって、前記被測定インダクターは、前記既知のインダクタンス値を所望の値に調整可能となっていることを特徴とするものである。
本発明によると、被測定インダクターが有する既知のインダクタンス値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路の状態に応じて、所望の値に調整することが可能となる。
このため、伝送路の寄生成分の測定精度を向上させることが可能となる。
本発明によると、被測定インダクターが有する既知のインダクタンス値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路の状態に応じて、所望の値に調整することが可能となる。
このため、伝送路の寄生成分の測定精度を向上させることが可能となる。
次に、請求項５に記載した発明は、伝送路の寄生成分を測定する寄生成分測定装置であって、
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路と、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出手段と、を備えることを特徴とするものである。
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路と、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出手段と、を備えることを特徴とするものである。
本発明によると、仮想インダクタンス値調整手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想インダクターのインダクタンス値を調整する。これに加え、寄生インダクタンス値算出手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想インダクターのインダクタンス値を、伝送路の寄生インダクターのインダクタンス値として算出する。
このため、寄生成分の測定対象である伝送路に、既知の容量値を有する被測定キャパシタンスを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想インダクターのインダクタンス値を調整することにより、伝送路の寄生インダクタンスを測定することが可能となる。
このため、寄生成分の測定対象である伝送路に、既知の容量値を有する被測定キャパシタンスを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想インダクターのインダクタンス値を調整することにより、伝送路の寄生インダクタンスを測定することが可能となる。
次に、請求項６に記載した発明は、請求項５に記載した発明であって、前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整手段による前記可変仮想インダクターのインダクタンス値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出手段と、を備えることを特徴とするものである。
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整手段による前記可変仮想インダクターのインダクタンス値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出手段と、を備えることを特徴とするものである。
本発明によると、インダクタンス値を調整可能な可変仮想並列インダクターを同値仮想キャパシタンスと並列に接続して、仮想等価回路を形成する。そして、仮想並列インダクタンス値調整手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想並列インダクターのインダクタンス値を調整する。これに加え、浮遊インダクタンス値算出手段が、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想並列インダクターのインダクタンス値を、伝送路の浮遊インダクターのインダクタンス値として算出する。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列インダクターのインダクタンス値を調整することにより、グランド端子を有さない伝送路に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列インダクターのインダクタンス値を調整することにより、グランド端子を有さない伝送路に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
次に、請求項７に記載した発明は、請求項５または６に記載した発明であって、前記被測定回路は、前記被測定キャパシタンスを前記伝送路へ直列または並列に接続して形成されることを特徴とするものである。
本発明によると、被測定キャパシタンスを伝送路へ直列または並列に接続して、被測定回路を形成する。
このため、伝送路により伝送する電気信号の状態に応じて、適切な被測定回路を構成することが可能となる。
本発明によると、被測定キャパシタンスを伝送路へ直列または並列に接続して、被測定回路を形成する。
このため、伝送路により伝送する電気信号の状態に応じて、適切な被測定回路を構成することが可能となる。
次に、請求項８に記載した発明は、請求項５から７のうちいずれか１項に記載した発明であって、前記被測定キャパシタンスは、前記既知の容量値を所望の値に調整可能となっていることを特徴とするものである。
本発明によると、被測定キャパシタンスが有する既知の容量値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路の状態に応じて、所望の値に調整することが可能となる。
このため、伝送路の寄生成分の測定精度を向上させることが可能となる。
本発明によると、被測定キャパシタンスが有する既知の容量値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路の状態に応じて、所望の値に調整することが可能となる。
このため、伝送路の寄生成分の測定精度を向上させることが可能となる。
次に、請求項９に記載した発明は、請求項１から８のうちいずれか１項に記載した発明であって、前記伝送路は、リレーであることを特徴とするものである。
本発明によると、高周波リレー等のリレーに対し、寄生キャパシタンスや寄生インダクタンス等の寄生成分を測定することが可能となる。
このため、伝送路の寄生成分を、高周波数帯域において測定することが可能となる。
本発明によると、高周波リレー等のリレーに対し、寄生キャパシタンスや寄生インダクタンス等の寄生成分を測定することが可能となる。
このため、伝送路の寄生成分を、高周波数帯域において測定することが可能となる。
次に、請求項１０に記載した発明は、伝送路の寄生成分を測定する寄生成分測定方法であって、
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成ステップと、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出ステップと、を備えることを特徴とするものである。
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成ステップと、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出ステップと、を備えることを特徴とするものである。
本発明によると、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想キャパシタンスの容量値を調整する。これに加え、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想キャパシタンスの容量値を、伝送路の寄生キャパシタンスの容量値として算出する。
このため、寄生成分の測定対象である伝送路に、既知のインダクタンス値を有する被測定インダクターを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想キャパシタンスの容量値を調整することにより、伝送路の寄生キャパシタンスを測定することが可能となる。
このため、寄生成分の測定対象である伝送路に、既知のインダクタンス値を有する被測定インダクターを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想キャパシタンスの容量値を調整することにより、伝送路の寄生キャパシタンスを測定することが可能となる。
次に、請求項１１に記載した発明は、請求項１０に記載した発明であって、前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整ステップで調整した前記可変仮想キャパシタンスの容量値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出ステップと、を備えることを特徴とするものである。
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整ステップで調整した前記可変仮想キャパシタンスの容量値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出ステップと、を備えることを特徴とするものである。
本発明によると、容量値を調整可能な可変仮想並列キャパシタンスを同値仮想インダクターと並列に接続して、仮想等価回路を形成する。そして、仮想キャパシタンス容量値調整ステップで調整した可変仮想キャパシタンスの容量値に応じて、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想並列キャパシタンスの容量値を調整する。これに加え、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想並列キャパシタンスの容量値を、伝送路の浮遊キャパシタンスの容量値として算出する。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列キャパシタンスの容量値を調整することにより、グランド端子を有さない伝送路に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列キャパシタンスの容量値を調整することにより、グランド端子を有さない伝送路に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
次に、請求項１２に記載した発明は、伝送路の寄生成分を測定する寄生成分測定方法であって、
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成ステップと、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出ステップと、を備えることを特徴とするものである。
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成ステップと、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出ステップと、を備えることを特徴とするものである。
本発明によると、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想インダクターのインダクタンス値を調整する。これに加え、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想インダクターのインダクタンス値を、伝送路の寄生インダクターのインダクタンス値として算出する。
このため、寄生成分の測定対象である伝送路に、既知の容量値を有する被測定キャパシタンスを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想インダクターのインダクタンス値を調整することにより、伝送路の寄生インダクタンスを測定することが可能となる。
このため、寄生成分の測定対象である伝送路に、既知の容量値を有する被測定キャパシタンスを接続して被測定回路を形成し、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想インダクターのインダクタンス値を調整することにより、伝送路の寄生インダクタンスを測定することが可能となる。
次に、請求項１３に記載した発明は、請求項１２に記載した発明であって、前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整ステップで調整した前記可変仮想インダクターのインダクタンス値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出ステップと、を備えることを特徴とするものである。
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整ステップで調整した前記可変仮想インダクターのインダクタンス値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出ステップと、を備えることを特徴とするものである。
本発明によると、インダクタンス値を調整可能な可変仮想並列インダクターを同値仮想キャパシタンスと並列に接続して、仮想等価回路を形成する。そして、仮想インダクタンス値調整ステップで調整した可変仮想インダクターのインダクタンス値に応じて、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致するように、可変仮想並列インダクターのインダクタンス値を調整する。これに加え、被測定回路のスミスチャートと仮想等価回路のスミスチャートが合致した時の可変仮想並列インダクターのインダクタンス値を、伝送路の浮遊インダクターのインダクタンス値として算出する。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列インダクターのインダクタンス値を調整することにより、グランド端子を有さない伝送路に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
このため、被測定回路及び仮想等価回路のスミスチャートに応じて可変仮想並列インダクターのインダクタンス値を調整することにより、グランド端子を有さない伝送路に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
本発明によれば、寄生成分の測定対象である伝送路に、既知のインダクタンス値や容量値を有する素子（インダクター、キャパシタンス）を一つだけ接続して、被測定回路を形成することが可能となるとともに、高周波数帯域における寄生成分の測定が可能となる。
これにより、予め、伝送路の寄生成分を測定して既知の値としておくことが可能となり、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣのテスト精度を向上させることが可能となる。このため、高周波デバイスや高周波ＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、高周波デバイスや高周波ＩＣの検査システムが複雑化することを抑制可能となる。
これにより、予め、伝送路の寄生成分を測定して既知の値としておくことが可能となり、デバイスやＩＣ、特に、高周波デバイスや高周波ＩＣのテスト精度を向上させることが可能となる。このため、高周波デバイスや高周波ＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、高周波デバイスや高周波ＩＣの検査システムが複雑化することを抑制可能となる。
以下、本発明の実施形態について、図面を参照しつつ説明する。
（第一実施形態）
まず、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１から図３を用いて、本実施形態の構成を説明する。
図１は、本実施形態の寄生成分測定方法（以下、「測定方法」と記載する）で用いる、寄生成分測定装置（以下、「測定装置１」と記載する）の構成を示す図である。
（第一実施形態）
まず、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１から図３を用いて、本実施形態の構成を説明する。
図１は、本実施形態の寄生成分測定方法（以下、「測定方法」と記載する）で用いる、寄生成分測定装置（以下、「測定装置１」と記載する）の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、後述する伝送路２の寄生成分のうち、伝送路２の寄生キャパシタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生キャパシタンスを測定する装置である。
図１中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、インダクター側被測定回路スミスチャート作成手段８と、キャパシタンス側仮想等価回路スミスチャート作成手段１０を備えている。これに加え、測定装置１は、仮想キャパシタンス容量値調整手段１２と、寄生キャパシタンス容量値算出手段１４を備えている。
図１中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、インダクター側被測定回路スミスチャート作成手段８と、キャパシタンス側仮想等価回路スミスチャート作成手段１０を備えている。これに加え、測定装置１は、仮想キャパシタンス容量値調整手段１２と、寄生キャパシタンス容量値算出手段１４を備えている。
図２は、被測定回路４の回路構成を示す模式図である。
図２中に示すように、被測定回路４は、伝送路２に被測定インダクター１６を接続して形成されている。
伝送路２は、電気信号を伝送する経路であり、高周波リレー（継電器）等から形成されている。本実施形態では、伝送路２を、グランド端子を有する高周波リレーで形成した場合について説明する。また、本実施形態では、伝送路２を形成する高周波リレーとして、ＲＪリレーＳＭＤタイプ及びＲＪリレーＤＩＰタイプ（共に松下電工製）、ＲＦ３０３（テレダイン製）及びＧ６Ｋ−２Ｆ−ＲＦ（オムロン製）を用いる場合について説明する。
図２中に示すように、被測定回路４は、伝送路２に被測定インダクター１６を接続して形成されている。
伝送路２は、電気信号を伝送する経路であり、高周波リレー（継電器）等から形成されている。本実施形態では、伝送路２を、グランド端子を有する高周波リレーで形成した場合について説明する。また、本実施形態では、伝送路２を形成する高周波リレーとして、ＲＪリレーＳＭＤタイプ及びＲＪリレーＤＩＰタイプ（共に松下電工製）、ＲＦ３０３（テレダイン製）及びＧ６Ｋ−２Ｆ−ＲＦ（オムロン製）を用いる場合について説明する。
被測定インダクター１６は、伝送路２へ直列に接続されており、既知のインダクタンス値を有している。
また、被測定インダクター１６は、既知のインダクタンス値を所望の値に調整可能となっている。本実施形態では、予め、被測定インダクター１６が有する既知のインダクタンス値を、伝送路２を形成する高周波リレーの測定周波数と、測定目的となる寄生キャパシタンスに応じて、所望の値に調整する。ここで、本実施形態では、被測定インダクター１６が有する既知のインダクタンス値を、６８[ｎＨ]に調整した場合を説明する。
また、被測定インダクター１６は、既知のインダクタンス値を所望の値に調整可能となっている。本実施形態では、予め、被測定インダクター１６が有する既知のインダクタンス値を、伝送路２を形成する高周波リレーの測定周波数と、測定目的となる寄生キャパシタンスに応じて、所望の値に調整する。ここで、本実施形態では、被測定インダクター１６が有する既知のインダクタンス値を、６８[ｎＨ]に調整した場合を説明する。
図３は、仮想等価回路６の回路構成を示す模式図である。
図３中に示すように、仮想等価回路６は、同値仮想インダクター１８と、可変仮想キャパシタンス２０を備えている。
同値仮想インダクター１８は、被測定インダクター１６と同じ値のインダクタンス値を有している。
可変仮想キャパシタンス２０は、同値仮想インダクター１８へ並列に接続されており、その容量値を調整可能となっている。可変仮想キャパシタンス２０の容量値は、仮想キャパシタンス容量値調整手段１２が出力する情報信号に応じた値に調節する。
図３中に示すように、仮想等価回路６は、同値仮想インダクター１８と、可変仮想キャパシタンス２０を備えている。
同値仮想インダクター１８は、被測定インダクター１６と同じ値のインダクタンス値を有している。
可変仮想キャパシタンス２０は、同値仮想インダクター１８へ並列に接続されており、その容量値を調整可能となっている。可変仮想キャパシタンス２０の容量値は、仮想キャパシタンス容量値調整手段１２が出力する情報信号に応じた値に調節する。
以下、図１を用いた説明に復帰する。
インダクター側被測定回路スミスチャート作成手段８は、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、インダクター側被測定回路スミスチャート作成手段８は、被測定回路４のスミスチャートを作成するための電気的特性値（例えば、インダクタンス値）を検出し、この検出した電気的特性値に基づいて、被測定回路４のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、Ｓ−パラメータネットワークアナライザー（Agilent製 8720ES）を用いて形成した場合を説明する。また、Ｓ−パラメータネットワークアナライザーの測定周波数帯域は１００[Ｍｈｚ]〜５００[Ｍｈｚ]であり、その入力パワーは＋５[ｄＢｍ]であるが、入力パワーへの依存性はない。
インダクター側被測定回路スミスチャート作成手段８は、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、インダクター側被測定回路スミスチャート作成手段８は、被測定回路４のスミスチャートを作成するための電気的特性値（例えば、インダクタンス値）を検出し、この検出した電気的特性値に基づいて、被測定回路４のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、Ｓ−パラメータネットワークアナライザー（Agilent製 8720ES）を用いて形成した場合を説明する。また、Ｓ−パラメータネットワークアナライザーの測定周波数帯域は１００[Ｍｈｚ]〜５００[Ｍｈｚ]であり、その入力パワーは＋５[ｄＢｍ]であるが、入力パワーへの依存性はない。
また、インダクター側被測定回路スミスチャート作成手段８は、作成した被測定回路４のスミスチャートを含む情報信号を、仮想キャパシタンス容量値調整手段１２及び寄生キャパシタンス容量値算出手段１４へ出力する。
なお、被測定回路４のスミスチャートを作成する際には、被測定回路４において、伝送路２の一端と、被測定インダクター１６の一端に、それぞれ、Ｓ−パラメータネットワークアナライザーが有する測定端子（２端子）を接続する（図２参照）。そして、例えば、「ｗｉｎＳＭＩＴＨ２．０」（c1995,1998 Nobel Publishing Corporation）等のシミュレータソフトを用いて、被測定回路４のスミスチャートを作成する。ここで、シミュレーション周波数帯域は、Ｓ−パラメータネットワークアナライザーの測定周波数帯域に対応させて、１００[Ｍｈｚ]〜５００[Ｍｈｚ]とする。
なお、被測定回路４のスミスチャートを作成する際には、被測定回路４において、伝送路２の一端と、被測定インダクター１６の一端に、それぞれ、Ｓ−パラメータネットワークアナライザーが有する測定端子（２端子）を接続する（図２参照）。そして、例えば、「ｗｉｎＳＭＩＴＨ２．０」（c1995,1998 Nobel Publishing Corporation）等のシミュレータソフトを用いて、被測定回路４のスミスチャートを作成する。ここで、シミュレーション周波数帯域は、Ｓ−パラメータネットワークアナライザーの測定周波数帯域に対応させて、１００[Ｍｈｚ]〜５００[Ｍｈｚ]とする。
また、本実施形態では、被測定回路４のスミスチャートを作成する際に、被測定回路４において、伝送路２を形成する高周波リレーを導通状態とした場合について説明する。
キャパシタンス側仮想等価回路スミスチャート作成手段１０は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
キャパシタンス側仮想等価回路スミスチャート作成手段１０は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、キャパシタンス側仮想等価回路スミスチャート作成手段１０は、仮想等価回路６のスミスチャートを作成するための電気的特性値（例えば、キャパシタンスの容量値）を検出し、この検出した電気的特性値に基づいて、仮想等価回路６のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、インダクター側被測定回路スミスチャート作成手段８と同様、Ｓ−パラメータネットワークアナライザーを用いて形成した場合を説明する。
また、キャパシタンス側仮想等価回路スミスチャート作成手段１０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想キャパシタンス容量値調整手段１２及び寄生キャパシタンス容量値算出手段１４へ出力する。
なお、仮想等価回路６のスミスチャートを作成する際には、被測定回路４のスミスチャートを作成する際と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いる。
なお、仮想等価回路６のスミスチャートを作成する際には、被測定回路４のスミスチャートを作成する際と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いる。
仮想キャパシタンス容量値調整手段１２は、例えば、コンピュータが備えるＣＰＵ（central-processing-unit）を用いて形成されている。
また、仮想キャパシタンス容量値調整手段１２は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算する。この演算は、インダクター側被測定回路スミスチャート作成手段８、及びキャパシタンス側仮想等価回路スミスチャート作成手段１０が出力した情報信号に基づいて行う。
また、仮想キャパシタンス容量値調整手段１２は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算する。この演算は、インダクター側被測定回路スミスチャート作成手段８、及びキャパシタンス側仮想等価回路スミスチャート作成手段１０が出力した情報信号に基づいて行う。
そして、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算した仮想キャパシタンス容量値調整手段１２は、この演算した制御信号を、寄生キャパシタンス容量値算出手段１４及び可変仮想キャパシタンス２０へ出力する。
寄生キャパシタンス容量値算出手段１４は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
寄生キャパシタンス容量値算出手段１４は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、寄生キャパシタンス容量値算出手段１４は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想キャパシタンス２０の容量値を検出する。この検出は、インダクター側被測定回路スミスチャート作成手段８及びキャパシタンス側仮想等価回路スミスチャート作成手段１０が出力した情報信号と、仮想キャパシタンス容量値調整手段１２が出力した制御信号に基づいて行う。
可変仮想キャパシタンス２０の容量値を検出した寄生キャパシタンス容量値算出手段１４は、この検出した容量値を含む情報信号を、伝送路２の寄生キャパシタンスの容量値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
可変仮想キャパシタンス２０の容量値を検出した寄生キャパシタンス容量値算出手段１４は、この検出した容量値を含む情報信号を、伝送路２の寄生キャパシタンスの容量値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
（測定方法）
次に、図１から図３を参照しつつ、図４及び図５を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生キャパシタンスを測定する測定方法について説明する。
図４は、本実施形態の測定装置１を用いて伝送路２の寄生キャパシタンスを測定する測定方法を示すフローチャートである。
図４中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ１０において、インダクター側被測定回路スミスチャート作成手段８が、被測定回路４のスミスチャートを作成（図中に示す「インダクター側被測定回路のスミスチャートを作成」）する。
次に、図１から図３を参照しつつ、図４及び図５を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生キャパシタンスを測定する測定方法について説明する。
図４は、本実施形態の測定装置１を用いて伝送路２の寄生キャパシタンスを測定する測定方法を示すフローチャートである。
図４中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ１０において、インダクター側被測定回路スミスチャート作成手段８が、被測定回路４のスミスチャートを作成（図中に示す「インダクター側被測定回路のスミスチャートを作成」）する。
ステップＳ１０において、被測定回路４のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ１２へ移行する。
ステップＳ１２では、キャパシタンス側仮想等価回路スミスチャート作成手段１０が、仮想等価回路６のスミスチャートを作成（図中に示す「キャパシタンス側仮想等価回路のスミスチャートを作成」）する。
ステップＳ１２では、キャパシタンス側仮想等価回路スミスチャート作成手段１０が、仮想等価回路６のスミスチャートを作成（図中に示す「キャパシタンス側仮想等価回路のスミスチャートを作成」）する。
ステップＳ１２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ１４へ移行する。
ステップＳ１４では、仮想キャパシタンス容量値調整手段１２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整（図中に示す「可変仮想キャパシタンスの容量値を調整」）する。
ステップＳ１４では、仮想キャパシタンス容量値調整手段１２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整（図中に示す「可変仮想キャパシタンスの容量値を調整」）する。
ここで、図５を用いて、可変仮想キャパシタンス２０の容量値を調整する手順について説明する。
図５は、シミュレータソフトを用いた測定結果を示すスミスチャートである。
なお、図５中では、伝送路２として用いた四種類の高周波リレーが異なるスミスチャートを、それぞれ、四本の曲線で示す被測定回路４のスミスチャートとして示している。
具体的には、図５中では、四本の被測定回路４のスミスチャートのうち、伝送路２として用いたＲＪリレーＤＩＰタイプを用いた曲線を、符号「●」で示しており、伝送路２として用いたＲＪリレーＳＭＤタイプを用いた曲線を、符号「○」で示している。これに加え、図５中では、伝送路２として用いたＲＦ３０３を用いた曲線を、符号「■」で示しており、伝送路２として用いたＧ６Ｋ−２Ｆ−ＲＦを用いた曲線を、符号「□」で示している。
図５は、シミュレータソフトを用いた測定結果を示すスミスチャートである。
なお、図５中では、伝送路２として用いた四種類の高周波リレーが異なるスミスチャートを、それぞれ、四本の曲線で示す被測定回路４のスミスチャートとして示している。
具体的には、図５中では、四本の被測定回路４のスミスチャートのうち、伝送路２として用いたＲＪリレーＤＩＰタイプを用いた曲線を、符号「●」で示しており、伝送路２として用いたＲＪリレーＳＭＤタイプを用いた曲線を、符号「○」で示している。これに加え、図５中では、伝送路２として用いたＲＦ３０３を用いた曲線を、符号「■」で示しており、伝送路２として用いたＧ６Ｋ−２Ｆ−ＲＦを用いた曲線を、符号「□」で示している。
また、図５中には、既知のインダクタンス値を６８[ｎＨ]に調整した被測定インダクター１６のスミスチャートを、符号「▲」で示している。
図５中に示すように、可変仮想キャパシタンス２０の容量値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想キャパシタンス２０の容量値を調整する。
図５中に示すように、可変仮想キャパシタンス２０の容量値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想キャパシタンス２０の容量値を調整する。
具体的には、図５中に示す四本の被測定回路４のスミスチャートに対して、それぞれ、仮想等価回路６のスミスチャートを変化させて合致させる。なお、「被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致する」とは、「被測定回路４のスミスチャートの一部と仮想等価回路６のスミスチャートの一部が合致する」場合も含む。
なお、図５中では、伝送路２としてＲＪリレーＤＩＰタイプを用いた曲線（符号「●」）と、伝送路２としてＲＦ３０３を用いた曲線（符号「■」）と、伝送路２としてＧ６Ｋ−２Ｆ−ＲＦを用いた曲線（符号「□」）に合致させた仮想等価回路６のスミスチャートを、符号「▽」で示している。
なお、図５中では、伝送路２としてＲＪリレーＤＩＰタイプを用いた曲線（符号「●」）と、伝送路２としてＲＦ３０３を用いた曲線（符号「■」）と、伝送路２としてＧ６Ｋ−２Ｆ−ＲＦを用いた曲線（符号「□」）に合致させた仮想等価回路６のスミスチャートを、符号「▽」で示している。
同様に、図５中では、伝送路２として用いたＲＪリレーＳＭＤタイプを用いた曲線（符号「○」）に合致させた仮想等価回路６のスミスチャートを、符号「▼」で示している。
このとき、三本の被測定回路４のスミスチャート（符号「●」、「■」及び「□」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、３[ｐＦ]であった。
このとき、三本の被測定回路４のスミスチャート（符号「●」、「■」及び「□」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、３[ｐＦ]であった。
一方、残り一本の被測定回路４のスミスチャート（符号「○」）に、スミスチャート（符号「▼」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、４[ｐＦ]であった。
ステップＳ１４において、可変仮想キャパシタンス２０の容量値を調整した後、測定装置１を用いた測定方法は、ステップＳ１６へ移行する。
ステップＳ１４において、可変仮想キャパシタンス２０の容量値を調整した後、測定装置１を用いた測定方法は、ステップＳ１６へ移行する。
ステップＳ１６では、寄生キャパシタンス容量値算出手段１４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想キャパシタンス２０の容量値を検出する。そして、この検出した容量値を、伝送路２の寄生キャパシタンスの容量値として算出（図中に示す「伝送路の寄生キャパシタンスの容量値を算出」）する。
ここで、上述したステップＳ１４で説明したように、三本の被測定回路４のスミスチャート（符号「●」、「■」及び「□」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、３[ｐＦ]である。
一方、残り一本の被測定回路４のスミスチャート（符号「○」）に、スミスチャート（符号「▼」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、４[ｐＦ]である。
一方、残り一本の被測定回路４のスミスチャート（符号「○」）に、スミスチャート（符号「▼」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、４[ｐＦ]である。
したがって、ＲＪリレーＤＩＰタイプで形成した伝送路２と、ＲＦ３０３で形成した伝送路２と、Ｇ６Ｋ−２Ｆ−ＲＦで形成した伝送路２の寄生キャパシタンスの容量値は、３[ｐＦ]と算出される。これにより、この伝送路２の寄生キャパシタンスの測定結果は、３[ｐＦ]となる。
一方、ＲＪリレーＳＭＤタイプで形成した伝送路２の寄生キャパシタンスの容量値は、４[ｐＦ]と算出される。これにより、この伝送路２の寄生キャパシタンスの測定結果は、４[ｐＦ]となる。
一方、ＲＪリレーＳＭＤタイプで形成した伝送路２の寄生キャパシタンスの容量値は、４[ｐＦ]と算出される。これにより、この伝送路２の寄生キャパシタンスの測定結果は、４[ｐＦ]となる。
ステップＳ１６において、伝送路２の寄生キャパシタンスの容量値を算出すると、測定装置１を用いた測定方法は終了（図中に示す「ＥＮＤ」）する。
なお、上記ステップＳ１０は、上述した「インダクター側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ１２は、上述した「キャパシタンス側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ１４は、上述した「仮想キャパシタンス容量値調整ステップ」に対応する。
また、上記ステップＳ１６は、上述した「寄生キャパシタンス容量値算出ステップ」に対応する。
なお、上記ステップＳ１０は、上述した「インダクター側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ１２は、上述した「キャパシタンス側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ１４は、上述した「仮想キャパシタンス容量値調整ステップ」に対応する。
また、上記ステップＳ１６は、上述した「寄生キャパシタンス容量値算出ステップ」に対応する。
（第一実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、仮想キャパシタンス容量値調整手段１２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整する。これに加え、寄生キャパシタンス容量値算出手段１４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想キャパシタンス２０の容量値を、伝送路２の寄生キャパシタンスの容量値として算出する。
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、仮想キャパシタンス容量値調整手段１２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整する。これに加え、寄生キャパシタンス容量値算出手段１４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想キャパシタンス２０の容量値を、伝送路２の寄生キャパシタンスの容量値として算出する。
このため、寄生成分の測定対象である伝送路２に、既知のインダクタンス値を有する被測定インダクター１６を接続して被測定回路４を形成し、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想キャパシタンス２０の容量値を調整することにより、伝送路２の寄生キャパシタンスを測定することが可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生キャパシタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生キャパシタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
（２）本実施形態の測定装置１では、被測定インダクター１６を、既知のインダクタンス値を所望の値に調整可能としている。
このため、被測定インダクター１６が有する既知のインダクタンス値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路２の状態に応じて、所望の値に調整することが可能となる。
その結果、伝送路２の寄生成分に対する測定精度を向上させることが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となる。
このため、被測定インダクター１６が有する既知のインダクタンス値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路２の状態に応じて、所望の値に調整することが可能となる。
その結果、伝送路２の寄生成分に対する測定精度を向上させることが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となる。
（３）本実施形態の測定装置１では、伝送路２を、リレー、具体的には、高周波リレーを用いて形成している。
このため、高周波リレー等のリレーに対し、寄生キャパシタンスや寄生インダクタンス等の寄生成分を測定することが可能となり、伝送路２の寄生成分を、高周波数帯域において測定することが可能となる。
その結果、特に、高周波デバイスや高周波ＩＣのテスト精度を向上させることが可能となるため、高周波デバイスや高周波ＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、高周波デバイスや高周波ＩＣの検査システムが複雑化することを抑制可能となる。
このため、高周波リレー等のリレーに対し、寄生キャパシタンスや寄生インダクタンス等の寄生成分を測定することが可能となり、伝送路２の寄生成分を、高周波数帯域において測定することが可能となる。
その結果、特に、高周波デバイスや高周波ＩＣのテスト精度を向上させることが可能となるため、高周波デバイスや高周波ＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、高周波デバイスや高周波ＩＣの検査システムが複雑化することを抑制可能となる。
（４）本実施形態の測定方法では、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整する。これに加え、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想キャパシタンス２０の容量値を、伝送路２の寄生キャパシタンスの容量値として算出する。
このため、寄生成分の測定対象である伝送路２に、既知のインダクタンス値を有する被測定インダクター１６を接続して被測定回路４を形成し、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想キャパシタンス２０の容量値を調整することにより、伝送路２の寄生キャパシタンスを測定することが可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生キャパシタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生キャパシタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
（応用例）
以下、本実施形態の応用例を列挙する。
（１）本実施形態の測定装置１では、被測定インダクター１６を、伝送路２へ直列に接続して、被測定回路４を形成したが、これに限定するものではなく、図６中に示すように、被測定インダクター１６を、伝送路２へ並列に接続して、被測定回路４を形成してもよい。なお、図６は、本実施形態の変形例を示す図である。
要は、被測定回路４は、被測定インダクター１６を伝送路２へ直列または並列に接続して形成すればよい。これにより、伝送路２により伝送する電気信号の状態に応じて、適切な被測定回路４を構成すればよい。
（２）本実施形態の測定装置１では、伝送路２を、リレー、具体的には、高周波リレーを用いて形成したが、これに限定するものではない。すなわち、伝送路２を、テストボード（基板）上の線路から形成してもよい。
以下、本実施形態の応用例を列挙する。
（１）本実施形態の測定装置１では、被測定インダクター１６を、伝送路２へ直列に接続して、被測定回路４を形成したが、これに限定するものではなく、図６中に示すように、被測定インダクター１６を、伝送路２へ並列に接続して、被測定回路４を形成してもよい。なお、図６は、本実施形態の変形例を示す図である。
要は、被測定回路４は、被測定インダクター１６を伝送路２へ直列または並列に接続して形成すればよい。これにより、伝送路２により伝送する電気信号の状態に応じて、適切な被測定回路４を構成すればよい。
（２）本実施形態の測定装置１では、伝送路２を、リレー、具体的には、高周波リレーを用いて形成したが、これに限定するものではない。すなわち、伝送路２を、テストボード（基板）上の線路から形成してもよい。
（第二実施形態）
次に、本発明の第二実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図２を参照しつつ、図７及び図８を用いて、本実施形態の構成を説明する。
図７は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、伝送路２の寄生成分のうち、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する装置である。
次に、本発明の第二実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図２を参照しつつ、図７及び図８を用いて、本実施形態の構成を説明する。
図７は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、伝送路２の寄生成分のうち、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する装置である。
図７中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、インダクター側被測定回路スミスチャート作成手段８と、キャパシタンス側仮想等価回路スミスチャート作成手段１０を備えている。これに加え、測定装置１は、仮想キャパシタンス容量値調整手段１２と、寄生キャパシタンス容量値算出手段１４と、仮想並列キャパシタンス容量値調整手段２２と、浮遊キャパシタンス容量値算出手段２４を備えている。
被測定回路４の回路構成は、伝送路２を、グランド端子を有さない高周波リレーで形成した点を除き、上述した第一実施形態と同様であるため、詳細な図示を省略する（図２参照）。
なお、本実施形態では、伝送路２を形成する高周波リレーとして、Ｇ６Ｋ−２Ｆ−Ｙ（オムロン製）を用いる場合について説明する。また、本実施形態では、上述した第一実施形態と同様、被測定インダクター１６が有する既知のインダクタンス値を、６８[ｎＨ]に調整した場合を説明する。
なお、本実施形態では、伝送路２を形成する高周波リレーとして、Ｇ６Ｋ−２Ｆ−Ｙ（オムロン製）を用いる場合について説明する。また、本実施形態では、上述した第一実施形態と同様、被測定インダクター１６が有する既知のインダクタンス値を、６８[ｎＨ]に調整した場合を説明する。
図８は、仮想等価回路６の回路構成を示す模式図である。
図８中に示すように、仮想等価回路６は、同値仮想インダクター１８と、可変仮想キャパシタンス２０と、可変仮想並列キャパシタンス２６を備えている。
同値仮想インダクター１８及び可変仮想キャパシタンス２０の構成は、上述した第一実施形態と同様である。
可変仮想並列キャパシタンス２６は、同値仮想インダクター１８へ並列に接続されており、その容量値を調整可能となっている。可変仮想並列キャパシタンス２６の容量値は、仮想並列キャパシタンス容量値調整手段２２が出力する情報信号に応じた値に調節する。
図８中に示すように、仮想等価回路６は、同値仮想インダクター１８と、可変仮想キャパシタンス２０と、可変仮想並列キャパシタンス２６を備えている。
同値仮想インダクター１８及び可変仮想キャパシタンス２０の構成は、上述した第一実施形態と同様である。
可変仮想並列キャパシタンス２６は、同値仮想インダクター１８へ並列に接続されており、その容量値を調整可能となっている。可変仮想並列キャパシタンス２６の容量値は、仮想並列キャパシタンス容量値調整手段２２が出力する情報信号に応じた値に調節する。
以下、図７を用いた説明に復帰する。
インダクター側被測定回路スミスチャート作成手段８は、上述した第一実施形態と同様、被測定回路４のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーを用いて形成した場合を説明する。また、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーの測定周波数帯域は１００[Ｍｈｚ]〜５００[Ｍｈｚ]であり、その入力パワーは＋５[ｄＢｍ]であるが、入力パワーへの依存性はない。
インダクター側被測定回路スミスチャート作成手段８は、上述した第一実施形態と同様、被測定回路４のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーを用いて形成した場合を説明する。また、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーの測定周波数帯域は１００[Ｍｈｚ]〜５００[Ｍｈｚ]であり、その入力パワーは＋５[ｄＢｍ]であるが、入力パワーへの依存性はない。
また、インダクター側被測定回路スミスチャート作成手段８は、作成した被測定回路４のスミスチャートを含む情報信号を、仮想キャパシタンス容量値調整手段１２、寄生キャパシタンス容量値算出手段１４、仮想並列キャパシタンス容量値調整手段２２及び浮遊キャパシタンス容量値算出手段２４へ出力する。
なお、被測定回路４のスミスチャートを作成する際には、上述した第一実施形態と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いて、被測定回路４のスミスチャートを作成する。ここで、シミュレーション周波数帯域は、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーの測定周波数帯域に対応させて、１００[Ｍｈｚ]〜５００[Ｍｈｚ]とする。
なお、被測定回路４のスミスチャートを作成する際には、上述した第一実施形態と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いて、被測定回路４のスミスチャートを作成する。ここで、シミュレーション周波数帯域は、上述した第一実施形態と同様、Ｓ−パラメータネットワークアナライザーの測定周波数帯域に対応させて、１００[Ｍｈｚ]〜５００[Ｍｈｚ]とする。
また、本実施形態では、上述した第一実施形態と同様、被測定回路４のスミスチャートを作成する際に、被測定回路４において、伝送路２を形成する高周波リレーを導通状態とした場合について説明する。
キャパシタンス側仮想等価回路スミスチャート作成手段１０は、上述した第一実施形態と同様、仮想等価回路６のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、インダクター側被測定回路スミスチャート作成手段８と同様、Ｓ−パラメータネットワークアナライザーを用いて形成した場合を説明する。
キャパシタンス側仮想等価回路スミスチャート作成手段１０は、上述した第一実施形態と同様、仮想等価回路６のスミスチャートを作成する。なお、本実施形態では、上記の測定器を、インダクター側被測定回路スミスチャート作成手段８と同様、Ｓ−パラメータネットワークアナライザーを用いて形成した場合を説明する。
また、キャパシタンス側仮想等価回路スミスチャート作成手段１０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想キャパシタンス容量値調整手段１２、寄生キャパシタンス容量値算出手段１４、仮想並列キャパシタンス容量値調整手段２２及び浮遊キャパシタンス容量値算出手段２４へ出力する。
なお、仮想等価回路６のスミスチャートを作成する際には、被測定回路４のスミスチャートを作成する際と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いる。
なお、仮想等価回路６のスミスチャートを作成する際には、被測定回路４のスミスチャートを作成する際と同様、「ｗｉｎＳＭＩＴＨ２．０」等のシミュレータソフトを用いる。
仮想キャパシタンス容量値調整手段１２は、上述した第一実施形態と同様、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算する。
そして、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算した仮想キャパシタンス容量値調整手段１２は、この演算した制御信号を、寄生キャパシタンス容量値算出手段１４、可変仮想キャパシタンス２０及び仮想並列キャパシタンス容量値調整手段２２へ出力する。
そして、可変仮想キャパシタンス２０の容量値を調整するための制御信号を演算した仮想キャパシタンス容量値調整手段１２は、この演算した制御信号を、寄生キャパシタンス容量値算出手段１４、可変仮想キャパシタンス２０及び仮想並列キャパシタンス容量値調整手段２２へ出力する。
寄生キャパシタンス容量値算出手段１４の構成は、上述した第一実施形態と同様であるため、その説明を省略する。
仮想並列キャパシタンス容量値調整手段２２は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、仮想並列キャパシタンス容量値調整手段２２は、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整するための制御信号を演算する。この演算は、インダクター側被測定回路スミスチャート作成手段８、キャパシタンス側仮想等価回路スミスチャート作成手段１０、及び仮想キャパシタンス容量値調整手段１２が出力した情報信号に基づいて行う。
仮想並列キャパシタンス容量値調整手段２２は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、仮想並列キャパシタンス容量値調整手段２２は、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整するための制御信号を演算する。この演算は、インダクター側被測定回路スミスチャート作成手段８、キャパシタンス側仮想等価回路スミスチャート作成手段１０、及び仮想キャパシタンス容量値調整手段１２が出力した情報信号に基づいて行う。
そして、可変仮想並列キャパシタンス２６の容量値を調整するための制御信号を演算した仮想並列キャパシタンス容量値調整手段２２は、この演算した制御信号を、浮遊キャパシタンス容量値算出手段２４及び可変仮想並列キャパシタンス２６へ出力する。
浮遊キャパシタンス容量値算出手段２４は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
浮遊キャパシタンス容量値算出手段２４は、仮想キャパシタンス容量値調整手段１２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、浮遊キャパシタンス容量値算出手段２４は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想並列キャパシタンス２６の容量値を検出する。この検出は、インダクター側被測定回路スミスチャート作成手段８及びキャパシタンス側仮想等価回路スミスチャート作成手段１０が出力した情報信号と、仮想並列キャパシタンス容量値調整手段２２が出力した制御信号に基づいて行う。
可変仮想並列キャパシタンス２６の容量値を検出した浮遊キャパシタンス容量値算出手段２４は、この検出した容量値を含む情報信号を、伝送路２の浮遊キャパシタンスの容量値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
可変仮想並列キャパシタンス２６の容量値を検出した浮遊キャパシタンス容量値算出手段２４は、この検出した容量値を含む情報信号を、伝送路２の浮遊キャパシタンスの容量値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
（測定方法）
次に、図２、図７及び図８を参照しつつ、図９及び図１０を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する測定方法について説明する。なお、伝送路２の寄生キャパシタンスを測定する測定方法については、上述した第一実施形態と同様であるため、その説明は省略する。
次に、図２、図７及び図８を参照しつつ、図９及び図１０を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生キャパシタンス及び浮遊キャパシタンスを測定する測定方法について説明する。なお、伝送路２の寄生キャパシタンスを測定する測定方法については、上述した第一実施形態と同様であるため、その説明は省略する。
図９は、本実施形態の測定装置１を用いて伝送路２の浮遊キャパシタンスを測定する測定方法を示すフローチャートである。
図９中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ２０において、インダクター側被測定回路スミスチャート作成手段８が、被測定回路４のスミスチャートを作成（図中に示す「インダクター側被測定回路のスミスチャートを作成」）する。
図９中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ２０において、インダクター側被測定回路スミスチャート作成手段８が、被測定回路４のスミスチャートを作成（図中に示す「インダクター側被測定回路のスミスチャートを作成」）する。
ステップＳ２０において、被測定回路４のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ２２へ移行する。
ステップＳ２２では、キャパシタンス側仮想等価回路スミスチャート作成手段１０が、仮想等価回路６のスミスチャートを作成（図中に示す「キャパシタンス側仮想等価回路のスミスチャートを作成」）する。
ステップＳ２２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ２４へ移行する。
ステップＳ２２では、キャパシタンス側仮想等価回路スミスチャート作成手段１０が、仮想等価回路６のスミスチャートを作成（図中に示す「キャパシタンス側仮想等価回路のスミスチャートを作成」）する。
ステップＳ２２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ２４へ移行する。
ステップＳ２４では、仮想並列キャパシタンス容量値調整手段２２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整（図中に示す「可変仮想並列キャパシタンスの容量値を調整」）する。なお、可変仮想並列キャパシタンス２６の容量値の調整は、上述した第一実施形態のステップＳ１４で行った、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて行う。
ここで、図１０を用いて、可変仮想並列キャパシタンス２６の容量値を調整する手順について説明する。
図１０は、シミュレータソフトを用いた測定結果を示すスミスチャートである。
なお、図１０中では、被測定回路４のスミスチャート、すなわち、伝送路２として用いたＧ６Ｋ−２Ｆ−Ｙを用いた曲線を、符号「●」で示している。
図１０中に示すように、可変仮想並列キャパシタンス２６の容量値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想キャパシタンス２０の容量値を調整する。この調整は、上述したように、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて行う。
図１０は、シミュレータソフトを用いた測定結果を示すスミスチャートである。
なお、図１０中では、被測定回路４のスミスチャート、すなわち、伝送路２として用いたＧ６Ｋ−２Ｆ−Ｙを用いた曲線を、符号「●」で示している。
図１０中に示すように、可変仮想並列キャパシタンス２６の容量値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想キャパシタンス２０の容量値を調整する。この調整は、上述したように、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて行う。
具体的には、図１０中に示す被測定回路４のスミスチャートに対して、仮想等価回路６のスミスチャートを変化させて合致させる。
なお、図１０中では、伝送路２としてＧ６Ｋ−２Ｆ−ＲＦを用いた曲線（符号「●」）に合致させた仮想等価回路６のスミスチャートを、符号「▽」で示している。
このとき、被測定回路４のスミスチャート（符号「●」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、１．８[ｐＦ]であった。
なお、図１０中では、伝送路２としてＧ６Ｋ−２Ｆ−ＲＦを用いた曲線（符号「●」）に合致させた仮想等価回路６のスミスチャートを、符号「▽」で示している。
このとき、被測定回路４のスミスチャート（符号「●」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想キャパシタンス２０の容量値は、１．８[ｐＦ]であった。
また、被測定回路４のスミスチャート（符号「●」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想並列キャパシタンス２６の容量値は、１．０[ｐＦ]であった。
ステップＳ２４において、可変仮想並列キャパシタンス２６の容量値を調整した後、測定装置１を用いた測定方法は、ステップＳ２６へ移行する。
ステップＳ２４において、可変仮想並列キャパシタンス２６の容量値を調整した後、測定装置１を用いた測定方法は、ステップＳ２６へ移行する。
ステップＳ２６では、浮遊キャパシタンス容量値算出手段２４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想並列キャパシタンス２６の容量値を検出する。そして、この検出した容量値を、伝送路２の浮遊キャパシタンスの容量値として算出（図中に示す「伝送路の浮遊キャパシタンスの容量値を算出」）する。
ここで、上述したステップＳ２４で説明したように、被測定回路４のスミスチャート（符号「●」）に、スミスチャート（符号「▽」）を合致させた仮想等価回路６が備える可変仮想並列キャパシタンス２６の容量値は、１．０[ｐＦ]である。
したがって、Ｇ６Ｋ−２Ｆ−Ｙで形成した伝送路２の浮遊キャパシタンスの容量値は、１．０[ｐＦ]と算出される。これにより、この伝送路２の浮遊キャパシタンスの測定結果は、１．０[ｐＦ]となる。
したがって、Ｇ６Ｋ−２Ｆ−Ｙで形成した伝送路２の浮遊キャパシタンスの容量値は、１．０[ｐＦ]と算出される。これにより、この伝送路２の浮遊キャパシタンスの測定結果は、１．０[ｐＦ]となる。
ステップＳ２６において、伝送路２の浮遊キャパシタンスの容量値を算出すると、測定装置１を用いた測定方法は終了（図中に示す「ＥＮＤ」）する。
なお、上記ステップＳ２０は、上述した「インダクター側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ２２は、上述した「キャパシタンス側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ２４は、上述した「仮想並列キャパシタンス容量値調整ステップ」に対応する。
また、上記ステップＳ２６は、上述した「浮遊キャパシタンス容量値算出ステップ」に対応する。
なお、上記ステップＳ２０は、上述した「インダクター側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ２２は、上述した「キャパシタンス側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ２４は、上述した「仮想並列キャパシタンス容量値調整ステップ」に対応する。
また、上記ステップＳ２６は、上述した「浮遊キャパシタンス容量値算出ステップ」に対応する。
（第二実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、容量値を調整可能な可変仮想並列キャパシタンス２６を同値仮想インダクター１８と並列に接続して、仮想等価回路６を形成する。そして、仮想並列キャパシタンス容量値調整手段２２が、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整する。これに加え、浮遊キャパシタンス容量値算出手段２４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列キャパシタンス２６の容量値を、伝送路２の浮遊キャパシタンスの容量値として算出する。
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、容量値を調整可能な可変仮想並列キャパシタンス２６を同値仮想インダクター１８と並列に接続して、仮想等価回路６を形成する。そして、仮想並列キャパシタンス容量値調整手段２２が、仮想キャパシタンス容量値調整手段１２による可変仮想キャパシタンス２０の容量値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整する。これに加え、浮遊キャパシタンス容量値算出手段２４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列キャパシタンス２６の容量値を、伝送路２の浮遊キャパシタンスの容量値として算出する。
このため、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想並列キャパシタンス２６の容量値を調整することにより、グランド端子を有さない伝送路２に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
その結果、伝送路２に対して寄生キャパシタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
その結果、伝送路２に対して寄生キャパシタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
（２）本実施形態の測定方法では、容量値を調整可能な可変仮想並列キャパシタンス２６を同値仮想インダクター１８と並列に接続して、仮想等価回路６を形成する。そして、仮想キャパシタンス容量値調整ステップで調整した可変仮想キャパシタンス２０の容量値に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列キャパシタンス２６の容量値を調整する。これに加え、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列キャパシタンス２６の容量値を、伝送路２の浮遊キャパシタンスの容量値として算出する。
このため、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想並列キャパシタンス２６の容量値を調整することにより、グランド端子を有さない伝送路２に対し、寄生キャパシタンスに加え、浮遊キャパシタンスを測定することが可能となる。
その結果、伝送路２に対して寄生キャパシタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
その結果、伝送路２に対して寄生キャパシタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
（第三実施形態）
次に、本発明の第三実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１１から図１３を用いて、本実施形態の構成を説明する。
図１１は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、後述する伝送路２の寄生成分のうち、伝送路２の寄生インダクタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生インダクタンスを測定する装置である。
図１１中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、キャパシタンス側被測定回路スミスチャート作成手段２８と、インダクター側仮想等価回路スミスチャート作成手段３０を備えている。これに加え、測定装置１は、仮想インダクタンス値調整手段３２と、寄生インダクタンス値算出手段３４を備えている。
次に、本発明の第三実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１１から図１３を用いて、本実施形態の構成を説明する。
図１１は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、後述する伝送路２の寄生成分のうち、伝送路２の寄生インダクタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生インダクタンスを測定する装置である。
図１１中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、キャパシタンス側被測定回路スミスチャート作成手段２８と、インダクター側仮想等価回路スミスチャート作成手段３０を備えている。これに加え、測定装置１は、仮想インダクタンス値調整手段３２と、寄生インダクタンス値算出手段３４を備えている。
図１２は、被測定回路４の回路構成を示す模式図である。
図１２中に示すように、被測定回路４は、伝送路２に被測定キャパシタンス３６を接続して形成されている。
伝送路２は、上述した第一実施形態と同様、グランド端子を有する高周波リレーで形成されている。
被測定キャパシタンス３６は、伝送路２へ直列に接続されており、既知の容量値を有している。
また、被測定キャパシタンス３６は、既知の容量値を所望の値に調整可能となっている。本実施形態では、予め、被測定キャパシタンス３６が有する既知の容量値を、伝送路２を形成する高周波リレーの測定周波数と、測定目的となる寄生インダクタンスに応じて、所望の値に調整する。
図１２中に示すように、被測定回路４は、伝送路２に被測定キャパシタンス３６を接続して形成されている。
伝送路２は、上述した第一実施形態と同様、グランド端子を有する高周波リレーで形成されている。
被測定キャパシタンス３６は、伝送路２へ直列に接続されており、既知の容量値を有している。
また、被測定キャパシタンス３６は、既知の容量値を所望の値に調整可能となっている。本実施形態では、予め、被測定キャパシタンス３６が有する既知の容量値を、伝送路２を形成する高周波リレーの測定周波数と、測定目的となる寄生インダクタンスに応じて、所望の値に調整する。
図１３は、仮想等価回路６の回路構成を示す模式図である。
図１３中に示すように、仮想等価回路６は、同値仮想キャパシタンス３８と、可変仮想インダクター４０を備えている。
同値仮想キャパシタンス３８は、被測定キャパシタンス３６と同じ値の容量値を有している。
可変仮想インダクター４０は、同値仮想キャパシタンス３８へ並列に接続されており、そのインダクタンス値を調整可能となっている。可変仮想インダクター４０のインダクタンス値は、仮想インダクタンス値調整手段３２が出力する情報信号に応じた値に調節する。
図１３中に示すように、仮想等価回路６は、同値仮想キャパシタンス３８と、可変仮想インダクター４０を備えている。
同値仮想キャパシタンス３８は、被測定キャパシタンス３６と同じ値の容量値を有している。
可変仮想インダクター４０は、同値仮想キャパシタンス３８へ並列に接続されており、そのインダクタンス値を調整可能となっている。可変仮想インダクター４０のインダクタンス値は、仮想インダクタンス値調整手段３２が出力する情報信号に応じた値に調節する。
以下、図１１を用いた説明に復帰する。
キャパシタンス側被測定回路スミスチャート作成手段２８は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、キャパシタンス側被測定回路スミスチャート作成手段２８は、被測定回路４のスミスチャートを作成するための電気的特性値（例えば、キャパシタンスの容量値）を検出し、この検出した電気的特性値に基づいて、被測定回路４のスミスチャートを作成する。
キャパシタンス側被測定回路スミスチャート作成手段２８は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、キャパシタンス側被測定回路スミスチャート作成手段２８は、被測定回路４のスミスチャートを作成するための電気的特性値（例えば、キャパシタンスの容量値）を検出し、この検出した電気的特性値に基づいて、被測定回路４のスミスチャートを作成する。
また、キャパシタンス側被測定回路スミスチャート作成手段２８は、作成した被測定回路４のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２及び寄生インダクタンス値算出手段３４へ出力する。
インダクター側仮想等価回路スミスチャート作成手段３０は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
インダクター側仮想等価回路スミスチャート作成手段３０は、インダクター側被測定回路スミスチャート作成手段８と同様、例えば、高周波回路の通過・反射電力を測定可能な測定器を用いて形成されている。
また、インダクター側仮想等価回路スミスチャート作成手段３０は、仮想等価回路６のスミスチャートを作成するための電気的特性値（例えば、インダクタンス値）を検出し、この検出した電気的特性値に基づいて、仮想等価回路６のスミスチャートを作成する。
また、インダクター側仮想等価回路スミスチャート作成手段３０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２及び寄生インダクタンス値算出手段３４へ出力する。
また、インダクター側仮想等価回路スミスチャート作成手段３０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２及び寄生インダクタンス値算出手段３４へ出力する。
仮想インダクタンス値調整手段３２は、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、仮想インダクタンス値調整手段３２は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整するための制御信号を演算する。この演算は、キャパシタンス側被測定回路スミスチャート作成手段２８、及びインダクター側仮想等価回路スミスチャート作成手段３０が出力した情報信号に基づいて行う。
また、仮想インダクタンス値調整手段３２は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整するための制御信号を演算する。この演算は、キャパシタンス側被測定回路スミスチャート作成手段２８、及びインダクター側仮想等価回路スミスチャート作成手段３０が出力した情報信号に基づいて行う。
そして、可変仮想インダクター４０のインダクタンス値を調整するための制御信号を演算した仮想インダクタンス値調整手段３２は、この演算した制御信号を、寄生インダクタンス値算出手段３４及び可変仮想インダクター４０へ出力する。
寄生インダクタンス値算出手段３４は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
寄生インダクタンス値算出手段３４は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、寄生インダクタンス値算出手段３４は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想インダクター４０のインダクタンス値を検出する。この検出は、キャパシタンス側被測定回路スミスチャート作成手段２８及びインダクター側仮想等価回路スミスチャート作成手段３０が出力した情報信号と、仮想インダクタンス値調整手段３２が出力した制御信号に基づいて行う。
可変仮想インダクター４０のインダクタンス値を検出した寄生インダクタンス値算出手段３４は、この検出したインダクタンス値を含む情報信号を、伝送路２の寄生インダクターのインダクタンス値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
可変仮想インダクター４０のインダクタンス値を検出した寄生インダクタンス値算出手段３４は、この検出したインダクタンス値を含む情報信号を、伝送路２の寄生インダクターのインダクタンス値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
（測定方法）
次に、図１１から図１３を参照しつつ、図１４を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生インダクタンスを測定する測定方法について説明する。
図１４は、本実施形態の測定装置１を用いて伝送路２の寄生インダクタンスを測定する測定方法を示すフローチャートである。
図１４中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ３０において、キャパシタンス側被測定回路スミスチャート作成手段２８が、被測定回路４のスミスチャートを作成（図中に示す「キャパシタンス側被測定回路のスミスチャートを作成」）する。
次に、図１１から図１３を参照しつつ、図１４を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生インダクタンスを測定する測定方法について説明する。
図１４は、本実施形態の測定装置１を用いて伝送路２の寄生インダクタンスを測定する測定方法を示すフローチャートである。
図１４中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ３０において、キャパシタンス側被測定回路スミスチャート作成手段２８が、被測定回路４のスミスチャートを作成（図中に示す「キャパシタンス側被測定回路のスミスチャートを作成」）する。
ステップＳ３０において、被測定回路４のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ３２へ移行する。
ステップＳ３２では、インダクター側仮想等価回路スミスチャート作成手段３０が、仮想等価回路６のスミスチャートを作成（図中に示す「インダクター側仮想等価回路のスミスチャートを作成」）する。
ステップＳ３２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ３４へ移行する。
ステップＳ３４では、仮想インダクタンス値調整手段３２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整（図中に示す「可変仮想インダクターのインダクタンス値を調整」）する。
ステップＳ３２では、インダクター側仮想等価回路スミスチャート作成手段３０が、仮想等価回路６のスミスチャートを作成（図中に示す「インダクター側仮想等価回路のスミスチャートを作成」）する。
ステップＳ３２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ３４へ移行する。
ステップＳ３４では、仮想インダクタンス値調整手段３２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整（図中に示す「可変仮想インダクターのインダクタンス値を調整」）する。
ここで、可変仮想インダクター４０のインダクタンス値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想インダクター４０のインダクタンス値を調整する。
ステップＳ３４において、可変仮想インダクター４０のインダクタンス値を調整した後、測定装置１を用いた測定方法は、ステップＳ３６へ移行する。
ステップＳ３４において、可変仮想インダクター４０のインダクタンス値を調整した後、測定装置１を用いた測定方法は、ステップＳ３６へ移行する。
ステップＳ３６では、寄生インダクタンス値算出手段３４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想インダクター４０のインダクタンス値を検出する。そして、この検出したインダクタンス値を、伝送路２の寄生インダクターのインダクタンス値として算出（図中に示す「伝送路の寄生インダクターのインダクタンス値を算出」）する。
ステップＳ３６において、伝送路２の寄生インダクターのインダクタンス値を算出すると、測定装置１を用いた測定方法は終了（図中に示す「ＥＮＤ」）する。
なお、上記ステップＳ３０は、上述した「キャパシタンス側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ３２は、上述した「インダクター側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ３４は、上述した「仮想インダクタンス値調整ステップ」に対応する。
また、上記ステップＳ３６は、上述した「寄生インダクタンス値算出ステップ」に対応する。
なお、上記ステップＳ３０は、上述した「キャパシタンス側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ３２は、上述した「インダクター側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ３４は、上述した「仮想インダクタンス値調整ステップ」に対応する。
また、上記ステップＳ３６は、上述した「寄生インダクタンス値算出ステップ」に対応する。
（第三実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、仮想インダクタンス値調整手段３２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整する。これに加え、寄生インダクタンス値算出手段３４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想インダクター４０のインダクタンス値を、伝送路２の寄生インダクターのインダクタンス値として算出する。
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、仮想インダクタンス値調整手段３２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整する。これに加え、寄生インダクタンス値算出手段３４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想インダクター４０のインダクタンス値を、伝送路２の寄生インダクターのインダクタンス値として算出する。
このため、寄生成分の測定対象である伝送路２に、既知の容量値を有する被測定キャパシタンス３６を接続して被測定回路４を形成し、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想インダクター４０のインダクタンス値を調整することにより、伝送路２の寄生インダクタンスを測定することが可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生インダクタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生インダクタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
（２）本実施形態の測定装置１では、被測定キャパシタンス３６を、既知の容量値を所望の値に調整可能としている。
このため、被測定キャパシタンス３６が有する既知の容量値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路２の状態に応じて、所望の値に調整することが可能となる。
その結果、伝送路２の寄生成分に対する測定精度を向上させることが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となる。
このため、被測定キャパシタンス３６が有する既知の容量値を、測定周波数や測定目的等、寄生成分の測定対象である伝送路２の状態に応じて、所望の値に調整することが可能となる。
その結果、伝送路２の寄生成分に対する測定精度を向上させることが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となる。
（３）本実施形態の測定方法では、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整する。これに加え、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想インダクター４０のインダクタンス値を、伝送路２の寄生インダクターのインダクタンス値として算出する。
このため、寄生成分の測定対象である伝送路２に、既知の容量値を有する被測定キャパシタンス３６を接続して被測定回路４を形成し、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想インダクター４０のインダクタンス値を調整することにより、伝送路２の寄生インダクタンスを測定することが可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生インダクタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
その結果、予め、伝送路２の寄生成分のうち、寄生インダクタンスを測定して既知の値としておくことが可能となり、デバイスやＩＣのテスト精度を向上させることが可能となるため、デバイスやＩＣの入出力整合回路、ロックアップタイム等の仕様を満足することが容易となるとともに、デバイスやＩＣの検査システムが複雑化することを抑制可能となる。
（応用例）
以下、本実施形態の応用例を記載する。
（１）本実施形態の測定装置１では、被測定キャパシタンス３６を、伝送路２へ直列に接続して、被測定回路４を形成したが、これに限定するものではなく、図１５中に示すように、被測定キャパシタンス３６を、伝送路２へ並列に接続して、被測定回路４を形成してもよい。なお、図１５は、本実施形態の変形例を示す図である。
要は、被測定回路４は、被測定キャパシタンス３６を伝送路２へ直列または並列に接続して形成すればよい。これにより、伝送路２により伝送する電気信号の状態に応じて、適切な被測定回路４を構成すればよい。
以下、本実施形態の応用例を記載する。
（１）本実施形態の測定装置１では、被測定キャパシタンス３６を、伝送路２へ直列に接続して、被測定回路４を形成したが、これに限定するものではなく、図１５中に示すように、被測定キャパシタンス３６を、伝送路２へ並列に接続して、被測定回路４を形成してもよい。なお、図１５は、本実施形態の変形例を示す図である。
要は、被測定回路４は、被測定キャパシタンス３６を伝送路２へ直列または並列に接続して形成すればよい。これにより、伝送路２により伝送する電気信号の状態に応じて、適切な被測定回路４を構成すればよい。
（第四実施形態）
次に、本発明の第四実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１２を参照しつつ、図１６及び図１７を用いて、本実施形態の構成を説明する。
図１６は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、伝送路２の寄生成分のうち、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する装置である。
次に、本発明の第四実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１２を参照しつつ、図１６及び図１７を用いて、本実施形態の構成を説明する。
図１６は、本実施形態の測定方法で用いる、測定装置１の構成を示す図である。
なお、本実施形態では、測定装置１を用いて、伝送路２の寄生成分のうち、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する測定方法について説明する。したがって、本実施形態の測定方法で用いる測定装置１は、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する装置である。
図１６中に示すように、測定装置１は、被測定回路４と、仮想等価回路６と、キャパシタンス側被測定回路スミスチャート作成手段２８と、インダクター側仮想等価回路スミスチャート作成手段３０を備えている。これに加え、測定装置１は、仮想インダクタンス値調整手段３２と、寄生インダクタンス値算出手段３４と、仮想並列インダクタンス値調整手段４２と、浮遊インダクタンス値算出手段４４を備えている。
被測定回路４の回路構成は、伝送路２を、グランド端子を有さない高周波リレーで形成した点を除き、上述した第三実施形態と同様であるため、詳細な図示を省略する（図１２参照）。
被測定回路４の回路構成は、伝送路２を、グランド端子を有さない高周波リレーで形成した点を除き、上述した第三実施形態と同様であるため、詳細な図示を省略する（図１２参照）。
図１７は、仮想等価回路６の回路構成を示す模式図である。
図１７中に示すように、仮想等価回路６は、同値仮想キャパシタンス３８と、可変仮想インダクター４０と、可変仮想並列インダクター４６を備えている。
同値仮想キャパシタンス３８及び可変仮想インダクター４０の構成は、上述した第三実施形態と同様である。
可変仮想並列インダクター４６は、同値仮想キャパシタンス３８へ並列に接続されており、そのインダクタンス値を調整可能となっている。可変仮想並列インダクター４６のインダクタンス値は、仮想並列インダクタンス値調整手段４２が出力する情報信号に応じた値に調節する。
図１７中に示すように、仮想等価回路６は、同値仮想キャパシタンス３８と、可変仮想インダクター４０と、可変仮想並列インダクター４６を備えている。
同値仮想キャパシタンス３８及び可変仮想インダクター４０の構成は、上述した第三実施形態と同様である。
可変仮想並列インダクター４６は、同値仮想キャパシタンス３８へ並列に接続されており、そのインダクタンス値を調整可能となっている。可変仮想並列インダクター４６のインダクタンス値は、仮想並列インダクタンス値調整手段４２が出力する情報信号に応じた値に調節する。
以下、図１６を用いた説明に復帰する。
キャパシタンス側被測定回路スミスチャート作成手段２８は、上述した第三実施形態と同様、被測定回路４のスミスチャートを作成する。
また、キャパシタンス側被測定回路スミスチャート作成手段２８は、作成した被測定回路４のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２、寄生インダクタンス値算出手段３４、仮想並列インダクタンス値調整手段４２及び浮遊インダクタンス値算出手段４４へ出力する。
キャパシタンス側被測定回路スミスチャート作成手段２８は、上述した第三実施形態と同様、被測定回路４のスミスチャートを作成する。
また、キャパシタンス側被測定回路スミスチャート作成手段２８は、作成した被測定回路４のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２、寄生インダクタンス値算出手段３４、仮想並列インダクタンス値調整手段４２及び浮遊インダクタンス値算出手段４４へ出力する。
インダクター側仮想等価回路スミスチャート作成手段３０は、上述した第一実施形態と同様、仮想等価回路６のスミスチャートを作成する。
また、インダクター側仮想等価回路スミスチャート作成手段３０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２、寄生インダクタンス値算出手段３４、仮想並列インダクタンス値調整手段４２及び浮遊インダクタンス値算出手段４４へ出力する。
また、インダクター側仮想等価回路スミスチャート作成手段３０は、作成した仮想等価回路６のスミスチャートを含む情報信号を、仮想インダクタンス値調整手段３２、寄生インダクタンス値算出手段３４、仮想並列インダクタンス値調整手段４２及び浮遊インダクタンス値算出手段４４へ出力する。
仮想インダクタンス値調整手段３２は、上述した第三実施形態と同様、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想インダクター４０のインダクタンス値を調整するための制御信号を演算する。
そして、可変仮想インダクター４０の容量値を調整するための制御信号を演算した仮想インダクタンス値調整手段３２は、この演算した制御信号を、寄生インダクタンス値算出手段３４、可変仮想インダクター４０及び仮想並列インダクタンス値調整手段４２へ出力する。
そして、可変仮想インダクター４０の容量値を調整するための制御信号を演算した仮想インダクタンス値調整手段３２は、この演算した制御信号を、寄生インダクタンス値算出手段３４、可変仮想インダクター４０及び仮想並列インダクタンス値調整手段４２へ出力する。
寄生インダクタンス値算出手段３４の構成は、上述した第三実施形態と同様であるため、その説明を省略する。
仮想並列インダクタンス値調整手段４２は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、仮想並列インダクタンス値調整手段４２は、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整するための制御信号を演算する。この演算は、キャパシタンス側被測定回路スミスチャート作成手段２８、インダクター側仮想等価回路スミスチャート作成手段３０、及び仮想インダクタンス値調整手段３２が出力した情報信号に基づいて行う。
仮想並列インダクタンス値調整手段４２は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、仮想並列インダクタンス値調整手段４２は、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整するための制御信号を演算する。この演算は、キャパシタンス側被測定回路スミスチャート作成手段２８、インダクター側仮想等価回路スミスチャート作成手段３０、及び仮想インダクタンス値調整手段３２が出力した情報信号に基づいて行う。
そして、可変仮想並列インダクター４６のインダクタンス値を調整するための制御信号を演算した仮想並列インダクタンス値調整手段４２は、この演算した制御信号を、可変仮想並列インダクター４６及び浮遊インダクタンス値算出手段４４へ出力する。
浮遊インダクタンス値算出手段４４は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
浮遊インダクタンス値算出手段４４は、仮想インダクタンス値調整手段３２と同様、例えば、コンピュータが備えるＣＰＵを用いて形成されている。
また、浮遊インダクタンス値算出手段４４は、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想並列インダクター４６のインダクタンス値を検出する。この検出は、キャパシタンス側被測定回路スミスチャート作成手段２８及びインダクター側仮想等価回路スミスチャート作成手段３０が出力した情報信号と、仮想並列インダクタンス値調整手段４２が出力した制御信号に基づいて行う。
可変仮想並列インダクター４６のインダクタンス値を検出した浮遊インダクタンス値算出手段４４は、この検出したインダクタンス値を含む情報信号を、伝送路２の浮遊インダクターのインダクタンス値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
可変仮想並列インダクター４６のインダクタンス値を検出した浮遊インダクタンス値算出手段４４は、この検出したインダクタンス値を含む情報信号を、伝送路２の浮遊インダクターのインダクタンス値として算出し、図示しない出力機器（ディスプレイ、プリンタ等）へ出力する。
（測定方法）
次に、図１２、図１６及び図１７を参照しつつ、図１８を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する測定方法について説明する。なお、伝送路２の寄生インダクタンスを測定する測定方法については、上述した第三実施形態と同様であるため、その説明は省略する。
次に、図１２、図１６及び図１７を参照しつつ、図１８を用いて、上記の構成を備えた測定装置１を用いて、伝送路２の寄生インダクタンス及び浮遊インダクタンスを測定する測定方法について説明する。なお、伝送路２の寄生インダクタンスを測定する測定方法については、上述した第三実施形態と同様であるため、その説明は省略する。
図１８は、本実施形態の測定装置１を用いて伝送路２の浮遊インダクタンスを測定する測定方法を示すフローチャートである。
図１８中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ４０において、キャパシタンス側被測定回路スミスチャート作成手段２８が、被測定回路４のスミスチャートを作成（図中に示す「キャパシタンス側被測定回路のスミスチャートを作成」）する。
図１８中に示すように、測定装置１を用いた測定方法を開始（図中に示す「ＳＴＡＲＴ」）すると、まず、ステップＳ４０において、キャパシタンス側被測定回路スミスチャート作成手段２８が、被測定回路４のスミスチャートを作成（図中に示す「キャパシタンス側被測定回路のスミスチャートを作成」）する。
ステップＳ４０において、被測定回路４のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ４２へ移行する。
ステップＳ４２では、インダクター側仮想等価回路スミスチャート作成手段３０が、仮想等価回路６のスミスチャートを作成（図中に示す「インダクター側仮想等価回路のスミスチャートを作成」）する。
ステップＳ４２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ４４へ移行する。
ステップＳ４２では、インダクター側仮想等価回路スミスチャート作成手段３０が、仮想等価回路６のスミスチャートを作成（図中に示す「インダクター側仮想等価回路のスミスチャートを作成」）する。
ステップＳ４２において、仮想等価回路６のスミスチャートを作成した後、測定装置１を用いた測定方法は、ステップＳ４４へ移行する。
ステップＳ４４では、仮想並列インダクタンス値調整手段４２が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整（図中に示す「可変仮想並列インダクターのインダクタンス値を調整」）する。なお、可変仮想並列インダクター４６のインダクタンス値の調整は、上述した第三実施形態のステップＳ３４で行った、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて行う。
ここで、可変仮想並列インダクター４６のインダクタンス値を調整する際には、仮想等価回路６のスミスチャートを変化させて、この変化させた仮想等価回路６のスミスチャートが、被測定回路４のスミスチャートと合致するように、可変仮想並列インダクター４６のインダクタンス値を調整する。この調整は、上述したように、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて行う。
ステップＳ４４において、可変仮想並列インダクター４６のインダクタンス値を調整した後、測定装置１を用いた測定方法は、ステップＳ４６へ移行する。
ステップＳ４６では、浮遊インダクタンス値算出手段４４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想並列インダクター４６のインダクタンス値を検出する。そして、この検出したインダクタンス値を、伝送路２の浮遊インダクターのインダクタンス値として算出（図中に示す「伝送路の浮遊インダクターのインダクタンス値を算出」）する。
ステップＳ４６では、浮遊インダクタンス値算出手段４４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の、可変仮想並列インダクター４６のインダクタンス値を検出する。そして、この検出したインダクタンス値を、伝送路２の浮遊インダクターのインダクタンス値として算出（図中に示す「伝送路の浮遊インダクターのインダクタンス値を算出」）する。
ステップＳ４６において、伝送路２の浮遊インダクターのインダクタンス値を算出すると、測定装置１を用いた測定方法は終了（図中に示す「ＥＮＤ」）する。
なお、上記ステップＳ４０は、上述した「キャパシタンス側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ４２は、上述した「インダクター側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ４４は、上述した「仮想並列インダクタンス値調整ステップ」に対応する。
また、上記ステップＳ４６は、上述した「浮遊インダクタンス値算出ステップ」に対応する。
なお、上記ステップＳ４０は、上述した「キャパシタンス側被測定回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ４２は、上述した「インダクター側仮想等価回路スミスチャート作成ステップ」に対応する。
また、上記ステップＳ４４は、上述した「仮想並列インダクタンス値調整ステップ」に対応する。
また、上記ステップＳ４６は、上述した「浮遊インダクタンス値算出ステップ」に対応する。
（第四実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、インダクタンス値を調整可能な可変仮想並列インダクター４６を同値仮想キャパシタンス３８と並列に接続して、仮想等価回路６を形成する。そして、仮想並列インダクタンス値調整手段４２が、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整する。これに加え、浮遊インダクタンス値算出手段４４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列インダクター４６のインダクタンス値を、伝送路２の浮遊インダクターのインダクタンス値として算出する。
以下、本実施形態の効果を列挙する。
（１）本実施形態の測定装置１では、インダクタンス値を調整可能な可変仮想並列インダクター４６を同値仮想キャパシタンス３８と並列に接続して、仮想等価回路６を形成する。そして、仮想並列インダクタンス値調整手段４２が、仮想インダクタンス値調整手段３２による可変仮想インダクター４０のインダクタンス値の調整に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整する。これに加え、浮遊インダクタンス値算出手段４４が、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列インダクター４６のインダクタンス値を、伝送路２の浮遊インダクターのインダクタンス値として算出する。
このため、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想並列インダクター４６のインダクタンス値を調整することにより、グランド端子を有さない伝送路２に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
その結果、伝送路２に対して寄生インダクタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
その結果、伝送路２に対して寄生インダクタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
（２）本実施形態の測定方法では、インダクタンス値を調整可能な可変仮想並列インダクター４６を同値仮想キャパシタンス３８と並列に接続して、仮想等価回路６を形成する。そして、仮想インダクタンス値調整ステップで調整した可変仮想インダクター４０のインダクタンス値に応じて、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致するように、可変仮想並列インダクター４６のインダクタンス値を調整する。これに加え、被測定回路４のスミスチャートと仮想等価回路６のスミスチャートが合致した時の可変仮想並列インダクター４６のインダクタンス値を、伝送路２の浮遊インダクターのインダクタンス値として算出する。
このため、被測定回路４及び仮想等価回路６のスミスチャートに応じて可変仮想並列インダクター４６のインダクタンス値を調整することにより、グランド端子を有さない伝送路２に対し、寄生インダクタンスに加え、浮遊インダクタンスを測定することが可能となる。
その結果、伝送路２に対して寄生インダクタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
その結果、伝送路２に対して寄生インダクタンスのみを測定した場合と比較して、伝送路２の寄生成分を詳細に測定することが可能となるため、デバイスやＩＣのテスト精度を向上させることが可能となる。
（全実施形態に共通の応用例）
以下、上述した第一から第四実施形態に共通の応用例を記載する。
（１）第一及び第二実施形態の測定装置１では、被測定回路４の構成を、被測定インダクター１６を備える構成としている。また、第三及び第四実施形態の測定装置１では、被測定回路４の構成を、被測定キャパシタンス３６を備える構成としている。
しかしながら、被測定回路４の構成は、これらに限定するものではなく、測定対象に応じて、被測定回路４の構成を、被測定インダクター１６及び被測定キャパシタンス３６を備える構成としてもよい。
この場合、仮想等価回路６の構成を、同値仮想インダクター１８及び同値仮想キャパシタンス３８を備える構成とする。
以下、上述した第一から第四実施形態に共通の応用例を記載する。
（１）第一及び第二実施形態の測定装置１では、被測定回路４の構成を、被測定インダクター１６を備える構成としている。また、第三及び第四実施形態の測定装置１では、被測定回路４の構成を、被測定キャパシタンス３６を備える構成としている。
しかしながら、被測定回路４の構成は、これらに限定するものではなく、測定対象に応じて、被測定回路４の構成を、被測定インダクター１６及び被測定キャパシタンス３６を備える構成としてもよい。
この場合、仮想等価回路６の構成を、同値仮想インダクター１８及び同値仮想キャパシタンス３８を備える構成とする。
１ 測定装置（寄生成分測定装置）
２ 伝送路
４ 被測定回路
６ 仮想等価回路
８ インダクター側被測定回路スミスチャート作成手段
１０ キャパシタンス側仮想等価回路スミスチャート作成手段
１２ 仮想キャパシタンス容量値調整手段
１４ 寄生キャパシタンス容量値算出手段
１６ 被測定インダクター
１８ 同値仮想インダクター
２０ 可変仮想キャパシタンス
２２ 仮想並列キャパシタンス容量値調整手段
２４ 浮遊キャパシタンス容量値算出手段
２６ 可変仮想並列キャパシタンス
２８ キャパシタンス側被測定回路スミスチャート作成手段
３０ インダクター側仮想等価回路スミスチャート作成手段
３２ 仮想インダクタンス値調整手段
３４ 寄生インダクタンス値算出手段
３６ 被測定キャパシタンス
３８ 同値仮想キャパシタンス
４０ 可変仮想インダクター
４２ 仮想並列インダクタンス値調整手段
４４ 浮遊インダクタンス値算出手段
４６ 可変仮想並列インダクター
２ 伝送路
４ 被測定回路
６ 仮想等価回路
８ インダクター側被測定回路スミスチャート作成手段
１０ キャパシタンス側仮想等価回路スミスチャート作成手段
１２ 仮想キャパシタンス容量値調整手段
１４ 寄生キャパシタンス容量値算出手段
１６ 被測定インダクター
１８ 同値仮想インダクター
２０ 可変仮想キャパシタンス
２２ 仮想並列キャパシタンス容量値調整手段
２４ 浮遊キャパシタンス容量値算出手段
２６ 可変仮想並列キャパシタンス
２８ キャパシタンス側被測定回路スミスチャート作成手段
３０ インダクター側仮想等価回路スミスチャート作成手段
３２ 仮想インダクタンス値調整手段
３４ 寄生インダクタンス値算出手段
３６ 被測定キャパシタンス
３８ 同値仮想キャパシタンス
４０ 可変仮想インダクター
４２ 仮想並列インダクタンス値調整手段
４４ 浮遊インダクタンス値算出手段
４６ 可変仮想並列インダクター
Claims (13)
- 伝送路の寄生成分を測定する寄生成分測定装置であって、
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路と、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出手段と、を備えることを特徴とする寄生成分測定装置。 - 前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整手段による前記可変仮想キャパシタンスの容量値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出手段と、を備えることを特徴とする請求項１に記載した寄生成分測定装置。 - 前記被測定回路は、前記被測定インダクターを前記伝送路へ直列または並列に接続して形成されることを特徴とする請求項１または２に記載した寄生成分測定装置。
- 前記被測定インダクターは、前記既知のインダクタンス値を所望の値に調整可能となっていることを特徴とする請求項１から３のうちいずれか１項に記載した寄生成分測定装置。
- 伝送路の寄生成分を測定する寄生成分測定装置であって、
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路と、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路と、
前記被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成手段と、
前記仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出手段と、を備えることを特徴とする寄生成分測定装置。 - 前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整手段による前記可変仮想インダクターのインダクタンス値の調整に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整手段と、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出手段と、を備えることを特徴とする請求項５に記載した寄生成分測定装置。 - 前記被測定回路は、前記被測定キャパシタンスを前記伝送路へ直列または並列に接続して形成されることを特徴とする請求項５または６に記載した寄生成分測定装置。
- 前記被測定キャパシタンスは、前記既知の容量値を所望の値に調整可能となっていることを特徴とする請求項５から７のうちいずれか１項に記載した寄生成分測定装置。
- 前記伝送路は、リレーであることを特徴とする請求項１から８のうちいずれか１項に記載した寄生成分測定装置。
- 伝送路の寄生成分を測定する寄生成分測定方法であって、
前記伝送路に既知のインダクタンス値を有する被測定インダクターを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するインダクター側被測定回路スミスチャート作成ステップと、
前記被測定インダクターと同じインダクタンス値を有する同値仮想インダクターと、当該同値仮想インダクターに接続され、且つ容量値を調整可能な可変仮想キャパシタンスと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するキャパシタンス側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想キャパシタンスの容量値を調整する仮想キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想キャパシタンスの容量値を前記伝送路の寄生キャパシタンスの容量値として算出する寄生キャパシタンス容量値算出ステップと、を備えることを特徴とする寄生成分測定方法。 - 前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想インダクターと並列に接続され、且つ容量値を調整可能な可変仮想並列キャパシタンスを備え、
前記仮想キャパシタンス容量値調整ステップで調整した前記可変仮想キャパシタンスの容量値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列キャパシタンスの容量値を調整する仮想並列キャパシタンス容量値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列キャパシタンスの容量値を前記伝送路の浮遊キャパシタンスの容量値として算出する浮遊キャパシタンス容量値算出ステップと、を備えることを特徴とする請求項１０に記載した寄生成分測定方法。 - 伝送路の寄生成分を測定する寄生成分測定方法であって、
前記伝送路に既知の容量値を有する被測定キャパシタンスを接続して形成される被測定回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記被測定回路のスミスチャートを作成するキャパシタンス側被測定回路スミスチャート作成ステップと、
前記被測定キャパシタンスと同じ容量値を有する同値仮想キャパシタンスと、当該仮想キャパシタンスに接続され、且つインダクタンス値を調整可能な可変仮想インダクターと、を備える仮想等価回路のスミスチャートを作成するための電気的特性値を検出し、この検出した電気的特性値に基づいて前記仮想等価回路のスミスチャートを作成するインダクター側仮想等価回路スミスチャート作成ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想インダクターのインダクタンス値を調整する仮想インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想インダクターのインダクタンス値を前記伝送路の寄生インダクターのインダクタンス値として算出する寄生インダクタンス値算出ステップと、を備えることを特徴とする寄生成分測定方法。 - 前記伝送路は、グランド端子を有さない伝送路であり、
前記仮想等価回路は、前記同値仮想キャパシタンスと並列に接続され、且つインダクタンス値を調整可能な可変仮想並列インダクターを備え、
前記仮想インダクタンス値調整ステップで調整した前記可変仮想インダクターのインダクタンス値に応じて、前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致するように前記可変仮想並列インダクターのインダクタンス値を調整する仮想並列インダクタンス値調整ステップと、
前記被測定回路のスミスチャートと前記仮想等価回路のスミスチャートが合致した時の前記可変仮想並列インダクターのインダクタンス値を前記伝送路の浮遊インダクターのインダクタンス値として算出する浮遊インダクタンス値算出ステップと、を備えることを特徴とする請求項１２に記載した寄生成分測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009142415A JP2010286453A (ja) | 2009-06-15 | 2009-06-15 | 寄生成分測定装置及び寄生成分測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009142415A JP2010286453A (ja) | 2009-06-15 | 2009-06-15 | 寄生成分測定装置及び寄生成分測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010286453A true JP2010286453A (ja) | 2010-12-24 |
Family
ID=43542246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009142415A Withdrawn JP2010286453A (ja) | 2009-06-15 | 2009-06-15 | 寄生成分測定装置及び寄生成分測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010286453A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
| KR20180009242A (ko) * | 2016-07-18 | 2018-01-26 | 한국전기연구원 | 전력반도체 파워모듈의 기생인덕턴스 측정 방법 |
| CN110858263A (zh) * | 2018-08-10 | 2020-03-03 | 中车株洲电力机车研究所有限公司 | 电气电路建模方法、仿真测试系统及仿真终端 |
-
2009
- 2009-06-15 JP JP2009142415A patent/JP2010286453A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
| US10677828B2 (en) | 2011-08-22 | 2020-06-09 | Keithley Instruments, Llc | Low frequency impedance measurement with source measure units |
| KR20180009242A (ko) * | 2016-07-18 | 2018-01-26 | 한국전기연구원 | 전력반도체 파워모듈의 기생인덕턴스 측정 방법 |
| KR102485597B1 (ko) * | 2016-07-18 | 2023-01-05 | 한국전기연구원 | 전력반도체 파워모듈의 기생인덕턴스 측정 방법 |
| CN110858263A (zh) * | 2018-08-10 | 2020-03-03 | 中车株洲电力机车研究所有限公司 | 电气电路建模方法、仿真测试系统及仿真终端 |
| CN110858263B (zh) * | 2018-08-10 | 2023-07-25 | 中车株洲电力机车研究所有限公司 | 电气电路建模方法、仿真测试系统及仿真终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107076789B (zh) | 测量和确定噪声参数的系统和方法 | |
| US8686746B2 (en) | Test apparatus and method for measuring common-mode capacitance | |
| CN104111435A (zh) | 一种测试夹具误差剔除方法 | |
| WO2015154587A1 (zh) | 一种纹波电流的测量装置及方法 | |
| KR20130116802A (ko) | Ｐｃｂ의 두께를 측정하기 위한 장치 및 방법 | |
| Pattnayak et al. | Antenna design and RF layout guidelines | |
| KR20150122582A (ko) | 보상 회로, 정보 처리 장치, 보상 방법 및 프로그램 | |
| US7113879B2 (en) | Using vector network analyzer for aligning of time domain data | |
| JP2010286453A (ja) | 寄生成分測定装置及び寄生成分測定方法 | |
| US6875920B2 (en) | Semiconductor device and design support method of electronic device using the same | |
| JP7053969B1 (ja) | Ｉｃのノイズ耐量検出装置、ｉｃのノイズ耐量検出方法、およびｉｃの内部インピーダンス測定方法 | |
| CN1849517B (zh) | 测量系统、组件有功及无功功率和电组件阻抗的方法和装置 | |
| EP2447724A1 (en) | Method for implementing electromagnetic anti-interference filter impedance match and measuring system thereof | |
| JP4169755B2 (ja) | 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法 | |
| Grubmüller et al. | Characterization of a resistive voltage divider design for wideband power measurements | |
| US7365550B2 (en) | Low impedance test fixture for impedance measurements | |
| CN106199285B (zh) | 任意交流载波下的电容特性测量设备及其测量方法 | |
| JP6494540B2 (ja) | 電磁界測定システム及び電磁界測定方法 | |
| TWI495882B (zh) | 印刷電路板輻射干擾的估測方法 | |
| JP4743208B2 (ja) | 電子部品の電気特性測定方法 | |
| CN113884739B (zh) | 一种宽频电压分压器装置及刻度因数标定方法 | |
| Kostov | Design and characterization of single-phase power filters | |
| JP2007163304A (ja) | 能動回路の内部インピーダンス測定方法 | |
| US10712398B1 (en) | Measuring complex PCB-based interconnects in a production environment | |
| JP2018025511A (ja) | 妨害波電力測定装置、方法、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |