KR101476424B1 - 반도체칩용 열계면 재료 및 그것의 형성방법 - Google Patents

반도체칩용 열계면 재료 및 그것의 형성방법 Download PDF

Info

Publication number
KR101476424B1
KR101476424B1 KR1020080058919A KR20080058919A KR101476424B1 KR 101476424 B1 KR101476424 B1 KR 101476424B1 KR 1020080058919 A KR1020080058919 A KR 1020080058919A KR 20080058919 A KR20080058919 A KR 20080058919A KR 101476424 B1 KR101476424 B1 KR 101476424B1
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
semiconductor chip
metal nano
substrate
nano powder
Prior art date
Application number
KR1020080058919A
Other languages
English (en)
Other versions
KR20090132771A (ko
Inventor
알리예프
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020080058919A priority Critical patent/KR101476424B1/ko
Priority to US12/488,791 priority patent/US20130256868A1/en
Publication of KR20090132771A publication Critical patent/KR20090132771A/ko
Application granted granted Critical
Publication of KR101476424B1 publication Critical patent/KR101476424B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

여기에서는, 기재 상에 카본 나노 튜브들과 금속 나노 분말을 포함하는 예비 소결층을 형성하는 단계와, 상기 예비 소결층 상에 반도체칩을 배치하는 단계와, 카본 나노 튜브들과 금속 나노 분말로 된 열계면 재료를 얻도록, 상기 예비 소결층을 상기 금속 나노 분말의 소결 온도로 열처리하는 단계를 포함하는 반도체칩용 열계면 재료 형성방법이 개시된다.
기재, 카본 나노 튜브, 금속 나노 분말, 반도체칩, 발광다이오드칩, 기재

Description

반도체칩용 열계면 재료 및 그것의 형성방법{THERMAL INTERFACE MATERIAL AND ITS FORMING METHOD}
본 발명은 반도체칩용 열계면 재료(TIM; Thermal Interface materials) 및 그 열계면 재료를 기재와 반도체칩 사이에 형성하는 방법에 관한 것이다.
모든 전자 제품에 있어서, 반도체칩의 열 관리는 중요하다. 통상적으로, 반도체칩을 임의의 기재에 전기적 및/또는 열적으로 연결시키는 열계면 재료로, 에폭시 등을 포함하는 열전도성 접착제, 또는, 유연 또는 무연의 솔더 합금이 이용된다.
하지만, 통상의 열계면 재료(TIM)는 나쁜 열 특성과 나쁜 전기적 특성을 갖는다. 열계면 재료(TIM)의 저항값은 아래의 [수학식 1]과 같다.
R=ρH/S
(여기에서, ρ는 열저항율이고, H는 열계면 재료의 두께이며, S는 열계면 재료의 면적이다.)
종래에는 열계면 재료의 열저항을 감소시키기 위한 몇몇 연구가 이루어져 왔 다. 그 중 하나는 열전도도를 높이기 위해 열계면 재료의 열저항율을 낮추는 것이고, 다른 하나는 열계면 재료의 두께(H)를 줄이는 것이며, 나머지 하나는 열계면 재료의 접촉 면적(S)을 줄이는 것이다. 그러나, 그와 같은 여러 연구들에도 불구하고, 아직 많은 한계가 존재한다.
통상, 열계면 재료는 열전도성(또는, 전기 전도성)의 필러(filler)와 기지물질(matrix material)을 포함한다. 필러는 열전달성을 제공하며, 기지물질은 반도체칩과 기재(특히, 히트 싱트; heat sink) 사이에 열계면 재료가 설치되는 것을 가능하게 한다.
새로운 열계면 재료 중 하나로, 카본 나노 튜브(CNT)를 베이스로 하는 열계면 재료가 알려져 있다. 카본 나노 튜브들은 자신의 축방향으로 흐르는 열에 대하여 대략 3000W/mK의 큰 열전도도를 갖는 것으로 알려져 있다 [Dresselhaus et al., Phil. Trans. R. Soc. Lond. A 362, 2065 (2002)]. 비교적으로, 다이아몬드의 열전도도는 대략 900 내지 2300 W/mK이고, 구리의 열전도도는 대략 400 W/mK이다. 카본 나노 튜브의 열전도도는 탄소 원자의 진동이 튜브 아래로 쉽게 전파되기 때문에 자신의 축방향을 따라 매우 크다. 그러나, 카본 나노 튜브는, 축에 대한 횡방향에 대해서는, 강성이 상당히 작고, 열전도도가 축방향의 약 1/100 정도로 매우 작은 문제점이 있다.
카본 나노 튜브들은 플라스틱(폴리머 물질)과 잘 혼합되며, 적당한 부하에서 적당한 전도성을 제공한다. 소정 레벨의 열전도도 구현을 위해, 필러의 종횡비가 크고 부하가 작은 것이 요구된다. 이러한 의미에서, 카본 나노 튜브는 탄소 섬유 중 가장 큰 종횡비를 갖는다는 점에서 이상적이다. 게다가, 로프들을 형성하는 자연적인 경향은 상대적으로 낮은 부하에서도 본질적으로 매우 긴 열전도성 경로를 제공한다.
도 1a는 폴리카보네이트에 잘 분산된 CNI사(미국 휴스턴 텍사스에 소재함)의 카본 나노 튜브를 보여주며, 도 1b는 기재 상에서 성장된 CNT(Matthew M.F.Yuen and others, "CNT based thermal interface material", International Seminar on LEDs, Display and Lighting 2007, p.7)를 보여준다.
카본 나노 튜브는 100nm ~ 100㎛ 범위 내에서 길이 제어가 가능하고, 수십 내지 수백 나노미터 범위의 다양한 직경이 가능하다. 카본 나노 튜브를 베이스로 하는 열계면 재료와 관련된 많은 특허가 있으며, 그 예들로는, US2007161729; CN1990816; US2007147472; US6965513B2; US7186020B2; US2007155136A1; US2007161729A1이 있다.
CNT TIM, 즉, 카본 나노 튜브를 베이스로 하는 열계면 재료의 문제점은, 주로 기지 물질(예를 들면, 다양한 폴리머 물질)로부터 비롯된다. 일반적으로, 기지물질은 열계면 재료의 열전달 시간 및 온도를 저하시키는 특성을 갖는다. 기지물질의 열전도성은 매우 낮아서, 전체적인 열계면 재료 시스템의 열전도성 저하를 초래하며, 몇몇 기지물질의 경우는, 전형적으로 기계적 강도와 신뢰성 또한 저하시킨다.
본 발명의 기술적 과제는, 전술한 종래 기술의 문제점을 해결하기 위해, 열전도성이 매우 크고, 기계적 강도, 신뢰성 및 내구성이 우수한 반도체칩용 열계면 재료를 제공하는 것이다.
본 발명의 다른 기술적 과제는, 반도체칩과 히트싱크 등과 같은 기재 사이에 열전도성이 크고, 기계적 강도, 신뢰성 및 내구성이 우수한 열계면 재료를 형성하는 방법을 제공하는 것이다.
본 발명의 일 측면에 따라, 기재 상에 카본 나노 튜브들과 금속 나노 분말을 포함하는 예비 소결층을 형성하는 단계와, 상기 예비 소결층 상에 반도체칩을 배치하는 단계와, 카본 나노 튜브들과 금속 나노 분말로 된 열계면 재료를 얻도록, 상기 예비 소결층을 상기 금속 나노 분말의 소결 온도로 열처리하는 단계를 포함하는 반도체칩용 열계면 재료 형성방법이 제공된다.
본 발명의 일 실시예에 따라, 상기 예비 소결층을 형성하는 단계는, 이격된 카본 나노 튜브들의 어레이를 상기 기재 상에서 수직 방향으로 성장시키는 단계와, 금속 나노 분말을 포함하는 페이스트를 상기 어레이에 침투되게 가하는 단계를 포함한다. 이때, 상기 페이스트는, 상기 금속 나노 분말에, 첨가물질로서, 바인더, 분산제, 용매를 혼합하여 형성될 수 있다.
본 발명의 다른 실시예에 따라, 상기 예비 소결층을 형성하는 단계는, 카본 나노 튜브들과 금속 나노 분말을 포함하는 페이스트를 준비하는 단계와, 상기 페이스트를 상기 기재 상에 가하는 단계를 포함한다. 이때, 상기 페이스트는, 상기 금속 나노 분말과 카본 나노 튜브들을 주성분으로 하고, 첨가물질로, 바인더, 분산제, 용매를 혼합하여 형성된다.
추가로, 상기 페이스트를 준비하는 단계는, 상기 페이스트 내에서의 상기 카본 나노 튜브들을 수직 방향으로 배향하는 단계를 더 포함할 수 있다. 그리고, 상기 배향은 전기장 또는 자기장을 이용하여 이루어진다.
본 발명의 실시예들에 따라, 상기 바인더, 분산제 및 용매는 상기 소결 온도보다 낮은 온도에 의해 제거된다.
본 발명의 다른 측면에 따라 반도체칩용 열계면 재료가 제공되며, 상기 열계면 재료는, 카본 나노 튜브들과 금속 나노 분말을 포함하며, 기재와 반도체칩 사이에서 상기 금속 나노 분말이 소결되어 형성된 소결체로 구성된다. 일 실시예에 따라, 상기 카본 나노 튜브들은 상기 기재 상에서 서로에 대해 이격되게 그리고 수직으로 성장되어 CNT 어레이를 구성하는 것들이며, 상기 금속 나노 분말은 페이스트 상태로 상기 CNT 어레이 내로 침투된 후 소결된 것일 수 있다. 대안적인 실시예에 따라, 상기 카본 나노 튜브들과 상기 금속 나노 분말은 페이스트 상태로 상기 기재와 상기 반도체칩 사이에 개재된 후 상기 소결에 의해 형성된 것일 수 있다.
본 발명에 따르면, 반도체칩과 기재 사이에, 종래 재료들에 비하여 훨씬 열전도성이 크고, 기계적 강도, 신뢰성 및 내구성도 좋은 열계면 재료를 형성하는 것이 가능하다. 이로 인해, 반도체칩, 특히, 광 반도체칩을 포함하는 전자소자의 열관리 특성을 크게 개선하여 주는 효과가 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명에 따른 반도체칩용 열계면 재료를 설명하기 위한 단면도이고, 도 3은 도 2에 도시된 열계면 재료의 형성 방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 기재(10)와 반도체칩(30) 사이에 본 발명에 따른 열계면 재료(20)가 개재된다. 예를 들어, 기재(10)는 반도체칩(30)으로부터 열을 외부로 방출하기에 적합한 구조의 히트싱크일 수 있다. 또한, 상기 기재(10)는 반도체칩(30)와 전기적으로 통할 수 있는 도전성의 금속일 수 있다. 반도체칩(30)은 전력인가에 의한 p-n 반도체 접합(junction)에서 광을 발하는, 예를 들어, 발광다이오드칩과 같은 광 반도체칩인 것이 바람직하다. 상기 열계면 재료(20)는, 카본 나노 튜브(CNT)들과, 나노 크기 금속 입자로 된 금속 나노 분말을 주성분으로 하는 소결체로 이루어진다. 열계면 재료(20) 내에서 상기 카본 나노 튜브들과 금속 나노 분말은 서로 접해 있는 것이 바람직하다.
도 3을 참조하면, 기재(10)와 반도체칩(30) 사이에 열계면 재료(20)를 형성하는 방법은, 예비 소결층 형성 단계(S1)와, 반도체칩 배치 단계(S2)와, 소결 단계(S3)를 포함한다.
예비 소결층 형성 단계(S1)에서는 카본 나노 튜브들과 금속 나노 분말을 포함하는 페이스트 상의 예비 소결층이 형성된다. 이하의 다른 실시예들에서 각각 설명되는 바와 같이, 예비 소결층은 기재 상에 카본 나노 튜브들을 성장한 후 금속 나노 분말을 포함하는 나노 금속 페이스트를 가하여 형성되거나, 또는, 카본 나노 튜브들과 금속 나노 분말을 주성분으로 포함하는 CNT-나노 금속 페이스트를 기재 상에 가하여 형성될 수 있는 것이다. 이때, 예비 소결층에는 분산제, 바인더, 용매와 같은 첨가물질이 첨가된다.
반도체칩 배치 단계(S2)는 반도체칩, 더 바람직하게는, 발광다이오드칩이 페이스트 상으로 존재하는 예비 소결층 상에 소정 압력으로 눌러 배치하는 방식으로 이루어진다. 뒤 이은 소결 단계(S3)에서는 기재, 예비 소결층, 반도체칩이 적층 관계를 이루는 구조물에 대하여, 금속 나노 분말의 소결 온도로 열처리가 이루어지며, 이에 의해, 상기 예비 소결층이 소결되어 열계면 재료로서의 기능을 하는 상호 연결층, 또는 소결층이 된다. 소결 온도보다 낮은 온도에서, 첨가물질들은 증발, 휘발 또는 분해 등의 방식으로 제거된다.
이하에서는, 본 발명에 따른 다양한 실시예들에 대하여 보다 구체적으로 설명이 이루어진다.
<실시예 1>
도 4는 본 발명의 제1 실시예에 따라 기재와 반도체칩 사이에 소결층인 열계면 재료를 형성 또는 제공하는 방법을 보여주는 도면이다. 도 4는 앞에서 설명한 예비 소결층 형성 단계(S1), 반도체칩 배치 단계(S2), 그리고, 소결 단계(S3)의 구체적인 예를 보여주며, 도 4에 도시된 여러 단계들은 최양질의 열전달 구조물을 만드는데 기여한다.
먼저, 예비 소결층 형성 단계(S1)의 제 1 단계(S11)에서는, 기재(10) 상에 이격된 카본 나노 튜브(21)들의 어레이(도 1 참조)가 수직으로 성장된다. 상기 카본 나노 튜브들의 어레이는 "Nano-Lab, Inc"의 것이 이용가능하다.
예비 소결층 형성 단계(S2)의 제 2 단계(S12)는 나노 크기의 금속 분말, 즉, 금속 나노 분말을 포함하는 페이스트를 준비하는 단계이다. 금속 나노 분말로는 예컨대, Ag, Cu 등과 같은 다양한 금속 또는 다양한 금속 혼합물이 이용될 수 있다. 금속 나노 분말의 입자 사이즈는 100nm ~ 500nm이다.
금속 나노 분말의 상업적 공급자는, 예를 들면, "Nanostructured & Amorphous Materials, Inc.","Inframat Advanced Materials, Inc." , "Sumitomo electric U.S.A., Inc." 그리고, "Kemco International Associates"가 포함될 수 있다.
적정량의 금속 나노 분말은 나노 금속 입자(22)를 분산시키고 응집을 방지하기 위한 분산제(23); 취급 및 건조 처리 중에 페이스트의 변성을 방지할 수 있는 바인더와 혼합되며, 몇몇 경우에는, 페이스트 점도를 조절하는 용매(solvent)와도 혼합된다. 도 4에서 용매와 바인더가 부재번호 24에 의해 표시되어 있다.
분산제(23)는 다양한 종류의 것이 이용될 수 있는데, 예컨대, 지방산, 생선 오일, 폴리 디알릴디메틸 암모니움 클로라이드(PDDA), 폴리아크릴 산(PAA), 폴리스티렌 설포내이트(PSS) 등이 본 실시예에 이용될 수 있다. 바인더로는 예를 들면, 폴리비닐 알코올(PVA), 폴리비닐 부티랄(PVB), 왁스 등이 이용될 수 있다. 바인더는, 소결 온도 미만에서 비등, 또는, 기화 또는 분해되어야 하므로, 그 특성(예컨대, 휘발온도)이 금속 나노 분말의 소결 온도에 매칭될 필요가 있다. 바인더의 종류에 따라 다양하게 선택되어 이용될 수 있는 용매는, 페이스트의 점도를 감소시키기 위한 것으로, "Haraeus HVS 100", "텍사놀", "테르피네올", "헤레어스 RV-372", "헤레어스 RV-507" 등이 이용될 수 있다. 본 단계(S12) 중에, 금속 나노 분말의 가열 및 그에 따른 소결이 방지되도록, 상기 나노 금속 입자들의 분산은, 실온을 이용하는 초음파조 또는 냉수조 내로 투입되는 것에 의해 도움을 받는다. 추가로, 교반 또는 진동의 기계적 메커니즘이 바인더 내의 금속 입자들을 분산시키는 것을 돕도록 이용될 수 있다.
예비 소결층 형성 단계(S1)의 제 3 단계(S13)에서는, 카본 나노 튜브(21)들의 어레이 또는 이격된 CNT들의 어레이가 미리 성장된 기재(10) 상에, 나노 금속 페이스트가 적용됨으로써(바람직하게는, 도포됨으로써), CNT 어레이 구조 내, 즉, 카본 나노 튜브(21)들 사이사이로 상기 나노 금속 페이스트가 균일하게 침투된다. 더 나은 침투와 균일성을 위해, 초음파조 또는 몇몇 진동 메커니즘이 이용될 수 있다.
본 실시예에서는, 위의 제 1, 제 2, 제 3 단계(S11, S12, 13)를 거쳐, 카본 나노 튜브들과 금속 나노 분말을 주성분으로 하는 페이스트 상의 예비 소결층(20')이 기재(10) 상에 비로소 형성된다. 이때, 상기 제 1 단계(S11)와 상기 제 2 단계( S12)의 순서가 바뀌어도 무관하다.
다음, 상기 예비 소결층(20'), 즉, CNT 어레이와 나노 금속 페이스트로 이루어진 시스템 위로, 반도체칩(30)을 배치하는 반도체칩 배치 단계(S2)가 수행된다. 반도체칩 배치 단계의 수행 중에, 약간의 인가 압력과 추가적인 초음파(진동) 효과가 이용되며, 반도체칩(30)은 예비 소결층(20') 상에 바람직하게 위치한다. 상기 인가 압력과 초음파(진동)는 더 나은 결합 품질을 제공하게 된다.
마지막으로, 상기 예비 소결층(20')을 금속 나노 분말의 소결 온도로 열처리하는 소결 단계(S3)가 수행된다. 소결 단계(S3)는, 기재(10), 예비 소결층(20'), 그리고, 반도체칩(30)을 포함하는 구조물을 100~300o C 범위 온도의 오븐 내에 장입하는 방식으로 이루어진다. 소결 온도의 범위는 금속 나노 분말의 금속 종류와 입자 크기에 따라 달라질 수 있다. 고온으로 인하여, 분산제, 바인더, 용매와 같은 첨가 물질은, 상호 연결 영역으로부터 휘발되고, 그 후, 나노 크기의 금속 입자가 카본 나노 튜브들 사이에서 소결되어, 칩과 기재 사이에 신뢰성 있고, 극도로 열전도성이 높은 상호 연결층(즉, 소결층)인 열계면 재료(20)를 형성한다.
본 실시예에 따르면, CNT 어레이, 즉, 카본 나노 튜브(21)들의 어레이로 인하여, 열계면 재료(20)인 상기 상호 연결층은 보다 강도 높게 보강되어, 기계적인 강도와 신뢰성을 얻는다. 상기 상호 연결층의 두께는 카본 나노 튜브 또는 그것들의 어레이 길이에 의해 조절될 수 있다. 100nm~100㎛ 범위 내에서 카본 나노 튜브의 길이가 제어될 수 있으며, 카본 나노 튜브의 직경은 수십 내지 수백 nm 범위의 다양한 직경으로 제공될 수 있다. 따라서, 상호 연결층의 두께(H)는 전술한 [수학식 1]의 결과로부터 작게 제어될 수 있으며, 이로 인해 열저항은 보다 더 작아질 수 있을 것이다. 상호 연결층으로서의 역할을 하는 상기 열계면 재료(20)는 그 열전도도가 200 W/mK 으로부터 3000 W/mK까지 변화될 수 있으며, 이는 금속의 종류, CNT의 길이 및 직경, CNT 밀도(CONCENTRATION) 등에 따른다.
<실시예 2>
도 5는 본 발명의 제 2 실시예에 따라 기재(10)와 반도체칩(30) 사이에 소결층(또는, 상호 연결층)인 열계면 재료(20)를 형성하는 방법을 보여주는 도면이다. 도 5를을 참조하면, 본 실시예의 방법 또한, 앞선 실시예에서 설명한 단계들, 즉, 예비 소결층 형성 단계(S1), 반도체칩 배치 단계(S2), 그리고, 소결 단계(S3)를 포함한다.
먼저, 예비 소결층 형성 단계(S1)의 제 1 단계(S101)에서는, 나노 금속-CNT 페이스트가 준비된다. 나노 금속-CNT 페이스트는 금속 나노 분말과 카본 나노 튜브들이 주성분으로 혼합된 페이스트이다. 금속 나노 분말은, 앞선 실시예와 마찬가지로, Ag, Cu 등의 금속 또는 금속 혼합물이 이용될 수 있다. 나노 금속 입자의 크기는 100~500nm이다. 카본 나노 튜브들은 100 nm~ 100㎛ 범위 내에서 길이의 제어 가 가능하며, 수십 내지 수백 nm 범위의 다양한 직경이 가능하다. 금속 나노 분말의 상업적 공급자의 리스트는 위에서 언급한 바와 같다. 카본 나노 튜브는, 예를 들면, 미국 CNI사의 것이 이용될 수 있다.
상기 제 1 단계(S101)에서, 적정량의 금속 나노 분말 입자(22)들과 카본 나노 튜브(21)는, 분산제(23), 그리고, 용매 및 바인더(24)와 혼합된다. 분산제(23)는 나노 금속 입자(22)와 카본 나노 튜브(21)를 분산시키고 응집을 방지하기 위한 것이고, 바인더는 취급 및 건조 처리 중에 페이스트의 변성을 방지할 수 있으며, 용매는 몇몇 경우에 한하여 페이스트 점도를 조절하는 용도로 이용된다. 분산제, 바인더, 용매에 대한 정보는 앞선 실시예의 설명에서 언급되었다.
앞서 언급된 바와 같이, 바인더는, 소결 온도 미만에서 비등, 기화 또는 분해 되어야 하므로, 금속 나노 분말의 소결 온도에 매칭될 필요가 있다. 본 단계(S101) 중에, 금속 나노 분말의 가열 및 그에 따른 소결이 방지되도록, 상기 나노 금속 입자들의 분산은, 실온을 이용하는 초음파조 또는 냉수조 내로 투입되는 것에 의해 도움을 받는다. 추가로, 교반 또는 진동의 기계적 메커니즘이 바인더 내의 금속 입자들을 분산시키는 것을 돕도록 이용될 수 있다.
다음, 예비 소결층 형성 단계(S1)의 제 2 단계(S102)에서는 나노 금속-CNT 페이스트가, 종래의 솔더 페이스트 또는 에폭시 수지와 마찬가지로, 기재(10) 상에 도포되어 처리된다(예를 들면, 디스펜싱,스텐실, 스크린 프린팅 등). 이에 따라, 상기 기재(10) 상에는 상기 나노 금속-CNT 페이스트가 예비 소결층(20')을 형성하 게 된다.
다음, 나노 금속-CNT 페이스트로 이루어진 상기 예비 소결층(20') 위로 반도체칩(30)을 배치하는 반도체칩 배치 단계(S2)가 수행된다. 반도체칩 배치 단계의 수행 중에, 약간의 인가 압력과 추가적인 초음파(진동) 효과를 사용하면, 더 나은 결합 품질이 얻어지며, 예비 소결층(20')의 거의 모든 틈 또는 구멍이 제거될 수 있다.
마지막으로, 상기 예비 소결층(20')을 금속 나노 분말의 소결 온도로 열처리하는 소결 단계(S3)가 수행된다. 앞선 실시예와 마찬가지로, 상기 소결 단계(S3)는, 기재(10), 예비 소결층(20'), 그리고, 반도체칩(30)을 포함하는 구조물을 100~300o C 범위의 온도의 오븐 내에 장입하는 방식으로 이루어진다. 소결 온도의 범위는 금속 나노 분말의 금속 종류와 입자 크기에 따라 달라질 수 있다. 고온으로 인하여, 분산제, 바인더, 용매와 같은 첨가 물질은, 상호 연결 영역으로부터 휘발되고, 그 후, 나노 크기의 금속 입자가 카본 나노 튜브들 사이에서 소결되어, 칩과 기재 사이에 신뢰성 있고, 극도로 열전도성이 높은 상호 연결층(즉, 소결층)인 열계면 재료(20)를 형성한다.
본 실시예의 경우에, 소결 전후, 즉, 예비 소결층(20') 내 그리고 소결층(즉, 열계면 재료; 20) 내에는 카본 나노 튜브(21)의 무방향성 분산으로 인한 열전도율 저하가 발견된다.
이하에서는 카본 나노 튜브(21)의 무방향성 분산에 의한 열전도성 저하를 막기에 적합한 본 발명의 제 3 실시예가 설명된다.
<실시예 3>
도 5의 (a) 및 (b)을 참조하면, 앞선 실시예에 추가되는 새로운 공정(또는, 단계)이 잘 도시되어 있다. 도 5의 (a) 및 (b)로부터 알 수 있는 새로운 공정은 앞선 실시예의 예비 소결층 형성 단계(S1), 특히, 카본 나노 튜브와 금속 나노 분말 그리고 첨가물질들을 혼합하여 나노 금속-CNT 페이스트를 만드는 단계 이후에 이루어진다.
도 5의 (a)로부터 도 5의 (b)로 진행되는 본 실시예의 공정은, 나노금속-CNT 페이스트의 열전도성을 개선하기 위해, 카본 나노 튜브를 그것의 축이 수직 방향이 되게 배향시키는 공정이다.
이를 위한 준비 단계로서, 나노 분말-CNT 페이스트를 만들되, 그 페이스트에 낮은 점도를 제공하기 위해, 용매를 더 많이 사용하여, 나노 분말-CNT 페이스트를 만드는 것이 필요하다.
다음, 나노금속-CNT 페이스트 내의 카본 나노 튜브(21)들을, 도 5의 (b)에 도시된 것과 같이 배향하는 것이다. 카본 나노 튜브(21)들의 배향은 다음과 같은 방식으로 수행될 수 있다.
첫 번째 한 예로, 강한 전기장 또는 자기장 내에서의 카본 나노 튜브들을 얼라인먼트 하는 것이다. 카본 나노 튜브는 전자기 또는 쌍극자 나노물질에 의해 도핑될 수 있다. 예컨대, 단일벽 카본 나노 튜브의 개방 에지 상에서 원자와 분자의 화학적 흡수은 전기 쌍극자 모멘트 또는 자기장 모멘트의 양상을 초래하며, 이에 의해, 카본 나노 튜브(21)는 도 5의 (b)에 도시된 것과 같이 자신의 축이 수직 방향으로 배향된다.(e.g., G. Korneva et al. Nano Letters 2005, 5, 879; or http://www.ioffe.ru/IWFAC/2007/abstr/iwfac07_p227_244.pdf, Nanoactuator based on carbon nanotube:new method of control, O.V. Ershova, A.M. Popov, Yu.E. Lozovik, O.N. Bubel, E.F. Kislyakov, and N.A. Poklonski, Institut of Spectroscopy, Troitsk, Moscow Region, Russia, Moscow Institut of Physics and Technology, Dolgoprudny, Moscow Region, Russia, Belorusian State University, Minsk, Belarus; etc)
도 1a는 폴리카보네이트에 분산된 종래의 카본 나노 튜브를 보여주는 사진도.
도 1b는 기재 상에서 성장된 CNT를 보여주는 사진도.
도 2는 본 발명에 따른 반도체칩용 열계면 재료를 설명하기 위한 단면도.
도 3은 도 2에 도시된 열계면 재료의 형성 방법을 설명하기 위한 순서도.
도 4는 본 발명의 제 1 실시예에 따른 열계면 재료 형성 방법을 설명하기 위위한 도면.
도 5는 본 발명의 제 2 실시예에 따른 열계면 재료 형성방법을 설명하기 위한 도면.
도 6은 본 발명의 제 3 실시예에 따른 열계면 재료 형성방법을 설명하기 위한 도면.

Claims (12)

  1. 기재 상에 카본 나노 튜브들과 금속 나노 분말을 포함하는 예비 소결층을 형성하는 단계와;
    상기 예비 소결층 상에 반도체칩을 배치하는 단계와;
    카본 나노 튜브들과 금속 나노 분말로 된 열계면 재료를 얻도록, 상기 예비 소결층을 상기 금속 나노 분말의 소결 온도로 열처리하는 단계를 포함하고,
    상기 예비 소결층을 형성하는 단계는,
    이격된 카본 나노 튜브들의 어레이를 상기 기재 상에서 수직 방향으로 성장시키는 단계와,
    금속 나노 분말을 포함하는 페이스트를 상기 어레이에 침투되게 가하는 단계를 포함하는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  2. 삭제
  3. 청구항 1에 있어서, 상기 페이스트는, 상기 금속 나노 분말에, 첨가물질로서, 바인더, 분산제, 용매를 혼합하여 형성되는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  4. 기재 상에 카본 나노 튜브들과 금속 나노 분말을 포함하는 예비 소결층을 형성하는 단계와;
    상기 예비 소결층 상에 반도체칩을 배치하는 단계와;
    카본 나노 튜브들과 금속 나노 분말로 된 열계면 재료를 얻도록, 상기 예비 소결층을 상기 금속 나노 분말의 소결 온도로 열처리하는 단계를 포함하고,
    상기 예비 소결층을 형성하는 단계는,
    카본 나노 튜브들과 금속 나노 분말을 포함하는 페이스트를 준비하는 단계와,
    상기 페이스트를 상기 기재 상에 가하는 단계를 포함하는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  5. 청구항 4에 있어서, 상기 페이스트는, 상기 금속 나노 분말과 카본 나노 튜브들은 바인더, 분산제, 용매와 혼합되어 형성된 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  6. 청구항 4에 있어서, 상기 페이스트를 준비하는 단계는, 상기 페이스트 내에서의 상기 카본 나노 튜브들을 수직 방향으로 배향하는 단계를 포함하는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  7. 청구항 6에 있어서, 상기 배향은 전기장 또는 자기장을 이용하여 이루어지는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  8. 청구항 3 또는 청구항 5에 있어서, 상기 바인더, 분산제 및 용매는 상기 소결 온도보다 낮은 온도에서 제거되는 것을 특징으로 하는 반도체칩용 열계면 재료 형성방법.
  9. 카본 나노 튜브들과 금속 나노 분말을 포함하며, 기재와 반도체칩 사이에서 상기 금속 나노 분말이 소결되어 형성된 소결체로 구성되고,
    상기 카본 나노 튜브들은 상기 기재에 대해 수직 방향으로 배향되고, 서로 이격되어 배치된 것을 특징으로 하는 반도체칩용 열계면 재료.
  10. 청구항 9에 있어서, 상기 카본 나노 튜브들은 상기 기재 상에서 서로에 대해 이격되게 그리고 수직으로 성장되어 카본 나노 튜브 어레이를 구성하는 것들이며, 상기 금속 나노 분말은 페이스트 상태로 상기 카본 나노 튜브 어레이 내로 침투된 후 소결된 것임을 특징으로 하는 반도체칩용 열계면 재료.
  11. 청구항 9에 있어서, 상기 카본 나노 튜브들과 상기 금속 나노 분말은 페이스트 상태로 상기 기재와 상기 반도체칩 사이에 개재된 후 상기 소결에 의해 형성된 것을 특징으로 하는 반도체칩용 열계면 재료.
  12. 삭제
KR1020080058919A 2008-06-23 2008-06-23 반도체칩용 열계면 재료 및 그것의 형성방법 KR101476424B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080058919A KR101476424B1 (ko) 2008-06-23 2008-06-23 반도체칩용 열계면 재료 및 그것의 형성방법
US12/488,791 US20130256868A1 (en) 2008-06-23 2009-06-22 Thermal interface material for semiconductor chip and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080058919A KR101476424B1 (ko) 2008-06-23 2008-06-23 반도체칩용 열계면 재료 및 그것의 형성방법

Publications (2)

Publication Number Publication Date
KR20090132771A KR20090132771A (ko) 2009-12-31
KR101476424B1 true KR101476424B1 (ko) 2014-12-29

Family

ID=41691707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080058919A KR101476424B1 (ko) 2008-06-23 2008-06-23 반도체칩용 열계면 재료 및 그것의 형성방법

Country Status (2)

Country Link
US (1) US20130256868A1 (ko)
KR (1) KR101476424B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047647B1 (ko) * 2010-01-15 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
WO2012109363A2 (en) 2011-02-08 2012-08-16 The Johns Hopkins University Mucus penetrating gene carriers
US9346991B2 (en) 2011-04-14 2016-05-24 Ada Technologies, Inc. Thermal interface materials and systems and devices containing the same
US20140085813A1 (en) * 2012-09-27 2014-03-27 Liquidcool Solutions Film or composite that includes a nanomaterial
US9601406B2 (en) 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
US9024436B2 (en) * 2013-06-19 2015-05-05 Broadcom Corporation Thermal interface material for integrated circuit package
FI3038824T3 (fi) * 2013-08-29 2024-04-04 Alpha Assembly Solutions Inc Monikerroksisia hopeakalvoja sähköisten ja mekaanisten osien liittämiseen
US9330998B2 (en) * 2014-04-18 2016-05-03 Laird Technologies, Inc. Thermal interface material assemblies and related methods
WO2015175545A1 (en) 2014-05-12 2015-11-19 The Johns Hopkins University Highly stable biodegradable gene vector platforms for overcoming biological barriers
US20160052094A1 (en) * 2014-08-22 2016-02-25 BST NanoElectronics LLC System and method for metalizing vertically aligned carbon nanotube array
US20160106004A1 (en) * 2014-10-13 2016-04-14 Ntherma Corporation Carbon nanotubes disposed on metal substrates with one or more cavities
US10485757B2 (en) 2015-01-27 2019-11-26 The Johns Hopkins University Hypotonic hydrogel formulations for enhanced transport of active agents at mucosal surfaces
US9468989B2 (en) * 2015-02-26 2016-10-18 Northrop Grumman Systems Corporation High-conductivity bonding of metal nanowire arrays
US11186732B2 (en) 2016-06-27 2021-11-30 Ironwood 12 Llc Vertically-aligned carbon nanotube substrate having increased surface area
US10876201B2 (en) * 2016-06-27 2020-12-29 Ironwood 12 Llc Broadband fluorescence amplification assembly
FR3059822A1 (fr) * 2016-12-07 2018-06-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure d'echange thermique pour composant electronique
US20180175005A1 (en) * 2016-12-21 2018-06-21 Intel Corporation Thermal dissipation using anisotropic conductive material
EP3624182B1 (en) * 2018-09-12 2022-04-20 Infineon Technologies AG Power semiconductor module arrangement, substrate arrangement, and method for producing the same
US11195811B2 (en) * 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
USD903610S1 (en) 2019-08-28 2020-12-01 Carbice Corporation Flexible heat sink
USD906269S1 (en) 2019-08-28 2020-12-29 Carbice Corporation Flexible heat sink
US20210063099A1 (en) 2019-08-28 2021-03-04 Carbice Corporation Flexible and conformable polymer-based heat sinks and methods of making and using thereof
USD904322S1 (en) 2019-08-28 2020-12-08 Carbice Corporation Flexible heat sink
US11430711B2 (en) * 2019-11-26 2022-08-30 Aegis Technology Inc. Carbon nanotube enhanced silver paste thermal interface material
US11201104B2 (en) * 2019-12-30 2021-12-14 Advanced Micro Devices, Inc. Thermal management using variation of thermal resistance of thermal interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144030A (ja) * 2004-11-16 2006-06-08 Bridgestone Corp 高熱伝導複合材料とその製造方法
JP2006270041A (ja) * 2005-03-24 2006-10-05 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144030A (ja) * 2004-11-16 2006-06-08 Bridgestone Corp 高熱伝導複合材料とその製造方法
JP2006270041A (ja) * 2005-03-24 2006-10-05 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料及びその製造方法

Also Published As

Publication number Publication date
US20130256868A1 (en) 2013-10-03
KR20090132771A (ko) 2009-12-31

Similar Documents

Publication Publication Date Title
KR101476424B1 (ko) 반도체칩용 열계면 재료 및 그것의 형성방법
US10919760B2 (en) Process for nano graphene platelet-reinforced composite material
US9512291B2 (en) High thermal conductance thermal interface materials based on nanostructured metallic network-polymer composites
CN109979904B (zh) 一种多尺寸纳米颗粒混合金属膜及其制备方法
US20120263940A1 (en) Thermal interface materials and systems and devices containing the same
US20100128439A1 (en) Thermal management system with graphene-based thermal interface material
JP5790023B2 (ja) 電子部品の製造方法
KR20090045213A (ko) 고 종횡비 입자를 갖는 전압 절환형 유전체
US20130127069A1 (en) Matrices for rapid alignment of graphitic structures for stacked chip cooling applications
DE112012002633T5 (de) System und Verfahren zum Bearbeiten von horizontal ausgerichteten Nanofasern aus Graphit in einem in 3D Chip-Stapeln verwendeten Material für eine thermische Grenzfläche
EP3432695A1 (en) Heat sink plate, manufacturing method thereof, and communication apparatus utilizing same
JP2010283327A (ja) 熱伝導部材、電子装置及び該電子装置の製造方法
JP2000281995A (ja) 熱伝導性接着フィルムおよび半導体装置
JP2013115094A (ja) 放熱材料及びその製造方法
KR101839920B1 (ko) 방열 인쇄 회로 기판 및 그 제조방법
Jiao et al. Enhanced thermal conductivity of liquid metal composite with lower surface tension as thermal interface materials
US20130075074A1 (en) Thermal Dissipation Device
Tran et al. In situ sintered silver decorated 3D structure of cellulose scaffold for highly thermoconductive electromagnetic interference shielding epoxy nanocomposites
CN103819591B (zh) 铜纳米线/聚丙烯酸酯复合材料及其制备方法
Wu et al. Fabrication of copper powder hybrid supported fillers with interconnected 1D/2D/3D nanostructures for enhanced thermal interface materials properties
Jia et al. High-performance non-silicone thermal interface materials based on tunable size and polymorphic liquid metal inclusions
KR101839917B1 (ko) 방열형 ｐｃｂ 및 그 제조방법
Yung et al. Prerequisite for maximizing thermal conductivity of epoxy laminate using filler
Das et al. Nano‐and micro‐filled conducting adhesives for z‐axis interconnections: new direction for high‐speed, high‐density, organic microelectronics packaging
KR102336503B1 (ko) 광소결된 금속-나노탄소 복합재 방열층을 포함하는 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 5