KR101465771B1 - 셰이더 열 리페어를 위한 리던던시 방법 및 장치 - Google Patents

셰이더 열 리페어를 위한 리던던시 방법 및 장치 Download PDF

Info

Publication number
KR101465771B1
KR101465771B1 KR1020107027890A KR20107027890A KR101465771B1 KR 101465771 B1 KR101465771 B1 KR 101465771B1 KR 1020107027890 A KR1020107027890 A KR 1020107027890A KR 20107027890 A KR20107027890 A KR 20107027890A KR 101465771 B1 KR101465771 B1 KR 101465771B1
Authority
KR
South Korea
Prior art keywords
shader pipe
shader
redundant
pipe
data
Prior art date
Application number
KR1020107027890A
Other languages
English (en)
Other versions
KR20110025175A (ko
Inventor
마이클 제이. 맨터
제프리 티. 브래디
앤젤 이. 소카라스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20110025175A publication Critical patent/KR20110025175A/ko
Application granted granted Critical
Publication of KR101465771B1 publication Critical patent/KR101465771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Abstract

리던던트 셰이더 스위치(RSS)를 사용하는 셰이더 데이터 리페어 장치 및 방법이 개시된다. RSS는 입력 및 출력 부로 구성되는바, 결함 셰이더 파이프가 검출될 때, RSS가 상기 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리를 위해 리던던트 셰이더 파이프 어레이로 멀티플렉싱한다. 일단 처리되면, 셰이더 파이프 데이터가 RSS로 다시 멀티플렉싱되고, 여기서 처리된 셰이더 파이프 데이터는 상기 RSS의 대응하는 출력 열로 향해진다. RSS는 리페어된 셰이더 파이프 데이터를 출력 엑스포트 데이터와 재정렬(re-align) 및 동기화시키는데 사용되는 지연 파이프들을 포함한다.

Description

셰이더 열 리페어를 위한 리던던시 방법 및 장치{REDUNDANCY METHOD AND APPARATUS FOR SHADER COLUMN REPAIR}
본 발명은 일반적으로 컴퓨팅 시스템에서 수행되는 컴퓨팅 오퍼레이션들에 관한 것이며, 보다 구체적으로는 컴퓨팅 시스템에서 수행되는 그래픽 프로세싱 태스크들에 관한 것이다.
그래픽 프로세싱 유닛(GPU)는 그래픽 프로세싱 태스크들을 수행하도록 특별히 설계된 복합 집적 회로(complex integrated circuit)이다. GPU는, 예를 들어, 비디오 게임 애플리케이션과 같은 최종 사용자 애플리케이션(end-user application)에 의해 요구되는 그래픽 프로세싱 태스크들을 실행할 수 있다. 이러한 예에서, 최종 사용자 애플리케이션과 GPU 사이에는 몇개의 소프트웨어 계층들(layers of software)이 존재한다.
최종-사용자 애플리케이션은 애플리케이션 프로그래밍 인터페이스(API)와 통신한다. API는 최종 사용자 애플리케이션이, GPU에 의존적인 포맷이 아닌, 표준화된 포맷으로 그래픽 데이터 및 명령들을 출력할 수 있게 해준다. Microsoft Corp.의 DirectX®, Silicon Graphics, Inc의 OpenGL®을 포함하는 몇가지 타입의 API들이 상용화되어 있다. API는 드라이버와 통신한다. 드라이버는 API로부터 수신한 표준 코드를 GPU가 이해하는 네이티브 포맷(native format)의 명령어들로 변환한다. 드라이버는 일반적으로 GPU의 제조자에 의해 작성된다. GPU는 드라이버로부터의 명령어들을 실행한다.
GPU는 렌더링이라고 알려져있는 프로세스에서 이미지의 컴포넌트들에 대한 고 레벨 기술(higher level description)로부터 이미지를 만들어 내는 픽셀들을 생성한다. GPU는 일반적으로 파이프라인들의 사용에 의한 연속적인 렌더링 개념을 이용하여 픽셀, 텍스쳐, 및 기하 데이터를 처리한다. 이러한 파이프라인들은 셰이더 파이프들(shader pipes) 또는 셰이더 파이프라인들(shader pipelines)로서 지칭되는바, 여기서 "셰이더"는 컴퓨터 그래픽에서 주로 렌더링 효과를 수행하기 위하여 그래픽 자원에 의해 사용되는 소프트웨어 명령어들의 세트를 지칭하는 용어이다. 또한, GPU는 보다 많은 처리량을 얻기 위하여 병렬 프로세싱 설계에서 복수의 파이프라인들을 사용할 수 있다. 복수의 셰이더 파이프라인들은 또한 셰이더 파이프 어레이로서 지칭될 수 있다.
예를 들어, 생산 결함의 결과로서, 셰이더 파이프 어레이로서의 파이프라인 내의 어딘가에 주기적으로 에러가 발생할 수 있다. 에러의 수가 증가함에 따라, 수용가능한 렌더링 계산들의 전체적인 수율이 감소한다. 일반적으로, 결함 파이프라인(defective pipeline)을 정정하는 데 사용되는 방법은 셰이더 파이프 어레이 내의 데이터의 전체 어레이를 재계산하는 것일 것이다. 이러한 방법은 결함 파이프라인 데이터를 정정할 수 있지만, 또한 전체 데이터 어레이를 재계산하기 위해 상당 양의 처리 시간을 소비한다. 심지어 단일 파이프라인 내의 단일 결함 소자로인한 이러한 재계산 노력이 시스템의 전체 성능, 또는 실질적인 제품의 생산 수율 양을 실질적으로 감소킨다.
그러므로, 위에서 언급한 문제점들을 경감시키는 방법들 및/또는 시스템들이 필요하다. 특히, 전체 제품 제조 또는 성능에 대해 최소의 영향을 가지면서, 결함 셰이더 파이프라인의 영향을 극복하기 위한 고도로 효율적이고 비용 효과적인 기법이 필요하다.
본 명세서에 광범위하게 기술되고 구현된 것과 같은 본 발명의 원리에 따라, 본 발명은 셰이더 파이프 어레이, 리던던트 셰이더 파이프 어레이, 리던던트 셰이더 스위치, 시퀀서, 및 텍스쳐 페치 시스템(texture fetch system)을 포함하는 셰이더 파이프라인 리페어(shader pipeline repair)를 위한 방법 및 장치를 포함한다. 제조 테스트, 시스템 레벨 테스트, 스타트업 테스트 동안 결함이 발견되면, 제어 레지스터가 결함 셰이더 파이프라인 열들을 리던던트 셰이더 파이프 열에 매핑하도록 구성된다. 예를 들어, 정상 동작 모드(normal operating mode)에서, 리던던트 셰이더 제어 레지스터가 셰이더 파이프 어레이 내의 셰이더 파이프 열 내의 결함을 표시하면, 결함 셰이더 파이프 열로 향하기로 되어있던(destined) 데이터는, 리던던트 셰이더 스위치에 의해, 수평 경로를 통하여 직접적으로 리던던트 셰이더 파이프 어레이 열로 전송되며, 여기서 상기 데이터가 처리된다. 이는 행(row)마다 고유하게 제어될 수 있거나 모든 행들에 대해 공통적으로 제어될 수 있다. 예를 들어 제조 결함, 제조후 결함(post-manufacturing defect), 컴포넌트 열화(component degradation), 외부 간섭, 및/또는 의도치 않은 정적 방전(inadvertent static discharge), 또는 다른 전기적 또는 환경적 조건 또는 발생으로 인해 셰이더 파이프 어레이 내에 결함 셰이더 파이프가 야기될 수 있다. 테스트 중에 정적 또는 간헐적 에러 조건이 검출되면 셰이더 파이프에 결함이 있을 것이다. 테스트는 제조시 또는 제품의 사용 중에 주기적으로(시작 또는 초기화시) 발생할 수 있다. 일단 리던던트 셰이더 파이프 어레이에 의해 데이터가 처리되면, 상기 데이터는 리던던트 셰이더 스위치에 의해 정확한 출력 열로 재삽입된다. 또한, 리더던트 셰이더 스위치는 리던던트 셰이더 파이프 어레이 데이터를 동기화시켜, 리던던트 셰이더 파이프 어레이 데이터가 다른 출력 데이터에 대해 정확하게 위치되게 하고 타이밍이 맞도록 한다. 이러한 식으로, 결함 셰이더 파이프로 향하도록 정해졌던(destined) 데이터를 처리를 위해 리던던트 셰이더 파이프로 재라우팅(re-routing)함으로써, 결함 셰이더 파이프가 "리페어"된다.
본 발명의 실시예에서, 셰이더 파이프 어레이는 각각의 열이 하나 이상의 셰이더 파이프 블록들로 구성된 하나 이상의 수직 셰이더 파이프 열들을 포함한다. 이 실시예에서, 셰이더 파이프 어레이는, 각각의 열이 셰이더 파이프 블록들의 N 행들을 포함하는 M 수직 셰이더 파이프 열들을 지닌 M·N 어레이로 구성된다.
또 다른 실시예에서, 리던던트 셰이더 파이프는, 각각의 열이 하나 이상의 리던던트 셰이더 파이프 블록들로 구성된 하나 이상의 수직 리던던트 셰이더 파이프 열들을 포함한다. 이 예에서, 리던던트 셰이더 파이프 어레이는, 각각의 열이 리던던트 셰이더 파이프 블록들의 N 행들을 포함하는 X 수직 리던던트 셰이더 파이프 열들을 지닌 X·N 어레이로 구성된다.
리던던트 셰이더 파이프가 둘 이상(more than one)의 수직 리던던트 셰이더 파이프 열을 포함하는 또 다른 실시예에서, 상기 리던던트 셰이더 파이프는 단일 셰이더 파이프 어레이 내의 둘 이상의 결함 셰이더 파이프 열로 향하도록 정해진 데이터를 동시에 수신하고, 처리하여 둘 이상의 수직 리던던트 셰이더 파이프 열들로 출력할 수 있다. 따라서, 각각의 리던던트 열이 주 셰이더 어레이(primary shader array) 내의 개별 열을 리페어할 수 있다.
또 다른 실시예에서, 리던던트 셰이더 파이프 어레이는 입력 및 출력 모듈을 포함할 것이다. 입력 모듈은 초기에 결함 셰이더 파이프로 향하도록 정해졌던 데이터를 상기 데이터가 셰이더 파이프 어레이로 들어가기 전에 처리를 위해 리던던트 셰이더 파이프 열로 전송할 수 있다. 이 실시예에서, 셰이더 파이프 어레이의 출력 유닛은, 리던던트 셰이더 파이프 어레이로부터 처리된 셰이더 파이프 어레이 데이터를 정확한 출력 열로 멀티플렉싱할 것이고, 그 출력을 동기화하여 다른 출력 데이터와 동시에 발생하게 할 것이다.
본 발명의 다양한 실시예들의 구조 및 동작, 그리고 본 발명의 추가적인 피쳐들 및 이점들은 첨부된 도면을 참조로 하기에서 자세히 기술된다. 본 발명은 본 명세서에 기술된 특정 실시예에 국한된 것이 아니다. 그러한 실시예들은 본 명세서에서 단지 예시적인 목적을 위해 제시된 것이다. 당업자에게는 본 명세서에 포함된 내용에 근거하여 추가적인 실시예들이 자명할 것이다.
본 명세서에 포함되고 본 명세서의 일부를 이루는 첨부된 도면들은 위에서 제시된 개괄적인 설명 및 하기에서 제시되는 실시예들에 대한 상세한 설명과 함께 본 명세서의 실시예들 보여주며, 본 발명의 원리를 설명한다.
도 1은 리던던트 셰이더 파이프 리페어 시스템의 구현예를 도시하는 시스템도이다.
도 2는 셰이더 파이프 어레이의 세부사항들을 보여주는 리던던트 셰이더 파이프 리페어 시스템의 실시예를 도시하는 시스템도이다.
도 3은 리던던트 셰이더 스위치 출력의 세부사항들을 보여주는 리던던트 셰이더 파이프 리페어 시스템의 실시예를 도시하는 시스템도이다.
도 4는 단일 열 내의 리던던트 셰이더 파이프 어레이의 세부사항들을 보여주는 리던던트 셰이더 파이프 리페어 시스템의 실시예를 도시하는 시스템도이다.
도 5는 복수 열 리던던트 셰이더 파이프 어레이의 세부사항들을 보여주는 리던던트 셰이더 파이프 리페어 시스템의 실시예를 도시하는 시스템도이다.
도 6은 리던던트 셰이더 파이프 리페어 방법의 실시예를 도시하는 흐름도이다.
본 발명의 특징들 및 이점들은 도면들과 함께 하기의 상세한 설명으로부터 보다 명백해질 것이고, 도면들에서 유사한 도면부호들은 도면들 전체에 걸쳐서 대응하는 구성요소들을 식별하는 것이다. 도면들에서, 유사한 도면부호들은 일반적으로 동일하거나 기능적으로 유사하거나, 그리고/또는 구조적으로 유사한 구성요소들을 타나낸다. 구성요소들이 처음으로 등장하는 도면은 대응 도면부호에서 최좌측의 숫자(들)에 의해 표시된다.
본 발명은 결함 셰이더 파이프로 향하도록 정해진 데이터를 처리할 수 있는 리던던트 셰이더 파이프 어레이가 있는 셰이더 파이프 어레이(shader pipe array)에 관한 것이다. 본 발명의 실시예들에서, 결함 셰이더 파이프들이 식별되고, 리던던트 셰이더 스위치의 사용에 의해 상기 식별된 결함 셰이더 파이프로 향하도록 정해졌던 데이터가 대신에 수평 경로를 통하여 셰이더 파이프 데이터가 처리되는 리던던트 셰이더 파이프 어레이로 전송된다. 리던던트 셰이더 스위치는 또한 처리된 리던던트 셰이더 파이프 데이터를 다른 출력 데이터와 함께 정확한 시간에 정확한 출력 열로 리턴하는 것을 제어한다. 이러한 식으로, 결함 셰이더 파이프의 영향이 리페어될 수 있으며, 상기 리던던트 셰이더 파이프 어레이는 제조시 초기 수율을 증가시키고 디바이스의 유효 수명을 연장시키는 데 사용될 수 있다(그렇지 않은 경우에는, 후속적인 결함 셰이더 파이프가 디바이스를 사용불가능하게 만들거나 열화된 상태에서 동작하게 만들 것이다.)
구체적인 구조들, 구성들, 및 단계들이 논의되나, 이는 단지 예시를 위한 것임이 이해되어야 한다. 당업자는 본 발명의 정신 및 범주에서 벗어남 없이 다른 구조들, 구성들 및 단계들이 사용될 수 있다는 것을 인지할 것이다. 본 발명이 다른 다양한 애플리케이션들에서도 사용될 수 있다는 것은 관련 기술분야의 당업자에게는 자명할 것이다.
명세서에서 "일 실시예", "실시예", "예시적인 실시예" 등은 설명된 실시예가 특정한 피쳐, 구조, 또는 특징을 포함할 수 있으나, 모든 실시예가 반드시 그 특정한 피쳐, 구조, 또는 특징을 포함할 필요는 없다는 것을 나타낸다. 또한, 그러한 문구가 반드시 동일한 실시예를 지칭하는 것일 필요는 없다. 특정한 피쳐, 구조, 또는 특징이 실시예와 관련하여 설명될 때, 명시적으로 설명되었는지 여부에 관계없이 다른 실시예들과 관련하여 그러한 피쳐, 구조, 또는 특징을 포함하는 것은 당업자의 인지 범위 내에 있을 것이다.
본 발명이 특정 애플리케이션들에 대한 예시적인 실시예를 참조하여 설명되지만, 본 발명이 이에 국한되는 것은 아님이 이해되어야 한다. 본 명세서에 제공된 내용을 읽는 당업자는, 본 발명의 범주에서 그리고 본 발명이 현저한 유용성을 가질 추가의 분야들에서의 추가의 수정, 응용, 및 실시예들을 인지할 것이다.
도 1은 본 발명의 실시예에 따른 그래픽 프로세싱 유닛 내의 셰이더 시스템(100)의 예이다. 시스템(100)은 시퀀서(130), 파이프 어레이(140), RSS-In(120) 및 RSS-Out(160)로서 표시된 RSS(redundant shader switch), 리던던트 셰이더 파이프 어레이(150), 그리고 텍스쳐 필터(texture filter)(155)를 포함한다. 또한, 픽셀 데이터를 입력하는 셰이더 파이프 보간 유닛(shader pipe interpolation unite)(110), 및 처리된 픽셀 데이터가 향하게 되는 셰이더 파이프 출력(170)이 도시된다.
셰이더 파이프 어레이(140)는 RSS-In(120)을 통해 셰이더 파이프 보간 유닛(110)으로부터 수신된 입력 데이터에 대해 셰이더 프로그램 계산들을 수행한다. RSS-In(120)은 셰이더 파이프 어레이(140)로의 입력 데이터의 흐름을 제어한다. 시퀀서(130)가 셰이더 파이프 어레이(140)을 통한 데이터의 흐름을 제어하고 셰이더 파이프 어레이(140) 내에서 결함 셰이더 파이프를 식별한다. 결함 셰이더 파이프가 없는 경우, 처리된 데이터는 RSS-Out(160)을 통해 셰이더 파이프 출력(170)으로 계속진행된다.
셰이더 파이프 어레이(140) 내에 결함 셰이더 파이프가 있는 경우, 시퀀서(130)가 결함 셰이더 파이프의 위치를 RSS-In(120)에 통지한다. RSS-In(120)은 결함 셰이더 파이프로 향하도록 정해진 데이터를 직접적인 수평 경로(direct horizontal path)를 통해 셰이더 파이프 어레이(140)로부터 리던던트 셰이더 파이프 어레이(150)으로 전송한다. 리던던트 셰이더 파이프 어레이(150)는 본래 결함 셰이더 파이프에 의해 처리될 것으로 타겟되었던 셰이더 파이프 데이터를 처리함으로써 상기 결함 셰이더 파이프를 "효과적으로" 리페어하는 역할을 한다. 리던던트 셰이더 파이프 어레이(150)에 의해 셰이더 파이프 데이터가 처리되면, 상기 데이터는 RSS-Out(160)으로 리턴되며, 상기 RSS-Out(160)은 리던던트 셰이더 파이프 데이터를, 셰이더 파이프가 결함있는것이 발견되지 않았던 것처럼 적절한 시간에 정확한 위치에 배치한다.
셰이더 파이프 어레이(140) 및 리던던트 셰이더 파이프 어레이(150)는 또한 텍스쳐 필터(155)에 텍스쳐 요청을 발행할 수 있다. 이 예에서, 텍스쳐 필터(155)는 픽셀들과 관련된 텍셀 데이터(texel data)를 포함하는 캐시 시스템(도시되지 않음)에 적절한 어드레스들을 발생시킨다. 캐시 시스템은 상기 어드레스들을 수신한 후, 관련된 텍셀 데이터를 텍스쳐 필터(155)에 리턴할 것이다.
또 다른 실시예에서, 결함 셰이더 파이프가 없는 경우, 리던던트 셰이더 파이프 어레이(150)가 예를 들어, 입력 데이터에 대한 추가적인 렌더링 연산들을 포함하는 다른 목적들에 사용될 수 있다. 대안적인 실시예에서, 특별한 진단 테스트(예를 들어, 소프트웨어 코드 또는 하드웨어 테스트 회로)가 셰이더 파이프가 단지 간헐적으로 결함이 있거나 새로 결함이 있게된 것임을 식별하면, 처리를 위해, 간헐적으로 또는 새로 결함이 있는 셰이더 파이프에 대해 상기 셰이더 파이프 데이터가 리던던트 셰이더 어레이로만 전송되게끔 제어 레지스터(도시되지 않음)가 구성될 수 있다.
도 2는 본 발명의 실시예에 따른 셰이더 파이프 어레이(140)의 보다 상세한 도면을 도시한다. 이 예에서, 셰이더 파이프 어레이(140)는 수직 셰이더 파이프 열들 141-1, 141-2, 141-3, 141-4 내지 141-M(여기서 "M"은 1보다 큰 양수를 나타냄)으로 도시된 하나 이상의 수직 셰이더 파이프 열들을 포함한다. 141-1A와 같은 각각의 수직 셰이더 파이프 열은 하나 이상의 셰이더 파이프 블록들(도면에서 SP_00 내지 SP_0N(여기서, "N"은 1보다 큰 양수를 나타냄)으로 표시됨)을 포함한다.
도 2에서, 예로서, 시퀀서(130)가 셰이더 파이프 블록(SP_12)에 위치된 셰이더 파이프가 결함이 있음을 식별하면, RSS-In(120)은 본래 상기 결함 파이프(SP_12)로 향하도록 정해진 데이터를, 처리를 위해 수평 경로를 통해 리던던트 셰이더 파이프 어레이(150)로 전송할 것이다. 리던던트 셰이더 파이프 어레이(150)가 본래 상기 결함 셰이더 파이프로 향하도록 정해진 상기 셰이더 파이프 데이터를 처리하면, 그 처리된 셰이더 파이프 데이터는 리던던트 셰이더 파이프 어레이(150)로부터 RSS-Out(160)으로 전송될 것이다.
도 3은 본 발명의 실시예에 따른 RSS-Out(160)의 상세한 도면을 도시한다. RSS-Out(160)은, DB_0 내지 DB_M으로 표시된 지연 버퍼들의 세트 및 OB_0 내지 OB_M으로 표시된 출력 버퍼들의 세트를 포함한다. 지연 버퍼들 및 출력 버퍼들의 각각의 세트(예를 들어, DB_0, OB_0)는 셰이더 파이프 어레이(150) 내의 대응하는 수직 셰이더 파이프 열(예를 들어, 블록 SP_00 내지 SP_ON으로 구성된 열 0)과 정렬된다.
지연 버퍼의 목적은, 리던던트 셰이더 파이프 어레이(150) 결과들이 재정렬(re-align)되어 셰이더 파이프 데이터의 처리가 완료되고 처리된 셰이더 파이프 데이터가 RSS-Out(160)의 적절한 열로 다시 전송되기에 충분한 시간 동안, 셰이더 파이프 어레이(140) 내의 수직 셰이더 파이프 열의 데이터 출력을 가지고 있는 것이다. 예를 들어, 시퀀서(130)가 수직 셰이더 파이프 열 2(구체적으로 블록 SP_2N) 내의 결함 셰이더 파이프를 표시한다면, 도 3에 131로 도시된 것과 같이, 상기 결함 셰이더 파이프 SP_2N으로 향하도록 정해진 셰이더 파이프 데이터는 행(N)과 관련된 수평 경로를 통해 리던던트 셰이더 파이프 어레이(150)로 전송될 것이다. 리던던트 셰이더 파이프 어레이(150)는 상기 셰이더 파이프 데이터를 처리할 것이고, 도 3에 161로 도시된 리턴 경로를 통해 처리된 셰이더 파이프 데이터를 RSS-Out(160)로 리턴할 것이다. 이 예에서, 결함 파이프(defective pipe)가 열 2에 위치했으므로, 처리된 셰이더 파이프 데이터는 출력 버퍼(OB_2)로 리턴될 것이다. 지연 버퍼로 인하여, 이 예 DB_2에서, 출력버퍼(이 경우에 OB_2)는 처리된 셰이더 파이프 데이터를 열 2에 대한 출력 스트림 내에 삽입하여 본래 SP_2N에 있었던 셰이더 파이프 데이터를 대체하게 할 수 있을 것이다.
일 실시예에서, 데이터가 SIMD(Single Instruction Multiple Data)로서 처리될 수 있으며, 여기서 결함 레인(defective lane)이 리던던트 유닛으로 대체되며, 상기 리던던트 유닛에서 시퀀서(130)는 처리를 위해 필요한 모든 명령어들(엑스포트 명령어들(export instructions)을 포함함)을 발행한다. 그러므로, RSS-Out(160)이 명령어 기반으로 데이터의 재정렬을 수행한다. 그러나, 또 다른 실시예에서, SIMD 기법은 MIMD(Multiple Instruction stream, Multiple Data Stream)에 의해 교체될 수 있으며, 여기서 컴포넌트들은 병렬적이고 독립적으로 기능한다.
도 4는 본 발명의 실시예에 따라 리던던트 셰이더 파이프 어레이(150)의 보다 자세한 도면을 도시한다. 이 실시예에서, 리던던트 셰이더 파이프 어레이(150)는 도 4에 151로 표시된 단일 열을 포함한다. 이 구성에서, 리던던트 셰이더 파이프 어레이(150)는 행당 하나 까지의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리할 수 있으나, N개까지의 행들을 리페어할 수 있다. RSP_00 블록은, 블록들(SP_00 내지 SP_M0)을 포함하는 셰이더 파이프 어레이(140)의 행(0) 내의 단일의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리할 수 있다. 유사한 방식으로, 블록(RSP_01)은 블록들(SP_01 내지 SP_M1)을 포함하는 셰이더 파이프 어레이(140)의 행(1) 내의 단일의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리할 수 있고, RSP_0N 까지 리던던트 셰이더 파이프 어레이(150) 행들에 대해 이와 마찬가지이다.
도 5는 본 발명의 실시예에 따른 다중-열 리던던트 셰이더 파이프 어레이(510)를 도시한다. 이 실시예에서, 리던던트 셰이더 파이프 어레이(510)는 도 5에 151-1 내지 151X로 표시된 복수의 열들을 포함하며, 여기서 X는 1보다 큰 양의 정수이다. 이 구성에서, 리던던트 셰이더 파이프 어레이(510)는 행당 X개까지의 결함 셰이더 파이프들로 향하도록 정해진 셰이더 파이프 데이터를 처리할 수 있다. 리던던트 셰이더 파이프 어레이(510) 내의 열들의 수("X")는 셰이더 파이프 어레이(140) 내의 열들의 수("M")와 별개이지만, 셰이더 파이프 데이터가 동시에 처리될 것이 요구되는 단일 행 내의 동시 결함 셰이더 파이프들 수의 함수가 될 수 있다.
도 6은 리던던트 셰이더 스위치를 사용하여 셰이더 파이프 데이터 리페어를 하기 위한 방법(600)을 도시한다. 방법(600)은 단계(602)에서 시작한다. 단계(604)에서, 시퀀서는 시스템 테스트 결과에 근거하여 결함 셰이더 파이프 제어 레지스터들을 판독하고, 셰이더 파이프 리던던시를 사용하기 위한 제어들을 설정한다. 단계(606)에서, 리던던트 셰이더 스위치는, 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리를 위해 셰이더 파이프 어레이로부터 리던던트 셰이더 파이프 어레이로 멀티플렉싱한다. 단계(608)에서, 리던던트 셰이더 파이프는 상기 결함 셰이더 파이프로 향하도록 정해진 상기 셰이더 파이프 데이터의 실제 처리를 수행한다.
단계(610)에서, 리던던트 셰이더 파이프 어레이는 처리된 셰이더 파이프 데이터를, 상기 리던던트 셰이더 스위치의 적절한 출력 열로 리턴한다. 단계(612)에서, 리던던트 셰이더 스위치는 적절한 출력 열 내의 리던던트 셰이더 어레이 및 셰이더 어레이로부터의 처리된 셰이더 파이프 데이터를 머지한다.
도 1, 2, 3, 4, 5, 6에 표시된 기능, 프로세스, 시스템, 방법은 소프트웨어, 펌웨어, 또는 하드웨어, 또는 이것들의 임의의 조합을 사용하여 실시될 수 있다. 프로그램가능한 로직이 사용되면, 그러한 로직은 상용 프로세싱 플래폼 또는 특정 목적 디바이스 상에서 실행될 수 있다.
본 명세서의 설명에 근거하여, 관련 기술분야의 당업자에게 자명할 바와 같이, 본 발명의 실시예들은 하드웨어 기술 언어(HDL)(예를 들어, 베릴로그 또는 VHDL)를 사용하여 소프트웨어에서 설계될 수 있다. HDL-설계는 전자 시스템의 동작을 모델링할 수 있으며, 여기서 설계가 통합되어 긍국적으로 하드웨어 디바이스로 제조될 수 있다. 추가적으로, HDL 설계가 컴퓨터 제품 내에 저장될 수 있으며, 하드웨어 제조 전에 컴퓨터 시스템에 적재될 수 있다.
요약 및 간단한 설명 부분이 아닌 상세한 설명 부분은 청구항들을 해석하기 위해 사용되는 것으로 이해되어야 한다. 요약 및 간단한 설명 부분은 본 발명자(들)에 의해 고려되는 것과 같은 본 발명의 모든 예시적인 실시예들의 하나 이상을 설명할 수 있으나 모든 실시예들을 설명하는 것은 아니며, 따라서, 어떠한 방식으로든 첨부의 청구항들 및 본 발명을 제한하려 의도된 것은 아니다.
본 발명은 위에서 구체적인 기능들 및 이 기능들간의 관계을 보여주는 실시예를 도시하는 기능 빌딩 블록들을 사용하여 설명되었다. 이 기능 빌딩 블록들의 경계는 본 명세서에서 설명의 편의상 자의적으로 정의된 것이다. 구체적인 기능들 및 그것들간의 관계들이 적절히 수행된다면 대안적인 경계들이 정의될 수 있다.
구체적인 실시예들에 대한 위의 설명은, 본 발명의 일반적인 특징을 완전히 드러내줄 것이며, 다른 이들은, 당업자의 지식을 적용함으로써, 본 발명의 일반적인 개념으로부터 벗어남 없이 과도한 실험 없이도 구체적인 실시예들을 다양한 애플리케이션들에 쉽게 적용 및/또는 응용할 수 있을 것이다. 그러므로, 이러한 적용 및 수정은 본 명세서에 제시된 내용을 바탕으로, 개시된 실시예들의 등가의 의미 및 범위 내에 있는 것으로 의도된 것이다. 본 명세서의 어법 및 용어는 본 내용 및 설명의 견지에서 당업자에의해 해석되는 것으로서, 설명의 목적을 위한 것이고 제한적인 것이 아니다.
위에서 본 발명의 다양한 실시예들이 기술되었으나, 이 실시예들은 단지 예시로서 제시된 것이고, 본 발명을 제한하는 것이 아님이 이해되어야 한다. 당업자에게는 본 발명의 정신 및 범주로부터 벗어남 없이 형식 및 세부사항에서 다양한 변경이 이루어질 수 있다는 것이 명백할 것이다. 그러므로, 본 발명의 범위는 위에서 설명된 임의의 예시적인 실시예들에 의해 제한되는 것이 아니라, 다음의 청구항들 및 그 등가에 따라서만 한정되는 것이다.

Claims (23)

  1. 셰이더 파이프 리페어(shader pipe repair)를 하기 위한 시스템으로서,
    입력 데이터에 대해 렌더링 연산(rendering calculations)을 수행하도록 되어있는 셰이더 파이프 어레이(shader pipe array)와;
    상기 셰이더 파이프 어레이 내의 결함 셰이더 파이프(defective shader pipe)들을 식별하고 상기 셰이더 파이프 어레이를 통한 데이터의 흐름을 제어하도록 되어 있는 시퀀서(sequencer)와;
    결함 셰이더 파이프로 향하도록 정해진(destined) 셰이더 파이프 데이터를 처리하도록 되어 있는 리던던트 셰이더 파이프 어레이(redundant shader pipe array)를 포함하여 구성되며,
    상기 리던던트 셰이더 파이프 어레이는 또한, 하나 이상의 수직 리던던트 셰이더 파이프 열(vertical redundant shader pipe column)들을 포함하고, 각각의 수직 리던던트 셰이더 파이프 열은 둘 이상의 리던던트 셰이더 파이프 블록(redundant shader pipe block)들을 포함하며,
    상기 시퀀서가 결함 셰이더 파이프를 식별하는 것에 응답하여, 제어 레지스터(control register)가 상기 결함 셰이더 파이프에 대한 데이터를 처리(processing)를 위해 상기 리던던트 셰이더 파이프 어레이로 맵핑(mapping)시키도록 되어 있고,
    상기 시퀀서가 상기 셰이더 파이프 어레이 내의 상기 결함 셰이더 파이프를 식별하는 것에 응답하여, 리던던트 셰이더 스위치(redundant shader switch)가 상기 리던던트 셰이더 파이프 어레이로 데이터를 전송하도록 되어 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  2. 제1항에 있어서,
    상기 셰이더 파이프 어레이는 또한, 하나 이상의 수직 셰이더 파이프 열(vertical shader pipe column)들을 포함하고, 각각의 수직 셰이더 파이프 열은 하나 이상의 셰이더 파이프 블록(shader pipe block)들을 포함하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  3. 제2항에 있어서,
    상기 수직 셰이더 파이프 열 내의 각각의 셰이더 파이프 블록은 하나 이상의 셰이더 파이프들을 포함할 수 있으며, 그리고
    상기 수직 리던던트 셰이더 파이프 열 내의 각각의 리던던트 셰이더 파이프 블록은 하나 이상의 셰이더 파이프들을 포함할 수 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  4. 제2항에 있어서,
    각각의 수직 리던던트 셰이더 파이프 열은, 상기 셰이더 파이프 어레이의 수직 셰이더 파이프 열 내의 셰이더 파이프 행(shader pipe row)들의 수와 동일한 수량의 리던던트 셰이더 파이프 행들을 포함하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  5. 제2항에 있어서,
    상기 리던던트 셰이더 스위치는 또한,
    상기 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리를 위해 상기 셰이더 파이프 어레이에서의 수직 셰이더 파이프 열 내의 셰이더 파이프 블록으로부터 상기 리던던트 셰이더 파이프 어레이에서의 수직 리던던트 셰이더 파이프 열 내의 리던던트 셰이더 파이프 블록으로 멀티플렉싱(multiplexing)하는 입력 섹션(input section)과; 그리고
    처리된 셰이더 파이프 데이터를 상기 리던던트 셰이더 파이프 블록으로부터 상기 리던던트 셰이더 스위치의 출력 열(output column)로 멀티플렉싱하는 출력 섹션(output section)을 포함하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  6. 제5항에 있어서,
    상기 셰이더 파이프 블록 내의 상기 결함 셰이더 파이프로 향하도록 정해진 상기 셰이더 파이프 데이터가 처리를 위해 수평 경로(horizontal path)를 통해서 상기 리던던트 셰이더 파이프 어레이에서의 수직 리던던트 셰이더 파이프 열 내의 리던던트 셰이더 파이프 블록으로 이동(move)되는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  7. 제5항에 있어서,
    상기 리던던트 셰이더 스위치의 상기 출력 섹션은 또한, 상기 처리된 셰이더 파이프 데이터를 출력 엑스포트 데이터(output export data)에 대해 재정렬(re-align)시키는 지연 파이프(delay pipe)들을 포함하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  8. 제1항에 있어서,
    각각의 수직 리던던트 셰이더 파이프 열은 하나 이상의 결함 셰이더 파이프들로 향하도록 정해진 셰이더 파이프 데이터를 처리하도록 되어 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  9. 제8항에 있어서,
    각각의 수직 리던던트 셰이더 파이프 열은 행(row)당 하나의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리하도록 되어 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  10. 제8항에 있어서,
    수직 리던던트 셰이더 파이프 열들은 동일한 행 내에서 하나 이상의 결함 셰이더 파이프들로 향하도록 정해진 셰이더 파이프 데이터를 동시에 처리하도록 되어 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  11. 셰이더 파이프 리페어(shader pipe repair)를 하기 위한 방법으로서,
    셰이더 파이프들의 행(row)들 및 열(column)들로 구성된 셰이더 파이프 어레이 내에서 결함 셰이더 파이프를 식별하고 상기 셰이더 파이프 어레이를 통한 데이터의 흐름을 제어하는 단계와;
    결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프에 대한 데이터를 처리를 위해 리던던트 셰이더 파이프 어레이로 맵핑시키는 단계와, 여기서 상기 리던던트 셰이더 파이프 어레이는 또한, 하나 이상의 수직 리던던트 셰이더 파이프 열들을 포함하고, 각각의 수직 리던던트 셰이더 파이프 열은 둘 이상의 리던던트 셰이더 파이프 블록들을 포함하며;
    상기 셰이더 파이프 어레이 내의 상기 결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프로 향하도록 정해진 데이터를 처리를 위해 상기 리던던트 셰이더 파이프 어레이로 전송하는 단계와;
    상기 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리하는 단계와;
    상기 처리된 셰이더 파이프 데이터를 출력 열로 리턴(return)시키는 단계와; 그리고
    상기 출력 열 내의 상기 처리된 셰이더 파이프 데이터를 출력 엑스포트 데이터와 동기화(synchronize)시키는 단계를 포함하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 방법.
  12. 제11항에 있어서,
    서로 다른 행들의 둘 이상의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터가 동시에 처리될 수 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 방법.
  13. 제11항에 있어서,
    동일한 행의 둘 이상의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터가 동시에 처리될 수 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 방법.
  14. 제11항에 있어서,
    상기 방법은 하드웨어 기술 언어 명령(hardware description language instruction)들을 합성(synthesize)함으로써 수행되는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 방법.
  15. 셰이더 파이프 리페어(shader pipe repair)를 하기 위한 시스템으로서,
    프로세서와; 그리고
    상기 프로세서와 통신하는 메모리를 포함하여 구성되며,
    상기 메모리는 상기 프로세서로 하여금,
    셰이더 파이프들의 행들 및 열들로 구성된 셰이더 파이프 어레이 내에서 결함 셰이더 파이프를 식별하고 상기 셰이더 파이프 어레이를 통한 데이터의 흐름을 제어하는 것과;
    결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프에 대한 데이터를 처리를 위해 리던던트 셰이더 파이프 어레이로 맵핑시키는 것과, 여기서 상기 리던던트 셰이더 파이프 어레이는 또한, 하나 이상의 수직 리던던트 셰이더 파이프 열들을 포함하고, 각각의 수직 리던던트 셰이더 파이프 열은 둘 이상의 리던던트 셰이더 파이프 블록들을 포함하며;
    상기 셰이더 파이프 어레이 내의 상기 결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프로 향하도록 정해진 데이터를 처리를 위해 상기 리던던트 셰이더 파이프 어레이로 전송하는 것과;
    상기 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리하는 것과;
    상기 처리된 셰이더 파이프 데이터를 출력 열로 리턴시키는 것과; 그리고
    상기 출력 열 내의 상기 처리된 셰이더 파이프 데이터를 출력 엑스포트 데이터와 동기화시키는 것을 수행하도록 하는 복수의 프로세싱 명령어들을 저장하는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  16. 제15항에 있어서,
    서로 다른 행들의 둘 이상의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터가 동시에 리페어(repair)될 수 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  17. 제15항에 있어서,
    동일한 행의 둘 이상의 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터가 동시에 리페어될 수 있는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 하나 이상의 명령어들의 하나 이상의 시퀀스(sequence)들을 가지고 있는 비일시적 컴퓨터 판독가능 매체로서,
    상기 하나 이상의 명령어들은 하나 이상의 프로세서들에 의한 실행시,
    셰이더 파이프들의 행들 및 열들로 구성된 셰이더 파이프 어레이 내에서 결함 셰이더 파이프를 식별하고 상기 셰이더 파이프 어레이를 통한 데이터의 흐름을 제어하는 것과;
    결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프에 대한 데이터를 처리를 위해 리던던트 셰이더 파이프 어레이로 맵핑시키는 것과, 여기서 상기 리던던트 셰이더 파이프 어레이는 또한, 하나 이상의 수직 리던던트 셰이더 파이프 열들을 포함하고, 각각의 수직 리던던트 셰이더 파이프 열은 둘 이상의 리던던트 셰이더 파이프 블록들을 포함하며;
    상기 셰이더 파이프 어레이 내의 상기 결함 셰이더 파이프를 식별하는 것에 응답하여, 상기 결함 셰이더 파이프로 향하도록 정해진 데이터를 처리를 위해 상기 리던던트 셰이더 파이프 어레이로 전송하는 것과;
    상기 결함 셰이더 파이프로 향하도록 정해진 셰이더 파이프 데이터를 처리하는 것과;
    상기 처리된 셰이더 파이프 데이터를 출력 열로 리턴시키는 것과; 그리고
    상기 출력 열 내의 상기 처리된 셰이더 파이프 데이터를 출력 엑스포트 데이터와 동기화시키는 것을 포함하는 동작들을 수행하게 하는 것을 특징으로 하는 비일시적 컴퓨터 판독가능 매체.
  22. 제1항에 있어서,
    상기 하나 이상의 수직 리던던트 셰이더 파이프 열들의 수는, 셰이더 파이프 데이터가 동시에 처리될 것이 요구되는 상기 셰이더 파이프 어레이의 단일 행 내의 동시 결함 셰이더 파이프(concurrent defective shader pipe)들 수에 따라 달라지는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 시스템.
  23. 제11항에 있어서,
    상기 하나 이상의 수직 리던던트 셰이더 파이프 열들의 수는, 셰이더 파이프 데이터가 동시에 처리될 것이 요구되는 상기 셰이더 파이프 어레이의 단일 행 내의 동시 결함 셰이더 파이프들 수에 따라 달라지는 것을 특징으로 하는 셰이더 파이프 리페어를 하기 위한 방법.
KR1020107027890A 2008-05-30 2009-06-01 셰이더 열 리페어를 위한 리던던시 방법 및 장치 KR101465771B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5751308P 2008-05-30 2008-05-30
US61/057,513 2008-05-30
PCT/US2009/003314 WO2009145916A1 (en) 2008-05-30 2009-06-01 Redundancy methods and apparatus for shader column repair

Publications (2)

Publication Number Publication Date
KR20110025175A KR20110025175A (ko) 2011-03-09
KR101465771B1 true KR101465771B1 (ko) 2014-11-27

Family

ID=41377443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107027890A KR101465771B1 (ko) 2008-05-30 2009-06-01 셰이더 열 리페어를 위한 리던던시 방법 및 장치

Country Status (5)

Country Link
EP (1) EP2294570B1 (ko)
JP (1) JP5536760B2 (ko)
KR (1) KR101465771B1 (ko)
CN (1) CN102047317B (ko)
WO (1) WO2009145916A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014108733A1 (en) 2013-01-08 2014-07-17 Freescale Semiconductor, Inc. Method and apparatus for estimating a fragment count for the display of at least one three-dimensional object
KR20160071769A (ko) 2014-12-12 2016-06-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9836808B2 (en) 2015-06-23 2017-12-05 Nxp Usa, Inc. Apparatus and method for verifying image data comprising mapped texture image data
US11023993B2 (en) * 2015-06-23 2021-06-01 Nxp Usa, Inc. Apparatus and method for verifying fragment processing related data in graphics pipeline processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060053188A1 (en) 2004-08-11 2006-03-09 Ati Technologies Inc. Apparatus with redundant circuitry and method therefor
US20060101307A1 (en) 2004-10-01 2006-05-11 Lockheed Martin Corporation Reconfigurable computing machine and related systems and methods
US20080094405A1 (en) 2004-04-12 2008-04-24 Bastos Rui M Scalable shader architecture
US20090051687A1 (en) 2005-10-25 2009-02-26 Mitsubishi Electric Corporation Image processing device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218680A (en) * 1990-03-15 1993-06-08 International Business Machines Corporation Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots
US6021511A (en) * 1996-02-29 2000-02-01 Matsushita Electric Industrial Co., Ltd. Processor
DE19861088A1 (de) * 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6853385B1 (en) * 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6785840B1 (en) * 1999-08-31 2004-08-31 Nortel Networks Limited Call processor system and methods
US9668011B2 (en) * 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
KR100448709B1 (ko) * 2001-11-29 2004-09-13 삼성전자주식회사 데이터 버스 시스템 및 그 제어방법
GB2417586B (en) * 2002-07-19 2007-03-28 Picochip Designs Ltd Processor array
US7352374B2 (en) * 2003-04-07 2008-04-01 Clairvoyante, Inc Image data set with embedded pre-subpixel rendered image
US7124318B2 (en) * 2003-09-18 2006-10-17 International Business Machines Corporation Multiple parallel pipeline processor having self-repairing capability
US7460126B2 (en) * 2004-08-24 2008-12-02 Silicon Graphics, Inc. Scalable method and system for streaming high-resolution media
US7280107B2 (en) * 2005-06-29 2007-10-09 Microsoft Corporation Procedural graphics architectures and techniques
US8933933B2 (en) * 2006-05-08 2015-01-13 Nvidia Corporation Optimizing a graphics rendering pipeline using early Z-mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080094405A1 (en) 2004-04-12 2008-04-24 Bastos Rui M Scalable shader architecture
US20060053188A1 (en) 2004-08-11 2006-03-09 Ati Technologies Inc. Apparatus with redundant circuitry and method therefor
US20060101307A1 (en) 2004-10-01 2006-05-11 Lockheed Martin Corporation Reconfigurable computing machine and related systems and methods
US20090051687A1 (en) 2005-10-25 2009-02-26 Mitsubishi Electric Corporation Image processing device

Also Published As

Publication number Publication date
WO2009145916A1 (en) 2009-12-03
JP2011524046A (ja) 2011-08-25
EP2294570B1 (en) 2014-07-30
KR20110025175A (ko) 2011-03-09
JP5536760B2 (ja) 2014-07-02
CN102047317B (zh) 2015-09-16
CN102047317A (zh) 2011-05-04
EP2294570A1 (en) 2011-03-16
EP2294570A4 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
US11948223B2 (en) Redundancy method and apparatus for shader column repair
US9342857B2 (en) Techniques for locally modifying draw calls
JP5600517B2 (ja) 情報処理装置、情報処理方法、およびプログラム
KR101465771B1 (ko) 셰이더 열 리페어를 위한 리던던시 방법 및 장치
US9395997B2 (en) Request coalescing for instruction streams
US20100017652A1 (en) Apparatus with redundant circuitry and method therefor
US9123128B2 (en) Graphics processing unit employing a standard processing unit and a method of constructing a graphics processing unit
US9734545B2 (en) Software methods in a GPU
US8564616B1 (en) Cull before vertex attribute fetch and vertex lighting
KR20110019764A (ko) 스케일링가능하고 통합된 컴퓨팅 시스템
US20220050787A1 (en) Multifunction communication interface supporting memory sharing among data processing systems
US8386725B2 (en) USB host controller and controlling method for USB host controller
JP5508836B2 (ja) 設定制御装置、および設定制御装置の動作方法
US8156404B1 (en) L2 ECC implementation
US8099650B1 (en) L2 ECC implementation
US20100328322A1 (en) Image processing apparatus
CN1656462A (zh) 具有对多个相干性区组支持的数据传送装置
CN116152042A (zh) 一种基于fpga图像矩阵预处理实现方法
JP4560398B2 (ja) データ処理回路
JP2014209801A (ja) 情報処理装置、情報処理方法、制御装置および制御方法
US8669991B2 (en) Method macro expander
JP2005316887A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 5