KR101459788B1 - 산화물 박막 트랜지스터의 제조방법 - Google Patents
산화물 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR101459788B1 KR101459788B1 KR1020080131522A KR20080131522A KR101459788B1 KR 101459788 B1 KR101459788 B1 KR 101459788B1 KR 1020080131522 A KR1020080131522 A KR 1020080131522A KR 20080131522 A KR20080131522 A KR 20080131522A KR 101459788 B1 KR101459788 B1 KR 101459788B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor layer
- oxide
- thin film
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
산화물 박막 트랜지스터의 제조방법이 개시된다. 산화물 박막 트랜지스터의 제조방법은 제 1 기판 상에 게이트 전극을 형성하는 단계; 게이트 전극 상에 게이트 절연막을 형성하는 단계; 제 2 기판 상에 반도체층을 형성하는 단계; 및 반도체층을 제 2 기판으로부터 이격시켜, 게이트 절연막에 부착시키는 단계;를 포함한다. 반도체층은 따로 형성되어 부착되기 때문에, 산화물 박막 트랜지스터는 저온의 공정에서 형성될 수 있다.
산화물, 박막, 트랜지스터, 스템핑, stamp
Description
실시예는 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
특히 액정 디스플레이 장치나 유기발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 산화물 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 산화물 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 산화물 박막 트랜지스터의 반도체층으로 금속 산화물을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 금속 산화물을 반도체층으로 사용하는 산화물 박막 트랜지스터(oxide thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
실시예는 저온에서 제조가 가능한 산화물 박막 트랜지스터의 제조방법을 제공하고자 한다.
실시예에 따른 산화물 박막 트랜지스터의 제조방법은 제 1 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 제 2 기판 상에 산화물 반도체를 포함하는 반도체층을 형성하는 단계; 및 상기 반도체층을 상기 제 2 기판으로부터 이격시켜, 상기 게이트 절연막에 부착시키는 단계;를 포함한다.
실시예에 따른 산화물 박막 트랜지스터의 제조방법은 제 2 기판에서 반도체층을 따로 형성하고, 반도체층을 게이트 절연막에 부착시켜서 산화물 박막 트랜지스터를 형성한다.
따라서, 고온의 공정이 요구되는 반도체층을 형성하는 공정은 제 2 기판에서 진행되고, 반도체층은 형성된 후, 게이트 절연막에 부착된다.
이에 따라서, 제 1 기판에 열에 약한 물질이 사용될 수 있다. 따라서, 제 1 기판에 필름 또는 플라스틱과 같은 플렉서블한 물질이 사용될 수 있고, 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 플렉서블한 표시장치를 구현할 수 있다. 추가적으로, 실시예에 다른 산화물 박막트랜지스터의 제조방법은 제 1 기판의 열에 의한 손상을 방지한다.
실시 예의 설명에 있어서, 각 기판, 막, 패널, 전극 또는 층 등이 각 기판, 막, 패널, 전극 또는 층 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 실시예에 따른 액정표시장치를 도시한 블럭도이다.
도 1을 참조하면, 액정표시장치는 구동부(10) 및 액정패널(20)을 포함한다.
상기 구동부(10)는 상기 액정패널(20)을 구동한다. 상기 구동부(10)는 상기 액정패널(20)에 데이터 신호를 인가하는 데이터 드라이버 및 게이트 신호를 인가하는 게이트 드라이버 등을 포함할 수 있다.
상기 액정패널(20)은 상기 구동부(10)로부터 상기 데이터 신호 및 상기 게이트 신호를 인가받아, 영상을 표시한다.
상기 액정패널(20)은 다수 개의 게이트 배선들(GL), 다수 개의 데이터 배선들(DL), 다수 개의 산화물 박막 트랜지스터들(TFT) 및 화소전극들(PE)을 포함한다.
상기 게이트 배선들(GL)은 제 1 방향으로 연장된다. 상기 게이트 배선들(GL)은 서로 나란히 배치된다. 상기 게이트 배선들(GL)은 상기 게이트 신호를 인가받 아, 상기 산화물 박막 트랜지스터들(TFT)에 각각 전달한다.
상기 데이터 배선들(DL)은 상기 게이트 배선들(GL)에 교차하여 배치된다. 상기 데이터 배선들(DL)은 제 2 방향으로 연장된다. 상기 데이터 배선들(DL)은 서로 나란히 배치된다. 상기 데이터 배선들(DL)은 상기 데이터 신호를 상기 산화물 박막 트랜지스터들(TFT)의 스위칭 동작에 의해서, 선택적으로 상기 화소전극들(PE)에 각각 전달한다.
상기 산화물 박막 트랜지스터들(TFT)은 화소 영역들(PX)에 각각 하나씩 배치된다. 상기 산화물 박막 트랜지스터들(TFT)은 상기 게이트 신호에 의해서 턴-온 또는 턴-오프된다. 상기 산화물 박막 트랜지스터들(TFT)의 스위칭 동작에 의해서, 상기 데이터 신호가 상기 화소전극들(PE)에 선택적으로 전달된다.
상기 화소전극들(PE)은 각각의 화소 영역(PX)에 하나씩 배치된다. 상기 화소전극들(PE)은 각각 상기 산화물 박막 트랜지스터들(TFT)에 연결된다. 더 자세하게, 상기 화소전극들(PE)은 상기 산화물 박막 트랜지스터들의 드레인 전극에 전기적으로 연결된다.
상기 화소전극들(PE)은 상기 산화물 박막 트랜지스터들(TFT)의 동작에 의해서, 상기 데이터 배선들(DL)을 통하여, 상기 구동부(10)로부터 데이터 신호를 인가받는다.
여기서, 상기 산화물 박막 트랜지스터(TFT)가 액정표시장치에 사용되는 예를 기술하였으나, 상기 산화물 박막 트랜지스터(TFT)는 유기전계 발광소자 및 플라즈마 디스플레이 패널 등과 같은 다양한 표시장치 및 반도체 칩 등과 같은 전기 전자 소자에 널리 사용될 수 있다. 이하, 상기 산화물 박막 트랜지스터(TFT)의 제조방법에 대하여 살펴본다.
도 2 내지 도 7은 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도시한 단면도들이다.
도 2를 참조하면, 제 1 기판(110) 상에 도전층이 형성된다. 상기 제 1 기판(110)은 투명할 수 있으며, 상기 제 1 기판(110)은 필름기판이다. 이에 따라서, 상기 제 1 기판(110)은 플렉서블하고, 열에 약하다. 상기 도전층은 금속층 또는 전도성 고분자층일 수 있다.
이후, 상기 도전층은 패터닝되어, 게이트 전극(120)이 형성된다. 이때, 상기 게이트 전극(120)과 일체로 형성되는 게이트 배선(GL)도 함께 형성된다.
이후, 상기 게이트 전극(120) 및 상기 게이트 배선(GL)을 덮는 게이트 절연막(130)이 형성된다. 상기 게이트 절연막(130)은 상기 제 1 기판(110) 전면에 형성된다. 상기 게이트 절연막(130)은 절연체로 이루어진다. 상기 게이트 절연막(130)으로 사용되는 물질의 예로서는 실리콘 옥사이드 및 실리콘 나이트라이드 등과 같은 무기막 또는 폴리이미드 등과 같은 유기막 등을 들 수 있다.
도 3을 참조하면, 제 2 기판(210) 상에 산화물 반도체층(140)이 형성된다. 상기 산화물 반도체층(140)은 금속 산화물을 상기 기판 상에 증착시켜 형성된다. 상기 금속 산화물의 예로서는 인듐 갈륨 징크 옥사이드(IGZO), 징크 옥사이드(ZnO), 인듐 갈륨 옥사이드(IGO), 인듐 징크 옥사이드(IZO) 또는 징크 틴 옥사이드(ZTO) 등을 들 수 있다.
또한, 상기 산화물 반도체층(140) 및 상기 제 2 기판(210) 사이에 접착력 저하막(220)이 형성될 수 있다. 상기 접착력 저하막(220)은 상기 산화물 반도체층(140)과 낮은 접착력을 가진다.
즉, 상기 접착력 저하막(220)과 상기 산화물 반도체층(140) 사이의 접착력은 상기 제 2 기판(210)과 상기 산화물 반도체층(140) 사이의 접착력보다 더 낮다. 이에 따라서, 상기 접착력 저하막(220)은 상기 산화물 반도체층(140)이 상기 제 2 기판(210)으로부터 용이하게 탈착되도록 한다.
상기 접착력 저하막(220)은 소수성을 가지며, 상기 접착력 저하막(220)으로 사용되는 물질의 예로서는 옥타데실트리클로로실란(octadecyltrichlorosilane;OTS) 등을 들 수 있다.
상기 접착력 저하막(220) 상에 산화물 반도체층(140)을 형성하기 위해서, 상기 접착력 저하막(220) 상에 스퍼터링 또는 스핀 코팅 공정에 의해서, 상기 금속 산화물이 증착된다.
이후, 상기 증착된 금속 산화물은 어닐링 공정 및/또는 베이킹 공정에 의해서, 열처리되고, 상기 접착력 저하막(220) 상에 산화물 반도체층(140)이 형성된다.
상기 어닐링 공정 및 상기 베이킹 공정은 약 250℃ 내지 400℃의 고온에서 진행된다. 이때, 상기 제 2 기판(210)은 유리 기판 또는 석영 기판 등의 고온에서 높은 내열성을 가지므로, 상기 산화물 반도체층(140)은 용이하게 형성될 수 있다.
도 4를 참조하면, 상기 게이트 절연막(130)에 플라즈마가 분사되어, 상기 게이트 절연막(130)의 표면은 친수성을 가지도록 처리된다.
도 5 및 도 6을 참조하면, 상기 산화물 반도체층(140)은 상기 게이트 절연막(130)에 부착되고, 상기 제 2 기판(210)으로부터 탈착된다. 이때, 플라즈마에 의한 표면 처리 및 상기 접착력 저하막(220)에 의해서, 상기 산화물 반도체층(140)은 용이하게 상기 게이트 절연막(130) 상에 부착된다. 이때, 상기 산화물 반도체층(140)은 상기 게이트 전극(120)에 대응하여 부착된다.
도 7을 참조하면, 상기 반도체층(140) 상에 도전층이 형성되고, 상기 도전층은 패터닝되어, 상기 반도체층(140) 상에 소오스 전극(150) 및 드레인 전극(160)이 형성된다. 이때, 상기 소오스 전극(150)과 일체로 형성되는 데이터 배선(DL)이 형성된다. 상기 소오스 전극(150) 및 상기 드레인 전극(160)은 서로 이격된다.
이와 같이, 상기 산화물 반도체층(140)을 형성하기 위한 고온의 공정은 높은 내열성을 가지는 유리기판 또는 석영기판에서 진행된다. 이후, 형성된 산화물 반도체층(140)은 상기 게이트 절연막(130)에 부착된다.
따라서, 실시예에 따른 산화물 박막 트랜지스터는 낮은 내열성을 가지는 필름 기판 또는 플라스틱 기판에 용이하게 형성될 수 있다.
즉, 실시예는 필름 기판 또는 플라스틱 기판에 데미지를 입히지 않고, 산화물 박막 트랜지스터를 형성할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 액정표시장치를 도시한 블럭도이다.
도 2 내지 도 7은 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 도시한 단면도들이다.
Claims (7)
- 제 1 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;제 2 기판 상에 산화물 반도체를 포함하는 반도체층을 형성하는 단계; 및상기 반도체층을 상기 제 2 기판으로부터 이격시켜, 상기 게이트 절연막에 부착시키는 단계;를 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 반도체층은 인듐 갈륨 징크 옥사이드, 징크 옥사이드, 인듐 갈륨 옥사이드, 인듐 징크 옥사이드 또는 징크 틴 옥사이드를 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 반도체층을 상기 게이트 절연막에 부착시키는 단계는상기 게이트 절연막에 플라즈마를 분사하여, 접착력 향상 영역을 형성하는 단계; 및상기 접착력 향상 영역에 상기 반도체층을 부착시키는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 2 기판 상에 반도체층을 형성하는 단계는,상기 제 2 기판 상에 접착력 저하막을 형성하는 단계; 및상기 접착력 저하막 상에 반도체층을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 접착력 저하막은 옥타데실트리클로로실란을 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 2 기판 상에 반도체층을 형성하는 단계는,상기 제 2 기판 상에 금속 산화물을 증착하는 단계; 및상기 금속 산화물을 열처리 하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제 2 기판은 상기 제 1 기판보다 더 높은 내열성을 가지는 산화물 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080131522A KR101459788B1 (ko) | 2008-12-22 | 2008-12-22 | 산화물 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080131522A KR101459788B1 (ko) | 2008-12-22 | 2008-12-22 | 산화물 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100072955A KR20100072955A (ko) | 2010-07-01 |
| KR101459788B1 true KR101459788B1 (ko) | 2014-11-13 |
Family
ID=42636025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080131522A KR101459788B1 (ko) | 2008-12-22 | 2008-12-22 | 산화물 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101459788B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067390A (ja) | 2005-08-05 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2008078281A (ja) | 2006-09-20 | 2008-04-03 | Konica Minolta Holdings Inc | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ |
| KR20080076747A (ko) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 |
| JP4267243B2 (ja) | 2002-03-05 | 2009-05-27 | 出光興産株式会社 | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 |
-
2008
- 2008-12-22 KR KR1020080131522A patent/KR101459788B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267243B2 (ja) | 2002-03-05 | 2009-05-27 | 出光興産株式会社 | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 |
| JP2007067390A (ja) | 2005-08-05 | 2007-03-15 | Sony Corp | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2008078281A (ja) | 2006-09-20 | 2008-04-03 | Konica Minolta Holdings Inc | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ |
| KR20080076747A (ko) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100072955A (ko) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| JP5969995B2 (ja) | 酸化物薄膜トランジスタアレイの製造方法 | |
| KR101639181B1 (ko) | 표시장치 및 반도체장치 | |
| US9741752B1 (en) | Method for manufacturing TFT substrate | |
| KR102312924B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US9620609B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| GB2530223B (en) | Method for manufacturing thin-film transistor array substrate | |
| US20170184893A1 (en) | Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus | |
| KR20160092152A (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US10580801B2 (en) | Display device and manufacturing method thereof | |
| US9508828B2 (en) | Array substrate and method of fabricating the same | |
| KR100987285B1 (ko) | 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법 | |
| US9373683B2 (en) | Thin film transistor | |
| TW201503374A (zh) | 氧化物半導體薄膜電晶體 | |
| TWI726348B (zh) | 半導體基板 | |
| KR101459788B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| US9899421B2 (en) | Manufacture method of TFT substrate and sturcture thereof | |
| US10109651B2 (en) | Manufacture method of TFT substrate and sturcture thereof | |
| CN110226229A (zh) | 一种显示器件结构 | |
| KR20100069771A (ko) | 박막트랜지스터의 제조방법 | |
| JP2016171282A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100730223B1 (ko) | 유기 박막 트랜지스터의 제조방법 | |
| KR20110138840A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |