KR101459520B1 - 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템 - Google Patents

기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템 Download PDF

Info

Publication number
KR101459520B1
KR101459520B1 KR1020080068866A KR20080068866A KR101459520B1 KR 101459520 B1 KR101459520 B1 KR 101459520B1 KR 1020080068866 A KR1020080068866 A KR 1020080068866A KR 20080068866 A KR20080068866 A KR 20080068866A KR 101459520 B1 KR101459520 B1 KR 101459520B1
Authority
KR
South Korea
Prior art keywords
write data
data
storage
buffer
storage device
Prior art date
Application number
KR1020080068866A
Other languages
English (en)
Other versions
KR20100008402A (ko
Inventor
권오득
김병욱
최동호
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Priority to KR1020080068866A priority Critical patent/KR101459520B1/ko
Priority to US12/499,984 priority patent/US8261040B2/en
Publication of KR20100008402A publication Critical patent/KR20100008402A/ko
Application granted granted Critical
Publication of KR101459520B1 publication Critical patent/KR101459520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

데이터 저장 장치가 개시된다. 상기 데이터 저장 장치는 전기적으로 데이터를 저장하는 제1저장 장치와, 자기적으로 데이터를 저장하는 제2저장 장치와, 컨트롤러를 포함한다. 상기 컨트롤러는 호스트로부터 출력된 기입 데이터를 제1데이터와 제2데이터로 분리하고, 상기 제1데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 어느 하나의 저장 장치에 기입하는 동안 상기 제2데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 다른 하나의 저장 장치에 기입하는 것을 제어한다.
HDD, SSD, 하이브리드 HDD, 섹터

Description

기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를 포함하는 데이터 저장 시스템{Data storage device for improving write speed and data storage system having the same}
본 발명의 개념에 따른 실시 예는 데이터 처리 기술에 관한 것으로, 특히 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를 포함하는 데이터 저장 시스템에 관한 것이다.
최근까지 데이터 저장 장치로서, 저장 용량이 크고 저장 단위 면적당 제조 단가가 싼 자기 저장 장치(Magnetic Storage Device)인 하드 디스크 드라이브(Hard Disk Drive; HDD)가 주로 사용되었다.
그러나, 반도체 기술이 발달하고 제조 공정(fabrication process)이 미세해지면서, 불휘발성 저장 장치(Non-Volatile Storage Device)인 SSD(Solid State Drive)가 데이터 저장 장치로서 발달하기 시작했다. 전자 장치인 SSD는 전자기계적 장치(electromechanical device)인 HDD와 달리 기계적인(mechanical) 특성들을 고려하지 않아도 되므로 신뢰성 면에서 HDD보다 우위에 있다.
또한, SSD의 기입 속도는 HDD의 기입 속도와 비슷한 반면, SSD의 독출 속도 는 HDD의 독출 속도보다 훨씬 빠르기 때문에, SSD는 차세대 대용량 저장 장치(Mass storage device)로써 주목을 받고 있다. 그러나, 아직까지는 SSD의 저장 단위 면적당 제조 단가가 HDD의 저장 단위 면적당 제조 단가에 비해 훨씬 비싸기 때문에, SSD가 HDD를 대체하기에는 많은 걸림돌이 있다.
따라서, 최근에는 SSD와 HDD를 결합하여 양자의 장점을 부각시키는 하이브리드 HDD(Hybrid HDD) 제품이 나왔으나, 하이브리드 HDD 제품에서 SSD는 버퍼로써의 역할만 수행할 할 뿐 독립적인 저장 영역으로써 활용되지 못하고 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 종래의 HDD, SSD, 및 하이브리드 HDD의 기입 속도보다 획기적으로 빠른 기입 속도를 가지며 고성능의 SSD와 고용량의 HDD를 결합시킨 데이터 저장 장치와 상기 데이터 저장 장치를 포함하는 데이터 저장 시스템을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적인 과제는 기입 속도를 증가시킬 수 있는 상기 데이터 저장 장치에 사용될 수 있는 컨트롤러를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 컨트롤러는 제어 신호를 출력하는 프로세서와, 선택기를 포함한다. 상기 선택기는 상기 프로세서로부터 출력된 상기 제어 신호에 응답하여 호스트로부터 출력된 기입 데이터 중에서 제1데이터를 전기적으로 데이터를 저장하는 제1저장 장치와 자기적으로 데이터를 저장하는 제2저장 장치 중 에서 어느 하나로 전송하고 상기 기입 데이터 중에서 제2데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 다른 하나로 전송한다.
상기 프로세서는 상기 제1저장 장치에 구현된 제1버퍼의 크기와 상기 제2저장 장치에 구현된 제2버퍼의 크기 중에서 적어도 하나와 상기 기입 데이터의 크기를 비교하고 비교 결과에 따라 상기 제어 신호를 발생한다.
상기 기술적 과제를 달성하기 위한 데이터 저장 장치는 전기적으로 데이터를 저장하는 제1저장 장치와, 자기적으로 데이터를 저장하는 제2저장 장치와, 컨트롤러를 포함한다. 상기 컨트롤러는 호스트로부터 출력된 기입 데이터를 제1데이터와 제2데이터로 분리하고, 상기 제1데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 어느 하나의 저장 장치에 기입하는 동안 상기 제2데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 다른 하나의 저장 장치에 기입하는 것을 제어한다.
상기 컨트롤러는, 상기 데이터 저장 장치가 아이들 상태일 때, 상기 다른 하나의 저장 장치에 저장된 상기 제2데이터를 독출하여 독출된 제2데이터를 상기 어느 하나의 저장 장치에 기입하는 것을 제어한다.
상기 컨트롤러는 상기 제1저장 장치에 구현된 제1버퍼의 크기와 상기 제2저장 장치에 구현된 제2버퍼의 크기 중에서 적어도 하나와 상기 기입 데이터의 크기를 비교하고 비교 결과에 따라 상기 기입 데이터를 상기 제1데이터와 상기 제2데이터로 분리한다. 상기 제1데이터와 상기 제2데이터 각각은 섹터의 정수 배이다.
상기 어느 하나의 저장 장치는 불휘발성 메모리 장치이고 상기 다른 하나의 저장 장치는 하드 디스크 드라이브이다.
상기 기술적 과제를 달성하기 위한 데이터 저장 시스템은 기입 데이터를 출력하는 호스트와, 상기 기입 데이터를 저장하기 위한 데이터 저장 장치를 포함한다. 상기 데이터 저장 장치는 전기적으로 데이터를 저장하는 제1저장 장치와, 자기적으로 데이터를 저장하는 제2저장 장치와, 컨트롤러를 포함한다.
상기 컨트롤러는 상기 기입 데이터를 제1데이터와 제2데이터로 분리하고, 상기 제1데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 어느 하나의 저장 장치에 기입하는 동안 상기 제2데이터를 상기 제1저장 장치와 상기 제2저장 장치 중에서 다른 하나의 저장 장치에 기입하는 것을 제어한다.
상기 컨트롤러는, 상기 데이터 저장 장치가 아이들 상태일 때, 상기 다른 하나의 저장 장치에 저장된 상기 제2데이터를 독출하여 독출된 제2데이터를 상기 어느 하나의 저장 장치에 기입하는 것을 제어한다.
상기 컨트롤러는 상기 제1저장 장치에 구현된 제1버퍼의 크기와 상기 제2저장 장치에 구현된 제2버퍼의 크기 중에서 적어도 하나와 상기 기입 데이터의 크기를 비교하고 비교 결과에 따라 상기 기입 데이터를 상기 제1데이터와 상기 제2데이터로 분리한다. 상기 데이터 저장 시스템은 CE(consumer equipment)이다.
본 발명의 실시 예에 따른 컨트롤러는 기입 데이터를 두 부분으로 나누고 나누어진 각 부분을 서로 다른 데이터 저장 방식을 사용하는 각 저장 장치에 동시에 기입함으로서 기입 속도를 증가시킬 수 있는 효과가 있다.
본 발명의 실시 예에 따른 데이터 저장 장치와 상기 데이터 저장 장치를 포 함하는 데이터 저장 시스템은 내부 인터리빙 방식을 이용하여 기입 데이터의 일부를 제1저장 장치에 기입하는 동시에 나머지 일부를 제2저장 장치에 기입함으로서 상기 데이터 저장 장치의 기입 속도를 증가시킬 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(30)를 포함하는 데이터 저장 시스템(10)의 개략적인 블록 도를 나타낸다. 도 1을 참조하면, 데이터 저장 시스템(10)은 호스트(20)와 데이터 저장 장치(30)를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 시스템(10)은 원하는 데이터를 처리 또는 저장할 수 있는 CE(consumer equipment)을 모두 포함한다. 예컨대, CE는 하드 디스크 레코더(HDD recorder), 휴대 전화(cellular phone)와 PDA(personal digital 등을 포함하는 개인 휴대 통신 단말기(terminal), 컴퓨터(예컨대, PC, 랩탑 PC, 노트북 PC 등), 네비게이터 장치(navigator device), 가정 자동화 시스템(home automation system), 음악 재생기 (MP3 플레이어 등), 캠코더(camcorder), 영상 재생기(DVIX 플레이어 등), 스토리지 서버(storage server), 또는 PMP(portable multimedia player) 등을 포함한다.
호스트(20)는, 예컨대 마이크로 컨트롤 유닛 또는 칩셋(chipset)과 같이, 데이터 저장 장치(30)의 동작, 예컨대, 기입 동작, 독출 동작, 프로그램 동작, 또는 소거 동작을 전반적으로 제어할 수 있는 장치를 총칭한다.
데이터 저장 장치(30)는 컨트롤러(40), 제1저장 장치(50), 및 제2저장 장치(60)를 포함할 수 있다.
컨트롤러(40)는 제1저장 장치(50)와 제2저장 장치(60) 각각의 동작, 예컨대 기입 동작, 독출 동작, 프로그램 동작, 또는 소거 동작을 제어한다. 기입 동작시, 컨트롤러(40)는 프로세서(41)의 제어하에 호스트(40)로부터 출력된 기입 데이터 (WD)를 제1저장 장치(50)와 제2저장 장치(60) 중에서 적어도 하나에 기입하는 동작을 제어할 수 있다. 예컨대, 기입 데이터(WD)는 섹터, 예컨대 512바이트(byte)의 정수 배, 예컨대 2048바이트 또는 4096바이트일 수 있다.
컨트롤러(40)는 프로세서(41)와 선택기(43)를 포함한다.
프로세서(41)는 호스트(20)로부터 출력된 기입 데이터(WD)를 제1저장 장치 (50)에 저장할지 또는 제2저장 장치(60)에 저장할지를 판단하고 판단 결과에 따른 제어 신호(CTRL)를 선택기(43)로 출력한다. 또한, 프로세서(41)는 호스트(20)로부터 출력된 기입 데이터(WD)의 일부(D1)를 제1저장 장치(50)에 저장한 후 기입 데이터(WD)의 나머지 일부(D2)를 제2저장 장치(60)에 저장할지를 판단하고 판단 결과에 따른 제어 신호(CTRL)를 선택기(43)로 출력한다.
프로세서(41)는 제1저장 장치(50)에 구현된 제1버퍼(51)의 크기(예컨대, 바 이트로 표시됨)와 제2저장 장치(60)에 구현된 제2버퍼(61)의 크기(예컨대, 바이트로 표시됨) 중에서 적어도 하나와 기입 데이터(WD)의 크기(예컨대, 바이트로 표시됨를 비교하고 비교 결과에 기초하여 제어 신호(CTRL)를 선택기(43)로 출력할 수 있다.
예컨대, 프로세서(41)는 호스트(20)로부터 출력된 기입 데이터(WD)에 기초하여 기입 데이터(WD)의 크기를 판단 또는 계산할 수 있다. 또한, 프로세서(41)는 레지스터(미도시)에 설정된 값에 따라 제1버퍼(51)의 크기와 제2버퍼(61)의 크기 중에서 적어도 하나를 알 수 있다.
선택기(43)는 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 로우 레벨(예컨대, "0")을 갖는 제어 신호(CTRL)에 기초하여 호스트(20)로부터 출력된 기입 데이터(WD)를 제1저장 장치(50)에 기입 또는 프로그램하기 위하여 제1저장 장치(50)로 전송할 수 있다.
또한, 선택기(43)는 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 하이 레벨(예컨대, "1")을 갖는 제어 신호(CTRL)에 기초하여 호스트(20)로부터 출력된 기입 데이터(WD)를 제2저장 장치(60)에 기입 또는 프로그램하기 위하여 제2저장 장치(60)로 전송할 수 있다.
또한, 기입 데이터(WD)의 크기가 제1버퍼(51)의 크기보다 큰 경우, 선택기 (43)는 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 로우 레벨을 갖는 제어 신호(CTRL)에 따라 호스트(20)로부터 출력된 기입 데이터(WD) 중에서 제1데이터 (D1)를 제1저장 장치(50)에 기입 또는 프로그램하기 위하여 제1저장 장치(50)로 전 송한 후, 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 하이 레벨을 갖는 제어 신호(CTRL)에 기초하여 기입 데이터(WD) 중에서 나머지 부분, 예컨대 제2데이터(D2)를 제2저장 장치(60)에 기입 또는 프로그램하기 위하여 제2저장 장치(60)로 전송할 수 있다.
따라서, 제1데이터(D1)가 제1버퍼(51)에 의하여 버퍼링되는 동안, 또는 제1버퍼(51)에 의하여 버퍼링된 제1데이터가 제1컨트롤러(53)에 의하여 주변 회로(55)를 통하여 저장 영역(57)에 기입 또는 프로그램되는 동안, 제2데이터(D2)는 제2버퍼(61)에 의하여 버퍼링되거나 또는 제2버퍼(61)에 의하여 버퍼링된 제2데이터는 제2컨트롤러(63)에 의하여 주변 장치(65)를 통하여 저장 영역(67)에 기입 또는 프로그램될 수 있다.
즉, 제1데이터(D1)를 제1저장 장치(50)에 기입하는 기입 동작이 수행되는 동안에 제2데이터(D2)를 제2저장 장치(60)에 기입하는 기입 동작이 함께 수행되므로, 본 발명의 실시 예에 따른 데이터 저장 장치(30)에 의한 기입 데이터(WD)의 기입 속도는 증가한다.
반대로, 기입 데이터(WD)의 크기가 제2버퍼(61)의 크기보다 큰 경우, 선택기(43)는 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 하이 레벨을 갖는 제어 신호(CTRL)에 기초하여 호스트(20)로부터 출력된 기입 데이터(WD) 중에서 일부분의 데이터를 제2저장 장치(60)에 기입하기 위하여 제2저장 장치(60)로 전송한 후, 프로세서(41)로부터 출력된 제어 신호(CTRL), 예컨대 로우 레벨을 갖는 제어 신호(CTRL)에 기초하여 기입 데이터(WD) 중에서 나머지 부분의 데이터를 제1저장 장치(50)에 기입하기 위하여 제1저장 장치(50)로 전송할 수 있다.
따라서, 상기 일부분의 데이터가 제2버퍼(61)에 의하여 버퍼링되는 동안 또는 제2버퍼(61)에 의하여 버퍼링된 일부분의 데이터가 제2컨트롤러(63)에 의하여 주변 장치(65)를 통하여 저장 영역(67)에 기입되는 동안, 상기 나머지 부분의 데이터는 제1버퍼(51)에 의하여 버퍼링되거나 또는 제1버퍼(51)에 의하여 버퍼링된 나머지 부분의 데이터는 제1컨트롤러(53)에 의하여 주변 회로(55)를 통하여 저장 영역(57)에 저장될 수 있다.
그러므로, 내부 인터리빙 방식으로 일부분의 데이터가 제2저장 장치(60)에 저장되는 동안 나머지 부분의 데이터가 제1저장 장치(50)에 저장되므로, 본 발명의 실시 예에 따른 데이터 저장 장치(30)의 기입 데이터(WD)의 저장 속도는 기입 데이터(WD)를 제1저장 장치(50)와 제2저장 장치(60) 중에서 어느 하나의 저장 장치에만 저장하는 방법을 사용할 때의 기입 데이터의 기입 속도보다 증가한다.
실시 예에 따라, 기입 데이터(WD)의 크기가 제1버퍼(51)의 크기 또는 제2버퍼(61)의 크기보다 큰 경우라도, 선택기(43)는 프로세서(41)로부터 출력된 제어 신호(CTRL)에 응답하여 기입 데이터(WD)를 제1버퍼(51)의 크기로 분할하여 분할된 데이터를 순차적으로 제1버퍼(51)와 제2버퍼(61) 중에서 어느 하나의 버퍼로만 전송할 수도 있다. 이 경우, 기입 데이터(WD)의 기입 속도는 기입 데이터를 제1저장 영역(50)과 제2저장 영역(60)에 나누어 기입할 때의 기입 속도보다 낮다.
여기서, 주변 회로(55)는 호스트(20)로부터 출력된 데이터를 저장 영역(57)에 기입 또는 프로그램하기 위하여 필요한 모든 회로들, 예컨대 도시되지 않은 로 우 디코더, 컬럼 디코더, 및 기입 드라이브 등을 포함한다. 또한, 주변 회로(55)는 저장 영역(57)에 저장된 데이터를 독출 또는 소거하기 위하여 필요한 모든 회로들을 포함한다.
그리고, 주변 장치(65)는 데이터를 디스크 또는 플레터와 같은 마그네틱 저장 영역(67)로/로부터 기입/독출하기 위한 장치들, 예컨대 도시되지 않은 스핀들 모터, 보이스 코일 모터, 및 자기 헤드 등 모든 장치들을 포함한다.
호스트(20)의 동작 속도가 데이터 저장 장치(30)의 동작 속보보다 빠르기 때문에, 호스트(20)의 동작 속도와 데이터 저장 장치(30)의 동작 속도의 차이를 보상하기 위한 제1버퍼(51)와 제2버퍼(61)는 휘발성 메모리 장치, 예컨대 DRAM 또는 SRAM으로 구현될 수 있다.
제1저장 장치(50)는 전기적 또는 전자적으로 데이터를 저장할 수 있고 고속으로 제1저장 장치(50)의 저장 영역(57)을 액세스, 예컨대 기입 동작, 독출 동작, 프로그램 동작, 또는 소거 동작을 수행할 수 있는 불휘발성 메모리 장치를 의미한다.
상기 제1저장 장치(50)는 ROM(Read Only Memory), PROM(programmable read only memory), EPROM(erasable programmable read only memory), EEPROM (electrically erasable programmable read only memory), 플래시 메모리(flash memory), FRAM(ferroelectrics random access memory), MRAM(magnetic random access memory), PRAM(phase change random access memory), NRAM(nano random access momory), SONOS(silicon-oxide-nitride-oxide-silicon), resistive memory 또는 레이스 트랙 메모리(racetrack memory)로 구현될 수 있다.
또한, 제1저장 장치(55)는 솔리드 스테이트 드라이브(Solid State Drive; SSD)와 같이 불휘발성 메모리 장치로 구현될 수 있으며, 제1저장 장치(53)에는 사용 빈도가 높은 OS(Operating System)와 같은 프로그램이 저장될 수 있다.
제2저장 장치(65)는 자기적으로 데이터를 저장할 수 있고 용량 대비 생산 단가가 저렴한 하드 디스크 드라이브(Hard Disk Drive)와 같은 마그네틱 저장 장치(magnetic storage device)로 구현될 수 있다. 제2저장 장치(65)에는 텍스트 파일, 동영상 파일, 그림 파일과 같은 데이터가 저장될 수 있다.
도 2는 도 1에 도시된 데이터 저장 시스템(10)의 동작을 나타내는 흐름도이다. 도 1과 도 2를 참조하여 본 발명의 실시 예에 따른 데이터 저장 시스템(10)의 동작을 설명하면 다음과 같다.
컨트롤러(40)의 프로세서(41)는 호스트(20)로부터 출력된 기입 데이터(WD)의 크기에 기초하여 또는 사용자의 선택에 의하여 기입 데이터(WD)를 저장하기 위한 저장 장치로서 제1저장 장치(50)를 선택한다(S10). 여기서, 기입 데이터(WD)는 실제로 기입될 실제 데이터, 상기 실제 데이터가 저장될 저장 영역(57)의 어드레스들, 및 상기 실제 데이터의 크기를 포함한다.
프로세서(41)는 기입 데이터(WD)를 수신하고, 수신된 기입 데이터(WD)의 크기와 제1버퍼(51)의 크기를 비교한다(S20).
수신된 기입 데이터(WD)의 크기가 제1버퍼(51)의 크기보다 작은 경우, 프로세서(41)는 로우 레벨을 갖는 제어 신호(CTRL)를 선택기(43)로 출력한다. 따라서, 선택기(43)는 수신된 기입 데이터(WD)를 제1버퍼(51)로 전송한다. 제1버퍼(51)에 의하여 버퍼링된 기입 데이터는 제1컨트롤러(53)에 의하여 주변 회로(55)로 전송된다. 주변 회로(55)는 제1컨트롤러(53)의 제어하에 기입 데이터를 저장 영역(57)에 그대로 기입한다(S30). 따라서, 기입 동작은 종료된다.
수신된 기입 데이터(WD)의 크기가 제1버퍼(51)의 크기보다 큰 경우, 프로세서(41)는 일정 시간 동안 로우 레벨을 갖는 제어 신호(CTRL)를 선택기(43)로 출력한다. 따라서, 선택기(43)는 로우 레벨을 갖는 제어 신호(CTRL)에 응답하여 수신된 기입 데이터(WD) 중에서 제1데이터(D1)를 제1버퍼(51)로 전송한다.
상기 일정 시간은 예컨대 기입 데이터(WD) 중에서 제1데이터(D1)가 제1버퍼(51)로 전송되는데 필요한 시간을 나타내며, 상기 일정 시간이 지나면, 프로세서(41)는 하이 레벨을 갖는 제어 신호(CTRL)를 선택기(43)로 출력한다. 따라서, 선택기(43)는 하이 레벨을 갖는 제어 신호(CTRL)에 응답하여 수신된 기입 데이터(WD) 중에서 제2데이터(D2)를 제2버퍼(61)로 전송한다.
즉, 컨트롤러(40)는 제1저장 장치(50)에 제1데이터(D1)를 기입하는 것을 제어하는 동시에 제1저장 장치(50)로 전송되지 못하고 남은 데이터, 즉 제2데이터 (D2)를 제2저장 장치(60)로 전송하는 것을 제어한다(S40).
여기서, 선택기(43)에 의하여 분리되는 제1데이터(D1)와 제2데이터(D2)는 섹터(예컨대, 512Byte의 배수)를 기본 단위로 하여 분리된다. 또한, 컨트롤러(40)는 제2저장 장치(60)에 기입되는 제2데이터(D2)의 주소를 저장할 수 있다. 즉, 제2데이터(D2)는 다수의 섹터들을 포함하며, 컨트롤러(40)는 상기 다수의 섹터들 각각이 저장된 저장 영역(67)의 각각의 주소를 소정의 메모리(미 도시)에 저장한다. 상기 소정의 메모리는 컨트롤러(40) 내부에 구현될 수도 있고 외부에 구현될 수도 있다.
기입 데이터(WD) 중에서 제2데이터(D2)가 제2저장 영역(60)의 저장 영역(67)에 기입된 후, 컨트롤러(40)는 데이터 저장 장치(30)가 아이들(idle) 상태에 있는지를 확인한다(S50).
데이터 저장 장치(30)의 동작 상태가 상기 아이들 상태가 아닌 경우, 컨트롤러(40)는 제1저장 장치(50)를 저장 장치로서 선택한다. 따라서, 호스트(20)로부터 출력되는 다른 기입 데이터는 제1저장 장치(50)에 기입될 수 있다.
그러나, 데이터 저장 장치(30)의 상태가 상기 아이들 상태인 경우, 컨트롤러(40)는 상기 다수의 섹터들 각각이 저장된 저장 영역(67)의 각각의 주소를 참조하여 제2저장 장치(60)에 저장된 제2데이터(D2)를 독출하고 독출된 제2데이터를 제1저장 장치(60)에 다시 저장하여 기입 데이터(WD)를 복원한다(S60).
이때, 컨트롤러(40)는 원래의 기입 데이터(WD)를 복원하기 위하여 제1데이터(D1)와 제2데이터(D2)를 서로 인접하게 또는 연속적으로 저장할 수 있다.
따라서, 독출 동작시, 컨트롤러(40)는 호스트(20)로부터 출력된 독출 명령에 기초하여 원래의 기입 데이터(WD)와 실질적으로 동일한 데이터를 제1저장 장치(50)의 저장 영역(57)으로부터 독출하고 독출된 독출 데이터를 호스트(20)로 전송할 수 있다.
본 명세서에서는 기입 데이터를 분리하는 방법의 일 예로서 각각의 저장 장치(50 또는 60)에 구현된 각각의 버퍼(51 또는 61)의 크기와 기입 데이터의 크기의 비교 결과를 기준으로 하였으나, 본 발명의 실시 예에 따른 데이터 저장 장치(30)에서 수행되는 기입 데이터 분리 방법은 이에 한정되는 것은 아니다.
본 발명의 실시 예는 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 저장 시스템의 개략적인 블록 도를 나타낸다.
도 2는 도 1에 도시된 데이터 저장 시스템의 동작을 나타내는 흐름도이다.

Claims (20)

  1. 저장 컨트롤러로서,
    제어 신호를 제공하도록 구성되는 프로세서, 및
    상기 제어 신호에 응답하는 선택기 ― 상기 선택기는 호스트 장치로부터 기입 데이터를 수신하고, 데이터 저장 장치의 제1저장 영역 및 상기 데이터 저장 장치의 제2저장 영역 중 적어도 하나에 상기 기입 데이터를 선택적으로 전송하도록 구성되고, 상기 제1저장 영역은 데이터를 전기적으로 저장하고, 상기 제2저장 영역은 데이터를 자기적으로 저장함 ―
    를 포함하며,
    상기 프로세서는 상기 제1저장 영역과 연관된 제1버퍼 및 상기 제2저장 영역과 연관된 제2버퍼 중에서 선택된 버퍼의 크기와 상기 기입 데이터의 크기 사이의 비교에 응답하여 상기 제어 신호를 제공하고,
    상기 기입 데이터의 크기가 상기 선택된 버퍼의 크기보다 큰 경우, 상기 제어 신호는 상기 선택기로 하여금 상기 기입 데이터의 제1부분을 상기 제1저장 영역으로 전송하고, 상기 기입 데이터의 제2부분을 상기 제2저장 영역으로 전송하도록 야기하고,
    상기 기입 데이터의 크기가 상기 선택된 버퍼의 크기보다 크지 않은 경우, 상기 제어 신호는 상기 선택기로 하여금 상기 기입 데이터를 상기 선택된 버퍼와 연관된 상기 제1저장 영역 및 제2저장 영역 중 하나로 전송하도록 야기하는,
    저장 컨트롤러.
  2. 제1항에 있어서,
    상기 제1저장 영역은 비-휘발성 메모리로 구현되고, 상기 제2저장 영역은 마그네틱 디스크로 구현되는,
    저장 컨트롤러.
  3. 제2항에 있어서,
    상기 비-휘발성 메모리에 상기 기입 데이터의 제1부분을 프로그램함으로써 상기 제1저장 영역은 상기 기입 데이터의 제1부분을 저장하고, 상기 마그네틱 디스크에 상기 기입 데이터의 제2부분을 기입함으로써 상기 제2저장 영역은 상기 기입 데이터의 제2부분을 저장하는,
    저장 컨트롤러.
  4. 제3항에 있어서,
    상기 기입 데이터의 제1부분을 프로그램하는 것과 상기 기입 데이터의 제2부분을 기입하는 것은 순차적으로 수행되는,
    저장 컨트롤러.
  5. 제3항에 있어서,
    상기 기입 데이터의 제1부분을 프로그램하는 것과 상기 기입 데이터의 제2부분을 기입하는 것은 동시에 수행되는,
    저장 컨트롤러.
  6. 제1항에 있어서,
    상기 저장 컨트롤러는,
    상기 기입 데이터의 제1부분을 상기 제1저장 영역에 전기적으로 저장하고 상기 기입 데이터의 제2부분을 상기 제2저장 영역에 자기적으로 저장한 이후에 상기 데이터 저장 장치가 아이들 상태인지 여부를 결정하고,
    상기 데이터 저장 장치가 아이들 상태라고 결정하면 상기 제2저장 영역으로부터 상기 기입 데이터의 제2부분을 독출하고 상기 독출된 기입 데이터의 제2부분을 상기 제1저장 영역에 재저장하도록
    추가로 구성되는,
    저장 컨트롤러.
  7. 데이터 저장 장치로서,
    호스트 장치로부터 수신되는 기입 데이터의 수신 및 저장을 제어하도록 구성된 저장 컨트롤러;
    제1저장 영역을 포함하는 제1데이터 저장 장치 ― 상기 제1저장 영역은 상기 기입 데이터의 적어도 일부분을 전기적으로 저장하도록 구성되고, 상기 제1데이터 저장 장치는, 상기 제1저장 영역과 연관되며 상기 기입 데이터를 수신하여 버퍼링하도록 구성되는 제1버퍼를 추가로 포함함 ―; 및
    제2저장 영역을 포함하는 제2데이터 저장 장치 ― 상기 제2저장 영역은 상기 기입 데이터의 적어도 일부분을 자기적으로 저장하도록 구성되고, 상기 제2데이터 저장 장치는, 상기 제2저장 영역과 연관되며 상기 기입 데이터를 수신하여 버퍼링하도록 구성되는 제2버퍼를 추가로 포함함 ―
    를 포함하고,
    상기 저장 컨트롤러는
    상기 기입 데이터의 크기를 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기와 비교하고;
    상기 기입 데이터의 크기가 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기보다 더 클 경우, 상기 기입 데이터를 제1부분 및 제2부분으로 분할하고, 상기 제1저장 영역에 상기 기입 데이터의 제1부분을 전기적으로 저장하고, 상기 제2저장 영역에 상기 기입 데이터의 제2부분을 자기적으로 저장하고; 그리고
    상기 기입 데이터의 크기가 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기보다 더 크지 않은 경우, 상기 선택된 버퍼와 연관되는 상기 제1저장 영역 및 상기 제2저장 영역 중 하나에 상기 기입 데이터를 저장하도록
    추가로 구성되는,
    데이터 저장 장치.
  8. 제7항에 있어서,
    상기 제1저장 영역은 비-휘발성 메모리로 구현되고, 상기 제2저장 영역은 마그네틱 디스크로 구현되는,
    데이터 저장 장치.
  9. 제8항에 있어서,
    상기 제1저장 영역에 상기 기입 데이터의 제1부분을 전기적으로 저장하는 것은 상기 비-휘발성 메모리에 상기 기입 데이터의 제1부분을 프로그램하는 것을 포함하고, 상기 제2저장 영역에 상기 기입 데이터의 제2부분을 자기적으로 저장하는 것은 상기 마그네틱 디스크에 상기 기입 데이터의 제2부분을 기입하는 것을 포함하는,
    데이터 저장 장치.
  10. 제9항에 있어서,
    상기 기입 데이터의 제1부분을 프로그램하는 것과 상기 기입 데이터의 제2부분을 기입하는 것은 순차적으로 수행되는,
    데이터 저장 장치.
  11. 제9항에 있어서,
    상기 기입 데이터의 제1부분을 프로그램하는 것과 상기 기입 데이터의 제2부분을 기입하는 것은 동시에 수행되는,
    데이터 저장 장치.
  12. 제7항에 있어서,
    상기 저장 컨트롤러는, 상기 기입 데이터의 제1부분을 상기 제1저장 영역에 전기적으로 저장하고 상기 기입 데이터의 제2부분을 상기 제2저장 영역에 자기적으로 저장한 이후에, 상기 데이터 저장 장치가 아이들 상태인지 여부를 결정하도록 추가로 구성되는,
    데이터 저장 장치.
  13. 제12항에 있어서,
    상기 저장 컨트롤러는, 상기 데이터 저장 장치가 아이들 상태라고 결정하면 상기 제2저장 영역으로부터 상기 기입 데이터의 제2부분을 독출하고, 상기 독출된 기입 데이터의 제2부분을 상기 제1저장 영역에 재저장하도록 추가로 구성되는,
    데이터 저장 장치.
  14. 제13항에 있어서,
    상기 저장 컨트롤러는 다수의 정의된 데이터 섹터 크기를 사용하여 상기 기입 데이터를 기입 데이터의 제1부분 및 제2부분으로 분할하는,
    데이터 저장 장치.
  15. 데이터 저장 시스템으로서,
    기입 데이터를 제공하는 호스트;
    상기 기입 데이터의 수신 및 저장을 제어하도록 구성된 저장 컨트롤러;
    제1저장 영역을 포함하는 제1데이터 저장 장치 ― 상기 제1저장 영역은 상기 기입 데이터의 적어도 일부분을 전기적으로 저장하도록 구성되고, 상기 제1데이터 저장 장치는, 상기 제1저장 영역과 연관되며 상기 기입 데이터를 수신하여 버퍼링하도록 구성되는 제1버퍼를 추가로 포함함 ―; 및
    제2저장 영역을 포함하는 제2데이터 저장 장치 ― 상기 제2저장 영역은 상기 기입 데이터의 적어도 일부분을 자기적으로 저장하도록 구성되고, 상기 제2데이터 저장 장치는, 상기 제2저장 영역과 연관되며 상기 기입 데이터를 수신하여 버퍼링하도록 구성되는 제2버퍼를 추가로 포함함 ―
    를 포함하고,
    상기 저장 컨트롤러는
    상기 기입 데이터의 크기를 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기와 비교하고;
    상기 기입 데이터의 크기가 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기보다 더 클 경우, 상기 기입 데이터를 제1부분 및 제2부분으로 분할하고, 상기 상기 제1데이터 저장 장치의 제1저장 영역에 상기 기입 데이터의 제1부분을 전기적으로 저장하고, 상기 제2저장 영역에 상기 기입 데이터의 제2부분을 자기적으로 저장하고; 그리고
    상기 기입 데이터의 크기가 상기 제1버퍼와 상기 제2버퍼 중에서 선택된 버퍼와 연관된 크기보다 더 크지 않은 경우, 상기 선택된 버퍼와 연관되는 상기 제1저장 영역 및 상기 제2저장 영역 중 하나에 상기 기입 데이터를 저장하도록
    추가로 구성되는,
    데이터 저장 시스템.
  16. 제15항에 있어서,
    상기 제1저장 영역은 비-휘발성 메모리로 구현되고, 상기 제2저장 영역은 마그네틱 디스크로 구현되는,
    데이터 저장 시스템.
  17. 제16항에 있어서,
    상기 제1저장 영역에 상기 기입 데이터의 제1부분을 전기적으로 저장하는 것은 상기 비-휘발성 메모리에 상기 기입 데이터의 제1부분을 프로그램하는 것을 포함하고, 상기 제2저장 영역에 상기 기입 데이터의 제2부분을 자기적으로 저장하는 것은 상기 마그네틱 디스크에 상기 기입 데이터의 제2부분을 기입하는 것을 포함하는,
    데이터 저장 시스템.
  18. 제17항에 있어서,
    상기 기입 데이터의 제1부분을 프로그램하는 것과 상기 기입 데이터의 제2부분을 기입하는 것은 동시에 수행되는,
    데이터 저장 시스템.
  19. 제15항에 있어서,
    상기 데이터 저장 시스템은 소비자 장비(CE; consumer equipment)인,
    데이터 저장 시스템.
  20. 제15항에 있어서,
    상기 저장 컨트롤러는,
    상기 기입 데이터의 제1부분을 상기 제1저장 영역에 전기적으로 저장하고 상기 기입 데이터의 제2부분을 상기 제2저장 영역에 자기적으로 저장한 이후에, 상기 데이터 저장 장치가 아이들 상태인지 여부를 결정하고,
    상기 데이터 저장 장치가 아이들 상태라고 결정하면 상기 제2저장 영역으로부터 상기 기입 데이터의 제2부분을 독출하고, 상기 독출된 기입 데이터의 제2부분을 상기 제1저장 영역에 재저장하도록,
    추가로 구성되는,
    데이터 저장 시스템.
KR1020080068866A 2008-07-16 2008-07-16 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템 KR101459520B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080068866A KR101459520B1 (ko) 2008-07-16 2008-07-16 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템
US12/499,984 US8261040B2 (en) 2008-07-16 2009-07-09 Data storage device and system having improved write speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080068866A KR101459520B1 (ko) 2008-07-16 2008-07-16 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템

Publications (2)

Publication Number Publication Date
KR20100008402A KR20100008402A (ko) 2010-01-26
KR101459520B1 true KR101459520B1 (ko) 2014-11-07

Family

ID=41531276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080068866A KR101459520B1 (ko) 2008-07-16 2008-07-16 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템

Country Status (2)

Country Link
US (1) US8261040B2 (ko)
KR (1) KR101459520B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350981B1 (ko) * 2008-12-04 2014-01-14 도시바삼성스토리지테크놀러지코리아 주식회사 복합 광 디스크 드라이브 및 그 구동 방법 및 이를 적용하는 전자 시스템
WO2011007989A2 (en) * 2009-07-13 2011-01-20 Lg Electronics Inc. Disk drive
US20110167210A1 (en) * 2009-10-16 2011-07-07 Samsung Electronics Co., Ltd. Semiconductor device and system comprising memories accessible through dram interface and shared memory region
JP5397148B2 (ja) * 2009-10-16 2014-01-22 富士通株式会社 記憶装置、制御装置および記憶装置の制御方法
US9010294B2 (en) * 2010-04-13 2015-04-21 Federal-Mogul Ignition Company Corona igniter including temperature control features
US9471240B2 (en) * 2010-06-24 2016-10-18 International Business Machines Corporation Performing read and write operations with respect to at least one solid state disk and at least one non-solid state disk
JP2013068105A (ja) * 2011-09-21 2013-04-18 Hitachi Automotive Systems Ltd 自動車用電子制御装置
JP5451705B2 (ja) 2011-09-21 2014-03-26 日立オートモティブシステムズ株式会社 自動車用電子制御装置及びデータ通信方法
KR20130064521A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
US9471522B2 (en) * 2013-12-04 2016-10-18 International Business Machines Corporation Resource allocation by virtual channel management and bus multiplexing
KR101529494B1 (ko) * 2014-05-02 2015-06-22 주식회사 디지털렉스 단위저장장치가 복수개 장착된 대용량저장장치
KR102312632B1 (ko) 2014-06-11 2021-10-15 삼성전자주식회사 전자 장치 및 전자 장치의 파일 저장 방법
JP6582721B2 (ja) * 2015-08-19 2019-10-02 富士通株式会社 制御装置、ストレージシステム、及び制御プログラム
KR101691112B1 (ko) * 2015-12-21 2016-12-29 한국과학기술정보연구원 파일관리장치 및 그 동작 방법
JP6964649B2 (ja) * 2019-12-09 2021-11-10 本田技研工業株式会社 車両制御システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050080762A1 (en) * 2003-10-10 2005-04-14 Katsuya Nakashima File storage apparatus
US20050172067A1 (en) * 2004-02-04 2005-08-04 Sandisk Corporation Mass storage accelerator
US20070070762A1 (en) * 2005-09-13 2007-03-29 Sung-Yang Wu Method and apparatus for optimizing data buffering

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3771410B2 (ja) 2000-01-28 2006-04-26 富士通アクセス株式会社 データ記録システム
JP2003140838A (ja) 2001-11-06 2003-05-16 Hitachi Ltd アレイ記憶装置
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
JP4592094B2 (ja) 2005-10-14 2010-12-01 シャープ株式会社 録画制御装置、録画再生装置並びにこれらの装置を利用した録画制御方法、録画再生方法
CN100349108C (zh) * 2005-11-21 2007-11-14 北京中星微电子有限公司 与非门快闪存储器的物理接口、接口方法和管理设备
KR100801015B1 (ko) * 2006-08-30 2008-02-04 삼성전자주식회사 하이브리드 하드 디스크 드라이브와 데이터 저장 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050080762A1 (en) * 2003-10-10 2005-04-14 Katsuya Nakashima File storage apparatus
US20050172067A1 (en) * 2004-02-04 2005-08-04 Sandisk Corporation Mass storage accelerator
US20070070762A1 (en) * 2005-09-13 2007-03-29 Sung-Yang Wu Method and apparatus for optimizing data buffering

Also Published As

Publication number Publication date
US8261040B2 (en) 2012-09-04
KR20100008402A (ko) 2010-01-26
US20100017565A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
KR101459520B1 (ko) 기입 속도를 향상시킬 수 있는 데이터 저장 장치, 및 이를포함하는 데이터 저장 시스템
JP5263561B2 (ja) ソリッドステート大容量記憶装置のためのデータストリーミング
KR102621467B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
TWI716417B (zh) 資料儲存裝置和其操作方法
KR101425957B1 (ko) 이씨씨 제어 회로 및 그것을 포함하는 멀티채널 메모리시스템
US20090132752A1 (en) Interface for Non-Volatile Memories
US20130073816A1 (en) Method of storing data in a storage medium and data storage device including the storage medium
US20080256319A1 (en) Memory controller
US8332575B2 (en) Data management systems, methods and computer program products using a phase-change random access memory for selective data maintenance
CN101652753A (zh) 用于非易失性存储器的引导部署
US10559376B2 (en) Data storage device with rewriteable in-place memory
KR20170097811A (ko) 저항성 메모리 장치 및 이를 위한 전압 생성 회로
KR20100008485A (ko) 통신 속도를 조절할 수 있는 컨트롤러, 상기 컨트롤러를포함하는 데이터 저장 장치, 및 상기 데이터 저장 장치를포함하는 데이터 통신 시스템
US20150095575A1 (en) Cache migration management method and host system applying the method
KR102555454B1 (ko) 디스터번스를 방지하는 반도체 메모리 장치
US11881251B2 (en) Row clear features for memory devices and associated methods and systems
US11449431B2 (en) Data storage device with rewritable in-place memory
CN114077547A (zh) 具有分区命名空间的主机管理的硬件压缩
CN104575598B (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
KR101070511B1 (ko) Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법
US9785563B1 (en) Read command processing for data storage system based on previous writes
US20120072657A1 (en) System and method to write data using phase-change ram
CN108984111B (zh) 具有可重写原地存储器的数据存储设备
US20140068178A1 (en) Write performance optimized format for a hybrid drive
JP2015135620A (ja) 記憶装置、及びデータの記憶方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 5