KR101443877B1 - 반도체 테스트 설비의 인터페이스 장치 - Google Patents

반도체 테스트 설비의 인터페이스 장치 Download PDF

Info

Publication number
KR101443877B1
KR101443877B1 KR1020140084436A KR20140084436A KR101443877B1 KR 101443877 B1 KR101443877 B1 KR 101443877B1 KR 1020140084436 A KR1020140084436 A KR 1020140084436A KR 20140084436 A KR20140084436 A KR 20140084436A KR 101443877 B1 KR101443877 B1 KR 101443877B1
Authority
KR
South Korea
Prior art keywords
signal
command
semiconductor test
switching
signals
Prior art date
Application number
KR1020140084436A
Other languages
English (en)
Inventor
오세경
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020140084436A priority Critical patent/KR101443877B1/ko
Application granted granted Critical
Publication of KR101443877B1 publication Critical patent/KR101443877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 온더플라이 핀 스크램블(on-the-fly Pin Scramble) 기능을 내장한 반도체 테스트 설비의 인터페이스 장치에 관한 것으로, 반도체 테스트 설비의 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 입력받아, 입력받은 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 주는 크로스포인트 스위치; 및 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 입력받고, 크로스포인트 스위치에서 크로스포인트 스위칭시킨 신호를 입력받아, 입력받은 다른 커맨드 신호를 선택 신호로 사용하여 입력받은 스위칭 신호를 멀티플렉싱시켜 CA 신호로 DUT에 출력하는 핀 멀티플렉서를 포함한다.

Description

반도체 테스트 설비의 인터페이스 장치{Interface apparatus of semiconductor test system}
본 발명은 반도체 테스트 설비의 인터페이스 장치에 관한 것으로, 특히 온더플라이 핀 스크램블(on-the-fly Pin Scramble) 기능을 내장한 반도체 테스트 설비의 인터페이스 장치에 관한 것이다.
반도체 메모리 소자의 내부 메모리 셀 어레이는, X, Y 어드레스가 순차적으로 증가하는 구조를 가지지 않고 임의의 규칙성 있는 소위 스크램블 방식의 배열을 가지고 있다.
이러한 메모리 셀 어레이는 일반적으로 동일한 패턴으로 레이아웃(Lay-out)되어 있으나, 여러 가지의 이유로 인하여 특정 셀 또는 셀 블록이 전체 패턴에서 180도 뒤집히게 되는 경우가 빈번이 발생한다. 이로 인하여 특정 입/출력 라인이나 특정 어드레스 군의 셀의 데이터는, 입력되는 데이터와는 반대로 기록되는 경우가 발생한다.
셀과 관련된 실패(Fail)가 발생하는 경우, 하이 실패인지 로우 실패인지가 문제 해결에 매우 중요한 단초를 제공하기 때문에, 이러한 데이터의 극성 변화는 불량 분석에 상당한 문제를 야기한다. 이러한 문제를 해결하기 위하여 데이터 스크램블 방정식을 미리 장비에 프로그래밍하여 데이터 입/출력 핀(DQ)을 통해 입력되는 데이터와 셀에 기록되는 데이터가 틀린 경우에는 미리 분석 장비에서 해당 DQ 핀에 반대 극성의 데이터를 입력하게끔 하고 있다.
한국공개특허 제10-2007-0107415호(2007.11.07 공개)는 반도체 메모리 소자의 데이터 스크램블 및 메모리 블록 선택 회로에 관하여 기재되어 있는데, 다수의 어드레스 신호들을 스크램블하여 다수의 스크램블 어드레스를 출력하는 스크램블 회로; 및 다수의 어드레스 신호들과 다수의 스크램블 어드레스에 응답하여 매트 선택 신호를 각각 출력하는 다수의 매트 선택 회로를 포함하는 것을 특징으로 한다. 개시된 기술에 따르면, 워드라인이 순차적으로 증가하도록 로우 어드레스를 코딩하고, 새로운 어드레스 코딩에 따라 데이터 스크램블 방정식을 구현함으로써 하나의 어드레스에 의해 블록을 구분할 수 있어 데이터 스크램블 방정식을 간략화하고 기존 장비에서도 테스트가 가능하다.
한국등록특허 제10-0716733호(2007.05.03 등록)는 출력 핀의 수에 관계없이 하나의 테스트 핀만을 이용하여 출력 신호의 테스트가 가능한 반도체 장치 및 그 테스트 방법에 관하여 기재되어 있다. 개시된 기술에 따르면, 다수의 출력 핀들; 외부로부터 입력되는 데이터를 디코딩하여 다수의 신호들을 출력하는 디코더; 및 디코더로부터 출력되는 신호를 처리하여 대응되는 출력 핀으로 각각 전송하는 다수의 신호 처리부를 포함하며, 각 신호 처리부 간에는 외부로부터 입력되는 스캔 테스트 모드 신호에 따라 다수의 출력 핀 중 어느 하나의 핀으로 출력 신호를 출력하도록 시리얼 패스가 형성되는 것을 특징으로 함으로써, 출력 핀 수 이상의 채널을 가진 고가의 테스트 장비가 필요 없으며, 테스트 장비의 제작에 있어서도 매우 용이하다.
기존 반도체 테스트 설비에 있어서, DUT(Device Under Test)로 연결되는 논리 정보의 경우에, 핀 데이터 셀렉터(Pin Data Selector)가 X, Y 어드레스 제너레이터(Address Generator), 데이터 제너레이터(Data Generator) 및 제어 비트부(Control Bits)로부터의 입력을 받아 해당 핀에 맞는 논리 정보를 선택하여 타이밍/포매터(Timing & Formatter) 및 핀 일렉트릭스(Pin Electronics)를 거쳐 DUT에 연결된다.
이러한 기존 반도체 테스트 설비에서는, 핀 데이터 셀렉터에서 선택한 입력을 패턴프로그램 실행 중에는 변경할 수 없으므로, 어드레스와 커맨드(Command)가 매 사이클(Cycle)마다 바뀌어야 하는 LPDDR2(Low Power Double Data Rate 2) 이상 제품의 CA(Command/Address) 핀은 구현할 수 없으며, 이에 LPDDR2 이상의 제품을 테스트할 수 없다. 여기서, LPDDR2 이상의 제품은 시스템 내 입력 핀들의 개수를 감소시키기 위해서 CA 버스 상에 DDR(Double Data Rate) 아키텍처를 사용하는데, 이때 10비트 CA 버스는 커맨드, 어드레스 및 뱅크 정보를 전송하기 위해 사용되며, 또한 커맨드 정보가 클록의 상승 에지(Rising Edge)와 하강 에지(Falling Edge) 둘 다에서 전송되는 동안에, 각 커맨드는 하나의 클록 사이클(Clock Cycle)을 사용한다.
상술한 바와 같이, 기존 반도체 테스트 설비에서는, LPDDR2 DRAM(Dynamic Random Access Memory) 이상 제품을 테스트하기 위한 사이클 팔레트(Cycle Palette) 기능이 없기 때문에, LPDDR2 DRAM 이상 제품을 테스트할 수 없는 단점을 가지고 있다. 즉, 구형 반도체 테스트 설비에는 사이클 팔레트 기능이 없어 LPDDR2 이상의 제품을 테스트할 수 없었다.
한편, LPDDR2의 CA 핀과 같이 1개 핀으로 어드레스 또는 커맨드 정보를 자유롭게 바꾸어 가면서 테스트할 수 있도록 하기 위해서, 사이클 팔레트 기능을 구비시킨 핀 데이터 셀렉터를 개발하여, 해당 새로이 개발된 핀 데이터 셀렉터를 반도체 테스트 설비에 장착하기에 이르렀다. 다시 말해서, 여러 개의 핀 데이터 셀렉터(예를 들어, 16개 또는 32개의 핀 데이터 셀렉터) 중에서 패턴프로그램 실행 중에 하나를 선택하여 DUT로 출력되는 논리 정보를 선택할 수 있으며, 이에 따라서 패턴프로그램 실행 중에도 어드레스, 커맨드를 선택하여 DUT로 출력할 수 있다. 그러나 이러한 사이클 팔레트 기능이 내장된 핀 데이터 셀렉터를 장착한 반도체 테스트 설비는 매우 고가이므로, 사이클 팔레트 없이 아주 저렴한 비용으로 기존 반도체 테스트 설비에서도 똑같이 LPDDR을 테스트할 수 있는 기술을 개발할 필요성이 있다고 할 것이다.
한국공개특허 제10-2007-0107415호 한국등록특허 제10-0716733호
본 발명이 이루고자 하는 기술적 과제는, 전술한 바와 같은 단점 내지는 필요성을 해결하기 위한 것으로, 내부에 온더플라이 핀 스크램블(on-the-fly Pin Scramble) 기능을 구현하도록 한 반도체 테스트 설비의 인터페이스 장치를 제공한다.
이러한 과제를 해결하기 위해서는, 본 발명의 한 특징에 따르면, 반도체 테스트 설비의 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 입력받아, 입력받은 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 주는 크로스포인트 스위치; 및 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 입력받고, 상기 크로스포인트 스위치에서 크로스포인트 스위칭시킨 신호를 입력받아, 입력받은 다른 커맨드 신호를 선택 신호로 사용하여 입력받은 스위칭 신호를 멀티플렉싱시켜 CA 신호로 DUT에 출력하는 핀 멀티플렉서를 포함하는 반도체 테스트 설비의 인터페이스 장치를 제공한다.
일 실시 예에서, 상기 크로스포인트 스위치는, 상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 기 설정해 둔 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 스위칭된 기 설정된 개수의 신호를 상기 핀 멀티플렉서로 출력하는 것을 특징으로 한다.
일 실시 예에서, 상기 핀 멀티플렉서는, 상기 크로스포인트 스위치에서 크로스포인트 스위칭시킨 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 스위칭 신호를 온더플라이하게 선택하여 CA 신호로 DUT에 출력하는 것을 특징으로 한다.
본 발명의 다른 한 특징에 따르면, 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 상승 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 스위칭된 상승 에지용 신호들을 멀티플렉싱시켜 상승 에지용 CA 신호로 출력하는 상승 에지 인터페이스부; 상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 하강 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 스위칭된 하강 에지용 신호들을 멀티플렉싱시켜 하강 에지용 CA 신호로 출력하는 하강 에지 인터페이스부; 및 상기 반도체 테스트 설비로부터 입력받은 클록에 따라 이에 대응하여 상기 상승 에지 인터페이스부에서 출력하는 상승 에지용 CA 신호와 상기 하강 에지 인터페이스부에서 출력하는 하강 에지용 CA 신호 중에서 하나를 선택하여 CA 신호로 DUT에 출력시켜 주는 셀렉터부를 포함하는 반도체 테스트 설비의 인터페이스 장치를 제공한다.
일 실시 예에서, 상기 상승 에지 인터페이스부는, 상승 에지용 커맨드 트루 테이블을 미리 설정하여 고정적으로 저장해 두며, 상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 상승 에지용 신호들을 상기 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 제1 스위칭 신호로 출력하는 제1 크로스포인트 스위치; 및 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 상기 제1 크로스포인트 스위치에서 출력한 제1 스위칭 신호를 멀티플렉싱시켜 상승 에지용 CA 신호로 상기 셀렉터부에 출력하는 제1 핀 멀티플렉서를 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 제1 크로스포인트 스위치는, 상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 상기 상승 에지용 커맨드 트루 테이블을 확인하며, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 포함한 상승 에지용 신호들을 확인된 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 기 설정된 개수의 제1 스위칭 신호를 상기 제1 핀 멀티플렉서로 출력하는 것을 특징으로 한다.
일 실시 예에서, 상기 제1 핀 멀티플렉서는, 상기 제1 크로스포인트 스위치로부터 출력되는 기 설정된 개수의 제1 스위칭 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 기 설정된 개수의 제1 스위칭 신호를 온더플라이하게 선택하여 상승 에지용 CA 신호로 상기 셀렉터부에 출력하는 것을 특징으로 한다.
일 실시 예에서, 상기 하강 에지 인터페이스부는, 하강 에지용 커맨드 트루 테이블을 미리 설정하여 고정적으로 저장해 두며, 상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 하강 에지용 신호들을 상기 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 제2 스위칭 신호로 출력하는 제2 크로스포인트 스위치; 및 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 상기 제2 크로스포인트 스위치에서 출력한 제2 스위칭 신호를 멀티플렉싱시켜 하강 에지용 CA 신호로 상기 셀렉터부에 출력하는 제2 핀 멀티플렉서를 포함하는 것을 특징으로 한다.
일 실시 예에서, 상기 제2 크로스포인트 스위치는, 상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 상기 하강 에지용 커맨드 트루 테이블을 확인하며, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 포함한 하강 에지용 신호들을 확인된 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 기 설정된 개수의 제2 스위칭 신호를 상기 제2 핀 멀티플렉서로 출력하는 것을 특징으로 한다.
일 실시 예에서, 상기 제2 핀 멀티플렉서는, 상기 제2 크로스포인트 스위치로부터 출력되는 기 설정된 개수의 제2 스위칭 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 기 설정된 개수의 제2 스위칭 신호를 온더플라이하게 선택하여 하강 에지용 CA 신호로 상기 셀렉터부에 출력하는 것을 특징으로 한다.
본 발명의 또 다른 한 특징에 따르면, 반도체 테스트 설비의 어드레스 신호 및 커맨드 신호를 입력받아, 입력받은 어드레스 신호 및 커맨드 신호를 기 설정해 둔 조건에 따라 기 설정된 개수만큼 스크램블링시켜 주는 핀 스크램블; 및 상기 핀 스크램블에서 스크램블링된 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 선택 신호를 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 스크램블 신호를 온더플라이하게 선택하여 CA 신호로 DUT에 출력하는 핀 멀티플렉서를 포함하는 반도체 테스트 설비의 인터페이스 장치를 제공한다.
본 발명에 의하면, 내부에 온더플라이 핀 스크램블(on-the-fly Pin Scramble) 기능을 구현한 반도체 테스트 설비의 인터페이스 장치를 제공해 줌으로써, 기존 반도체 테스트 설비에서도 사이클 팔레트(Cycle Palette) 없이도 LPDDR(Low Power Double Data Rate)을 테스트할 수 있도록 하는데, 즉 사이클 팔레트 없이 아주 저렴한 비용으로 기존 반도체 테스트 설비에서도 동일하게 LPDDR을 테스트할 수 있는 효과를 가진다.
도 1은 본 발명의 제1 실시 예에 따른 반도체 테스트 설비의 인터페이스 장치를 설명하는 도면이다.
도 2는 본 발명의 제2 실시 예에 따른 반도체 테스트 설비의 인터페이스 장치를 설명하는 도면이다.
도 3은 도 2에 있는 크로스포인트 스위치에 설정된 커맨드 트루 테이블을 설명하는 도면이다.
도 4는 도 3에 있는 커맨드 트루 테이블을 이용한 CA 신호 출력을 설명하는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이제 본 발명의 실시 예에 따른 반도체 테스트 설비의 인터페이스 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 반도체 테스트 설비의 인터페이스 장치를 설명하는 도면이다.
도 1을 참조하면, 반도체 테스트 설비의 인터페이스 장치(100)는, 크로스포인트 스위치(Cross-point Switch)(111), 핀 멀티플렉서(Pin Multiplex)(112)를 포함한다.
크로스포인트 스위치(111)는, 반도체 테스트 설비가 어드레스 신호(X0-14, Y0-15)와 커맨드 신호(C0-9)를 출력하는 경우에, 반도체 테스트 설비로부터 출력되는 어드레스 신호(X0-14, Y0-15) 및 기 설정된 일부의 커맨드 신호(C0-6)를 입력받음과 동시에, 고정 레벨(H, L)을 입력받아, 해당 입력받은 어드레스 신호(X0-14, Y0-15), 커맨드 신호(C0-6) 및 고정 레벨(H, L)을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 해당 스위칭된 신호(즉, 기 설정된 개수의 스위칭 신호)를 핀 멀티플렉서(112)로 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 크로스포인트 스위치(111)는, 40:8 크로스포인트 스위치인 경우로서, 반도체 테스트 설비로부터 출력되는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)를 입력받음과 동시에, 두 개의 고정 레벨(H, L)을 입력받을 수 있으며(즉, 총 40개의 신호를 입력받을 수 있으며), 이에 해당 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15), 7개의 일부 커맨드 신호(C0-6) 및 두 개의 고정 레벨(H, L)(즉, 총 40개의 신호)을 기 설정해 둔 조건에 따라 기 설정된 개수(예로, 8개)만큼 크로스포인트 스위칭시켜 해당 스위칭된 8개의 신호(즉, 8개의 스위칭 신호)를 핀 멀티플렉서(112)로 출력해 줄 수 있다. 여기서, 기 설정해 둔 조건은 커맨드 트루 테이블(Command True Table)일 수 있다.
핀 멀티플렉서(112)는, 반도체 테스트 설비가 어드레스 신호(X0-14, Y0-15)와 커맨드 신호(C0-9)를 출력하는 경우에, 반도체 테스트 설비로부터 출력되는 기 설정된 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 입력받고, 크로스포인트 스위치(111)로부터 출력되는 기 설정된 개수의 스위칭 신호를 입력받아, 해당 입력받은 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 해당 입력받은 기 설정된 개수의 스위칭 신호를 멀티플렉싱시켜 주며, 해당 멀티플렉싱된 신호를 CA 신호(CA0-9)로 DUT(Device Under Test)에 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 핀 멀티플렉서(112)는, 8:1 핀 멀티플렉서인 경우로서, 크로스포인트 스위치(111)로부터 출력되는 총 8개의 스위칭 신호를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 일부 커맨드 신호(C0-6)를 제외한 3개의 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 입력받을 수 있으며, 이에 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 스위칭 신호 중에서 하나를 온더플라이(on-the-fly)하게 선택하고, 해당 선택된 하나의 스위칭 신호를 CA 신호(CA0-9)로 DUT에 출력해 줄 수 있다.
일 실시 예에서, 핀 멀티플렉서(112)는, 8:1 핀 멀티플렉서인 경우로서, 3단의 핀 멀티플렉서를 포함할 수 있는데, 이때 4 개의 1단 핀 멀티플렉서, 2 개의 2단 핀 멀티플렉서, 1 개의 3단 핀 멀티플렉서를 포함할 수 있다.
1단 핀 멀티플렉서 각각은, 크로스포인트 스위치(111)로부터 출력되는 총 8개의 스위칭 신호 중 2개씩을 각각 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 제1 선택 신호(SEL0)를 각각 입력받아, 해당 입력받은 제1 선택 신호(SEL0)에 따라서 이에 대응하여 해당 입력받은 각 2개의 스위칭 신호 중에서 하나를 각각 선택하고, 해당 선택된 4개의 스위칭 신호를 2단 핀 멀티플렉서로 출력해 줄 수 있다.
2단 핀 멀티플렉서 각각은, 1단 핀 멀티플렉서로부터 출력되는 총 4개의 스위칭 신호 중 2개씩을 각각 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 제2 선택 신호(SEL1)를 각각 입력받아, 해당 입력받은 제2 선택 신호(SEL1)에 따라서 이에 대응하여 해당 입력받은 각 2개의 스위칭 신호 중에서 하나를 각각 선택하고, 해당 선택된 2개의 스위칭 신호를 3단 핀 멀티플렉서로 출력해 줄 수 있다.
3단 핀 멀티플렉서는, 2단 핀 멀티플렉서로부터 출력되는 총 2개의 스위칭 신호를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 제3 선택 신호(SEL2)를 입력받아, 해당 입력받은 제3 선택 신호(SEL2)에 따라서 이에 대응하여 해당 입력받은 2개의 스위칭 신호 중에서 하나를 선택하고, 해당 선택된 하나의 스위칭 신호를 CA 신호(CA0-9)로 DUT에 출력해 줄 수 있다.
상술한 바와 같은 구성을 가진 반도체 테스트 설비의 인터페이스 장치(100)는, 온더플라이 핀 스크램블 기능을 내장시켜, 반도체 테스트 설비와 DUT 사이에 연결 설치됨으로써, 반도체 테스트 설비로부터 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)와 두 개의 고정 레벨(H, L)을 포함하여 총 40개의 신호가 40:8 크로스포인트 스위치(111)를 거쳐 8:1 핀 멀티플렉서(112)로 입력되어지며, 이에 8:1 핀 멀티플렉서(112)가 반도체 테스트 설비로부터 입력받은 일부 커맨드 신호(C0-6)를 제외한 3개의 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 온더플라이하게 DUT로 출력되는 신호(즉, DDR(Double Data Rate) 신호)를 변경해 줄 수 있으며, 이에 따라서 사이클 팔레트 없이도 아주 저렴한 비용으로 기존 반도체 테스트 설비에서도 동일하게 LPDDR2 이상의 제품을 테스트할 수 있다.
다르게는, 반도체 테스트 설비의 인터페이스 장치(100)는, 크로스포인트 스위치(111) 대신에 핀 스크램블(Pin Scramble)(설명의 편의상으로 도면에는 도시하지 않음)과, 핀 멀티플렉서(112)를 포함할 수도 있다. 이때, 반도체 테스트 설비의 인터페이스 장치(100)는, 반도체 테스트 설비로부터 입력받은 어드레스 신호(X0-15, Y0-15) 및 커맨드 신호(C0-9)가 핀 스크램블을 거쳐 핀 멀티플렉서(112)로 입력됨과 동시에, 반도체 테스트 설비로부터 입력받은 선택 신호(SEL0-2)가 핀 멀티플렉서(112)로 입력되어지며, 이에 핀 멀티플렉서(112)가 선택 신호(SEL0-2)에 따라 온더플라이하게 DUT로 출력되는 신호를 변경해 줄 수도 있다.
일 실시 예에서, 반도체 테스트 설비가 16개의 X 어드레스 신호(X0-15), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)와 3개의 선택신호(SEL0-2)를 포함하여 총 45개의 신호를 출력하게 되면, 핀 스크램블은 42:8 핀 스크램블인 경우로서, 반도체 테스트 설비로부터 출력되는 16개의 X 어드레스 신호(X0-15), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 입력받을 수 있으며(즉, 총 42개의 신호를 입력받을 수 있으며), 이에 해당 입력받은 16개의 X 어드레스 신호(X0-15), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)(즉, 총 42개의 신호)를 기 설정해 둔 조건에 따라 기 설정된 개수(예로, 8개)만큼 스크램블링시켜 해당 스크램블된 8개의 신호(즉, 8개의 스크램블 신호)를 핀 멀티플렉서(112)로 출력해 줄 수 있다. 또한, 핀 멀티플렉서(112)는, 8:1 핀 멀티플렉서인 경우로서, 핀 스크램블로부터 출력되는 총 8개의 스크램블 신호를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 3개의 선택 신호(SEL0-2)를 입력받을 수 있으며, 이에 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 스크램블 신호 중에서 하나를 온더플라이하게 선택하고, 해당 선택된 하나의 스크램블 신호를 CA 신호(CA0-9)로 DUT에 출력해 줄 수 있다.
도 2는 본 발명의 제2 실시 예에 따른 반도체 테스트 설비의 인터페이스 장치를 설명하는 도면이며, 도 3은 도 2에 있는 크로스포인트 스위치에 설정된 커맨드 트루 테이블을 설명하는 도면이다.
도 2 내지는 도 3을 참조하면, 반도체 테스트 설비의 인터페이스 장치(200)는, 상승 에지 인터페이스부(210), 하강 에지 인터페이스부(220), 셀렉터부(Selector)(230)를 포함한다.
상승 에지 인터페이스부(210)는, 반도체 테스트 설비로부터 입력받은 클록(CK)의 상승 에지 시에, 반도체 테스트 설비로부터 입력받은 어드레스 신호(X0-14, Y0-15) 및 기 설정된 일부의 커맨드 신호(C0-6)와 고정 레벨(H, L)을 포함한 상승 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 반도체 테스트 설비로부터 입력받은 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 해당 스위칭된 상승 에지용 신호들을 멀티플렉싱시켜, 해당 멀티플렉싱된 제1 신호를 셀렉터부(230)로 출력시켜 준다.
일 실시 예에서, 상승 에지 인터페이스부(210)는, 제1 크로스포인트 스위치(211), 제1 핀 멀티플렉서(212)를 포함할 수 있다.
제1 크로스포인트 스위치(211)는, 상승 에지용 커맨드 트루 테이블(예를 들어, 도 3에 도시된 바와 같은 LPDDR2-3 커맨드 트루 테이블)을 미리 설정하여 고정적으로 내부 메모리에 저장해 두며, 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지 시에, 반도체 테스트 설비로부터 출력되는 어드레스 신호(X0-14, Y0-15) 및 기 설정된 일부의 커맨드 신호(C0-6)를 입력받음과 동시에, 고정 레벨(H, L)을 입력받아, 내부 메모리에 저장된 상승 에지용 커맨드 트루 테이블을 확인한 다음에, 해당 입력받은 어드레스 신호(X0-14, Y0-15), 커맨드 신호(C0-6) 및 고정 레벨(H, L)을 해당 확인한 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 해당 스위칭된 제1 신호(즉, 기 설정된 개수의 제1 스위칭 신호)를 제1 핀 멀티플렉서(212)로 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 제1 크로스포인트 스위치(211)는, 40:8 상승 에지용 크로스포인트 스위치인 경우로서, 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지 시에, 반도체 테스트 설비로부터 출력되는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)를 입력받음과 동시에, 두 개의 고정 레벨(H, L)을 입력받을 수 있으며(즉, 총 40개의 신호를 입력받을 수 있으며), 이에 해당 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15), 7개의 일부 커맨드 신호(C0-6) 및 두 개의 고정 레벨(H, L)(즉, 총 40개의 신호)을, 내부 메모리에 기 설정해 둔 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수(예로, 8개)만큼 크로스포인트 스위칭시켜 해당 스위칭된 8개의 제1 신호(즉, 8개의 제1 스위칭 신호)를 제1 핀 멀티플렉서(212)로 출력해 줄 수 있다.
제1 핀 멀티플렉서(212)는, 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지 시에, 반도체 테스트 설비로부터 출력되는 기 설정된 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 입력받음과 동시에, 제1 크로스포인트 스위치(211)로부터 출력되는 기 설정된 개수의 제1 스위칭 신호를 입력받아, 해당 입력받은 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 해당 입력받은 기 설정된 개수의 제1 스위칭 신호를 멀티플렉싱시켜 주며, 해당 멀티플렉싱된 제1 신호를 상승 에지용 CA 신호(CA0-9)로 셀렉터부(230)로 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 제1 핀 멀티플렉서(212)는, 8:1 상승 에지용 핀 멀티플렉서인 경우로서, 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지 시에, 제1 크로스포인트 스위치(211)로부터 출력되는 총 8개의 제1 스위칭 신호를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 일부 커맨드 신호(C0-6)를 제외한 3개의 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 입력받을 수 있으며, 이에 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 제1 스위칭 신호 중에서 하나를 온더플라이하게 선택하고, 해당 선택된 하나의 제1 스위칭 신호를 상승 에지용 CA 신호(CA0-9)로 셀렉터부(230)로 출력해 줄 수 있다.
하강 에지 인터페이스부(220)는, 반도체 테스트 설비로부터 입력받은 클록(CK)의 하강 에지 시에 반도체 테스트 설비로부터 입력받은 어드레스 신호(X0-14, Y0-15) 및 기 설정된 일부의 커맨드 신호(C0-6)와 고정 레벨(H, L)을 포함한 하강 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 반도체 테스트 설비로부터 입력받은 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 해당 스위칭된 하강 에지용 신호들을 멀티플렉싱시켜, 해당 멀티플렉싱된 제2 신호를 셀렉터부(230)로 출력시켜 준다.
일 실시 예에서, 하강 에지 인터페이스부(220)는, 제2 크로스포인트 스위치(221), 제2 핀 멀티플렉서(222)를 포함할 수 있다.
제2 크로스포인트 스위치(221)는, 하강 에지용 커맨드 트루 테이블(예를 들어, 도 3에 도시된 바와 같은 LPDDR2-3 커맨드 트루 테이블)을 미리 설정하여 고정적으로 내부 메모리에 저장해 두며, 반도체 테스트 설비로부터 출력되는 클록(CK)의 하강 에지 시에, 반도체 테스트 설비로부터 출력되는 어드레스 신호(X0-14, Y0-15) 및 기 설정된 일부의 커맨드 신호(C0-6)를 입력받음과 동시에, 고정 레벨(H, L)을 입력받아, 내부 메모리에 저장된 하강 에지용 커맨드 트루 테이블을 확인한 다음에, 해당 입력받은 어드레스 신호(X0-14, Y0-15), 커맨드 신호(C0-6) 및 고정 레벨(H, L)을 해당 확인한 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 해당 스위칭된 제2 신호(즉, 기 설정된 개수의 제2 스위칭 신호)를 제2 핀 멀티플렉서(222)로 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 제2 크로스포인트 스위치(221)는, 40:8 하강 에지용 크로스포인트 스위치인 경우로서, 반도체 테스트 설비로부터 출력되는 클록(CK)의 하강 에지 시에, 반도체 테스트 설비로부터 출력되는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)를 입력받음과 동시에, 두 개의 고정 레벨(H, L)을 입력받을 수 있으며(즉, 총 40개의 신호를 입력받을 수 있으며), 이에 해당 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15), 7개의 일부 커맨드 신호(C0-6) 및 두 개의 고정 레벨(H, L)(즉, 총 40개의 신호)을, 내부 메모리에 기 설정해 둔 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수(예로, 8개)만큼 크로스포인트 스위칭시켜 해당 스위칭된 8개의 제2 신호(즉, 8개의 제2 스위칭 신호)를 제2 핀 멀티플렉서(222)로 출력해 줄 수 있다.
제2 핀 멀티플렉서(222)는, 반도체 테스트 설비로부터 출력되는 클록(CK)의 하강 에지 시에, 반도체 테스트 설비로부터 출력되는 기 설정된 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 입력받음과 동시에, 제2 크로스포인트 스위치(221)로부터 출력되는 기 설정된 개수의 제2 스위칭 신호를 입력받아, 해당 입력받은 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 사용하여 해당 입력받은 기 설정된 개수의 제2 스위칭 신호를 멀티플렉싱시켜 주며, 해당 멀티플렉싱된 제2 신호를 하강 에지용 CA 신호(CA0-9)로 셀렉터부(230)로 출력시켜 준다.
일 실시 예에서, 반도체 테스트 설비가 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 출력하게 되면, 제2 핀 멀티플렉서(222)는, 8:1 하강 에지용 핀 멀티플렉서인 경우로서, 반도체 테스트 설비로부터 출력되는 클록(CK)의 하강 에지 시에, 제2 크로스포인트 스위치(221)로부터 출력되는 총 8개의 제2 스위칭 신호를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 일부 커맨드 신호(C0-6)를 제외한 3개의 다른 커맨드 신호(C7-9)를 선택 신호(SEL0-2)로 입력받을 수 있으며, 이에 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 제2 스위칭 신호 중에서 하나를 온더플라이하게 선택하고, 해당 선택된 하나의 제2 스위칭 신호를 하강 에지용 CA 신호(CA0-9)로 셀렉터부(230)로 출력해 줄 수 있다.
셀렉터부(230)는, 상승 에지 인터페이스부(210)로부터 출력되는 제1 신호(즉, 상승 에지용 CA 신호(CA0-9))를 입력받고 하강 에지 인터페이스부(220)로부터 출력되는 제2 신호(즉, 하강 에지용 CA 신호(CA0-9))를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 클록(CK)을 입력받아, 해당 입력받은 클록(CK)(즉, 클록(CK)의 상승 에지 및 하강 에지)에 따라 이에 대응하여 해당 입력받은 제1 신호와 제2 신호 중 하나를 선택하며, 해당 선택된 하나의 신호를 CA 신호(CA0-9)로 DUT에 출력시켜 줌으로써, CA 핀으로 클록(CK)의 상승 에지와 하강 에지별로 서로 다른 CA 신호(CA0-9)가 출력되도록 할 수 있다.
상술한 바와 같은 구성을 가진 반도체 테스트 설비의 인터페이스 장치(200)는, 반도체 테스트 설비와 DUT 사이에 연결 설치되되, CA 핀으로 클록(CK)의 상승 에지와 하강 에지별로 서로 다른 CA 신호(CA0-9)가 출력되도록 하기 위해서, 상승 에지 인터페이스부(210)와 하강 에지 인터페이스부(220) 각각에 온더플라이 핀 스크램블 기능을 내장시켜 주며, 셀렉터부(230)가 클록(CK)의 상승 에지 시에는 상승 에지 인터페이스부(210)에서 온더플라이하게 DUT로 출력되는 신호를 변경하도록 해 주고, 클록(CK)의 하강 에지 시에는 하강 에지 인터페이스부(220)에서 온더플라이하게 DUT로 출력되는 신호를 변경하도록 해 줄 수 있다.
도 4는 도 3에 있는 커맨드 트루 테이블을 이용한 CA 신호 출력을 설명하는 도면이다.
도 4를 참조하면, 반도체 테스트 설비에서는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 10개의 커맨드 신호(C0-9)를 상승 에지 인터페이스부(210) 및 하강 에지 인터페이스부(220)에 각각 출력하게 되며, 이에 상승 에지 인터페이스부(210) 및 하강 에지 인터페이스부(220)는 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지와 하강 에지별로 서로 다른 CA 신호(CA0-9)를 셀렉터부(230)를 거쳐 CA 핀(즉, DDR 신호)으로 출력하게 된다.
상승 에지 인터페이스부(210)에 구비된 제1 크로스포인트 스위치(211)에서는, 40:8 상승 에지용 크로스포인트 스위치인 경우로서, 상승 에지용 커맨드 트루 테이블(예를 들어, 도 3에 도시된 바와 같은 LPDDR2-3 커맨드 트루 테이블)을 미리 설정하여 고정적으로 내부 메모리에 저장해 두고 있는데, 여기서 상승 에지용 커맨드 트루 테이블은 클록(CK)의 상승 에지 시에 제1 CA 신호(CA0)의 경우에 제1 스위칭 신호로 L, L, L, H, H, H, H, H를 가진다. 또한, 하강 에지 인터페이스부(220)에 구비된 제2 크로스포인트 스위치(221)는, 40:8 하강 에지용 크로스포인트 스위치인 경우로서, 하강 에지용 커맨드 트루 테이블(예를 들어, 도 3에 도시된 바와 같은 LPDDR2-3 커맨드 트루 테이블)을 미리 설정하여 고정적으로 내부 메모리에 저장해 두고 있는데, 여기서 하강 에지용 커맨드 트루 테이블은 클록(CK)의 하강 에지 시에 제1 CA 신호(CA0)의 경우에 제2 스위칭 신호로 X6, H, X0, C5, H, H, H, H를 가진다.
첫 번째로, 반도체 테스트 설비로부터 출력되는 클록(CK)의 상승 에지 시에 제1 CA 신호(CA0)를 CA 핀으로 출력하는 경우, 제1 크로스포인트 스위치(211)는, 반도체 테스트 설비로부터 출력되는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)를 입력받음과 동시에, 두 개의 고정 레벨(H, L)을 입력받게 되면(즉, 총 40개의 신호를 입력받게 되면), 우선 내부 메모리에 기 설정해 둔 상승 에지용 커맨드 트루 테이블에 따라, 해당 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15), 7개의 일부 커맨드 신호(C0-6) 및 두 개의 고정 레벨(H, L)(즉, 총 40개의 신호)을 기 설정된 개수(예로, 8개)만큼 크로스포인트 스위칭시켜 주며, 이에 8개의 제1 스위칭 신호(L, L, L, H, H, H, H, H)를 상승 에지 인터페이스부(210)에 구비된 제1 핀 멀티플렉서(212)로 출력해 주게 된다.
제1 핀 멀티플렉서(212)는, 8:1 상승 에지용 핀 멀티플렉서로서, 제1 크로스포인트 스위치(211)로부터 출력되는 8개의 제1 스위칭 신호(L, L, L, H, H, H, H, H)를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 기 설정된 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 3개의 선택 신호(SEL0-2)로 입력받아, 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 제1 스위칭 신호(L, L, L, H, H, H, H, H) 중에서 하나를 온더플라이하게 선택하고, 해당 선택된 하나의 제1 스위칭 신호를 제1 상승 에지용 CA 신호(CA0)로 셀렉터부(230)로 출력시켜 준다.
셀렉터부(230)는, 제1 핀 멀티플렉서(212)로부터 출력되는 하나의 제1 스위칭 신호(즉, 제1 상승 에지용 CA 신호(CA0))(또한, 제2 핀 멀티플렉서(222)로부터 출력되는 하나의 제2 스위칭 신호(즉, 제1 하강 에지용 CA 신호(CA0)))를 입력받는데, 이때 반도체 테스트 설비로부터 출력되는 클록(CK)을 입력받아, 해당 입력받은 클록(CK)의 상승 에지에 따라 이에 대응하여 해당 입력받은 제1 상승 에지용 CA 신호(CA0)를 선택하며, 해당 선택된 제1 상승 에지용 CA 신호(CA0)를 제1 CA 신호(CA0)로 DUT에 출력시켜 주게 된다.
두 번째로, 반도체 테스트 설비로부터 출력되는 클록(CK)의 하강 에지 시에 제1 CA 신호(CA0)를 CA 핀으로 출력하는 경우, 제2 크로스포인트 스위치(221)는, 반도체 테스트 설비로부터 출력되는 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15) 및 기 설정된 일부 7개의 커맨드 신호(C0-6)를 입력받음과 동시에, 두 개의 고정 레벨(H, L)을 입력받게 되면(즉, 총 40개의 신호를 입력받게 되면), 우선 내부 메모리에 기 설정해 둔 하강 에지용 커맨드 트루 테이블에 따라, 해당 입력받은 15개의 X 어드레스 신호(X0-14), 16개의 Y 어드레스 신호(Y0-15), 7개의 일부 커맨드 신호(C0-6) 및 두 개의 고정 레벨(H, L)(즉, 총 40개의 신호)을 기 설정된 개수(예로, 8개)만큼 크로스포인트 스위칭시켜 주며, 이에 8개의 제2 스위칭 신호(X6, H, X0, C5, H, H, H, H)를 하강 에지 인터페이스부(220)에 구비된 제2 핀 멀티플렉서(222)로 출력해 주게 된다.
제2 핀 멀티플렉서(222)는, 8:1 하강 에지용 핀 멀티플렉서로서, 제2 크로스포인트 스위치(221)로부터 출력되는 8개의 제2 스위칭 신호(X6, H, X0, C5, H, H, H, H)를 입력받음과 동시에, 반도체 테스트 설비로부터 출력되는 기 설정된 일부 커맨드 신호(C0-6)를 제외한 다른 커맨드 신호(C7-9)를 3개의 선택 신호(SEL0-2)로 입력받아, 해당 입력받은 3개의 선택 신호(SEL0-2)에 따라서 이에 대응하여 해당 입력받은 8개의 제2 스위칭 신호(X6, H, X0, C5, H, H, H, H) 중에서 하나를 온더플라이하게 선택하고, 해당 선택된 하나의 제2 스위칭 신호를 제1 하강 에지용 CA 신호(CA0)로 셀렉터부(230)로 출력시켜 준다.
셀렉터부(230)는, 제2 핀 멀티플렉서(222)로부터 출력되는 하나의 제2 스위칭 신호(즉, 제1 하강 에지용 CA 신호(CA0))(또한, 제1 핀 멀티플렉서(212)로부터 출력되는 하나의 제1 스위칭 신호(즉, 제1 상승 에지용 CA 신호(CA0)))를 입력받는데, 이때 반도체 테스트 설비로부터 출력되는 클록(CK)을 입력받아, 해당 입력받은 클록(CK)의 하강 에지에 따라 이에 대응하여 해당 입력받은 제1 하강 에지용 CA 신호(CA0)를 선택하며, 해당 선택된 제1 하강 에지용 CA 신호(CA0)를 제1 CA 신호(CA0)로 DUT에 출력시켜 주게 된다.
이상, 본 발명의 실시 예는 상술한 장치 및/또는 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200: 반도체 테스트 설비의 인터페이스 장치
111, 211, 221: 크로스포인트 스위치
112, 212, 222: 핀 멀티플렉서
210: 상승 에지 인터페이스부
220: 하강 에지 인터페이스부
230: 셀렉터부

Claims (11)

  1. 반도체 테스트 설비의 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정레벨을 입력받아, 입력받은 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 주는 크로스포인트 스위치; 및
    상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 입력받고, 상기 크로스포인트 스위치에서 크로스포인트 스위칭시킨 신호를 입력받아, 입력받은 다른 커맨드 신호를 선택 신호로 사용하여 입력받은 스위칭 신호를 멀티플렉싱시켜 CA 신호로 DUT에 출력하는 핀 멀티플렉서를 포함하되,
    상기 크로스포인트 스위치는,
    상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 기 설정해 둔 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 스위칭된 기 설정된 개수의 신호를 상기 핀 멀티플렉서로 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 핀 멀티플렉서는,
    상기 크로스포인트 스위치에서 크로스포인트 스위칭시킨 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 스위칭 신호를 온더플라이하게 선택하여 CA 신호로 DUT에 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  4. 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 상승 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 스위칭된 상승 에지용 신호들을 멀티플렉싱시켜 상승 에지용 CA 신호로 출력하는 상승 에지 인터페이스부;
    상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 하강 에지용 신호들을 기 설정해 둔 조건에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 준 후에, 상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 스위칭된 하강 에지용 신호들을 멀티플렉싱시켜 하강 에지용 CA 신호로 출력하는 하강 에지 인터페이스부; 및
    상기 반도체 테스트 설비로부터 입력받은 클록에 따라 이에 대응하여 상기 상승 에지 인터페이스부에서 출력하는 상승 에지용 CA 신호와 상기 하강 에지 인터페이스부에서 출력하는 하강 에지용 CA 신호 중에서 하나를 선택하여 CA 신호로 DUT에 출력시켜 주는 셀렉터부를 포함하는 반도체 테스트 설비의 인터페이스 장치.
  5. 제4항에 있어서, 상기 상승 에지 인터페이스부는,
    상승 에지용 커맨드 트루 테이블을 미리 설정하여 고정적으로 저장해 두며, 상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 상승 에지용 신호들을 상기 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 제1 스위칭 신호로 출력하는 제1 크로스포인트 스위치; 및
    상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 상기 제1 크로스포인트 스위치에서 출력한 제1 스위칭 신호를 멀티플렉싱시켜 상승 에지용 CA 신호로 상기 셀렉터부에 출력하는 제1 핀 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  6. 제5항에 있어서, 상기 제1 크로스포인트 스위치는,
    상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 상기 상승 에지용 커맨드 트루 테이블을 확인하며, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 포함한 상승 에지용 신호들을 확인된 상승 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 기 설정된 개수의 제1 스위칭 신호를 상기 제1 핀 멀티플렉서로 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  7. 제5항에 있어서, 상기 제1 핀 멀티플렉서는,
    상기 제1 크로스포인트 스위치로부터 출력되는 기 설정된 개수의 제1 스위칭 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 기 설정된 개수의 제1 스위칭 신호를 온더플라이하게 선택하여 상승 에지용 CA 신호로 상기 셀렉터부에 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  8. 제4항에 있어서, 상기 하강 에지 인터페이스부는,
    하강 에지용 커맨드 트루 테이블을 미리 설정하여 고정적으로 저장해 두며, 상기 반도체 테스트 설비로부터 입력받은 어드레스 신호 및 기 설정된 일부 커맨드 신호와 고정 레벨을 포함한 하강 에지용 신호들을 상기 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜 제2 스위칭 신호로 출력하는 제2 크로스포인트 스위치; 및
    상기 반도체 테스트 설비로부터 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아 상기 제2 크로스포인트 스위치에서 출력한 제2 스위칭 신호를 멀티플렉싱시켜 하강 에지용 CA 신호로 상기 셀렉터부에 출력하는 제2 핀 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  9. 제8항에 있어서, 상기 제2 크로스포인트 스위치는,
    상기 반도체 테스트 설비로부터 X 어드레스 신호, Y 어드레스 신호 및 기 설정된 일부 커맨드 신호를 입력받음과 동시에 고정 레벨을 입력받아, 상기 하강 에지용 커맨드 트루 테이블을 확인하며, 입력받은 X 어드레스 신호, Y 어드레스 신호, 일부 커맨드 신호 및 고정 레벨을 포함한 하강 에지용 신호들을 확인된 하강 에지용 커맨드 트루 테이블에 따라 기 설정된 개수만큼 크로스포인트 스위칭시켜, 기 설정된 개수의 제2 스위칭 신호를 상기 제2 핀 멀티플렉서로 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  10. 제8항에 있어서, 상기 제2 핀 멀티플렉서는,
    상기 제2 크로스포인트 스위치로부터 출력되는 기 설정된 개수의 제2 스위칭 신호를 입력받음과 동시에, 상기 반도체 테스트 설비의 일부 커맨드 신호를 제외한 다른 커맨드 신호를 선택 신호로 입력받아, 입력받은 선택 신호에 따라 이에 대응하여 입력받은 기 설정된 개수의 제2 스위칭 신호를 온더플라이하게 선택하여 하강 에지용 CA 신호로 상기 셀렉터부에 출력하는 것을 특징으로 하는 반도체 테스트 설비의 인터페이스 장치.
  11. 삭제
KR1020140084436A 2014-07-07 2014-07-07 반도체 테스트 설비의 인터페이스 장치 KR101443877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140084436A KR101443877B1 (ko) 2014-07-07 2014-07-07 반도체 테스트 설비의 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140084436A KR101443877B1 (ko) 2014-07-07 2014-07-07 반도체 테스트 설비의 인터페이스 장치

Publications (1)

Publication Number Publication Date
KR101443877B1 true KR101443877B1 (ko) 2014-09-24

Family

ID=51760993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140084436A KR101443877B1 (ko) 2014-07-07 2014-07-07 반도체 테스트 설비의 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR101443877B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004399A (ko) * 2017-07-03 2019-01-14 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020354A (ko) * 1997-04-28 2001-03-15 오쿠모토 리차드 집적 회로 테스터를 위한 가상 채널 데이터 분산 시스템
JP2003329743A (ja) * 2002-05-14 2003-11-19 Renesas Technology Corp 半導体集積回路のテスト方法およびテスト装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020354A (ko) * 1997-04-28 2001-03-15 오쿠모토 리차드 집적 회로 테스터를 위한 가상 채널 데이터 분산 시스템
JP2003329743A (ja) * 2002-05-14 2003-11-19 Renesas Technology Corp 半導体集積回路のテスト方法およびテスト装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004399A (ko) * 2017-07-03 2019-01-14 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템
US10782349B2 (en) 2017-07-03 2020-09-22 Samsung Electronics Co., Ltd. Test interface board having a transmission line to merge signals, test method using the same, and test system including the same
KR102374712B1 (ko) 2017-07-03 2022-03-17 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템

Similar Documents

Publication Publication Date Title
KR102133324B1 (ko) 메모리 디바이스를 위한 인터페이스 다이 상에서의 선택기들
US6519194B2 (en) Semiconductor memory device with a rapid packet data input, capable of operation check with low speed tester
US9285415B2 (en) Built-off test device and test system including the same
KR970017659A (ko) 반도체 메모리 장치와 그 리이드 및 라이트 방법
KR101034967B1 (ko) 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
KR20160004091A (ko) 반도체 메모리 및 그의 테스트 방법
EP3896693B1 (en) Memory and addressing method therefor
KR101443877B1 (ko) 반도체 테스트 설비의 인터페이스 장치
US6373775B2 (en) Semiconductor memory device with restrained scale of decoding circuit used in shift redundancy
JPH10206506A (ja) より低い周波数のテスタを使用して高周波数集積回路をテストする方法及び装置
KR20190047860A (ko) 결함 정보 저장 회로 및 이를 포함하는 반도체 장치
KR100628385B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
US8422324B2 (en) Method and apparatus for sending test mode signals
KR20070107415A (ko) 반도체 메모리 소자의 데이터 스크램블 및 메모리 블럭선택 회로
US8514643B2 (en) Test mode initialization device and method
KR20050046461A (ko) 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
US7948912B2 (en) Semiconductor integrated circuit with test mode
US7454672B2 (en) Semiconductor memory device testable with a single data rate and/or dual data rate pattern in a merged data input/output pin test mode
KR100524936B1 (ko) 셀프 테스트를 위한 입력 신호 발생 기능을 갖는 ｓｂｄ 버퍼 및 ｓｂｄ 버퍼의 셀프 테스트 방법
CN112789679B (zh) 存储器装置中的选择性压缩电路系统
KR102060022B1 (ko) 반도체 장치
US8310881B2 (en) Semiconductor device testing memory cells and test method
KR100757924B1 (ko) 반도체 메모리의 테스트 모드 제어장치 및 방법
KR20110108558A (ko) 반도체 메모리 장치 및 그 압축 테스트 방법
JP3119632B2 (ja) メガセルテスト装置及びそのテスト方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140707

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20140710

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20140707

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140822

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140916

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140917

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180516

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200917

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210917

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220919

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230918

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 11

End annual number: 11