KR101429811B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101429811B1
KR101429811B1 KR1020120081853A KR20120081853A KR101429811B1 KR 101429811 B1 KR101429811 B1 KR 101429811B1 KR 1020120081853 A KR1020120081853 A KR 1020120081853A KR 20120081853 A KR20120081853 A KR 20120081853A KR 101429811 B1 KR101429811 B1 KR 101429811B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride film
forming
intermediate layer
silane
Prior art date
Application number
KR1020120081853A
Other languages
English (en)
Other versions
KR20140015879A (ko
Inventor
이호준
이동건
김태홍
송재호
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020120081853A priority Critical patent/KR101429811B1/ko
Publication of KR20140015879A publication Critical patent/KR20140015879A/ko
Application granted granted Critical
Publication of KR101429811B1 publication Critical patent/KR101429811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 실시예에 따른 반도체 소자의 제조 방법은, 실리콘 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 언도프트 질화갈륨막(undoped Gallium Nitride film)을 형성함으로써, 중간층을 형성하는 단계; 및 상기 중간층 상에 n형의 질화갈륨막을 형성하는 단계;를 포함하고, 상기 중간층을 형성하는 단계는, 상기 언도프트 질화갈륨막을 형성하는 단계와, 상기 언도프트 질화갈륨막 상에 선택적으로 n형 질화갈륨막을 형성하는 단계를 포함한다.

Description

반도체 소자 및 그 제조 방법{Semiconductor device and method for manufacturing the same}
본 실시예는 질화갈륨막을 포함하는 반도체 소자 및 그 제조 방법에 대하여 개시한다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색 발광소자, 녹색 발광소자, 자외선 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의하면 발광소자 제조공정을 실리콘 기판 등과 같이 전도성이 있는 기판상에서 진행하는 공정이 주목을 받고 있다.
그런데, 종래기술에 의해 실리콘 기판상에 질화갈륨막을 성장하는 경우, 실리콘 기판과 질화갈륨막의 열팽창 계수 및 격자 상수차이로 인하여 질화갈륨막을 두껍게 성장하기가 어려운 문제가 있었다.
예를 들어, 종래기술에 의해 실리콘 기판상에 질화갈륨막을 두껍게 형성하는 경우, 실리콘 기판상에 성장된 질화갈륨막에 크랙이 발생하거나, 질화갈륨막이 휘거나 에지와 센터의 단차가 발생하는 등의 문제가 있어 질화갈륨막을 두껍게 성장하기가 어려운 문제가 있었다.
또한, 종래기술에 의해 실리콘 기판상에 질화갈륨막을 두껍게 형성하는 경우, 질화갈륨막에 높은 전위밀도가 생성되어 질화갈륨막의 전기적 특성 및 결정성이 나쁜 결과를 보이게 되어 질화갈륨막을 일정 두께 이상 성장을 하지 못하는 문제점이 있었다.
또한, 종래기술에 의하면 실리콘 기판상에 n형 질화갈륨막을 형성하는 공정에서 질화갈륨막에 n-type 도핑이 진행하게 되는 데, 발광소자의 발광특성을 높이기 위해 도핑의 농도를 높이는 경우 결정성 등이 나빠지는 문제가 있었다.
본 실시예는 실리콘 기판 상에 질화갈륨막을 성장하는 때에 기판과 질화갈륨 사이의 열팽창계수의 차로 인하여 발생될 수 있는 기판의 휨 현상을 억제시킬 수 있는 반도체 기판을 제안하고자 한다.
또한, 질화갈륨막이 실리콘 기판 상에 안정적으로 성장되도록 함으로써, 질화갈륨막에 n-type 도핑을 효율적으로 진행할 수 있고, 나아가 고농도의 n-type 도핑이 수행되더라도 제조된 반도체 기판에 크랙 등의 결함이 발생되지 않도록 하는 반도체 기판 및 그 제조 방법을 제안하고자 한다.
본 실시예에 따른 반도체 소자의 제조 방법은, 실리콘 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 언도프트 질화갈륨막(undoped Gallium Nitride film)을 형성함으로써, 중간층을 형성하는 단계; 및 상기 중간층 상에 n형의 질화갈륨막을 형성하는 단계;를 포함하고, 상기 중간층을 형성하는 단계는, 상기 언도프트 질화갈륨막을 형성하는 단계와, 상기 언도프트 질화갈륨막 상에 선택적으로 n형 질화갈륨막을 형성하는 단계를 포함한다.
또한, 본 실시예의 반도체 소자는, 실리콘 기판 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되어, 질화갈륨과 실리콘 사이의 열팽창 계수의 차이로 인한 압축 스트레인(strain)을 보상하기 위한 중간층; 및 상기 중간층 상에 형성되는 질화갈륨막;을 포함하고, 상기 중간층은, 언도프트 질화갈륨막과, 상기 언도프트 질화갈륨막 상에 형성되는 n형 질화갈륨막을 포함한다.
제안되는 바와 같은 실시예에 의해서, 언도프트 질화갈륨막을 형성하는 중간층 형성 단계에서, 기판의 휨 정도를 나타내는 곡률 변화율에 기반하여 선택적으로 n-type 질화갈륨막을 형성함으로써, 압축 스트레인을 보상하여 기판의 휨 현상을 억제할 수 있는 장점이 있다.
도 1은 본 실시예에 따른 반도체 소자의 제조 방법을 설명하는 흐름도이다.
도 2는 본 실시예에 따른 반도체 소자에서 중간층을 형성하는 방법을 구체적으로 설명하기 위한 그래프이다.
도 3은 본 실시예에 따라 제 2 중간층 형성단계에서 n-type 가스를 주입하는 다양한 방법을 설명하는 도면이다.
도 4는 일 실시예에 따른 반도체 소자의 구성을 보여주는 도면이다.
도 5는 다른 실시예에 따른 반도체 소자의 일부 구성을 보여주는 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 본 실시예에 따른 반도체 소자의 제조 방법을 설명하는 흐름도이고, 도 2는 본 실시예에 따른 반도체 소자에서 중간층을 형성하는 방법을 구체적으로 설명하기 위한 그래프이다.
먼저, 도 1을 참조하면, 실리콘(Si) 또는 실리콘카보나이드(SiC)로 이루어진 기판 상에 버퍼층을 형성한다(S110). 버퍼층은 씨드를 형성하고, 멜트-백(melt-back) 결함을 억제시키기 위한 역할을 수행한다.
그리고, 버퍼층은 스트레인 제어 및 전위 차단에 의해 실리콘 기판 상에 소정 크기 이상의 두께를 가지면서 결정성이 우수한 고품질의 질화갈륨막을 제공할 수 있다. 예를 들어, 상기 버퍼층은, AlxGayN막(단, 0≤x, 0≤y)이나, AlxNy막(단, 0≤x, 0≤y) 중 어느 하나로 이루어질 수 있으며, AlxGayN막 형성 후 그 위에 AlxNy막을 더 형성하는 등 그 실시의 변경은 가능하다.
예를 들면, Si 또는 SiC의 기판 상에 대략 900℃~1300℃ 에서 AlxNy막을 형성함으로써 실리콘 기판으로부터 전이하는 전위를 효과적으로 차단할 수 있다.
그 다음, 상기 버퍼층 상에 중간층으로서, 언도프트 질화갈륨막(undoped Galium Nitride film)을 형성하는 공정을 수행한다(S120). 여기서, 본 실시예에 따라, 언도프트 질화갈륨막을 형성하는 때에 기판의 곡률 변화에 따라 선택적으로 Si와 같은 N-type의 이온의 도핑으로 상기 언도프트 질화갈륨막 상에 N-GaN이 형성되도록 한다. N-type의 이온은 통상 실란 계열의 가스를 통해 공급되며, 모노실란(SiH4)이나 다이실란(Si2H8)의 가스 형태로 통상 사용되고 있다.
버퍼층 상에 언도프트 질화갈륨막을 형성하는 것으로 설명하지만, 상기 언도프트 질화갈륨막을 형성하기 이전에, 대략 800℃ ~ 900℃의 저온에서 AlxNy막을 더 형성할 수 있다.
한편, 본 실시예에 따라 버퍼층 상에 중간층을 형성하는 단계는, 언도프트 질화갈륨을 형성하는 단계(S121)와, 기판의 곡률 변화률에 기반하여 선택적인 N-type 질화갈륨을 형성하는 단계(S122)를 포함한다.
상기 언도프트 질화갈륨막을 형성하는 단계는, 예를 들어, TMG, NH3가스를 사용하여 5족 원소대 3족 원소비율(Ⅴ/Ⅲ ratio)을 약 600 ~ 1600 정도로 유지하여 언도프트 질화갈륨막을 형성할 수 있다.
다만, 상기 언도프트 질화갈륨막을 형성하는 때에, 기판의 곡률 변화를 감시하여 설정된 변화율보다 크게 스트레인(strain)을 받고 있다고 판단되는 경우에는, Si 도핑을 통하여 스트레인을 제어할 수 있다. 즉, 실리콘 기판 위에 언도프트 질화갈륨(u-GaN) 성장시키는 때에, 동종 계열(Si dopoed GaN)의 박막을 사용함으로써, 격자 미스매치를 최소화할 수 있다.
이에 대해서는, 첨부되는 도 2와 함께 좀 더 상세히 설명하여 본다. 도 2에는 시간에 따른 기판의 곡률 변화에 대해 실험한 결과의 그래프가 도시되어 있다. x축은 시간, y축은 곡률 변화량을 가리키며, 기판의 곡률 변화가 (+)인 경우는 인장 스트레인에 의하여 위로 볼록하게 변형되는 것을 가리키고, (-)인 경우는 압축 스트레인에 의하여 아래로 볼록(즉, 오목)하게 변형되는 것을 가리킨다.
그리고, 중간층으로서 언도프트 질화갈륨(Undoped GaN, U-GaN)을 형성하기 위하여 Ga와 NH3 가스 분위기를 형성하는데, 상기 언도프트 질화갈륨막을 서서히 형성하게 되면 GaN과 Si의 열팽창계수의 차로 인하여 압축 스트레인이 더욱더 증가하게 된다. 이로 인하여, 기판이 더욱더 아래로 볼록하게 변형이 가해지며, 도시된 A영역과 같이, 그 곡률 변화량도 -방향으로 점차 커지게 된다.
여기서, A영역은 언도프트 질화갈륨막을 형성하는 과정의 1단계로서, 언도프트 질화갈륨막을 형성하기 시작하면 초반에 기판의 곡률 변화량이 방향으로 증가하다가, 더 두껍게 성장하면 기판 내의 왜곡이 반대로 작용하여 압축 스트레인이 소멸되고 기판의 곡률 변화량은 +방향으로 증가하게 된다. 이러한 +방향으로의 스트레인으로 크랙이 발생하게 된다. 언도프트 질화갈륨막이 두껍게 형성되어도 -방향으로의 스트레인을 인가하기 위해서 다양한 방법이 적용될 수 있다. 가장 대표적인 것이 Al이 포함된 물질을 일반적인 질화갈륨 성장온도보다 저온에서 성장시켜 질화갈륨막에 -방향으로의 스트레인을 인가한다.
그리고, 도 2에서와 같이, 저온 AlN을 성장한 후에 언도프트 질화갈륨막을 형성하면 A영역보다 더 두꺼운 언도프트 질화갈륨막이 형성되어도 -방향으로의 압축 스트레인이 인가된다.
하지만, B영역과 같이 곡률 변화량이 급격하게 증가하게 되며, 이러한 급격한 곡률 변화로 인하여 추후에 형성되는 GaN에 도핑을 하게 되면, 크랙등이 가해지는 문제가 발생된다.
그러나, 언도프트 질화갈륨막을 형성하는 과정 중에, 곡률 변화량이 크게 증가하기 시점이라고 판단하여, 마치 n-type GaN을 형성하는 것처럼 실란 계열의 가스를 주입하게 되면, 압축 스트레인이 감소하여 기판의 곡률 변화량이 소정 시간동안 억제 내지는 감소되는 결과가 나타난다(A영역과 B영역 사이에서의 언도프트 질화갈륨막 사이에 실란 계열의 가스 주입).
이것은, n-type의 실란 계열의 가스를 주입하는 것은 중간층 위에 n-type GaN을 형성시키는 것과 유사하다고 할 수 있으며, 중간층 형성 공정에서도 실리콘 기판 위에 n-type의 GaN을 일시적으로 성장시키게 되면 동종 계열(Si Doped GaN)이므로 격자 미스매치를 줄일 수 있는 것이다.
부연하기 위하여, 도 2의 그래프를 수치화한 표를 다음과 같이 기재하여 본다.
Figure 112012059938887-pat00001
표 1에는 여러회의 실험에 따른 시간별 곡률 변화량 및 곡률 변화율이 기재되어 있으며, curve1,2는 곡률 변화량을 가리키고, slope는 곡률 변화량의 기울기가 되는 곡률 변화율을 가리킨다.
Ga과 NH3 가스 분위기에서 언도프트 질화갈륨막을 형성하게 되면, 기판의 변형 상태를 가리키는 곡률 변화율(기울기)이 대략 -9×10-03 내지 -8×10-03 범위에 속하여 그 기울의 편차가 크지 않은 A영역과, 급격하게 그 기울기가 증가하여 곡률 변화율이 -3×10-02 내지 1.0×10-01 등과 같이 상대적으로 크게 증가하는 B영역이 나타난다.
그리고, 상기 B영역은 A영역의 평균 기울기(곡률 변화율)보다 대략 1.5배 내지 2.5배 크게 나타난다.
이에 본 실시예에서는, 중간층을 형성하기 위하여, 언도프트 질화갈륨막을 형성하는 단계(S121)와, 기판 변형의 정도를 나타내는 곡률 변화율의 변화에 따라 실란 계열의 가스를 주입하여 n-type 질화갈륨막을 형성하는 단계(S122)를 포함한다.
상세히, 버퍼층을 형성한 다음, GaN과 Si 사이의 열팽창계수의 차이로 인하여 기판이 휘어지는 것을 제어하기 위하여 중간층을 형성하며, 상기 중간층을 형성하는 단계는, 언도프트 질화갈륨막을 형성하는 제 1 중간층 형성단계와, n-type GaN을 형성하는 제 2 중간층 형성단계를 포함한다.
그리고, 상기 제 2 중간층 형성단계는 기설정되는 기준값의 곡률 변화율보다 1.5배 내지 2.5배 이상 커지는 경우에 수행되며, 실란 계열의 가스를 추가로 주입함으로써, n-type의 GaN막을 형성할 수 있다.
또한, 본 실시예에서는, 실란 계열의 가스의 주입에 따른 제 2 중간층 형성단계와, 제 1 중간층 형성단계는 반복적으로 수행될 수 있으며, 그에 따라 언도프트 질화갈륨막과, n-type 질화갈륨막이 교차하여 적층되는 구조가 나타날 수 있다.
상기 중간층 형성 단계의 제 2 단계에서, 실란 계열의 가스를 주입하는 방법에 대해서는 첨부되는 도 3을 참조하여 본다.
도 3은 본 실시예에 따라 제 2 중간층 형성단계에서 n-type 가스를 주입하는 다양한 방법을 설명하는 도면이다.
먼저, 앞서 설명한 바와 같이, 질화갈륨막에 Si도핑을 위하여 실란 계열의 가스를 주입할 수 있으며, 도 3(a)와 같이 시간의 흐름에 따라 점차 그 농도를 증가시키는 경우와, 도 3(b)와 같이 시간의 흐름에 따라 점차 그 농도를 감소시키는 경우가 가능하다. 다만, 도 3(a)와 도 3(b)와 같이, Si 도핑농도를 주입하는 경우에는, 단일의 언도프트 질화갈륨막 상에 단일의 n-type 질화갈륨막이 형성될 것이다.
반면에, 도 3(c)와 같이, 간헐적으로 3차례에 걸쳐 실란 계열 가스를 주입하는 경우라면, 실란 계열의 가스를 주입하기 이전에 제 1 언도프트 질화갈륨막이 형성되고, 1차 실란 계열의 가스 주입으로 제 1 n-type 질화갈륨막이 형성되고, 다시 실란 계열의 가스의 미주입으로 제 2 언도프트 질화갈륨막이 형성되고, 2차 실란 계열의 가스 주입으로 제 2 n-type 질화갈륨막이 형성되고, 다시 실란 계열의 가스의 미주입으로 제 3 언도프트 질화갈륨막이 형성되고, 3차 실란 계열의 가스 주입으로 제 3 n-type 질화갈륨막이 형성될 수 있다.
그리고, 도 3(d)의 경우에는, 도 3(c)의 경우와 같이 다수의 언도프트 질화갈륨막과, 다수의 n-type 질화갈륨막이 형성되지만, n-type 질화갈륨막들 사이에 Si 도핑 농도에 차이가 발생할 것이다.
이와 같이, 다양한 방법으로 실란 계열의 가스를 주입함으로써, 언도프트 질화갈륨막과 n-type 질화갈륨막의 형성 개수 및, n-type 질화갈륨막의 Si 도핑 농도를 제어할 수 있다.
또한, 중간층 상에 다양한 도핑 수준의 n-type 질화갈륨막(S130)을 형성함에 있어서도 압축 스트레인을 보상하는 중간층(120)에 형성되는 n-type 질화갈륨막(S122)의 두께 혹은 도핑 수준을 조절하여 기판의 휨 현상을 억제할 수 있다.
예를 들어, 고농도의 도핑이 된 n-type 질화갈륨막(S130)은 더 많은 +방향의 스트레인이 인가되는데, 중간층에 형성되는 n-type 질화갈륨막(S122)의 두께를 얇게 하거나, 도핑 수준을 감소시켜 기판의 휨 현상을 억제하기도 한다.
실리콘 기판과 질화갈륨막(GaN) 사이의 열팽창계수의 차이로 인하여 발생되는 기판 휨 현상을 억제하기 위한 중간층을 상기와 같이 형성한 다음에는, 상기 중간층 상에 n-type 질화갈륨막을 형성하는 단계를 수행한다(S130). 상기 중간층 상에 형성되는 n-type 질화갈륨막은 대략 3㎛ 이상의 두께로 형성될 수 있다.
또한, 알려진 바와 같이, n-type 질화갈륨막 상에 MQW층과 p-tyep 질화갈륨막을 더 형성한다(S140).
전술한 바와 같이 제조 방법에 의하여 제조되는 반도체 소자를 도 4 및 도 5를 참조하여 본다.
먼저, 실시예의 반도체 소자는, Si 또는 SiC로 이루어진 기판(100)과, 상기 기판(100) 상에 형성되어 씨드를 형성하는 버퍼층(110)과, 상기 버퍼층(110) 상에 GaN과 Si의 열팽창계수의 차이로 인하여 기판의 휨이 발생되는 것을 억제하기 위하여 압축 스트레인을 보상하는 중간층(120)과, 상기 중간층(120) 상에 형성되는 N-type의 질화갈륨막(130)을 포함한다. 그리고, 상기 N-type의 질화갈륨막(130)상에는 MQW 및 P-type 질화갈륨막이 더 형성될 수 있다.
특히, 상기 중간층(120)은, 언도프트 질화갈륨막(121)과, 상기 언도프트 질화갈륨막(121)상에 형성되는 n-type 질화갈륨막(122)을 포함하며, 앞서 설명한 바와 같이, 중간층인 n-type 질화갈륨막(122)은 언도프트 질화갈륨막(121)을 형성하는 도중에 선택적으로 실란 계열의 가스를 주입함으로써 형성된다.
한편, 상기 실란 계열의 가스를 간헐적으로 주입하게 되면, 도 5에 도시된 바와 같이, 제 1 언도프트 질화갈륨막(121a) 상에 제 1 n-type 질화갈륨막(122a)이 형성되고, 실란 계열의 가스가 주입되지 않는 동안에는 Ga 가스와 NH3 가스 분위기 속에서 제 2 언도프트 질화갈륨막(121b)이 형성되고, 다시 실란 계열의 가스가 주입되면 상기 제 2 언도프트 질화갈륨막(121b)상에 제 2 n-type 질화갈륨막(122b)이 형성된다.
상기와 같은 실시예에 의해서, 언도프트 질화갈륨막을 형성하는 중간층 형성 단계에서, 기판의 휨 정도를 나타내는 곡률 변화율에 기반하여 선택적으로 n-type 질화갈륨막을 형성함으로써, 압축 스트레인을 보상하여 기판의 휨 현상을 억제할 수 있는 장점이 있다.

Claims (11)

  1. 삭제
  2. 실리콘 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 언도프트 질화갈륨막(undoped Gallium Nitride film)을 형성함으로써, 중간층을 형성하는 단계; 및
    상기 중간층 상에 n형의 질화갈륨막을 형성하는 단계;를 포함하고,
    상기 중간층을 형성하는 단계는,
    상기 언도프트 질화갈륨막을 형성하는 단계와, 상기 기판의 변형 정도를 가리키는 곡률 변화율을 측정하고 기설정된 곡률 변화율과 비교하는 단계와, 상기의 측정된 곡률 변화율이 기설정된 곡률 변화율보다 큰 경우에 실란 계열의 가스를 주입함으로써 n형 질화갈륨막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기의 측정된 곡률 변화율이 기설정된 곡률 변화율 보다 1.5배 이상 큰 경우에 실란 계열의 가스를 주입하는 반도체 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 실란 계열의 가스를 주입하는 단계는, 시간의 흐름에 따라 상기 실란 계열의 가스의 주입량을 점차 증가시키는 반도체 소자의 제조 방법.
  5. 제 2 항에 있어서,
    상기 실란 계열의 가스를 주입하는 단계는, 시간의 흐름에 따라 상기 실란 계열의 가스의 주입량을 점차 감소시키는 반도체 소자의 제조 방법.
  6. 제 2 항에 있어서,
    상기 실란 계열의 가스를 주입하는 단계는, 소정 시간의 간격을 두고 적어도 2회 이상 간헐적으로 주입하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 실란 계열의 가스를 간헐적으로 주입하는 때에, 상기 실란 계열의 가스의 농도를 서로 다르게 주입하는 반도체 소자의 제조 방법.
  8. 제 2 항에 있어서,
    상기 중간층을 형성하는 단계는,
    상기 중간층 상에 n형의 질화갈륨막의 도핑 수준이 증가함에 따라서 실란 계열의 가스의 주입 시간을 단축하거나, 상기 실란 계열의 가스의 농도를 낮추어 주입하는 반도체 소자의 제조 방법.
  9. 실리콘 기판 상에 형성되는 버퍼층;
    상기 버퍼층 상에 형성되어, 질화갈륨과 실리콘 사이의 열팽창 계수의 차이로 인한 압축 스트레인(strain)을 보상하기 위한 중간층; 및
    상기 중간층 상에 형성되는 질화갈륨막;을 포함하고,
    상기 중간층은,
    상기 중간층 상에 n형의 질화갈륨막의 도핑 수준이 증가함에 따라서는 실란 계열의 가스의 주입 시간을 단축시키거나, 상기 실란 계열의 가스 농도를 낮추어 주입함으로써 형성되는 반도체 소자.
  10. 제 9 항에 있어서,
    상기 중간층은,
    제 1 언도프트 질화갈륨막과, 상기 제 1 언도프트 질화갈륨막 상에 형성되는 제 1 n형 질화갈륨막과, 상기 n형 질화갈륨막 상에 형성되는 제 2 언도프트 질화갈륨막과, 상기 제 2 언도프트 질화갈륨막 상에 형성되는 제 2 n형 질화갈륨막을 포함하는 반도체 소자.
  11. 삭제
KR1020120081853A 2012-07-26 2012-07-26 반도체 소자 및 그 제조 방법 KR101429811B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120081853A KR101429811B1 (ko) 2012-07-26 2012-07-26 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081853A KR101429811B1 (ko) 2012-07-26 2012-07-26 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140015879A KR20140015879A (ko) 2014-02-07
KR101429811B1 true KR101429811B1 (ko) 2014-08-19

Family

ID=50265158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081853A KR101429811B1 (ko) 2012-07-26 2012-07-26 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101429811B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095134A (ko) * 2007-04-23 2008-10-28 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20110080455A (ko) * 2010-01-06 2011-07-13 서울옵토디바이스주식회사 발광소자 및 이의 제조방법
KR20120078343A (ko) * 2010-12-31 2012-07-10 일진머티리얼즈 주식회사 반도체 발광소자
KR20120079670A (ko) * 2011-01-05 2012-07-13 삼성엘이디 주식회사 질화물 반도체 발광소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095134A (ko) * 2007-04-23 2008-10-28 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20110080455A (ko) * 2010-01-06 2011-07-13 서울옵토디바이스주식회사 발광소자 및 이의 제조방법
KR20120078343A (ko) * 2010-12-31 2012-07-10 일진머티리얼즈 주식회사 반도체 발광소자
KR20120079670A (ko) * 2011-01-05 2012-07-13 삼성엘이디 주식회사 질화물 반도체 발광소자 제조방법

Also Published As

Publication number Publication date
KR20140015879A (ko) 2014-02-07

Similar Documents

Publication Publication Date Title
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
CN101179106B (zh) 使用氮化物半导体的发光器件和其制造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR100639026B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN104900773A (zh) 一种氮化物发光二极管结构及其制备方法
CN104091868A (zh) 一种发光二极管外延片及其制造方法
CN104518062A (zh) 制造半导体发光器件的方法
CN1996625A (zh) GaN基光电子器件及其制法
US20210151314A1 (en) Method for manufacturing group iii nitride semiconductor substrate
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
CN103700739A (zh) 一种避免大尺寸外延片裂片的外延生长方法
KR101429811B1 (ko) 반도체 소자 및 그 제조 방법
CN101621094A (zh) 半导体元件的制造方法及其结构
KR101152989B1 (ko) 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
KR100956200B1 (ko) 질화물 반도체 발광소자의 제조 방법
CN106910800A (zh) Led外延生长方法
CN108110108B (zh) Si基LED外延片及制造方法
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6