KR101425193B1 - 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터 - Google Patents

롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터 Download PDF

Info

Publication number
KR101425193B1
KR101425193B1 KR1020130000182A KR20130000182A KR101425193B1 KR 101425193 B1 KR101425193 B1 KR 101425193B1 KR 1020130000182 A KR1020130000182 A KR 1020130000182A KR 20130000182 A KR20130000182 A KR 20130000182A KR 101425193 B1 KR101425193 B1 KR 101425193B1
Authority
KR
South Korea
Prior art keywords
channel
electrode
forming
thin film
film transistor
Prior art date
Application number
KR1020130000182A
Other languages
English (en)
Other versions
KR20140088370A (ko
Inventor
조정대
김광영
장윤석
이택민
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020130000182A priority Critical patent/KR101425193B1/ko
Publication of KR20140088370A publication Critical patent/KR20140088370A/ko
Application granted granted Critical
Publication of KR101425193B1 publication Critical patent/KR101425193B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer

Abstract

본 발명의 목적은 전극의 선폭을 나노 크기로 형성하고 유기박막트랜지스터를 박막으로 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법을 제공하는 것이다. 본 발명의 일 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법은, 합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계, 상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계, 상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계, 및 상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계를 포함한다.

Description

롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터 {Organic Thin Film Transistor Manufacturing Method Using Roll Imprinting Process And Organic Thin Film Transistor Thereby}
본 발명은 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터에 관한 것이다.
이동 통신의 발달에 따라 정보 전달 매체인 디스플레이 분야에서, 장소나 시간에 구애되지 않고 사용할 수 있는 경량 및 박막의 디스플레이가 요구되고 있다.
즉, 제작 공정이 간단하고, 비용이 저렴하며, 내충격이 강한 유연한 회로 기판이 요구된다. 이러한 요구에 부응하도록 유기박막트랜지스터(organic thin film transistor, OTFT)가 개발되고 있다.
유기박막트랜지스터는 유기 반도체의 특성상 전하이동도가 낮아 빠른 속도를 필요로 하는 소자에는 쓰일 수 없지만, 넓은 면적 위에 소자를 제작할 필요가 있을 때나, 낮은 공정 온도를 필요로 하는 경우, 또한 유연성을 필요로 하는 경우에 효과적으로 쓰일 수 있다.
예를 들면, 유기박막트랜지스터는 게이트 전극과 유기 절연층, 소스 전극과 드레인 전극 및 유기반도체층을 형성할 때, 현상 공정과 식각 공정을 포함한 수 많은 공정들을 포함한다. 따라서 전극을 나노 크기의 선폭 및 간격으로 제작하는 것이 어렵고, 유기박막트랜지스터를 박막으로 제작하는 것이 어렵다.
본 발명의 목적은 전극의 선폭 및 간격을 나노 크기로 형성하고 유기박막트랜지스터를 박막으로 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법을 제공하는 것이다. 또한 본 발명의 목적은 상기 제조방법으로 제조된 유기박막트랜지스터를 제공하는 것이다.
본 발명의 일 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법은, 합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계, 상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계, 상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계, 및 상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계를 포함한다.
상기 제1 단계는, 상기 채널에 대응하는 패턴을 가지는 스탬프 몰드를 히팅롤에 설치하고, 상기 히팅롤과 서브롤 사이로 상기 기판을 통과시키면서 상기 기판에 상기 채널을 임프린팅 할 수 있다.
상기 제2 단계는, 상기 채널에 소스 전극과 드레인 전극을 형성할 수 있다.
상기 제2 단계는, 상기 채널에 금속물질 또는 전도성 고분자 물질을 충전할 수 있다.
상기 제4 단계는, 상기 유기반도체층 상에 게이트 전극을 형성할 수 있다.
상기 제2 단계는, 상기 채널에 게이트 전극을 형성할 수 있다.
상기 제2 단계는, 상기 채널에 금속물질 또는 전도성 고분자 물질을 충전할 수 있다.
상기 제4 단계는, 상기 유기반도체층 상에 드레인 전극과 소스 전극을 형성할 수 있다.
본 발명의 일 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법은, 합성수지 기판에 전도층을 형성하는 제1 단계, 상기 기판에 롤 임프린팅으로 채널을 형성하면서 상기 전도층에 의한 제1 전극과 제2 전극을 형성하는 제2 단계, 및 상기 채널 내부의 상기 제1 전극과 상기 채널 외부의 제2 전극 상에 유기반도체층을 형성하는 제3 단계를 포함한다.
상기 제1 단계는, 상기 기판에 투명도전막을 코팅할 수 있다.
상기 제2 단계는, 상기 채널의 내부에 소스 전극과 드레인 전극을 형성하고, 상기 채널의 외부에 게이트 전극을 형성할 수 있다.
상기 제2 단계는, 상기 채널의 내부에 게이트 전극을 형성하고, 상기 채널의 외부에 소스 전극과 드레인 전극을 형성할 수 있다.
본 발명의 일 실시예에 따른 유기박막트랜지스터는, 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판, 상기 채널에 충전되는 전도성 물질로 형성되는 제1 전극, 상기 제1 전극 상에 형성되는 유기반도체층, 및 상기 유기반도체층 상에 전도성 물질로 형성되는 제2 전극을 포함한다.
상기 채널은, 이격 형성되는 제1 채널과 제2 채널을 포함하며, 상기 제1 전극은 상기 제1 채널에 형성되는 소스 전극과, 상기 제2 채널에 형성되는 드레인 전극을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 금속물질 또는 전도성 고분자 물질로 형성될 수 있다.
상기 제1 전극은, 상기 채널에 형성되는 게이트 전극일 수 있다.
상기 채널은, 100~900 나노미터의 폭을 가질 수 있다.
본 발명의 일 실시예에 따른 유기박막트랜지스터는, 전도층이 형성된 상태에서 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판, 상기 전도층 중 상기 채널의 내부에 위치하는 전도층으로 형성되는 제1 전극, 상기 전도층 중 상기 채널의 외부에 위치하는 전도층으로 형성되는 제2 전극, 및 상기 제1 전극과 상기 제2 전극 상에 형성되는 유기반도체층을 포함한다.
상기 전도층은, 상기 기판에 코팅된 투명도전막으로 형성될 수 있다.
상기 채널은 이격 형성되는 제1 채널과 제2 패널을 포함하며, 상기 제1 전극은, 상기 제1 채널 내부에 형성되는 소스 전극과 상기 제2 채널 내부에 형성되는 드레인 전극을 포함할 수 있다.
상기 제2 전극은, 상기 채널의 외부에 형성되는 게이트 전극일 수 있다.
상기 제1 전극은 상기 채널의 내부에 형성되는 게이트 전극일 수 있다.
상기 제2 전극은, 상기 채널의 외부에 이격 형성되는 소스 전극과 드레인 전극을 포함할 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 롤 임프린팅 공정으로 합성수지 기판에 채널을 나노 크기로 형성하고, 채널의 내부에 전극을 형성하므로 전극의 선폭 및 간격을 나노 크기로 형성하는 효과가 있다. 또한 전극이 기판에 매립되는 구조를 형성하게 되므로 기존의 기판 적층 구조에 비하여 유기박막트랜지스터를 박막으로 형성하는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이다.
도 2는 도 1의 제조방법에 따른 공정별 단면도이다.
도 3은 도 1의 제조방법에 적용되는 롤 임프린팅 공정의 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법에 따른 공정별 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이다.
도 6은 도 5의 제조방법에 따른 공정별 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법에 따른 공정별 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법의 순서도이고, 도 2는 도 1의 제조방법에 따른 공정별 단면도이다. 편의상, 제조방법의 구성과 이 방법으로 제조되는 유기박막트랜지스터(100)의 구성에 대하여 함께 설명한다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 제조방법(이하, "제조방법"이라 한다)은 기판(10)에 채널(20)을 형성하는 제1 단계(ST1), 채널(20)에 제1 전극(30)을 형성하는 제2 단계(ST2), 제1 전극(30) 상에 유기반도체층(40)을 형성하는 제3 단계(ST3), 및 유기반도체층(40) 상에 제2 전극(50)을 형성하는 제4 단계(ST4)를 포함한다.
제1 단계(ST1)는 임프린팅 공정으로 기판(10)에 채널(20)을 형성한다. 따라서 기판(10)은 롤 임프린팅 공정에 의하여 일면에 오목한 채널(20)을 형성할 수 있는 유연성 재질로 형성된다. 예를 들면, 기판(10)은 합성수지 기판, 즉 폴리에틸렌나프탈레이트(Polyethlenenaphthalate; PEN)로 형성될 수 있다.
기판(10)에 채널(20)을 형성하는 임프린팅 공정에 대한 상세한 설명은 후술한다. 임프린팅 공정에 의하여 채널(20)은 각각 100~900 나노미터의 폭으로 형성될 수 있다.
예를 들면, 채널(20)은 간격(G)으로 이격 형성되며 동일한 폭을 가지는 제1 채널(21)과 제2 채널(22)을 포함한다. 제1, 제2 채널(21, 22)은 100~900 나노미터의 폭으로 형성되고, 제1, 제2 채널(21, 22)의 간격(G)은 100~900 나노미터를 유지할 수 있다.
제2 단계(ST2)는 채널(20)에 전도성 물질을 충전하여 제1 전극(30)을 형성한다. 예를 들면, 제1 전극(30)은 소스 전극(31)과 드레인 전극(32)으로 형성될 수 있다. 제2 단계(ST2)에서 전도성 물질로 금속물질 또는 전도성 고분자 물질이 사용될 수 있다. 예를 들면, 금속물질은 Ag, Al 및 Cu 를 포함한다.
기판(10)에 채널(20)이 나노 크기의 폭으로 형성되어 있으므로 채널(20)에 충전되는 전도성 물질은 채널(20)의 폭과 동일한 선폭을 가지는 제1 전극(30)을 형성하게 된다.
예를 들면, 제2 단계(ST2)는 제1, 제2 채널(21, 22)에 소스 전극(31)과 드레인 전극(32)을 각각 형성할 수 있다. 즉 제2 단계(ST2)에서 제1, 제2 채널(21, 22)에 충전되는 금속물질 또는 전도성 고분자 물질은 소스 전극(31)과 드레인 전극(32)을 각각 형성한다.
이때, 소스 전극(31)과 드레인 전극(32)은 제1, 제2 채널(21, 22)이 형성된 기판(10) 측에서 동일한 평면을 형성한다. 이와 같이, 소스 전극(31)과 드레인 전극(32)이 기판(10)에 매립됨으로써 유기박막트랜지스터(100)는 박막으로 이루어질 수 있다.
또한, 소스 전극(31)과 드레인 전극(32)이 각각 나노 크기의 폭으로 형성되고, 또한, 동일한 폭으로 형성되며, 간격(G)이 나노 크기로 설정되므로 유기박막트랜지스터(100)에서 전자 이동도(mobility)가 향상될 수 있다. 즉 유기박막트랜지스터(100)의 전기 특성이 향상될 수 있다.
제3 단계(ST3)는 제1 전극(30) 상에 유기반도체층(40)을 형성한다. 즉 유기반도체층(40)은 간격(G)에 대응하는 부분과 소스 전극(31)과 드레인 전극(32) 상에 걸쳐서 형성된다. 예를 들면, 증착기를 이용하여 펜타신(pentacene)을 증착하고 불필요한 부분을 제거하여 유기반도체층(40)을 형성할 수 있다. 편의상, 소스 전극(31)과 드레인 전극(32) 상에 형성되는 절연층(미도시)을 생략한다.
제4 단계(ST4)는 유기반도체층(40) 상에 전도성 물질로 제2 전극(50)을 형성한다. 즉, 제4 단계(ST4)는 유기반도체층(40) 상에 게이트 전극을 형성할 수 있다. 예를 들면, 증착기를 이용하여 전도성 물질을 증착하고 불필요한 부분을 제거하여, 유기반도체층(40) 상에 제2 전극(50)을 형성할 수 있다.
도 3은 도 1의 제조방법에 적용되는 롤 임프린팅 공정의 단면도이다. 도 3을 참조하면, 롤 임프린팅 공정을 수행하는 롤 임프린팅 장치는 스탬프 몰드(1)를 구비한 히팅롤(2)과 이에 대응하는 서브롤(3)을 포함한다.
스탬프 몰드(1)는 채널(20)에 대응하는 패턴을 가지며, 채널(20)을 형성하도록 100~900 나노미터의 폭으로 형성되는 돌기들(11)을 구비한다. 스탬프 몰드(1)는 별도의 공정으로 제작되어 선택적으로 히팅롤(2)에 설치될 수 있다.
히팅롤(2)은 서브롤(3)과 마주하는 상태로 평행하게 배치되어, 서로 역방향으로 회전하면서 가압하여 서로의 사이로 기판(10)을 통과시킬 수 있다. 히팅롤(2)과 서브롤(3) 사이로 기판(10)이 통과할 때, 히팅롤(2)에 설치된 스탬프 몰드(1)가 가열된 상태로 기판(10)을 가압하므로, 기판(10)의 일면에 돌기들(11)에 대응하는 채널(20)이 임프린팅 된다.
이하 본 발명의 다양한 실시예에 대하여 설명한다. 제1 실시예 및 기 설명된 실시예와 비교하여, 동일한 구성을 생략하고 서로 다른 구성에 대하여 설명한다.
도 4는 본 발명의 제2 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(200) 제조방법에 따른 공정별 단면도이다. 도 4를 참조하면, 제1 단계(ST21)는 기판(210)에 롤 임프린팅으로 채널(220)을 형성한다.
제2 단계(ST22)는 채널(220)에 금속물질 또는 전도성 고분자 물질을 충전하여 제1 전극(230)을 형성한다. 예를 들면, 제1 전극(30)은 채널(220)에 형성되는 게이트 전극일 수 있다.
채널(220)은 100~900 나노미터의 폭을 가지므로 채널(220)에 형성되는 게이트 전극은 채널(220)에 대응하는 100~900 나노미터의 선폭을 가질 수 있다.
제3 단계(ST23)는 제1 전극(230) 상에 유기반도체층(240)을 형성한다. 제4 단계(ST24)는 유기반도체층(240) 상에 제2 전극(250)인 소스 전극(251)과 드레인 전극(252)을 형성한다.
제1 실시예의 유기박막트랜지스터(100)는 기판(10)에 소스 전극(31)과 드레인 전극(32)을 매립하고, 제2 실시예의 유기박막트랜지스터(200)는 기판(210)에 게이트 전그을 매립하여 형성된다.
도 5는 본 발명의 제3 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(300) 제조방법의 순서도이고, 도 6은 도 5의 제조방법에 따른 공정별 단면도이다.
도 5 및 도 6을 참조하면, 제3 실시예에 따른 제조방법은 기판(310)에 전도층(111)을 형성하는 제1 단계(ST31), 채널(320)을 형성하면서 제1 전극(330)과 제2 전극(350)을 형성하는 제2 단계(ST32), 및 유기반도체층(340)을 형성하는 제3 단계(ST33)를 포함한다.
제1 단계(ST31)는 기판(310)에 투명도전막을 코팅하여 전도층(111)을 형성할 수 있다. 전도층(111)은 제1, 제2 전극(330, 350)을 형성할 부분에 대응하여 형성되거나, 전체적으로 형성한 후 제1, 제2 전극(330, 350)을 형성할 부분에 대응하지 않는 부분을 제거함으로써 형성될 수 있다.
제2 단계(ST32)는 기판(310)에 롤 임프린팅으로 채널(320)을 형성하면서 전도층(111)에 의한 제1 전극(330)과 제2 전극(350)을 형성한다.
예를 들면, 채널(320)은 간격(G3)으로 이격 형성되며 동일한 폭을 가지는 제1 채널(321)과 제2 채널(322)을 포함한다. 제1, 제2 채널(321, 322)은 100~900 나노미터의 폭으로 형성되고, 제1, 제2 채널(321, 322)의 간격(G3)은 100~900 나노미터를 유지할 수 있다.
제2 단계(ST32)는 제1, 제2 채널(321, 322)의 내부에 각각 소스 전극(331)과 드레인 전극(332)을 형성하고, 제1, 제2 채널(321, 322) 사이의 외부에 제2 전극(350)(게이트 전극)을 형성한다.
이때, 소스 전극(331)과 드레인 전극(332)은 제1, 제2 채널(321, 322)이 형성된 기판(110) 측에서 동일한 평면을 형성한다. 이와 같이, 소스 전극(331)과 드레인 전극(332)이 기판(310)에 매립됨으로써 유기박막트랜지스터(300)는 박막으로 이루어질 수 있다.
또한, 소스 전극(331)과 드레인 전극(332)이 각각 나노 크기의 폭으로 형성되고, 또한, 동일한 폭으로 형성되며, 간격(G3)이 나노 크기로 설정되므로 유기박막트랜지스터(300)에서 전자 이동도(mobility)가 향상될 수 있다. 즉 유기박막트랜지스터의 전기 특성이 향상될 수 있다.
제3 단계(ST33)은 채널(320) 내부의 제1 전극(330)과 채널(320) 외부의 제2 전극(350) 상에 유기반도체층(340)을 형성한다. 즉 유기반도체층(340)은 간격(G3)에 대응하는 제2 전극(350)(게이트 전극)을 덮으면서 소스 전극(331)과 드레인 전극(332) 상에 걸쳐서 형성된다.
도 7은 본 발명의 제4 실시예에 따른 롤 임프린팅 공정을 이용한 유기박막트랜지스터(400) 제조방법에 따른 공정별 단면도이다. 도 7을 참조하면, 제1 단계(ST41)는 기판(110)에 롤 임프린팅으로 채널(420)을 형성한다.
제2 단계(ST42)는 채널(420)의 내부에 전도층(111)에 의한 제2 전극(450)(게이트 전극)을 형성하고, 채널(420)의 외부에 전도층(111)에 의한 제1 전극(430)인 소스 전극(431)과 드레인 전극(432)을 형성한다.
채널(420)은 100~900 나노미터의 폭을 가지므로 채널(420)에 형성되는 게이트 전극은 채널(420)에 대응하는 100~900 나노미터의 선폭을 가질 수 있다.
제3 단계(ST43)는 채널(420) 내부의 제1 전극(430)과 채널(420) 외부의 제2 전극(450) 상에 유기반도체층(440)을 형성한다. 즉 유기반도체층(440)은 제2 전극(450)(게이트 전극)을 덮으면서 소스 전극(431)과 드레인 전극(432) 상에 걸쳐서 형성된다.
이상을 통해 본 발명의 일 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
1: 스탬프 몰드 2: 히팅롤
3: 서브롤 11: 돌기
10, 210, 310, 410: 기판 20, 220, 320, 420: 채널
21, 321: 제1 채널 22, 322: 제2 채널
30, 230, 330, 430: 제1 전극 31, 251, 331, 431: 소스 전극
32, 252, 332, 432: 드레인 전극 40, 240, 340, 440: 유기반도체층
50, 250, 350, 450: 제2 전극 100, 200, 300, 400: 유기박막트랜지스터
111: 전도층 G, G3: 간격

Claims (23)

  1. 합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계;
    상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계;
    상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계; 및
    상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계
    를 포함하며,
    상기 제1 단계는,
    상기 채널에 대응하는 패턴을 가지는 스탬프 몰드와 서브롤 사이로 상기 기판을 통과시키면서 상기 기판에 상기 채널을 임프린팅 하는
    롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 스탬프 몰드는 히팅롤에 설치되는
    롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 제2 단계는,
    상기 채널에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  4. 제3항에 있어서,
    상기 제2 단계는,
    상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  5. 제3항에 있어서,
    상기 제4 단계는,
    상기 유기반도체층 상에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  6. 제1항에 있어서,
    상기 제2 단계는,
    상기 채널에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  7. 제6항에 있어서,
    상기 제2 단계는,
    상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  8. 제6항에 있어서,
    상기 제4 단계는,
    상기 유기반도체층 상에 드레인 전극과 소스 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  9. 합성수지 기판에 전도층을 형성하는 제1 단계;
    상기 기판에 롤 임프린팅으로 채널을 형성하면서 상기 전도층에 의한 제1 전극과 제2 전극을 형성하는 제2 단계; 및
    상기 채널 내부의 상기 제1 전극과 상기 채널 외부의 제2 전극 상에 유기반도체층을 형성하는 제3 단계
    를 포함하며,
    상기 제1 단계는,
    상기 기판에 투명도전막을 코팅하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 제2 단계는,
    상기 채널의 내부에 소스 전극과 드레인 전극을 형성하고,
    상기 채널의 외부에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  12. 제9항에 있어서,
    상기 제2 단계는,
    상기 채널의 내부에 게이트 전극을 형성하고,
    상기 채널의 외부에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법.
  13. 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;
    상기 채널에 충전되는 전도성 물질로 형성되는 제1 전극;
    상기 제1 전극 상에 형성되는 유기반도체층; 및
    상기 유기반도체층 상에 전도성 물질로 형성되는 제2 전극
    을 포함하며,
    상기 채널은,
    이격 형성되는 제1 채널과 제2 채널을 포함하며,
    상기 제1 전극은
    상기 제1 채널에 형성되는 소스 전극과
    상기 제2 채널에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터.
  14. 삭제
  15. 제13항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은
    금속물질 또는 전도성 고분자 물질로 형성되는 유기박막트랜지스터.
  16. 제13항에 있어서,
    상기 제1 전극은,
    상기 채널에 형성되는 게이트 전극인 유기박막트랜지스터.
  17. 제13항에 있어서,
    상기 채널은,
    100~900 나노미터의 폭을 가지는 유기박막트랜지스터.
  18. 전도층이 형성된 상태에서 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;
    상기 전도층 중 상기 채널의 내부에 위치하는 전도층으로 형성되는 제1 전극;
    상기 전도층 중 상기 채널의 외부에 위치하는 전도층으로 형성되는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 상에 형성되는 유기반도체층
    을 포함하고,
    상기 전도층은,
    상기 기판에 코팅된 투명도전막으로 형성되는 유기박막트랜지스터.
  19. 삭제
  20. 제18항에 있어서,
    상기 채널은 이격 형성되는 제1 채널과 제2 패널을 포함하며,
    상기 제1 전극은,
    상기 제1 채널 내부에 형성되는 소스 전극과
    상기 제2 채널 내부에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터.
  21. 제20항에 있어서,
    상기 제2 전극은,
    상기 채널의 외부에 형성되는 게이트 전극인 유기박막트랜지스터.
  22. 제18항에 있어서,
    상기 제1 전극은 상기 채널의 내부에 형성되는 게이트 전극인 유기박막트랜지스터.
  23. 제22항에 있어서,
    상기 제2 전극은,
    상기 채널의 외부에 이격 형성되는 소스 전극과 드레인 전극을 포함하는 유기박막트랜지스터.
KR1020130000182A 2013-01-02 2013-01-02 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터 KR101425193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130000182A KR101425193B1 (ko) 2013-01-02 2013-01-02 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000182A KR101425193B1 (ko) 2013-01-02 2013-01-02 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20140088370A KR20140088370A (ko) 2014-07-10
KR101425193B1 true KR101425193B1 (ko) 2014-07-31

Family

ID=51736946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000182A KR101425193B1 (ko) 2013-01-02 2013-01-02 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터

Country Status (1)

Country Link
KR (1) KR101425193B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156985A (ja) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd 有機半導体装置及び有機半導体装置の作製方法
KR100797092B1 (ko) 2006-07-31 2008-01-22 한국기계연구원 미세 접촉 인쇄를 이용한 유기박막 구동소자의 제조방법
KR101051448B1 (ko) 2010-10-26 2011-07-22 한국기계연구원 인쇄기반 금속 배선을 이용한 투명전극 제조 방법 및 그 투명전극

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156985A (ja) * 2004-10-28 2006-06-15 Semiconductor Energy Lab Co Ltd 有機半導体装置及び有機半導体装置の作製方法
KR100797092B1 (ko) 2006-07-31 2008-01-22 한국기계연구원 미세 접촉 인쇄를 이용한 유기박막 구동소자의 제조방법
KR101051448B1 (ko) 2010-10-26 2011-07-22 한국기계연구원 인쇄기반 금속 배선을 이용한 투명전극 제조 방법 및 그 투명전극

Also Published As

Publication number Publication date
KR20140088370A (ko) 2014-07-10

Similar Documents

Publication Publication Date Title
Fan et al. Toward the development of printable nanowire electronics and sensors
US9088000B2 (en) Transistor structures and methods of fabrication thereof
Koo et al. Scalability of carbon-nanotube-based thin film transistors for flexible electronic devices manufactured using an all roll-to-roll gravure printing system
Torricelli et al. Ultra-high gain diffusion-driven organic transistor
KR101715355B1 (ko) 그래핀 전자 소자
JP2015119178A (ja) 二層グラフェントンネル電界効果トランジスタ
US20180175297A1 (en) Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
JP2011505697A5 (ko)
Ram et al. Submicrometer top-gate self-aligned a-IGZO TFTs by substrate conformal imprint lithography
CN108091698A (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
Kim et al. Enhanced performance and reliability of organic thin film transistors through structural scaling in gravure printing process
KR101425193B1 (ko) 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법 및 그 유기박막트랜지스터
WO2014102625A1 (en) Thin film transistor with a current-induced channel
KR102335773B1 (ko) 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법
KR20170085068A (ko) 동일평면형 산화물 반도체 tft 기판구조 및 제작방법
JP2008071867A (ja) 有機トランジスタおよび有機トランジスタの製造方法
CN107994078A (zh) 具有源极控制电极的场效应晶体管、制造方法和电子器件
CN108054209B (zh) 场效应晶体管、制造场效应晶体管的方法及电子器件
US7737489B2 (en) Printed electronic device and transistor device and manufacturing method thereof
US8604482B2 (en) Microelectronic device with disconnected semiconductor portions and methods of making such a device
TW201705303A (zh) 薄膜電晶體的製造方法以及薄膜電晶體
US11908690B2 (en) Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material
Iñiguez Flexible and printed electronics
TWI463715B (zh) 垂直式有機薄膜電晶體及其製作方法
KR101213139B1 (ko) 플렉서블 기판상의 미세 전극 간격 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4