KR101424283B1

KR101424283B1 - Liquid Crystal Display and Fabricating Method thereof

Info

Publication number: KR101424283B1
Application number: KR1020080053377A
Authority: KR
Inventors: 송인덕; 윤성회; 강성구; 이준동; 고태윤
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-05-23
Filing date: 2008-06-05
Publication date: 2014-08-04
Also published as: KR20090122092A

Abstract

본 발명은 액정표시장치와 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device and a manufacturing method thereof.

이 액정표시장치는 이미지가 표시되는 화소 어레이 영역에서 서로 교차되는 데이터라인들 및 게이트라인들을 포함하고, 상기 화소 어레이 영역 밖의 베젤 영역에서 상기 게이트라인들로부터 연장되는 게이트 링크부를 포함하는 제1 기판; 상기 화소 어레이 영역에서 컬러필터들과 블랙 매트릭스가 형성되고, 상기 베젤 영역에서 상기 게이트 링크부와 중첩되는 부분에서 상기 블랙 매트릭스가 부분적으로 제거된 제2 기판; 및 상기 베젤 영역에 형성되어 상기 제1 및 제2 기판을 접합하고 상기 제1 및 제2 기판들 사이의 액정층을 정의하는 실런트를 구비하고; 상기 게이트 링크부는, 상기 게이트라인들로부터 연장되는 다수의 게이트 금속 라우팅 패턴들; 및 상기 데이터라인과 동일한 금속으로 형성되고 절연층을 관통하여 상기 게이트라인들에 접속되는 다수의 소스/드레인 금속 라우팅 패턴들을 구비한다. The liquid crystal display device includes a first substrate including data lines and gate lines intersecting with each other in a pixel array region in which an image is displayed, and a gate link portion extending from the gate lines in a bezel region outside the pixel array region; A second substrate on which color filters and a black matrix are formed in the pixel array region and the black matrix is partially removed in a portion overlapping the gate link portion in the bezel region; And a sealant formed on the bezel region to bond the first and second substrates and define a liquid crystal layer between the first and second substrates; The gate link portion includes: a plurality of gate metal routing patterns extending from the gate lines; And a plurality of source / drain metal routing patterns formed of the same metal as the data lines and connected to the gate lines through an insulating layer.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device,

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다. A liquid crystal display device of an active matrix driving type displays a moving picture by using a thin film transistor (hereinafter referred to as "TFT") as a switching element. This liquid crystal display device can be downsized as compared with a cathode ray tube (CRT), and is applied to a display device in a portable information device, an office machine, a computer, etc., and is rapidly applied to a television, thereby rapidly replacing a cathode ray tube.

액티브 매트릭스 액정표시장치의 하부 유리기판(GLSL)에는 도 1과 같이 데이터라인들(DL)과 게이트라인들(GL)이 교차한다. 데이터라인들과 게이트라인들의 교차부에는 TFT들(Thin Film Transistor)과 매트릭스 타입으로 배열되고 TFT들에 1:1로 접속되는 화소전극들이 형성된다. 상부 유리기판(GLSU) 상에는 블랙 매트릭스(BM), 컬러필터(CF) 및 공통전극(COM)이 형성된다. 하부 유리기판(GLSL)의 광입 사면에는 하부 편광판이 부착되고, 상부 유리기판(GLSU)의 광출사면 상에는 하부 편광판의 광흡수축과 직교되는 광흡수축을 가지는 상부 편광판이 부착된다. 또한, 하부 유리기판(GLSL)과 상부 유리기판(GLSU)에서 액정층(LC)과 접하는 면에는 배향막이 형성된다. The data lines DL and the gate lines GL intersect the lower glass substrate GLSL of the active matrix liquid crystal display device as shown in FIG. At the intersection of the data lines and the gate lines, pixel electrodes arranged in a matrix type with TFTs (Thin Film Transistors) and connected at 1: 1 to the TFTs are formed. A black matrix (BM), a color filter (CF), and a common electrode (COM) are formed on the upper glass substrate (GLSU). A lower polarizer is attached to the light incident surface of the lower glass substrate GLSL and an upper polarizer having a light absorption axis orthogonal to the light absorption axis of the lower polarizer is attached on the light exit surface of the upper glass substrate GLSU. An alignment film is formed on a surface of the lower glass substrate GLSL and the upper glass substrate GLSU that is in contact with the liquid crystal layer LC.

액티브 매트릭스 타입 액정표시장치의 제조공정은 기판 세정, 기판 패터닝 공정, 배향막형성/러빙 공정, 기판 합착 공정, 액정주입 공정, 실장 공정, 검사 공정, 리페어(Repair) 공정 등을 포함한다. 여기서, 기판 합착 및 액정 주입 공정은 실런트(Sealant)를 이용하여 컬러필터 기판과 TFT 어레이기판을 합착한 후에 액정주입구를 통하여 액정과 스페이서를 주입한 다음, 그 액정주입구를 봉지한다. 최근에는 기존의 기판합착/액정주입 공정에 비하여 공정시간을 대폭 줄일 수 있고 액정재료의 낭비를 줄일 수 있는 액정 적하공정이 일부 메이커의 양산에 적용되고 있다. 이 액정 적하공정은 상/하부 유리기판 중 어느 하나에 실런트를 드로잉(drawing)하고 다른 기판에 액정을 적하(Dropping)한 후에, 그 기판들을 마주보게 얼라인 한 다음에 합착한 상태에서 실런트를 경화시켜 기판들 사이에 액정층(LC)을 형성한다. The manufacturing process of the active matrix type liquid crystal display device includes a substrate cleaning process, a substrate patterning process, an orientation film formation / rubbing process, a substrate adhesion process, a liquid crystal injection process, a mounting process, an inspection process, and a repair process. Here, in the substrate bonding and liquid crystal injection process, the color filter substrate and the TFT array substrate are bonded using a sealant, the liquid crystal and the spacer are injected through the liquid crystal injection hole, and then the liquid crystal injection hole is sealed. In recent years, the liquid crystal dropping process which can reduce the process time and waste of the liquid crystal material compared to the conventional substrate bonding / liquid crystal injection process has been applied to the mass production of some makers. In this liquid dropping step, a sealant is drawn on one of the upper and lower glass substrates, the liquid crystal is dropped on another substrate, the substrates are aligned and aligned, and then the sealant is cured Thereby forming a liquid crystal layer LC between the substrates.

최근, 액티브 매트릭스 액정표시장치는 유리기판의 제한된 크기 내에서 이미지가 표시되는 화소 어레이 영역을 가능한 크게 하기 위하여 화소 어레이 영역 밖의 베젤영역을 좁게 하는 네로우 베젤(Narrow Bezel)을 채용하고 있다. 네로우 베젤 기술은 전술한 액정적하 공정을 어렵게 하고 있다. 액정 적하공정에서 화소 어레이 영역을 정의하는 실런트를 광경화시켜야 한다. 그런데 화소 어레이 영역 밖 의 베젤 영역의 면적이 좁아지면서 각종 금속패턴들이 밀도 높게 배젤 영역 내에 배치되므로 그러한 금속패턴들로 인하여 실런트에 광이 충분히 입사되지 못하고 있고 그 결과 실런트가 경화되지 못하여 불량이 발생되고 있다. In recent years, the active matrix liquid crystal display employs a Narrow Bezel that narrows the bezel area outside the pixel array area in order to enlarge the pixel array area where an image is displayed within a limited size of the glass substrate. Narrow bezel technology makes the liquid dropping process described above difficult. The sealant defining the pixel array region in the liquid dropping process must be photo-cured. However, as the area of the bezel region outside the pixel array region is narrowed, various metal patterns are arranged in the dental plaque region with high density, so that light is not sufficiently incident on the sealant due to such metal patterns. As a result, the sealant is not cured, have.

따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 액정 적하공정에서 좁은 베젤 영역에 형성된 실런트의 경화가 가능한 액정표시장치와 그 제조방법을 제공하는 데 있다. Accordingly, it is an object of the present invention to provide a liquid crystal display device capable of curing a sealant formed in a narrow bezel region in a liquid crystal dropping process, and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 이미지가 표시되는 화소 어레이 영역에서 서로 교차되는 데이터라인들 및 게이트라인들을 포함하고, 상기 화소 어레이 영역 밖의 베젤 영역에서 상기 게이트라인들로부터 연장되는 게이트 링크부를 포함하는 제1 기판; 상기 화소 어레이 영역에서 컬러필터들과 블랙 매트릭스가 형성되고, 상기 베젤 영역에서 상기 게이트 링크부와 중첩되는 부분에서 상기 블랙 매트릭스가 부분적으로 제거된 제2 기판; 및 상기 베젤 영역에 형성되어 상기 제1 및 제2 기판을 접합하고 상기 제1 및 제2 기판들 사이의 액정층을 정의하는 실런트를 구비하고; 상기 게이트 링크부는, 상기 게이트라인들로부터 연장되는 다수의 게이트 금속 라우팅 패턴들; 및 상기 데이터라인과 동일한 금속으로 형성되고 절연층을 관통하여 상기 게이트라인들에 접속되는 다수의 소스/드레인 금속 라우팅 패턴들을 구비한다. In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention includes data lines and gate lines crossing each other in a pixel array region in which an image is displayed, A first substrate including a gate link portion extending from the first substrate; A second substrate on which color filters and a black matrix are formed in the pixel array region and the black matrix is partially removed in a portion overlapping the gate link portion in the bezel region; And a sealant formed on the bezel region to bond the first and second substrates and define a liquid crystal layer between the first and second substrates; The gate link portion includes: a plurality of gate metal routing patterns extending from the gate lines; And a plurality of source / drain metal routing patterns formed of the same metal as the data lines and connected to the gate lines through an insulating layer.

본 발명의 다른 실시예에 따른 액정표시장치는 이미지가 표시되는 화소 어레이 영역에서 서로 교차되는 데이터라인들 및 게이트라인들을 포함하고, 상기 화소 어레이 영역 밖의 베젤 영역에서 상기 게이트라인들로부터 연장되는 게이트 링크부를 포함하는 제1 기판; 상기 화소 어레이 영역에서 컬러필터들과 블랙 매트릭스가 형성되고, 상기 베젤 영역에서 상기 게이트 링크부와 중첩되는 부분에서 상기 블랙 매트릭스가 제거된 제2 기판; 및 상기 베젤 영역에 형성되어 상기 제1 및 제2 기판을 접합하고 상기 제1 및 제2 기판들 사이의 액정층을 정의하는 실런트를 구비하고; 상기 게이트 링크부는, 상기 게이트라인들로부터 연장되는 다수의 게이트 금속 라우팅 패턴들; 및 상기 데이터라인과 동일한 금속으로 형성되고 절연층을 관통하여 상기 게이트라인들에 접속되는 다수의 소스/드레인 금속 라우팅 패턴들을 구비한다. A liquid crystal display according to another embodiment of the present invention includes data lines and gate lines that intersect with each other in a pixel array region in which an image is displayed and a gate line extending from the gate lines in a bezel region outside the pixel array region, A first substrate; A second substrate on which color filters and a black matrix are formed in the pixel array region and the black matrix is removed in a portion overlapping the gate link portion in the bezel region; And a sealant formed on the bezel region to bond the first and second substrates and define a liquid crystal layer between the first and second substrates; The gate link portion includes: a plurality of gate metal routing patterns extending from the gate lines; And a plurality of source / drain metal routing patterns formed of the same metal as the data lines and connected to the gate lines through an insulating layer.

삭제delete

본 발명의 일 실시예에 따른 액정표시장치의 제조방법은 이미지가 표시되는 화소 어레이 영역에서 서로 교차되는 데이터라인들 및 게이트라인들을 포함하고 상기 화소 어레이 영역 밖의 베젤 영역에서 상기 게이트라인들로부터 연장되는 게이트 링크부를 포함하는 제1 기판, 및 상기 화소 어레이 영역에서 컬러필터들과 블랙 매트릭스가 형성되는 제2 기판을 가지는 액정표시장치의 제조방법에 있어서, 상기 게이트라인들로부터 연장되는 다수의 게이트 금속 라우팅 패턴들을 상기 제1 기판에 형성함과 아울러, 상기 데이터라인과 동일한 금속으로 이루어지며 절연층을 관통하여 상기 게이트라인들에 접속되는 다수의 소스/드레인 금속 라우팅 패턴들을 상기 제1 기판에 형성하되, 상기 게이트 금속 라우팅 패턴들과 상기 소스/드레인 금속 라우팅 패턴들은 상기 게이트 링크부를 구성하는 단계; 상기 베젤 영역에서 상기 블랙 매트릭스를 부분적으로 제거한 상기 제2 기판을 마련하는 단계; 상기 제1 및 제2 기판 중 어느 한 기판의 화소 어레이 영역에 액정을 적하하고 다른 기판의 베젤 영역에 실런트를 형성하는 단계; 상기 액정과 상기 실런트를 마주보게 한 상태에서 상기 제1 및 제2 기판을 합착하는 단계; 및 상기 블랙 매트릭스가 부분적으로 제거된 상기 제2 기판의 베젤 영역을 통해 빛을 조사하여 상기 실런트의 경화를 유도하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은 이미지가 표시되는 화소 어레이 영역에서 서로 교차되는 데이터라인들 및 게이트라인들을 포함하고 상기 화소 어레이 영역 밖의 베젤 영역에서 상기 게이트라인들로부터 연장되는 게이트 링크부를 포함하는 제1 기판, 및 상기 화소 어레이 영역에서 컬러필터들과 블랙 매트릭스가 형성되는 제2 기판을 가지는 액정표시장치의 제조방법에 있어서, 상기 게이트라인들로부터 연장되는 다수의 게이트 금속 라우팅 패턴들을 상기 제1 기판에 형성함과 아울러, 상기 데이터라인과 동일한 금속으로 이루어지며 절연층을 관통하여 상기 게이트라인들에 접속되는 다수의 소스/드레인 금속 라우팅 패턴들을 상기 제1 기판에 형성하되, 상기 게이트 금속 라우팅 패턴들과 상기 소스/드레인 금속 라우팅 패턴들은 상기 게이트 링크부를 구성하는 단계; 상기 베젤 영역에서 상기 블랙 매트릭스를 제거한 상기 제2 기판을 마련하는 단계; 상기 제1 및 제2 기판 중 어느 한 기판의 화소 어레이 영역에 액정을 적하하고 다른 기판의 베젤 영역에 실런트를 형성하는 단계; 상기 액정과 상기 실런트를 마주보게 한 상태에서 상기 제1 및 제2 기판을 합착하는 단계; 및 상기 블랙 매트릭스가 부분적으로 제거된 상기 제2 기판의 베젤 영역을 통해 빛을 조사하여 상기 실런트의 경화를 유도하는 단계를 포함한다.A method of manufacturing a liquid crystal display device according to an embodiment of the present invention includes data lines and gate lines intersecting with each other in a pixel array region in which an image is displayed, and extends from the gate lines in a bezel region outside the pixel array region A method of manufacturing a liquid crystal display device having a first substrate including a gate link portion and a second substrate on which color filters and a black matrix are formed in the pixel array region, Forming a plurality of source / drain metal routing patterns on the first substrate, the plurality of source / drain metal routing patterns being formed of the same metal as the data lines and penetrating the insulation layer and connected to the gate lines, The gate metal routing patterns and the source / drain metal routing pattern The step of configuring the gate link portion; Providing the second substrate with the black matrix partially removed from the bezel region; Dropping liquid crystal on a pixel array region of one of the first and second substrates and forming a sealant on a bezel region of another substrate; Attaching the first and second substrates together with the liquid crystal and the sealant facing each other; And irradiating light through a bezel region of the second substrate on which the black matrix is partially removed to induce curing of the sealant.
A method of manufacturing a liquid crystal display device according to another embodiment of the present invention includes data lines and gate lines intersecting with each other in a pixel array region in which an image is displayed and extending from the gate lines in a bezel region outside the pixel array region A method of manufacturing a liquid crystal display device having a first substrate including a gate link portion and a second substrate on which color filters and a black matrix are formed in the pixel array region, Forming a plurality of source / drain metal routing patterns on the first substrate, the plurality of source / drain metal routing patterns being formed of the same metal as the data lines and penetrating the insulation layer and connected to the gate lines, The gate metal routing patterns and the source / drain metal routing lanes Are the steps constituting the gate link portion; Providing the second substrate from which the black matrix is removed in the bezel region; Dropping liquid crystal on a pixel array region of one of the first and second substrates and forming a sealant on a bezel region of another substrate; Attaching the first and second substrates together with the liquid crystal and the sealant facing each other; And irradiating light through a bezel region of the second substrate on which the black matrix is partially removed to induce curing of the sealant.

본 발명의 실시예에 따른 액정표시장치는 네로우 베젤화에서 좁아지는 베젤 영역의 블랙 매트릭스를 부분적으로 제거하여 액정 적하 공정에서 실런트에 조사되는 자외선의 진행경로를 확보함으로써 실런트를 경화시킬 수 있다. The liquid crystal display according to the embodiment of the present invention can partially cure the black matrix of the narrow bezel region in the narrow bezel and cure the sealant by securing the path of the ultraviolet ray irradiated to the sealant in the liquid crystal dropping process.

나아가, 본 발명은 실런트 경화공정 완료 후에 상부 유리기판의 표시면에 차폐 부재를 부착함으로써 셀 공정 완료 후 베젤 영역이 보이지 않게 차폐할 수 있음과 아울러 빛샘 현상을 더욱 효과적으로 방지할 수 있다.Further, by attaching the shielding member to the display surface of the upper glass substrate after completion of the sealant hardening process, the bezel region can be shielded invisibly after completion of the cell process, and the light leakage phenomenon can be prevented more effectively.

더 나아가, 본 발명의 실시예에 따른 액정표시장치와 그 제조방법은 짧은 시간에 견고하게 실런트를 경화할 수 있고 그 경화도를 높일 수 있을 뿐만 아니라, 게이트 링크부를 게이트 금속 라우팅 패턴과 소스/드레인 금속 라우팅 패턴으로 형성하는 더블 라우팅 기술이나 게이트 링크부를 게이트 금속 라우팅 패턴만으로 형성하는 싱글 라우팅 기술 등을 자유롭게 선택할 수 있어 디자인(Design) 자유도를 높일 수 있다. Furthermore, the liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention can firmly seal the sealant in a short time and increase the degree of hardening thereof, It is possible to freely select a double routing technique for forming a routing pattern or a single routing technique for forming a gate link portion using only a gate metal routing pattern, thereby increasing the degree of design freedom.

이하, 도 2 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 2 to 12. FIG.

본 발명의 실시예에 따른 액정표시장치는 액정표시패널, 액정표시패널을 구 동하기 위한 구동회로를 구비한다. 구동회로는 도 2와 같이 원칩 형태의 집적회로(Integrated Circuit, IC)로 구현될 수 있다. A liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel and a driving circuit for driving the liquid crystal display panel. The driving circuit may be implemented as a one-chip type integrated circuit (IC) as shown in FIG.

액정표시패널의 액정층은 두 장의 유리기판 사이에 형성된다. 도 2는 하부 유리기판의 일측 가장자리를 보여 주는 도면이다. 하부 유리기판에는 화소 어레이 영역(PA)이 형성되고, 그 바깥에 배젤 영역(BZ)이 존재한다. 화소 어레이 영역(PA)은 데이터라인으로부터의 데이터전압에 따라 이미지를 표시하는 표시영역이다. 베젤 영역(BZ)은 비표시영역이다. The liquid crystal layer of the liquid crystal display panel is formed between two glass substrates. 2 is a view showing one side edge of a lower glass substrate. The pixel array region PA is formed on the lower glass substrate, and the bevel region BZ is present outside the pixel array region PA. The pixel array area PA is a display area for displaying an image in accordance with a data voltage from a data line. The bezel area BZ is a non-display area.

하부 유리기판의 화소 어레이 영역(PA)에는 컬럼방향의 데이터라인들(DL)과, 그 데이터라인들(DL)과 교차되는 라인 방향의 게이트라인들(GL)이 형성된다. 또한, 하부 유리기판의 화소 어레이 영역(PA)에는 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 형성된 TFT들, TFT들에 1 : 1로 접속된 액정셀의 화소전극들 및 스토리지 커패시터(Storage Capacitor) 등이 형성된다. 집적회로(IC)는 화소 어레이 영역(PA)의 하단에 존재하는 베젤 영역(BZ)의 하부 유리기판 상에 COG(Chip On Glass, COG) 공정으로 실장된다. 데이터라인들(DL)과 게이트라인들(GL) 각각은 베젤 영역(BZ)을 가로질러 집적회로(IC)의 출력단자들에 접속된다. 이를 위하여, 데이터라인들(DL)로부터 연장된 데이터 링크부는 화소 어레이 영역(PA) 하단 밖의 베젤 영역(BZ)을 가로질러 연장되고, 그 데이터 링크부의 끝단에 형성된 데이터 패드는 집적회로(IC)의 데이터 출력단자들에 접속된다. 게이트라인들(DL)로부터 연장되는 게이트 링크부는 화소 어레이 영역(PA)의 좌측 및/또는 우측 밖의 베젤 영역(BZ)을 가로질러 연장되며, 그 게이트 링크부의 끝단에 형성된 게이트 패드는 집 적회로(IC)의 게이트 출력단자들에 접속된다. Data lines DL in the column direction and gate lines GL in the line direction crossing the data lines DL are formed in the pixel array region PA of the lower glass substrate. TFTs formed at intersections of the data lines DL and the gate lines GL are formed in the pixel array region PA of the lower glass substrate, pixel electrodes of the liquid crystal cells connected to the TFTs at a ratio of 1: 1, A storage capacitor and the like are formed. An integrated circuit (IC) is mounted on a lower glass substrate of a bezel region BZ at the lower end of the pixel array region PA by a COG (Chip On Glass) process. Each of the data lines DL and gate lines GL is connected to the output terminals of the integrated circuit IC across the bezel region BZ. To this end, the data link portion extending from the data lines DL extends across the bezel region BZ outside the bottom of the pixel array region PA, and the data pad formed at the end of the data link portion is connected to the And is connected to the data output terminals. A gate link portion extending from the gate lines DL extends across a bezel region BZ on the left and / or right outside of the pixel array region PA, and a gate pad formed at the end of the gate link portion is connected to an integrated circuit IC).

액정표시패널의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. On the upper glass substrate of the liquid crystal display panel, a black matrix, a color filter, and a common electrode are formed.

공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다. 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. The common electrode is formed on the upper glass substrate in a vertical electric field driving method such as a TN (Twisted Nematic) mode and a VA (Vertical Alignment) mode, and a horizontal electric field such as IPS (In Plane Switching) mode and FFS (Fringe Field Switching) Is formed on the lower glass substrate together with the pixel electrode in the driving method. Polarizing plates having optical axes orthogonal to each other are attached to the upper glass substrate and the lower glass substrate, and an alignment film is formed on the inner surface in contact with the liquid crystal to set the pretilt angle of the liquid crystal.

이하의 실시예는 수직 전계방식의 액정표시장치를 예시하였지만 이에 한정되는 것이 아니라 본 발명은 어떠한 액정 모드에도 적용 가능하다.The following embodiments exemplify a vertical electric field type liquid crystal display device, but the present invention is applicable to any liquid crystal mode.

집적회로(IC)는 데이터 구동회로와 게이트 구동회로를 포함한다. 나아가, 집적회로(IC)는 타이밍 콘트롤러를 더 포함할 수 있다. 타이밍 콘트롤러는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하여 데이터 구동회로에 전달한다. 그리고 타이밍 콘트롤러는 데이터 인에이블신호(Data Enable, DE)와 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호들을 발생한다. 데이터 구동회로는 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 멀티플렉서, 출력버퍼 등을 포함하여 타이밍 콘트롤러의 제어 하에 디지털 비디오 데이터를 래치하고 디지털 비디오 데이터를 정극성/ 부극성 감마보상전압들로 변환하여 정극성/부극성 데이터전압을 발생한다. 데이터전압은 데이터라인들(DL)에 공급된다. 게이트 구동회로는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 포함하여 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다. The integrated circuit (IC) includes a data driving circuit and a gate driving circuit. Further, the integrated circuit (IC) may further include a timing controller. The timing controller samples digital video data (RGB) input from the outside and transfers the sampled data to the data driving circuit. The timing controller receives a timing signal such as a data enable signal (Data Enable) and a dot clock signal (CLK) and outputs a data timing control signal for controlling the operation timing of the data driving circuit and an operation timing of the gate driving circuit And generates gate timing control signals for controlling the gate control signals. The data driving circuit latches the digital video data under the control of the timing controller, including a shift register, a latch, a digital-to-analog converter, a multiplexer, an output buffer and the like, converts the digital video data into positive / negative gamma compensation voltages, Polarity / negative polarity data voltage. The data voltage is supplied to the data lines DL. The gate driving circuit includes a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for TFT driving of the liquid crystal cell, and an output buffer, and sequentially supplies gate pulses to the gate lines GL .

이와 같은 액정표시장치의 제조방법을 단계적으로 설명하면 다음과 같다. A method of manufacturing such a liquid crystal display device will be described step by step.

본 발명의 실시예에 따른 액정표시장치의 제조공정은 기판 세정, 기판 패터닝 공정, 배향막형성/러빙 공정, 기판 합착 및 액정 적하 공정, 실장 공정, 검사 공정, 리페어 공정 등을 포함한다. 기판세정 공정은 액정표시소자의 기판 표면에 오염된 이물질을 세정액으로 제거한다. The manufacturing process of a liquid crystal display device according to an embodiment of the present invention includes a substrate cleaning process, a substrate patterning process, an orientation film forming / rubbing process, a substrate adhering process and a liquid dropping process, a mounting process, an inspection process, and a repair process. The substrate cleaning process removes contaminants on the surface of the substrate of the liquid crystal display element with a cleaning liquid.

기판 패터닝 공정은 상부 유리기판(GLSU)에 형성되는 박막들을 패터닝하는 공정과, 하부 유리기판(GLSL)에 형성된 박막들을 패터닝하는 공정을 포함한다. 배향막형성/러빙 공정은 유리기판들 상에 배향막을 도포하고 그 배향막을 러빙포 등으로 러빙한다.The substrate patterning process includes a step of patterning the thin films formed on the upper glass substrate (GLSU), and a step of patterning the thin films formed on the lower glass substrate (GLSL). In the alignment film formation / rubbing process, an alignment film is applied on glass substrates and the alignment film is rubbed with a rubbing cloth or the like.

기판 합착 및 액정 적하 공정은 도 3과 같이 상/하부 유리기판(GLSU, GLSL) 중 어느 하나에 실런트(SL)를 드로잉하고 다른 기판에 액정(LC)을 적하(Dropping)한다. 상부 유리기판(GLSU)에 실런트(SL)가 형성되고, 하부 유리기판(GLSL)에 액정이 적하된 경우를 예를 들어 설명하면, 실런트(SL)가 형성된 상부 유리기판(GLSU)을 반전시켜 상부 스테이지(STGU)에 고정하고, 액정(LC)이 적하된 하부 유리기판(GLSL)을 하부 스테이지(STGL)에 고정한다. 실런트(SL)는 열경화성 실런트 나 광경화성 실런트가 선택될 수 있으나 본 발명은 자외선(UV)에 반응하여 경화되는 광경화성 실런트(SL)를 이용한다. 이와 같은 기판 합착 및 액정 적하 공정은 본원 출원인에 의해 기출원된 대한민국 공개 특허공보 제10-2007-0111040호 등에서 설명된 방법도 적용 가능하다. 3, the sealant SL is drawn on one of the upper and lower glass substrates GLSU and GLSL and the liquid crystal LC is dropped on the other substrate. The sealant SL is formed on the upper glass substrate GLSU and the liquid crystal is dropped on the lower glass substrate GLSL by reversing the upper glass substrate GLSU on which the sealant SL is formed, Is fixed to the stage STGU and the lower glass substrate GLSL to which the liquid crystal LC is dropped is fixed to the lower stage STGL. The sealant SL may be a thermosetting sealant or a photo-curable sealant, but the present invention uses a photo-curable sealant (SL) that is cured in response to ultraviolet (UV) radiation. Such a process for attaching a substrate and dropping a liquid crystal can also be applied to the method described in Korean Patent Laid-Open Publication No. 10-2007-0111040, which was filed by the present applicant.

이어서, 본 발명은 스테이지 구동장치를 구동시켜 상부 유리기판(GLSU)과 하부 유리기판(GLSL)을 얼라인시킨 후, 진공펌프를 구동시켜 진공상태에서 스테이지들(STGU, STGL) 중 적어도 어느 하나에 압력을 가하여 상부 유리기판(GLSU)과 하부 유리기판(GLSL)을 합착한다. 이 때, 액정층(LC)의 셀갭(g1)은 설계치의 셀갭(g2)보다 크게 설정된다. In the present invention, the stage driving device is driven to align the upper glass substrate (GLSU) and the lower glass substrate (GLSL), and then the vacuum pump is driven so that at least one of the stages STGU and STGL The upper glass substrate (GLSU) and the lower glass substrate (GLSL) are attached by applying pressure. At this time, the cell gap g1 of the liquid crystal layer LC is set to be larger than the cell gap g2 of the designed value.

이어서, 질소(N₂)를 투입하여 대기압으로 압력을 조정하면 합착된 유리기판들(GLSU, GLSL) 내의 압력과 외부 대기압의 압력차에 의해 설계치의 셀갭(g2)으로 작아진다. 이 상태에서 자외선 광원을 점등시켜 상부 스테이지(STGU)과 상부 유리기판(GLSU)을 통해 실런트(SL)에 자외선(UV)을 조사하여 실런트(SL)를 경화시킨다. Subsequently, when the pressure is adjusted to atmospheric pressure by injecting nitrogen (N ₂ ), the cell gap g 2 of the designed value is reduced by the pressure difference between the pressure in the glass substrates GLSU and GLSL and the external atmospheric pressure. In this state, the ultraviolet light source is turned on, and the sealant SL is cured by irradiating the sealant SL with ultraviolet rays through the upper stage STGU and the upper glass substrate GLSU.

실장공정은 집적회로(IC)를 하부 유리기판(GLSL) 상에 COG 공정으로 실장된다. 검사 공정은 집적회로(IC)에 대한 검사, 하부 유리기판(GLSL)에 형성된 데이터라인(DL)과 게이트라인(GL) 등의 신호배선 검사, 화소전극이 형성된 후에 실시되는 검사, 기판 합착 및 액정 적하 공정 후에 실시되는 검사를 포함한다. 리페어 공정은 검사 공정에 의해 리페어가 가능한 것으로 판정된 신호배선 불량, TFT 불량에 대한 복원 공정을 실시한다. The mounting process is implemented by a COG process on an integrated circuit (IC) on a lower glass substrate (GLSL). The inspection process includes an inspection for an integrated circuit (IC), a signal wiring inspection such as a data line DL and a gate line GL formed on a lower glass substrate GLSL, an inspection performed after the pixel electrode is formed, Includes inspections performed after the dropping process. In the repair process, a repair process for defective signal wiring and TFT defects determined to be repairable by the inspection process is performed.

본 발명의 실시예에 따른 액정표시장치와 그 제조방법은 네로우 베젤화하기 위하여, 도 2와 같이 게이트라인들(GL)의 게이트 링크부를 우회하는 라우팅 배선들(RT)로 형성하고, 기판 패터닝 공정에서 게이트 링크부를 도 4, 도 6 및 도 7과 같이 게이트 금속 패턴과 소스/드레인금속 패턴으로 나누어 형성한다. 따라서, 게이트 링크부의 라우팅 배선들(RT)은 도 4, 도 6 및 도 7과 같이 게이트 금속 라우팅 패턴(GRT)과 소스/드레인 금속 라우팅 패턴(SRT)을 포함한다. The liquid crystal display device and the method of manufacturing the same according to the embodiment of the present invention are formed with routing wirings RT that bypass the gate link portion of the gate lines GL as shown in FIG. 2 in order to narrow bezel, In the process, the gate link portion is formed by dividing the gate metal pattern and the source / drain metal pattern as shown in Figs. 4, 6 and 7. Accordingly, the routing interconnects RT of the gate link portion include a gate metal routing pattern GRT and a source / drain metal routing pattern SRT as shown in Figs. 4, 6 and 7.

도 4 내지 도 7은 본 발명의 제1 실시예에 따른 액정표시장치의 구조를 상세히 나타내는 도면들이다. FIGS. 4 to 7 are views showing a detailed structure of a liquid crystal display device according to a first embodiment of the present invention.

도 4를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 화소 어레이 영역(PA)에 TFT 어레이가 형성되고 베젤 영역(BZ)에 라우팅 패턴(GRT, SRT)이 형성된 하부 유리기판(GLSL)과, 화소 어레이 영역(PA)에 컬러필터 및 블랙 매트릭스 어레이가 형성되고 베젤 영역(BZ)에 다수의 개구공들이 형성된 블랙 매트릭스(BM)가 형성된 상부 유리기판(GLSU)를 구비한다. 4, the liquid crystal display according to the first embodiment of the present invention includes a lower glass substrate (e.g., a glass substrate) having a TFT array formed in a pixel array region PA and routing patterns GRT and SRT formed in a bezel region BZ And an upper glass substrate GLSU on which a black matrix BM having a color filter and a black matrix array formed in a pixel array region PA and a plurality of apertures formed in a bezel region BZ is formed.

하부 유리기판(GLSL)의 화소 어레이 영역(PA)은 TFT의 게이트전극(G), 게이트 절연막(GI), 액티브 반도체 패턴(ACT), TFT의 소스전극(S) 및 드레인전극(D), 보호막(PAS), 및 화소전극(PXL)를 구비한다. 또한, 하부 유리기판(GLSL)의 화소 어레이 영역(PA)은 TFT의 소스전극들(S)과 연결되는 컬럼방향의 데이터라인들(DL)과, TFT의 게이트전극(G)과 연결되는 라인방향의 게이트라인들(GL)을 구비한다. 화소전극(PXL)은 보호막(PAS)을 관통하여 TFT의 드레인전극(D)의 일부를 노출시키는 콘택홀(CNT)을 통해 드레인전극(D)에 접속된다. The pixel array region PA of the lower glass substrate GLSL includes the gate electrode G of the TFT, the gate insulating film GI, the active semiconductor pattern ACT, the source electrode S and the drain electrode D of the TFT, (PAS), and a pixel electrode (PXL). The pixel array region PA of the lower glass substrate GLSL includes data lines DL in the column direction connected to the source electrodes S of the TFTs and data lines DL in the column direction connected to the gate electrodes G of the TFTs And the gate lines GL of the memory cell array. The pixel electrode PXL is connected to the drain electrode D through a contact hole CNT which penetrates the protective film PAS and exposes a part of the drain electrode D of the TFT.

하부 유리기판(GLSL)의 베젤 영역(BZ)은 게이트 금속 라우팅 패턴(GRT),게이트절연막(GI), 소스/드레인 금속 라우팅 패턴(SRT) 및 보호막(PAS)을 구비한다. 게이트 금속 라우팅 패턴(GRT)은 게이트라인들(GL)로부터 연장되어 집적회로(IC) 쪽으로 굽어진다. 소스/드레인 금속 라우팅 패턴(SRT)은 도시하지 않은 콘택홀을 통해 게이트라인들(GL)과 접속되고 집적회로(IC) 쪽으로 굽어진다. 또한, 하부 유리기판(GLSL)의 베젤 영역(BZ)은 도시하지 않은 백라이트(Back-light)와 대향하는 하부 유리기판(GLSL)의 배면에 광차단층(SLD)을 형성한다. 광차단층(SLD)은 흑색필름으로 선택되어 접착제로 하부 유리기판(GLSL)에 접착된다. 이 광차단층(SLD)은 베젤 영역(BZ)으로 입사되는 빛을 차단하여 표시화상의 가장자리에서 밝게 보이는 빛샘(Light leakage) 현상을 방지한다. The bezel region BZ of the lower glass substrate GLSL includes a gate metal routing pattern GRT, a gate insulating film GI, a source / drain metal routing pattern SRT, and a protective film PAS. The gate metal routing pattern GRT extends from the gate lines GL and curves toward the integrated circuit (IC). The source / drain metal routing pattern SRT is connected to the gate lines GL via a contact hole (not shown) and is bent toward the integrated circuit (IC). The bezel region BZ of the lower glass substrate GLSL forms a light blocking layer SLD on the backside of the lower glass substrate GLSL opposite to a backlight not shown. The light blocking layer (SLD) is selected as a black film and bonded to the lower glass substrate (GLSL) with an adhesive. The light blocking layer SLD shields light incident on the bezel area BZ to prevent light leakage that appears bright at the edge of the display image.

네로우 베젤을 구현하기 위하여 게이트 금속 라우팅 패턴(GRT)과 소스/드레인 금속 라우팅 패턴(SRT)이 하부 유리기판(GLSL)에 조밀하게 배치되면 자외선이 게이트 링크부를 거의 통과하지 못하므로 기판 합착 및 액정 적하 공정에서 실런트(SL)를 경화시키지 못한다. 더욱이, 원치 않는 빛샘 현상을 방지하기 위한 접착되는 광차단층(SLD)으로 인하여 기판 합착 및 액정 적하 공정에서 실런트(SL)를 경화시키기 위하여 하부 유리기판(GLSL) 아래에서 자외선(UV)을 조사하는데에 실효성이 없다. 따라서, 본 발명은 전술한 바와 같이 기판 합착 및 액정 적하 공정에서 상부 유리기판(GLSU)을 통해 자외선(UV)을 조사하여 실런트(SL)를 경화시킨다. 이를 위하여, 본 발명의 제1 실시예에 따른 액정표시장치와 그 제조방법은 상부 유리기판(GLSU)의 베젤 영역(BZ)에 형성된 블랙 매트릭스를 패터닝하여 그 블랙 매트릭 스에 다수의 개구공들(Openings)을 형성하여 자외선의 진행경로를 확보한다. When the gate metal routing pattern GRT and the source / drain metal routing pattern SRT are densely arranged on the lower glass substrate GLSL to implement the narrow bezel, ultraviolet rays hardly pass through the gate link portion, The sealant SL can not be cured in the dropping process. Furthermore, due to the light shielding layer (SLD) adhered to prevent unwanted light leakage, ultraviolet rays (UV) are irradiated below the lower glass substrate (GLSL) in order to cure the sealant (SL) It does not work. Accordingly, the present invention cures the sealant SL by irradiating ultraviolet rays (UV) through the upper glass substrate (GLSU) in the process of bonding the substrate and dropping the liquid crystal as described above. For this purpose, the liquid crystal display according to the first embodiment of the present invention and its manufacturing method are formed by patterning a black matrix formed in a bezel region BZ of an upper glass substrate (GLSU) to form a plurality of apertures Openings are formed to secure the path of ultraviolet rays.

상부 유리기판(GLSU)의 화소 어레이 영역(PA)은 컬러필터(CF), 블랙 매트릭스(BM), 오버코트층(OL), 및 공통전극(COM)을 구비한다. 컬러필터(CF)는 각 액정셀들의 개구부에 형성되어 컬러 영상의 재현이 가능하도록 R, G 및 B 파장의 빛을 선택적으로 필터링한다. 블랙 매트릭스(BM)은 액정셀들의 경계부에 형성되어 외부로부터의 빛을 차단하고 이웃한 액정셀들로부터 입사되는 빛을 차단하여 표시영상에서 콘트라스트와 크로스토크를 줄인다. 오버코트층(OL)은 컬러필터(CF)와 블랙 매트릭스(BM)를 덮어 표면을 평탄하게 한다. 공통전극(COM)에는 공통전압(Vcom)이 형성된다. 공통전극(COM)은 수평 전계 방식에서 하부 유리기판(GLSL) 상에 형성된다. The pixel array region PA of the upper glass substrate GLSU includes a color filter CF, a black matrix BM, an overcoat layer OL, and a common electrode COM. The color filter CF is formed at the opening of each liquid crystal cell to selectively filter R, G, and B light so that a color image can be reproduced. The black matrix BM is formed at the boundary of the liquid crystal cells to block the light from the outside and block the light incident from neighboring liquid crystal cells, thereby reducing contrast and crosstalk in the display image. The overcoat layer OL covers the color filter CF and the black matrix BM to flatten the surface. A common voltage Vcom is formed on the common electrode COM. The common electrode COM is formed on the lower glass substrate GLSL in the horizontal electric field system.

상부 유리기판(GLSU)의 베젤 영역(BZ)은 도 4 및 도 5와 같이 다수의 개구공들(OPN)이 형성된 블랙 매트릭스(BM) 및 오버코트층(OL)을 구비한다. 블랙 매트릭스를 관통하는 개구공들(OPN)은 기판 합착 및 액정 적하 공정에서 자외선(UV)의 진행경로를 확보한다. 이러한 개구공들(OPN)은 도 5와 같이 장공 형태로 패터닝되거나 도 10과 같이 원형공 형태로 패터닝될 수 있으며, 패터닝공정에서 마스크의 패턴만 변경하면 장공, 원형공 형태 뿐 만 아니라 그 이외에도 다양한 형태로 패터닝 가능하다. 도 5에서 알 수 있는 바와 같이, 베젤 영역(BZ)의 블랙 매트릭스 패턴(BMPTN)에 형성된 개구공(OPN)은 기판 합착 공정에서 허용 가능한 얼라인 오차를 고려하여 실런트(SL)의 도포영역에서 화소 어레이 영역(PA) 쪽으로 확보된 마진영역(MGN)만큼 더 형성된다. 여기서, 마진영역(MGN)은 대략 0.3mm 정도이다. 게이트 링크부에서, 소스/드레인 금속 라우팅 패턴(SRT)은 도 6 및 도 7과 같이 게이트절연막(GI)을 관통하는 콘택홀을 게이트라인(GL)에 연결된다. 베젤 영역(BZ)에서 개구공들(OPN)만큼 제거되는 블랙 매트릭스의 제거부분은 액정 적하 공정에서 실런트(SL)의 경화속도와 경화 정도를 고려하여 게이트 링크부와 중첩되는 베젤 영역(BZ)의 면적 대비 60% 내지 100% 정도가 바람직하다. The bezel area BZ of the upper glass substrate GLSU includes a black matrix BM and an overcoat layer OL formed with a plurality of apertures OPN as shown in Figs. The apertures (OPN) penetrating through the black matrix ensure the path of ultraviolet (UV) travel in the substrate adhesion and liquid crystal dropping process. The opening holes OPN may be patterned in the form of a long hole as shown in FIG. 5, or may be patterned in the form of a circular hole as shown in FIG. 10. In the patterning process, if only the pattern of the mask is changed, Lt; / RTI > 5, the opening hole OPN formed in the black matrix pattern BMPTN of the bezel region BZ is formed in the coating region of the sealant SL in consideration of the allowable alignment error in the substrate laminating process, And is further formed as a margin area MGN secured to the array area PA. Here, the margin area MGN is approximately 0.3 mm. In the gate link portion, the source / drain metal routing pattern SRT is connected to the gate line GL through the contact hole passing through the gate insulating film GI, as shown in Figs. The removal portion of the black matrix removed by the opening holes OPN in the bezel region BZ is a portion of the bezel region BZ overlapping the gate link portion in consideration of the curing speed and the degree of curing of the sealant SL in the liquid dropping process It is preferably about 60% to 100% of the area.

상부 유리기판(GLSU)과 하부 유리기판(GLSL)의 제조방법을 상세히 설명하면 다음과 같다. The manufacturing method of the upper glass substrate (GLSU) and the lower glass substrate (GLSL) will be described in detail as follows.

하부 유리기판(GLSL) 상에 스퍼터링 방법 등의 증착 방법을 이용하여 게이트 금속이 형성된다. 본 발명은 포토리소그래피(Photorithograph) 공정을 이용하여 그 게이트 금속을 패터닝하여 게이트라인(GL), 게이트라인(GL)에 접속된 TFT의 게이트 전극(G), 게이트 링크부의 게이트 금속 라우팅 패턴(GRT), 게이트 금속 라우팅 패턴(GRT)의 끝단에 연결된 게이트 패드부의 게이트 패드 하부전극 등을 포함하는 게이트 금속 패턴들을 형성한다. 게이트 금속으로는 알루미늄(Al), 알루미늄/네오듐(Al/Nd)을 포함하는 알루미늄계 금속 등이 이용될 수 있다. A gate metal is formed on the lower glass substrate (GLSL) by a deposition method such as a sputtering method. The present invention is characterized in that the gate metal GL is patterned using a photolithography process to form gate electrodes G of the TFTs connected to the gate lines GL and gate metal routing patterns GRT of the gate- , A gate pad lower electrode of the gate pad portion connected to the end of the gate metal routing pattern (GRT), and the like. As the gate metal, aluminum (Al), aluminum-based metal including aluminum / neodymium (Al / Nd), and the like can be used.

본 발명은 게이트 금속 패턴들을 덮도록 하부 유리기판(GLSL)과 게이트 금속 패턴들 상에 SiO₂, SiNx 등의 무기 절연재료로 게이트절연막(GI)을 증착한 후에, 포토리소그래피 공정을 이용하여 그 게이트절연막(GI)을 관통하여 게이트라인들(GL)의 일부를 노출시키는 링크부 콘택홀을 형성한다. 이어서, 본 발명은 포토리소그래피 공정을 이용하여 게이트절연막(GI) 위에 활성층 및 오믹 접촉층을 포함하는 액티브 반도체 패턴(ACT)과, 그 액티브 반도체 패턴(ACT) 상에 데이터라인(DL), 데이터라인(DL)과 연결된 TFT의 소스 전극(S), TFT의 드레인 전극(D), 링크부 콘택홀을 통해 게이트라인들(GL)과 접속되는 게이트 링크부의 소스/드레인 금속 라우팅 패턴(SRT), 데이터라인들(GL)로부터 연장된 데이터 링크부, 데이터 링크부의 끝단에 연결되는 데이터 패드의 하부전극 등을 포함하는 소스/드레인 금속 패턴들을 형성한다. 액티브 반도체 패턴(ACT)의 활성층은 불순물이 도핑되지 않은 비정질실리콘이며, 오믹 접촉층은 N형 또는 P형의 불순물이 도핑된 비정질 실리콘이다. 소스/드레인 금속은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속이 이용될 수 있다. The present invention is a method of forming a gate insulating film on a lower glass substrate (GLSL) and gate metal patterns to cover the gate metal patterns by depositing a gate insulating film (GI) with an inorganic insulating material such as SiO ₂ , SiNx, And a link portion contact hole is formed through the insulating film GI to expose a part of the gate lines GL. Next, the present invention relates to an active semiconductor pattern (ACT) including an active layer and an ohmic contact layer on a gate insulating film (GI) using a photolithography process, a data line (DL) on the active semiconductor pattern A drain electrode D of the TFT, a source / drain metal routing pattern SRT of a gate link portion connected to the gate lines GL through a link portion contact hole, data Forming a source / drain metal pattern including a data link portion extending from the lines GL, a lower electrode of a data pad connected to an end of the data link portion, and the like. The active layer of the active semiconductor pattern (ACT) is amorphous silicon not doped with impurities, and the ohmic contact layer is amorphous silicon doped with N type or P type impurities. As the source / drain metal, a metal such as molybdenum (Mo), copper (Cu), or the like may be used.

이어서, 본 발명은 소스/드레인 금속 패턴들을 덮도록 하부 유리기판(GLSL)과 소스/드레인 금속 패턴들 상에 무기 또는 유기 절연재료로 이루어진 보호막(PAS)을 형성하고, 포토리소그래피 공정을 이용하여 보호막(PAS)을 관통하여 TFT의 드레인 전극(D)을 노출시키는 콘택홀, 보호막(PAS)을 관통하여 데이터 패드의 하부 전극을 노출시키는 콘택홀, 보호막(PAS)과 게이트 절연막(GI)을 관통하여 게이트 패드의 하부 전극을 노출시키는 콘택홀 등을 형성한다. Then, the present invention forms a protective film (PAS) made of an inorganic or organic insulating material on the lower glass substrate (GLSL) and the source / drain metal patterns so as to cover the source / drain metal patterns, A contact hole penetrating the passivation layer PAS to expose the drain electrode D of the TFT, a contact hole penetrating the passivation layer PAS to expose the lower electrode of the data pad, a passivation layer PAS and a gate insulating layer GI A contact hole exposing the lower electrode of the gate pad, and the like are formed.

이어서, 본 발명은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등에서 선택된 투명 도전막을 보호막(PAS) 상에 스퍼터링 등의 증착 방법으로 증착하고, 포토리소그래피 공정을 이용하여 그 투명 도전막을 패터닝한다. 이 공정에 의해 형성되는 투명 도전막 패턴들은 콘택홀을 통해 TFT의 드레인 전극(D)과 접속되는 화소전극(PXL), 콘택홀을 통해 데이터 패드의 하부 전극과 접속되는 데이터 패드의 상부 전극, 콘택홀을 통해 게이트 패드의 하부 전극과 접속되는 게이트 패드의 상부 전극 등을 포함한다. Next, the present invention provides a method of manufacturing a semiconductor device, which comprises the steps of: (a) forming a first electrode on a substrate, the first electrode being selected from indium tin oxide (ITO), tin oxide (TO), indium tin zinc oxide (ITZO), indium zinc oxide A transparent conductive film is deposited on the protective film PAS by a vapor deposition method such as sputtering and the transparent conductive film is patterned by using a photolithography process. The transparent conductive film patterns formed by this process include a pixel electrode PXL connected to the drain electrode D of the TFT through the contact hole, an upper electrode of the data pad connected to the lower electrode of the data pad through the contact hole, An upper electrode of the gate pad connected to the lower electrode of the gate pad through the hole, and the like.

상부 유리기판의 제조방법은 먼저 수지 또는 금속 블랙 매트릭스 재료를 상부 유리기판(GLSU) 상에 형성한 후에 포토리소그래피 공정으로 그 블랙 매트릭스 재료를 패터닝하여 화소 어레이 영역(PA)과 베젤 영역(BZ)에서 원하는 형태로 블랙 매트릭스(BM)를 형성한다. 이어서, 본 발명은 R 컬러필터(CF), G 컬러필터(CF) 및 B 컬러필터(B)를 순차적으로 상부 유리기판(GLSU) 상에 형성한 후에 그 위에 유기재료로 오버코트층(OL)을 형성한 다음, 투명 도전막으로 이루어진 공통전극(COM)을 형성한다. A method of manufacturing an upper glass substrate is such that a resin or metal black matrix material is first formed on an upper glass substrate (GLSU), and then the black matrix material is patterned by a photolithography process so as to form a pixel array region PA and a bezel region BZ A black matrix (BM) is formed in a desired shape. The present invention is characterized in that an R color filter CF, a G color filter CF and a B color filter B are sequentially formed on an upper glass substrate GLSU and then an overcoat layer OL And then a common electrode COM made of a transparent conductive film is formed.

도 8 및 도 9는 본 발명의 제2 실시예에 따른 액정표시장치의 구조를 상세히 나타내는 도면들이다. 8 and 9 are views showing the structure of a liquid crystal display according to a second embodiment of the present invention in detail.

도 8 및 도 9를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치에서 상부 유리기판(GLSU)의 베젤 영역(BZ)을 제외한 다른 부분은 전술한 제1 실시예와 실질적으로 동일하므로 동일한 부분에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다. 8 and 9, other portions of the upper glass substrate GLSU except the bezel region BZ in the liquid crystal display device according to the second embodiment of the present invention are substantially the same as those in the first embodiment The same parts are denoted by the same reference numerals, and a detailed description thereof will be omitted.

상부 유리기판(GLSU)의 베젤 영역(BZ)을 살펴 보면, 게이트 금속 라우팅 패턴(GRT)과 소스/드레인 금속 라우팅 패턴(SRT)을 포함한 게이트 링크부와 중첩되는 베젤 영역(BZ)에서 대부분의 블랙 매트릭스가 제거된다. 그 결과, 게이트 링크부와 중첩되는 베젤 영역(BZ)의 면적 대비 블랙 매트릭스가 90% 내지 100% 제거된다. 제조공정에서는 블랙 매트릭스 패터닝공정에서 마스크의 패턴만으로 도 8 및 도 9 와 같이 게이트 링크부와 중첩되는 베젤 영역(BZ)의 대부분에서 블랙 매트릭스(BM)를 제거할 수 있다. In the bezel region BZ of the upper glass substrate GLSU, the majority of the black in the bezel region BZ overlapping the gate link portion including the gate metal routing pattern GRT and the source / drain metal routing pattern SRT, The matrix is removed. As a result, the black matrix is removed by 90% to 100% of the area of the bezel area BZ overlapping with the gate link part. In the manufacturing process, the black matrix BM can be removed from most of the bezel regions BZ overlapping the gate link portions as shown in FIGS. 8 and 9 only by the pattern of the mask in the black matrix patterning process.

도 11 및 도 12는 본 발명의 제3 실시예에 따른 액정표시장치의 구조를 상세히 나타내는 도면들이다. 11 and 12 are views showing the structure of a liquid crystal display according to a third embodiment of the present invention in detail.

도 11 및 도 12를 참조하면, 본 발명의 제3 실시예에 따른 액정표시장치에서 상부 유리기판(GLSU)의 베젤 영역(BZ)을 제외한 다른 부분은 전술한 제1 및 제2 실시예와 실질적으로 동일하므로 동일한 부분에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다. 11 and 12, in the liquid crystal display according to the third embodiment of the present invention, other portions of the upper glass substrate GLSU except for the bezel regions BZ are substantially the same as the first and second embodiments The same parts are denoted by the same reference numerals, and a detailed description thereof will be omitted.

상부 유리기판(GLSU)의 베젤 영역(BZ)을 살펴 보면, 게이트 링크부와 중첩되는 베젤 영역(BZ)에서 일부 또는 대부분의 블랙 매트릭스가 제거된 상부 유리기판(GLSU)의 표시면에는 실런트(SL) 경화공정 완료 후에 차폐 부재(SLD2)가 부착된다. 차폐 부재(SLD2)로는 흑색 테이프, 흑색 필름 등과 같이 얇은 두께로 광을 차폐할 수 있는 것이라면 어느 것이든지 가능하다. 이러한 차폐 부재(SLD2)는 액정표시장치의 셀 공정 완료 후 베젤 영역(BZ)이 보이지 않게 차폐함과 아울러 표시화상의 가장자리에서 밝게 보이는 빛샘(Light leakage) 현상을 방지하는 광차단층(SLD)을 보완한다. 물론, 차후에 부착 또는 체결되는 상부 편광판이나 탑 케이스에 의해 어느 정도 차폐는 가능하지만, 확실한 차폐 및 빛샘 방지를 위해 상기 차폐 부재(SLD2)를 개재함이 바람직하다.The bezel region BZ of the upper glass substrate GLSU has a sealant SL on the display surface of the upper glass substrate GLSU in which a part or most of the black matrix is removed from the bezel region BZ overlapping the gate link portion, ) After completion of the curing process, the shielding member SLD2 is attached. As the shielding member SLD2, any one capable of shielding light with a thin thickness such as a black tape or a black film can be used. This shielding member SLD2 compensates the light blocking layer (SLD) that prevents the bezel region BZ from being visible after completing the cell process of the liquid crystal display device and prevents the light leakage phenomenon that appears bright at the edge of the display image do. Of course, it is preferable to interpose the shielding member SLD2 for reliable shielding and light leakage prevention although shielding can be performed to some extent by the upper polarizer or the top case attached or fastened later.

본 발명은 전술한 실시예와 같이 게이트 링크부를 게이트 금속 라우팅 패턴(GRT)과 소스/드레인 금속 라우팅 패턴(SRT)으로 형성하는 경우에 그 게이트 링 크부와 중첩되는 베젤 영역(BZ)에서 블랙 매트릭스를 부분적으로 제거하여 기판 합착 및 액정 적하 공정에서 실런트(SL)에 조사되는 자외선의 진행경로를 확보할 수 있다. In the present invention, in the case where the gate link portion is formed of the gate metal routing pattern (GRT) and the source / drain metal routing pattern (SRT) as in the above embodiment, the black matrix is formed in the bezel region BZ overlapping the gate ring portion It is possible to secure the path of the ultraviolet ray irradiated to the sealant SL in the substrate adhesion and liquid crystal dropping process.

나아가, 본 발명은 실런트(SL) 경화공정 완료 후에 상부 유리기판(GLSU)의 표시면에 차폐 부재(SLD2)를 부착함으로써 셀 공정 완료 후 베젤 영역(BZ)이 보이지 않게 차폐할 수 있음과 아울러 빛샘 현상을 더욱 효과적으로 방지할 수 있다.Further, since the bezel region BZ can be invisibly shielded after the completion of the cell process by attaching the shielding member SLD2 to the display surface of the upper glass substrate GLSU after completion of the sealant (SL) curing process, The phenomenon can be more effectively prevented.

본 발명은 게이트 링크부를 게이트 금속 라우팅 패턴(GRT)과 소스/드레인 금속 라우팅 패턴(SRT)으로 형성하는 패널에만 한정되는 것이 아니라, 게이트 링크부를 게이트 금속 라우팅 패턴(GRT)으로만 형성하는 패널에도 적용 가능하다. 이는 게이트 링크부를 게이트 금속 라우팅 패턴(GRT)으로만 형성하는 패널에서도 네로우 베젤화하면 그 베젤 영역에서 게이트 금속 라우팅 패턴(GRT)들이 조밀하게 밀집하고 그 결과 기판 합착 및 액정 적하 공정에서 실런트에 조사되는 자외선의 경로가 차단되기 때문이다. The present invention is not limited to a panel in which the gate link portion is formed of a gate metal routing pattern (GRT) and a source / drain metal routing pattern (SRT), but also to a panel in which a gate link portion is formed only of a gate metal routing pattern (GRT) It is possible. In the case of a narrow bezel, the gate metal routing patterns (GRT) are densely packed in the bezel region, and as a result, the sealant is irradiated in the process of adhesion and liquid crystal dropping The path of ultraviolet light is blocked.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 액티브 매트릭스 액정표시장치의 구조를 나타내는 도면.1 is a view showing the structure of an active matrix liquid crystal display device;

도 2는 본 발명의 실시예에 따른 액정표시장치에서 하부 유리기판의 구조 일부를 보여 주는 평면도.2 is a plan view showing a part of a structure of a lower glass substrate in a liquid crystal display device according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 액정표시장치의 제조방법에서 액정 적하 공정을 나타내는 도면. 3 is a view illustrating a liquid crystal dropping process in a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

도 4는 도 2에서 선"Ⅰ-Ⅰ'"을 따라 절취하여 본 발명의 제1 실시예에 따른 베젤 영역의 단면을 나타내고 이와 함께 화소 어레이 영역의 단면을 보여 주는 단면도. 4 is a cross-sectional view of a bezel region according to a first embodiment of the present invention taken along the line "I-I" "

도 5는 도 4에 도시된 블랙 매트릭스 패턴을 보여 주는 평면도. 5 is a plan view showing the black matrix pattern shown in Fig.

도 6은 게이트 금속 라우팅 패턴, 소스/드레인 금속 라우팅 패턴 및 그 라우팅 패턴들과 연결되는 게이트라인들을 보여 주는 평면도. 6 is a plan view showing gate metal routing patterns, source / drain metal routing patterns, and gate lines associated with the routing patterns.

도 7은 도 6에서 선 "Ⅱ-Ⅱ'"를 따라 절취하여 소스/드레인 금속 라우팅 패턴들 및 그와 연결되는 게이트라인들을 보여 주는 단면도. 7 is a cross-sectional view taken along line "II-II" in FIG. 6 to show source / drain metal routing patterns and gate lines connected thereto;

도 8은 도 2에서 선"Ⅰ-Ⅰ'"을 따라 절취하여 본 발명의 제2 실시예에 따른 베젤 영역의 단면을 나타내고 이와 함께 화소 어레이 영역의 단면을 보여 주는 단면도. 8 is a cross-sectional view of a bezel region according to a second embodiment of the present invention taken along the line "I-I" "

도 9는 도 8에 도시된 블랙 매트릭스 패턴을 보여 주는 평면도. FIG. 9 is a plan view showing the black matrix pattern shown in FIG. 8; FIG.

도 10은 본 발명의 다른 실시예에 따른 블랙 매트릭스를 보여 주는 평면도. 10 is a plan view showing a black matrix according to another embodiment of the present invention.

도 11 및 도 12는 도 2에서 선"Ⅰ-Ⅰ'"을 따라 절취하여 본 발명의 제3 실시 예에 따른 베젤 영역의 단면을 나타내고 이와 함께 화소 어레이 영역의 단면을 보여 주는 단면도. Figs. 11 and 12 are cross-sectional views of a bezel region according to a third embodiment of the present invention taken along the line "I-I"

〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art

PA : 화소 어레이 영역 BZ : 베젤 영역PA: pixel array area BZ: bezel area

RT : 게이트 링크부의 라우팅 배선 GRT : 게이트 금속 라우팅 패턴RT: routing wiring of gate link part GRT: gate metal routing pattern

SRT : 소스/드레인 금속 라우팅 패턴 GLSU, GLSL : 유리기판SRT: Source / drain metal routing pattern GLSU, GLSL: Glass substrate

BM : 블랙 매트릭스 SL : 실런트BM: Black Matrix SL: Sealant

STGU, STGL : 스테이지 IC : 집적회로STGU, STGL: Stage IC: Integrated Circuit

GI : 게이트절연막 ACT : 액티브 반도체 패턴GI: Gate insulating film ACT: Active semiconductor pattern

TFT : 박막 트랜지스터 PAS : 보호막TFT: Thin film transistor PAS: Protective film

PXL : 화소전극 CF : 컬러필터PXL: pixel electrode CF: color filter

OL : 오버코트층 COM : 공통전극OL: Overcoat layer COM: Common electrode

SLD : 광차단층 SLD2 : 차폐 부재SLD: light blocking layer SLD2: shielding member

Claims

A first substrate including data lines and gate lines intersecting with each other in a pixel array region in which an image is displayed and a gate link portion extending from the gate lines in a bezel region outside the pixel array region;

A second substrate on which color filters and a black matrix are formed in the pixel array region and the black matrix is partially removed in a portion overlapping the gate link portion in the bezel region; And

And a sealant formed on the bezel region and joining the first and second substrates and defining a liquid crystal layer between the first and second substrates;

The gate-

A plurality of gate metal routing patterns extending from the gate lines; And

And a plurality of source / drain metal routing patterns formed of the same metal as the data lines and connected to the gate lines through an insulating layer.

The method according to claim 1,

And a plurality of aperture holes are formed in the black matrix at a portion overlapping the gate link portion.

delete

A second substrate on which color filters and a black matrix are formed in the pixel array region and the black matrix is removed in a portion overlapping the gate link portion in the bezel region; And

The gate-

A plurality of gate metal routing patterns extending from the gate lines; And

The method according to claim 1 or 4,

And a shielding member attached to a display surface of the second substrate overlapping the gate link portion in the bezel region.

A first substrate including data lines and gate lines intersecting with each other in a pixel array region in which an image is displayed and a gate link portion extending from the gate lines in a bezel region outside the pixel array region, A method of manufacturing a liquid crystal display device having color filters and a second substrate on which a black matrix is formed,

A plurality of gate metal routing patterns extending from the gate lines are formed on the first substrate and a plurality of source / drain regions formed of the same metal as the data lines and connected to the gate lines through the insulating layer, Forming metal routing patterns on the first substrate, wherein the gate metal routing patterns and the source / drain metal routing patterns form the gate link portion;

Providing the second substrate with the black matrix partially removed from the bezel region;

Dropping liquid crystal on a pixel array region of one of the first and second substrates and forming a sealant on a bezel region of another substrate;

Attaching the first and second substrates together with the liquid crystal and the sealant facing each other; And

And irradiating light through the bezel region of the second substrate from which the black matrix is partially removed to induce curing of the sealant.

The method according to claim 6,

Wherein a plurality of apertures are formed in the black matrix at a portion overlapping the gate link portion.

delete

Providing the second substrate from which the black matrix is removed in the bezel region;

10. The method according to claim 6 or 9,

Further comprising the step of attaching a shielding member to the display surface of the second substrate overlapping the gate link portion in the bezel region after the curing of the sealant is completed.