JP2010250014A - Liquid crystal display device and method for manufacturing liquid crystal display device - Google Patents

Liquid crystal display device and method for manufacturing liquid crystal display device Download PDF

Info

Publication number
JP2010250014A
JP2010250014A JP2009098348A JP2009098348A JP2010250014A JP 2010250014 A JP2010250014 A JP 2010250014A JP 2009098348 A JP2009098348 A JP 2009098348A JP 2009098348 A JP2009098348 A JP 2009098348A JP 2010250014 A JP2010250014 A JP 2010250014A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
lines
scanning
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009098348A
Other languages
Japanese (ja)
Inventor
Kazuyuki Harada
和幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2009098348A priority Critical patent/JP2010250014A/en
Publication of JP2010250014A publication Critical patent/JP2010250014A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device excelling in display quality, and to provide a method for manufacturing the liquid crystal display device. <P>SOLUTION: The liquid crystal display device includes: an array substrate that has a plurality of signals lines 20, a plurality of scanning lines 15, a plurality of switching elements and a plurality of pixel electrodes; a counter substrate that has a common electrode; a liquid crystal layer; a scanning line-driving circuit 30 supplying the plurality of scanning lines with driving signals; a scanning line control circuit 40 controlling the scanning line-driving circuit to supply the plurality of scanning lines with the driving signals to turn on all of the plurality of switching elements; an image signal output section for supplying the plurality of signal lines with image signals; and a signal line control circuit 60 for supplying the plurality of signal lines simultaneously with a common signal. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、液晶表示装置及び液晶表示装置の製造方法に関する。   The present invention relates to a liquid crystal display device and a method for manufacturing a liquid crystal display device.

近年、画像を表示する画像表示装置として、例えば、液晶表示パネルを備えた液晶表示装置が用いられている。液晶表示パネルは、ガラス基板を有したアレイ基板を備えている。ガラス基板上には、複数の信号線及び複数の走査線が交差して配設されている。信号線及び走査線で囲まれた領域には画素がそれぞれ形成されている。各画素は、信号線及び走査線の各交差部に設けられた薄膜トランジスタ(以下、TFTと称する)と、このTFTに接続された画素電極とを有している。   In recent years, for example, a liquid crystal display device including a liquid crystal display panel has been used as an image display device for displaying an image. The liquid crystal display panel includes an array substrate having a glass substrate. On the glass substrate, a plurality of signal lines and a plurality of scanning lines are arranged to intersect each other. Pixels are formed in regions surrounded by signal lines and scanning lines. Each pixel has a thin film transistor (hereinafter referred to as TFT) provided at each intersection of a signal line and a scanning line, and a pixel electrode connected to the TFT.

また、液晶表示パネルは、対向基板と、液晶層とをさらに備えている。対向基板は、他のガラス基板と、この他のガラス基板上に形成された共通電極等を有している。液晶層は、隙間を保持して対向配置されたアレイ基板及び対向基板の間に挟持されている。   The liquid crystal display panel further includes a counter substrate and a liquid crystal layer. The counter substrate has another glass substrate and a common electrode formed on the other glass substrate. The liquid crystal layer is sandwiched between an array substrate and a counter substrate that are arranged to face each other while maintaining a gap.

複数の走査線は走査線駆動回路に接続され、複数の信号線は1/3マルチプレクサ回路に接続されている(例えば、特許文献1参照)。さらに、複数の走査線及び複数の信号線にはそれぞれFDON回路が接続され、両FDON回路には共通のFDON信号が供給されている。   The plurality of scanning lines are connected to a scanning line driving circuit, and the plurality of signal lines are connected to a 1/3 multiplexer circuit (see, for example, Patent Document 1). Further, an FDON circuit is connected to each of the plurality of scanning lines and the plurality of signal lines, and a common FDON signal is supplied to both the FDON circuits.

走査線に接続されたFDON回路は全てのTFTをオンさせる。信号線に接続されたFDON回路は全ての信号線に共通電極と同一の電圧(以下、共通電極電圧と称する)を印加する。このため、電源投入時及び電源遮断時に両FDON回路を駆動させることで、全画素電極及び共通電極間の電位差を0V(全画素をオフ)とすることができ、残像を抑制することができる。   The FDON circuit connected to the scanning line turns on all the TFTs. The FDON circuit connected to the signal line applies the same voltage as the common electrode (hereinafter referred to as a common electrode voltage) to all the signal lines. For this reason, by driving both FDON circuits at the time of power-on and power-off, the potential difference between all the pixel electrodes and the common electrode can be set to 0 V (all the pixels are off), and the afterimage can be suppressed.

特開2005−49849号公報JP 2005-49849 A

ところで、上記液晶表示装置では、画素をいくつかのグループに分けて(フレーム時間内で)グループ毎に順次映像信号を与えるダイナミック駆動は可能であるが、映像信号を全ての画素に同時に与え続けるスタティック駆動(単純駆動)は不可能である。このため、上記液晶表示装置では、同時に全画素電極及び共通電極間に電位差を生じさせる(全画素をオンさせる)ことができない。   By the way, in the above liquid crystal display device, the pixels can be divided into several groups (within the frame time) and the dynamic drive for sequentially giving the video signal for each group is possible. Driving (simple driving) is not possible. For this reason, in the liquid crystal display device, a potential difference cannot be generated between all the pixel electrodes and the common electrode at the same time (all the pixels are turned on).

これにより、ダイナミック駆動による液晶表示装置では、スタティック駆動(単純駆動)による、T−V特性(電圧に対する透過率の特性)、応答速度等の基本的な評価や、光学特性の評価ができない問題がある。これに対して、スタティック駆動による液晶表示装置においては、これらの評価は、比較的簡単な検査設備(装置)で実施することができる。上記のことから、ダイナミック駆動による液晶表示装置において、スタティック駆動(単純駆動)検査を行い、液晶表示装置が表示品位に優れているかどうか判断することが望ましい。
この発明は以上の点に鑑みなされたもので、その目的は、表示品位に優れた液晶表示装置及び液晶表示装置の製造方法を提供することにある。
Thereby, in the liquid crystal display device by dynamic drive, there is a problem that basic evaluation such as TV characteristics (transmittance characteristics with respect to voltage), response speed, and optical characteristics cannot be evaluated by static drive (simple drive). is there. On the other hand, in a liquid crystal display device by static drive, these evaluations can be performed with a relatively simple inspection facility (device). From the above, it is desirable to perform a static drive (simple drive) inspection in a liquid crystal display device by dynamic drive to determine whether the liquid crystal display device is excellent in display quality.
The present invention has been made in view of the above points, and an object thereof is to provide a liquid crystal display device excellent in display quality and a method for manufacturing the liquid crystal display device.

上記課題を解決するため、本発明の態様に係る液晶表示装置は、
複数の信号線、前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極を有したアレイ基板と、
前記複数の画素電極に対向した共通電極を有した対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記複数の走査線に電気的に接続され、前記複数の走査線に駆動信号を与える走査線駆動回路と、
前記走査線駆動回路に電気的に接続され、前記複数のスイッチング素子を全てオンさせる前記駆動信号を前記複数の走査線に与えるよう前記走査線駆動回路を制御する走査線制御回路と、
前記複数の信号線に接続され、前記複数の信号線に映像信号を与える映像信号出力部と、
前記複数の信号線に接続され、前記複数の信号線に共通の信号を同時に与える信号線制御回路と、を備えている。
In order to solve the above-described problem, a liquid crystal display device according to an aspect of the present invention includes:
A plurality of signal lines, a plurality of scanning lines crossing the plurality of signal lines, a plurality of switching elements electrically connected to the plurality of signal lines and the plurality of scanning lines, and electrically connected to the plurality of switching elements An array substrate having a plurality of pixel electrodes formed,
A counter substrate having a common electrode facing the plurality of pixel electrodes;
A liquid crystal layer sandwiched between the array substrate and the counter substrate;
A scanning line driving circuit electrically connected to the plurality of scanning lines and supplying a driving signal to the plurality of scanning lines;
A scanning line control circuit that is electrically connected to the scanning line driving circuit and controls the scanning line driving circuit to give the driving signals to the plurality of scanning lines to turn on all of the plurality of switching elements;
A video signal output unit connected to the plurality of signal lines and providing a video signal to the plurality of signal lines;
A signal line control circuit which is connected to the plurality of signal lines and simultaneously applies a common signal to the plurality of signal lines.

また、本発明の他の態様に係る液晶表示装置の製造方法は、
複数の信号線、前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極を有したアレイ基板と、前記複数の画素電極に対向した共通電極を有した対向基板と、前記アレイ基板及び対向基板間に挟持された液晶層と、前記複数の走査線に電気的に接続され、前記複数の走査線に駆動信号を与える走査線駆動回路と、前記走査線駆動回路に電気的に接続され、前記複数のスイッチング素子を全てオンさせる前記駆動信号を前記複数の走査線に与えるよう前記走査線駆動回路を制御する走査線制御回路と、前記複数の信号線に接続され、前記複数の信号線に共通の信号を同時に与える信号線制御回路と、前記共通電極に電気的に接続され、前記共通電極に共通電圧を与える第1配線と、前記信号線制御回路に電気的に接続されているとともに前記信号線制御回路を介して前記複数の信号線に電気的に接続された第2配線と、を備えた液晶表示装置を用意し、
前記第1配線を介して前記共通電極に共通電極電圧を与え、前記複数の走査線に前記駆動信号を与えて前記複数のスイッチング素子を全てオンさせ、前記第2配線及び信号線制御回路を介して前記複数の信号線に共通の信号を同時に与えて前記複数の画素電極及び共通電極間に電位差を生じさせ、
前記電位差を生じさせた後、前記第1配線及び第2配線を接続手段にて接続し、前記第2配線の電位を前記第1配線と同電位に設定し、
前記液晶表示装置を用意した後、前記複数の信号線に映像信号を与える映像信号出力部を前記複数の信号線に接続する。
In addition, a method for manufacturing a liquid crystal display device according to another aspect of the present invention includes:
A plurality of signal lines, a plurality of scanning lines crossing the plurality of signal lines, a plurality of switching elements electrically connected to the plurality of signal lines and the plurality of scanning lines, and electrically connected to the plurality of switching elements An array substrate having a plurality of pixel electrodes, a counter substrate having a common electrode facing the plurality of pixel electrodes, a liquid crystal layer sandwiched between the array substrate and the counter substrate, and the plurality of scanning lines A scanning line driving circuit that is electrically connected to the plurality of scanning lines and applies a driving signal to the plurality of scanning lines; and the driving signal that is electrically connected to the scanning line driving circuit and that turns on the plurality of switching elements. A scanning line control circuit that controls the scanning line driving circuit to be applied to the scanning lines, a signal line control circuit that is connected to the plurality of signal lines and simultaneously applies a common signal to the plurality of signal lines, and A first wiring that is electrically connected to the through electrode and applies a common voltage to the common electrode; and is electrically connected to the signal line control circuit and is connected to the plurality of signal lines via the signal line control circuit. A liquid crystal display device including a second wiring electrically connected;
A common electrode voltage is applied to the common electrode through the first wiring, the drive signal is applied to the plurality of scanning lines to turn on the plurality of switching elements, and the second wiring and the signal line control circuit are used. A common signal is simultaneously applied to the plurality of signal lines to cause a potential difference between the plurality of pixel electrodes and the common electrode,
After the potential difference is generated, the first wiring and the second wiring are connected by connection means, the potential of the second wiring is set to the same potential as the first wiring,
After the liquid crystal display device is prepared, a video signal output unit that applies a video signal to the plurality of signal lines is connected to the plurality of signal lines.

この発明によれば、表示品位に優れた液晶表示装置及び液晶表示装置の製造方法を提供することができる。   According to the present invention, it is possible to provide a liquid crystal display device excellent in display quality and a method for manufacturing the liquid crystal display device.

本発明の実施の形態に係る液晶表示装置を示す概略構成図である。1 is a schematic configuration diagram illustrating a liquid crystal display device according to an embodiment of the present invention. 上記液晶表示装置の液晶表示パネル及びバックライトユニットの一部を示す斜視図である。It is a perspective view which shows a part of liquid crystal display panel and backlight unit of the said liquid crystal display device. 上記液晶表示装置の概略構成図である。It is a schematic block diagram of the said liquid crystal display device. 図1及び図2に示したアレイ基板の一部を示す拡大平面図である。FIG. 3 is an enlarged plan view showing a part of the array substrate shown in FIGS. 1 and 2. 図4に示したアレイ基板の線A−A断面図である。FIG. 5 is a cross-sectional view taken along line AA of the array substrate shown in FIG. 4. 図4に示したアレイ基板の線B−B断面図である。FIG. 5 is a cross-sectional view of the array substrate shown in FIG. 4 taken along line BB. 上記液晶表示パネルの一部を示す断面図である。It is sectional drawing which shows a part of said liquid crystal display panel. 上記液晶表示パネルの一部を示す拡大断面図であり、特に、液晶層に電圧が印加されていない場合の液晶分子の配向状態を示す概略図である。It is an expanded sectional view showing a part of the above-mentioned liquid crystal display panel, and is a schematic diagram showing the orientation state of liquid crystal molecules especially when no voltage is applied to the liquid crystal layer. 上記アレイ基板の表示領域の外側を示す拡大平面図であり、特に、走査線駆動回路及び走査線制御回路を示す図である。It is an enlarged plan view showing the outside of the display area of the array substrate, and particularly shows a scanning line driving circuit and a scanning line control circuit. 上記アレイ基板の表示領域の外側を示す拡大平面図であり、特に、切替え回路を示す図である。It is an enlarged plan view showing the outside of the display area of the array substrate, and particularly shows a switching circuit. 上記アレイ基板の表示領域の外側を示す拡大平面図であり、特に、信号線制御回路を示す図である。It is an enlarged plan view showing the outside of the display area of the array substrate, and more particularly a signal line control circuit. 上記液晶表示装置の製造工程において、スタティック駆動を用いた工程における液晶表示装置の概略構成図である。In the manufacturing process of the said liquid crystal display device, it is a schematic block diagram of the liquid crystal display device in the process using static drive.

以下、図面を参照しながらこの発明の実施の形態に係る液晶表示装置について詳細に説明する。
図1乃至図11に示すように、液晶表示装置は、液晶表示パネルPと、バックライトユニットBと、映像信号出力部としての信号線駆動回路90と、制御部100と、FPC(flexible printed circuit)110とを備えている。
Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings.
As shown in FIGS. 1 to 11, the liquid crystal display device includes a liquid crystal display panel P, a backlight unit B, a signal line driving circuit 90 as a video signal output unit, a control unit 100, and an FPC (flexible printed circuit). 110).

液晶表示パネルPは、アレイ基板1と、アレイ基板に対向配置された対向基板2と、アレイ基板及び対向基板間に挟持された液晶層3と、カラーフィルタ4と、第1偏光板8と、第2偏光板9とを備えている。液晶表示パネルPは、アレイ基板1及び対向基板2が重なった表示領域R1を有している。   The liquid crystal display panel P includes an array substrate 1, a counter substrate 2 disposed opposite to the array substrate, a liquid crystal layer 3 sandwiched between the array substrate and the counter substrate, a color filter 4, a first polarizing plate 8, And a second polarizing plate 9. The liquid crystal display panel P has a display region R1 in which the array substrate 1 and the counter substrate 2 overlap.

アレイ基板1は、透明な絶縁基板として、例えば、矩形状のガラス基板10を備えている。表示領域R1において、ガラス基板10上には、複数の走査線15と、複数の信号線20とが形成されている。走査線15及び信号線20は、互いに交差して形成されている。また、表示領域R1において、ガラス基板10上には、走査線15に平行な複数の補助容量線18が形成されている。この実施の形態において、隣合う2本の信号線20及び隣合う2本の補助容量線18で囲まれた各領域には画素11が形成されている。これらの画素11は、表示領域R1にマトリクス状に配置されている。   The array substrate 1 includes, for example, a rectangular glass substrate 10 as a transparent insulating substrate. In the display region R1, a plurality of scanning lines 15 and a plurality of signal lines 20 are formed on the glass substrate 10. The scanning line 15 and the signal line 20 are formed so as to cross each other. In the display region R <b> 1, a plurality of auxiliary capacitance lines 18 parallel to the scanning lines 15 are formed on the glass substrate 10. In this embodiment, a pixel 11 is formed in each region surrounded by two adjacent signal lines 20 and two adjacent auxiliary capacitance lines 18. These pixels 11 are arranged in a matrix in the display region R1.

次に、画素11を1つ取り出して詳述する。
画素11は、走査線15と信号線20との交差部近傍に形成されたスイッチング素子としてのTFT12と、TFTに接続された画素電極26と、画素電極に接続された補助容量素子17と、を有している。TFT12は、半導体層13及びゲート電極16等を有している。
Next, one pixel 11 is taken out and described in detail.
The pixel 11 includes a TFT 12 as a switching element formed in the vicinity of the intersection of the scanning line 15 and the signal line 20, a pixel electrode 26 connected to the TFT, and an auxiliary capacitance element 17 connected to the pixel electrode. Have. The TFT 12 includes a semiconductor layer 13 and a gate electrode 16.

ガラス基板10上に半導体層13が形成され、ガラス基板及び半導体層上にゲート絶縁膜14が成膜されている。走査線15及び走査線の一部を延出したゲート電極16は、ゲート絶縁膜14上に形成されている。ゲート電極16は、半導体層13に対向している。ゲート絶縁膜14及びゲート電極16上に層間絶縁膜19が成膜されている。   A semiconductor layer 13 is formed on the glass substrate 10, and a gate insulating film 14 is formed on the glass substrate and the semiconductor layer. The scanning electrode 15 and the gate electrode 16 extending from a part of the scanning line are formed on the gate insulating film 14. The gate electrode 16 faces the semiconductor layer 13. An interlayer insulating film 19 is formed on the gate insulating film 14 and the gate electrode 16.

層間絶縁膜19上に信号線20及びコンタクト配線21が形成され、これら信号線及びコンタクト配線は、ゲート絶縁膜14及び層間絶縁膜19の一部を貫通して半導体層13にそれぞれ接続されている。ここで、信号線20は半導体層13のソース領域RSに接続され、コンタクト配線21は半導体層13のドレイン領域RDに接続されている。   A signal line 20 and a contact wiring 21 are formed on the interlayer insulating film 19, and the signal line and the contact wiring pass through part of the gate insulating film 14 and the interlayer insulating film 19 and are connected to the semiconductor layer 13. . Here, the signal line 20 is connected to the source region RS of the semiconductor layer 13, and the contact wiring 21 is connected to the drain region RD of the semiconductor layer 13.

次いで、補助容量素子17について説明する。補助容量線18及び補助容量電極22はゲート絶縁膜14を挟んで対向配置され、これにより補助容量素子17を形成している。詳しくは、ガラス基板10上には、半導体層13と同一工程で作成された島状の補助容量電極22が配置されている。そして、この補助容量電極22上にゲート絶縁膜14を介して、例えば走査線15と同一材料からなる補助容量線18が形成されている。   Next, the auxiliary capacitance element 17 will be described. The auxiliary capacitance line 18 and the auxiliary capacitance electrode 22 are arranged opposite to each other with the gate insulating film 14 interposed therebetween, thereby forming the auxiliary capacitance element 17. Specifically, on the glass substrate 10, island-shaped auxiliary capacitance electrodes 22 formed in the same process as the semiconductor layer 13 are arranged. An auxiliary capacitance line 18 made of, for example, the same material as the scanning line 15 is formed on the auxiliary capacitance electrode 22 via the gate insulating film 14.

補助容量電極22は、この補助容量電極と一体の接続配線23を含み、コンタクト配線21と電気的に接続されている。またコンタクト配線21は補助容量素子17上方まで延在し、補助容量素子17上で画素電極26と電気的に接続されている。   The auxiliary capacitance electrode 22 includes a connection wiring 23 integrated with the auxiliary capacitance electrode, and is electrically connected to the contact wiring 21. The contact wiring 21 extends to above the auxiliary capacitance element 17 and is electrically connected to the pixel electrode 26 on the auxiliary capacitance element 17.

TFT12及び補助容量素子17が形成されたガラス基板10上に、保護絶縁膜24が成膜されている。保護絶縁膜24上に、複数の画素電極26が形成されている。画素電極26は、隣合う2本の信号線20及び隣合う2本の補助容量線18に周縁を重ねて形成されている。画素電極26は、保護絶縁膜24に形成されたコンタクトホールh1を介してコンタクト配線21に接続されている。画素電極26は、ITO(インジウム・ティン・オキサイド)等の透明な導電材料により形成されている。   A protective insulating film 24 is formed on the glass substrate 10 on which the TFT 12 and the auxiliary capacitance element 17 are formed. A plurality of pixel electrodes 26 are formed on the protective insulating film 24. The pixel electrode 26 is formed by overlapping the periphery of two adjacent signal lines 20 and two adjacent auxiliary capacitance lines 18. The pixel electrode 26 is connected to the contact wiring 21 through a contact hole h 1 formed in the protective insulating film 24. The pixel electrode 26 is made of a transparent conductive material such as ITO (indium tin oxide).

画素電極26上には、スペーサとして、例えば柱状スペーサ27が形成されている。全てを図示しないが、柱状スペーサ27は、画素電極26上に、所定の密度で複数形成されている。保護絶縁膜24及び画素電極26上に配向膜28が形成されている。この実施の形態において、配向膜28は垂直配向膜である。   On the pixel electrode 26, for example, a columnar spacer 27 is formed as a spacer. Although not all shown, a plurality of columnar spacers 27 are formed on the pixel electrode 26 at a predetermined density. An alignment film 28 is formed on the protective insulating film 24 and the pixel electrode 26. In this embodiment, the alignment film 28 is a vertical alignment film.

液晶層3中に、液晶分子配向維持として、PSA(Polymer Sustained Alignment)が形成されている。このPSAは、液晶分子に任意のプレチルト角を与える。   In the liquid crystal layer 3, PSA (Polymer Sustained Alignment) is formed as liquid crystal molecular alignment maintenance. This PSA gives an arbitrary pretilt angle to liquid crystal molecules.

表示領域R1の外側において、ガラス基板10上に、走査線駆動回路30、走査線制御回路(FDON回路)40、切替え回路50、信号線制御回路(FDON回路)60及びOLBパッド群70が形成されている。また、表示領域R1の外側において、ガラス基板10上に、信号線駆動回路90が実装(COG実装)されている。   A scanning line driving circuit 30, a scanning line control circuit (FDON circuit) 40, a switching circuit 50, a signal line control circuit (FDON circuit) 60, and an OLB pad group 70 are formed on the glass substrate 10 outside the display region R1. ing. In addition, a signal line driving circuit 90 is mounted (COG mounting) on the glass substrate 10 outside the display region R1.

図3及び図9に示すように、走査線駆動回路30は、複数の走査線15に電気的に接続されている。走査線駆動回路30は、複数のシフトレジスタ31及び複数のバッファ32を備えている。なお、走査線駆動回路30は補助容量線18にも電圧を与えるものであるが、図9では、補助容量線18との接続系統についての説明は省略する。走査線駆動回路30は、複数の走査線15に駆動信号を与える。   As shown in FIGS. 3 and 9, the scanning line driving circuit 30 is electrically connected to the plurality of scanning lines 15. The scanning line driving circuit 30 includes a plurality of shift registers 31 and a plurality of buffers 32. Note that the scanning line driving circuit 30 applies a voltage to the auxiliary capacitance line 18 as well, but a description of the connection system with the auxiliary capacitance line 18 is omitted in FIG. The scanning line driving circuit 30 gives a driving signal to the plurality of scanning lines 15.

走査線制御回路40は、走査線駆動回路30に電気的に接続されている。走査線制御回路40は、複数のFDON素子41を有している。走査線制御回路40は、複数のTFT12を全てオン(動通)させる駆動信号を複数の走査線15に与えるよう走査線駆動回路30を制御する。複数のTFT12を全てオンさせる場合、各シフトレジスタ31には各FDON素子41から信号が与えられ、各シフトレジスタ31は、駆動信号をバッファ32を介して各走査線15に与える。   The scanning line control circuit 40 is electrically connected to the scanning line driving circuit 30. The scanning line control circuit 40 has a plurality of FDON elements 41. The scanning line control circuit 40 controls the scanning line driving circuit 30 so as to give a driving signal for turning on (moving) all the plurality of TFTs 12 to the plurality of scanning lines 15. When all of the plurality of TFTs 12 are turned on, each shift register 31 is given a signal from each FDON element 41, and each shift register 31 gives a drive signal to each scanning line 15 via the buffer 32.

図3及び図10に示すように、切替え回路50は、複数の切替え素子群51を有し、切替え素子群51はそれぞれ複数の切替え素子52を有している。この実施の形態において、切替え素子群51はそれぞれ3つの切替え素子52を有している。切替え回路50は、1/3マルチプレクサ回路である。切替え素子52としては、例えばTFTであり、上記TFT12と同様に形成すれば良い。   As shown in FIGS. 3 and 10, the switching circuit 50 includes a plurality of switching element groups 51, and each switching element group 51 includes a plurality of switching elements 52. In this embodiment, each switching element group 51 has three switching elements 52. The switching circuit 50 is a 1/3 multiplexer circuit. The switching element 52 is, for example, a TFT, and may be formed in the same manner as the TFT 12 described above.

切替え回路50は、複数の信号線20に接続されている。また、切替え回路50は、接続配線53を介して信号線駆動回路90に接続されている。ここでは、接続配線53の本数は、信号線20の本数の1/3である。   The switching circuit 50 is connected to the plurality of signal lines 20. The switching circuit 50 is connected to the signal line driving circuit 90 via the connection wiring 53. Here, the number of connection wirings 53 is 1/3 of the number of signal lines 20.

信号線駆動回路90の出力(接続配線53)1つ当たり3本の信号線20を時分割駆動するよう、切替え素子(アナログスイッチ)52は、制御信号ASW1、ASW2、ASW3により、オン/オフが切替えられる。これら制御信号ASW1−3は、制御部100から与えられる。   The switching element (analog switch) 52 is turned on / off by the control signals ASW1, ASW2, and ASW3 so as to time-division drive three signal lines 20 per output (connection wiring 53) of the signal line driving circuit 90. Switched. These control signals ASW1-3 are given from the control unit 100.

そして、1水平走査期間に、切替え素子52にオンの制御信号ASW1−3を与え、横一列に並んだ画素11に所望の映像信号を書き込むものである。なお、切替え回路50を形成する際、画素11等の形成時に同一材料を用いて切替え回路50を形成することができる。   Then, in one horizontal scanning period, an ON control signal ASW1-3 is given to the switching element 52, and a desired video signal is written to the pixels 11 arranged in a horizontal row. When forming the switching circuit 50, the switching circuit 50 can be formed using the same material when forming the pixels 11 and the like.

図3及び図11に示すように、信号線制御回路60は、複数の切替え素子61を有している。切替え素子61としては、例えばTFTであり、上記TFT12と同様に形成すれば良い。   As shown in FIGS. 3 and 11, the signal line control circuit 60 has a plurality of switching elements 61. The switching element 61 is, for example, a TFT, and may be formed in the same manner as the TFT 12 described above.

信号線制御回路60は、複数の信号線20に接続されている。切替え素子61は、第3配線w3を介して与えられる制御信号により、オン/オフが切替えられる。複数の切替え素子61のオン/オフは、一括して切替えられる。信号線制御回路60は、第2配線w2を介して与えられる共通の信号を複数の信号線20に同時に与える。   The signal line control circuit 60 is connected to the plurality of signal lines 20. The switching element 61 is switched on / off by a control signal given through the third wiring w3. ON / OFF of the plurality of switching elements 61 is switched at once. The signal line control circuit 60 simultaneously applies a common signal supplied via the second wiring w2 to the plurality of signal lines 20.

図3に示すように、OLBパッド群70は、複数のパッド71、72、73、74、75、76を有している。パッド71は、走査線駆動回路30に接続されている。パッド71は、スタートパルスパッド、クロックパッド、電源パッドである。パッド72は、走査線制御回路40に接続されている。   As shown in FIG. 3, the OLB pad group 70 has a plurality of pads 71, 72, 73, 74, 75, 76. The pad 71 is connected to the scanning line driving circuit 30. The pad 71 is a start pulse pad, a clock pad, and a power supply pad. The pad 72 is connected to the scanning line control circuit 40.

パッド73は、第1配線w1を介して後述する共通電極83に接続されている。このため、第1配線w1は、パッド73を介して供給される共通電極電圧Vcomを共通電極83に与えることができる。   The pad 73 is connected to a later-described common electrode 83 via the first wiring w1. For this reason, the first wiring w <b> 1 can apply the common electrode voltage Vcom supplied through the pad 73 to the common electrode 83.

パッド74は、第2配線w2を介して信号線制御回路60に電気的に接続されている。第2配線w2は、信号線制御回路60を介して複数の信号線20に電気的に接続されている。パッド75は、第3配線w3を介して信号線制御回路60に電気的に接続されている。
パッド76は、ビデオパッド等である。パッド76は信号線駆動回路90に接続されている。
上記のようにアレイ基板1が形成されている。
The pad 74 is electrically connected to the signal line control circuit 60 through the second wiring w2. The second wiring w2 is electrically connected to the plurality of signal lines 20 via the signal line control circuit 60. The pad 75 is electrically connected to the signal line control circuit 60 through the third wiring w3.
The pad 76 is a video pad or the like. The pad 76 is connected to the signal line driving circuit 90.
The array substrate 1 is formed as described above.

図3、図7及び図8に示すように、対向基板2は、透明な絶縁基板として、例えば、矩形状のガラス基板80を備えている。ガラス基板80上に、格子状の第1遮光部81と矩形枠状の第2遮光部82とが設けられている。第1遮光部81は、画素11を囲んで形成されている。第2遮光部82は、表示領域R1を囲んで形成されている。第1遮光部81及び第2遮光部82は、ブラックマトリクスとして機能する。   As shown in FIGS. 3, 7, and 8, the counter substrate 2 includes, for example, a rectangular glass substrate 80 as a transparent insulating substrate. On the glass substrate 80, a lattice-shaped first light-shielding portion 81 and a rectangular frame-shaped second light-shielding portion 82 are provided. The first light shielding portion 81 is formed surrounding the pixel 11. The second light shielding portion 82 is formed surrounding the display region R1. The first light shielding part 81 and the second light shielding part 82 function as a black matrix.

ガラス基板80上にはカラーフィルタ4が配設されている。カラーフィルタ4は、赤色の着色層4Rと、緑色の着色層4Gと、青色の着色層4Bとを有している。着色層4R、4G、4Bは、それぞれストライプ状に形成され、信号線20の延出した方向に沿って延びている。   A color filter 4 is disposed on the glass substrate 80. The color filter 4 has a red colored layer 4R, a green colored layer 4G, and a blue colored layer 4B. The colored layers 4R, 4G, and 4B are each formed in a stripe shape, and extend along the direction in which the signal line 20 extends.

カラーフィルタ4上には、ITO等の透明な導電材料からなる共通電極83が形成されている。図示しないが、共通電極83は、導通部材を介して第1配線w1に接続されている。共通電極83上に、複数の突起84が形成されている。突起84は共通電極83の表面からアレイ基板1側に突出している。突起84は、ストライプ状に形成され、ほぼ3角形の断面を有した凸部が信号線20の延出した方向に沿って延出して形成されている。突起84は、画素11の長軸に沿った方向に延出している。   A common electrode 83 made of a transparent conductive material such as ITO is formed on the color filter 4. Although not shown, the common electrode 83 is connected to the first wiring w1 through a conducting member. A plurality of protrusions 84 are formed on the common electrode 83. The protrusion 84 protrudes from the surface of the common electrode 83 toward the array substrate 1 side. The protrusion 84 is formed in a stripe shape, and a convex portion having a substantially triangular cross section extends along the direction in which the signal line 20 extends. The protrusion 84 extends in a direction along the long axis of the pixel 11.

各突起84は、複数の画素11に重なり、画素11を走査線15の延出した方向に沿って2等分するように位置している。複数の突起84は、対向した液晶層3の液晶分子3mの配向方向を制御する機能を有している。なお、上記機能は、画素電極26及び共通電極83間に電圧が印加されることにより発揮される。   Each protrusion 84 overlaps the plurality of pixels 11 and is positioned so as to bisect the pixels 11 along the direction in which the scanning lines 15 extend. The plurality of protrusions 84 have a function of controlling the alignment direction of the liquid crystal molecules 3m of the liquid crystal layer 3 facing each other. The above function is exhibited when a voltage is applied between the pixel electrode 26 and the common electrode 83.

共通電極83及び突起84上に配向膜85が成膜されている。この実施の形態において、配向膜85は垂直配向膜である。画素電極26及び共通電極83間に電圧が印加されていない状態において、配向膜85は、配向膜28とともに、液晶分子3mを上記平面に対し垂直な方向に配向させている。
上記のように対向基板2が形成されている。
An alignment film 85 is formed on the common electrode 83 and the protrusions 84. In this embodiment, the alignment film 85 is a vertical alignment film. In a state where no voltage is applied between the pixel electrode 26 and the common electrode 83, the alignment film 85 aligns the liquid crystal molecules 3m together with the alignment film 28 in a direction perpendicular to the plane.
The counter substrate 2 is formed as described above.

図2及び図7に示すように、アレイ基板1及び対向基板2間の隙間は、柱状スペーサ27により保持されている。アレイ基板1及び対向基板2は、表示領域R1の外周に沿って配置されたシール材5により接合されている。アレイ基板1、対向基板2及びシール材5で囲まれた領域に液晶層3が形成されている。シール材5の一部に液晶注入口6が形成され、液晶注入口6は封止材7で封止されている。   As shown in FIGS. 2 and 7, the gap between the array substrate 1 and the counter substrate 2 is held by columnar spacers 27. The array substrate 1 and the counter substrate 2 are bonded together by a sealing material 5 disposed along the outer periphery of the display region R1. A liquid crystal layer 3 is formed in a region surrounded by the array substrate 1, the counter substrate 2 and the sealing material 5. A liquid crystal injection port 6 is formed in a part of the sealing material 5, and the liquid crystal injection port 6 is sealed with a sealing material 7.

第1偏光板8はガラス基板10の外面に設けられている。第2偏光板9はガラス基板80の外面に設けられている。
バックライトユニットBは、導光板Baと、この導光板の一側縁に対向配置された図示しない光源及び反射板とを有している。導光板Baは、第1偏光板8に対向配置されている。バックライトユニットBは、液晶層3に向けて光を出射するものである。
The first polarizing plate 8 is provided on the outer surface of the glass substrate 10. The second polarizing plate 9 is provided on the outer surface of the glass substrate 80.
The backlight unit B includes a light guide plate Ba, and a light source and a reflection plate (not shown) disposed to face one side edge of the light guide plate. The light guide plate Ba is disposed to face the first polarizing plate 8. The backlight unit B emits light toward the liquid crystal layer 3.

この実施の形態において、上記液晶表示パネルPは、液晶層3に電圧を印加している状態でバックライトを透過させて白表示し、液晶層3に電圧を印加していない状態でバックライトの透過量を調整して灰色又は黒表示するノーマリー・ホワイト型を採っている。   In this embodiment, the liquid crystal display panel P transmits white light in a state where a voltage is applied to the liquid crystal layer 3 to display white, and the liquid crystal display panel P is in a state where no voltage is applied to the liquid crystal layer 3. A normally white type that displays gray or black by adjusting the amount of transmission is adopted.

図1、図3及び図10に示すように、信号線駆動回路90は、複数のパッド76及び複数の信号線20に接続されている。信号線駆動回路90及び信号線20は、接続配線53及び切替え回路50を介して接続されている。信号線駆動回路90は、複数の信号線20に映像信号を与える。   As shown in FIGS. 1, 3, and 10, the signal line driving circuit 90 is connected to the plurality of pads 76 and the plurality of signal lines 20. The signal line driving circuit 90 and the signal line 20 are connected via a connection wiring 53 and a switching circuit 50. The signal line driving circuit 90 gives video signals to the plurality of signal lines 20.

図1及び図3に示すように、制御部100は、FPC110を介してOLBパッド群70に電気的に接続されている。制御部100は、FPC110等を介して、走査線駆動回路30、走査線制御回路40、信号線駆動回路90及び信号線制御回路60に電気的に接続されている。   As shown in FIGS. 1 and 3, the control unit 100 is electrically connected to the OLB pad group 70 via the FPC 110. The control unit 100 is electrically connected to the scanning line driving circuit 30, the scanning line control circuit 40, the signal line driving circuit 90, and the signal line control circuit 60 via the FPC 110 and the like.

制御部100は、画像表示時に走査線駆動回路30及び信号線駆動回路90を駆動する。このため、ダイナミック駆動方式にて画像を表示することができる。
制御部100は、走査線制御回路40及び信号線制御回路60を駆動させて、スタティック駆動方式を採ることができる。パッド74、第2配線w2及び信号線制御回路60を介して複数の信号線20に共通電極電圧Vcomを与えることにより、複数の画素電極26全ての電位を共通電極83と同電位に設定することができる。これにより、画像表示開始時の表示ムラや、画像表示終了時の残像を抑制することができる。
The control unit 100 drives the scanning line driving circuit 30 and the signal line driving circuit 90 during image display. For this reason, an image can be displayed by a dynamic drive method.
The control unit 100 can drive the scanning line control circuit 40 and the signal line control circuit 60 to adopt a static drive method. By applying the common electrode voltage Vcom to the plurality of signal lines 20 through the pad 74, the second wiring w2, and the signal line control circuit 60, the potentials of all the plurality of pixel electrodes 26 are set to the same potential as the common electrode 83. Can do. Thereby, display unevenness at the start of image display and afterimage at the end of image display can be suppressed.

図3に示すように、第1配線w1及び第2配線w2は、接続手段としての導電材120により電気的に接続されている。より詳しくは、パッド73及びパッド74が導電材120で接続されることにより、第1配線w1及び第2配線w2は、間接的に電気的に接続されている。制御部100がFPC110を介してパッド73に共通電極電圧Vcomを与えることにより、共通電極電圧Vcomを共通電極83及び第2配線w2に与えることができる。なお、導電材120の形成は、FPC110とOLBパッド群70とを接続する前であれば如何なるタイミングで形成することもできる。   As shown in FIG. 3, the first wiring w1 and the second wiring w2 are electrically connected by a conductive material 120 as a connecting means. More specifically, the pad 73 and the pad 74 are connected by the conductive material 120, whereby the first wiring w1 and the second wiring w2 are indirectly electrically connected. When the control unit 100 applies the common electrode voltage Vcom to the pad 73 via the FPC 110, the common electrode voltage Vcom can be applied to the common electrode 83 and the second wiring w2. The conductive material 120 can be formed at any timing before the FPC 110 and the OLB pad group 70 are connected.

次に、上記のように構成された液晶表示装置の製造方法について詳細に説明する。
図4乃至図12に示すように、まず、ガラス基板10を用意する。用意したガラス基板10上には、成膜及びパターニング等を繰り返す等、通常の製造工程により、複数のTFT12、複数の走査線15、複数の補助容量素子17、複数の補助容量線18、複数の信号線20等を形成する。この際、これらと同一の材料で同時に、走査線駆動回路30、走査線制御回路40、切替え回路50、信号線制御回路60、OLBパッド群70、第1乃至第3配線w1、w2、w3等を形成する。
その後、複数の画素電極26及び複数の柱状スペーサ27をガラス基板10上に形成した後、垂直配向膜材料を塗布して配向膜28を成膜する。これにより、アレイ基板1が完成する。
Next, a manufacturing method of the liquid crystal display device configured as described above will be described in detail.
As shown in FIGS. 4 to 12, first, a glass substrate 10 is prepared. On the prepared glass substrate 10, a plurality of TFTs 12, a plurality of scanning lines 15, a plurality of auxiliary capacitance elements 17, a plurality of auxiliary capacitance lines 18, a plurality of capacitances are formed by a normal manufacturing process such as film formation and patterning. A signal line 20 and the like are formed. At this time, the scanning line drive circuit 30, the scanning line control circuit 40, the switching circuit 50, the signal line control circuit 60, the OLB pad group 70, the first to third wirings w1, w2, w3, etc. are simultaneously made of the same material as these. Form.
Thereafter, a plurality of pixel electrodes 26 and a plurality of columnar spacers 27 are formed on the glass substrate 10, and then a vertical alignment film material is applied to form an alignment film 28. Thereby, the array substrate 1 is completed.

一方、対向基板2の製造方法においては、まず、ガラス基板80を用意する。用意したガラス基板80上に、第1遮光部81、第2遮光部82、カラーフィルタ4及び共通電極83、複数の突起84を形成した後、垂直配向膜材料を塗布し、配向膜85を成膜する。これにより、対向基板2が完成する。   On the other hand, in the manufacturing method of the counter substrate 2, first, a glass substrate 80 is prepared. On the prepared glass substrate 80, after forming the first light shielding part 81, the second light shielding part 82, the color filter 4 and the common electrode 83, and the plurality of protrusions 84, a vertical alignment film material is applied to form the alignment film 85. Film. Thereby, the counter substrate 2 is completed.

図2及び図4乃至図12に示すように、その後、治具を用いてアレイ基板1及び対向基板2の位置合せを行い、ガラス基板80の周縁部に、例えば、熱硬化型のシール材5を印刷する。次いで、アレイ基板1及び対向基板2を複数の柱状スペーサ27により所定の隙間を置いて対向配置させ、アレイ基板及び対向基板の周縁部同士をシール材5により貼り合せる。その後、シール材5を加熱して硬化させ、アレイ基板1及び対向基板2を固定する。   As shown in FIGS. 2 and 4 to 12, the array substrate 1 and the counter substrate 2 are then aligned using a jig, and, for example, a thermosetting sealing material 5 is provided on the peripheral edge of the glass substrate 80. To print. Next, the array substrate 1 and the counter substrate 2 are arranged to face each other with a predetermined gap by a plurality of columnar spacers 27, and the peripheral portions of the array substrate and the counter substrate are bonded to each other by the sealing material 5. Thereafter, the sealing material 5 is heated and cured to fix the array substrate 1 and the counter substrate 2.

続いて、真空注入法により、シール材5の一部に形成された液晶注入口6から、重合性化合物が含有された液晶組成物を注入する。より詳しくは、誘電率異方性が負の液晶材料に、重合性のモノマと、光開始剤とを添加したものを注入する。   Subsequently, a liquid crystal composition containing a polymerizable compound is injected from a liquid crystal injection port 6 formed in a part of the sealing material 5 by a vacuum injection method. More specifically, a liquid crystal material having a negative dielectric anisotropy is added with a polymerizable monomer and a photoinitiator added.

その後、液晶注入口6を、例えば紫外線硬化型樹脂からなる封止材7により封止する。これにより、アレイ基板1、対向基板2及びシール材5間に液晶が封入され、液晶層3が形成される。そして、アレイ基板1、対向基板2、液晶層3及び複数の画素11を備えた液晶パネルが形成される。   Thereafter, the liquid crystal injection port 6 is sealed with a sealing material 7 made of, for example, an ultraviolet curable resin. As a result, liquid crystal is sealed between the array substrate 1, the counter substrate 2, and the sealing material 5, and the liquid crystal layer 3 is formed. Then, a liquid crystal panel including the array substrate 1, the counter substrate 2, the liquid crystal layer 3, and the plurality of pixels 11 is formed.

次いで、OLBパッド群70にプローブを接触させ、スタティック駆動方式にて複数の画素電極26及び共通電極83間に電位差を生じさせる。このため、(1)パッド73及び第1配線w1を介して共通電極83に共通電極電圧Vcomを与え、(2)パッド72を介して走査線制御回路40を駆動し、複数の走査線15に駆動信号を与えて複数のTFT12を全てオンさせ、(3)パッド74、第2配線w2及び信号線制御回路60を介して複数の信号線20に共通の信号を同時に与える。言うまでもないが、パッド73及びパッド74にプローブを介して与えられる信号(電圧)には、電位差が生じている。   Next, a probe is brought into contact with the OLB pad group 70 to generate a potential difference between the plurality of pixel electrodes 26 and the common electrode 83 by a static drive method. For this reason, (1) the common electrode voltage Vcom is applied to the common electrode 83 via the pad 73 and the first wiring w1, and (2) the scanning line control circuit 40 is driven via the pad 72. A drive signal is applied to turn on all of the plurality of TFTs 12, and (3) a common signal is simultaneously applied to the plurality of signal lines 20 via the pad 74, the second wiring w 2, and the signal line control circuit 60. Needless to say, there is a potential difference between the signal (voltage) applied to the pads 73 and 74 via the probe.

そして、液晶層3に電圧を印加することができる。これにより、液晶分子3mは、アレイ基板1及び対向基板2の平面の法線方向から傾斜して配向した状態となる。液晶層3に電圧を印加した状態で、アレイ基板1の外側から液晶層3に光照射する。   A voltage can be applied to the liquid crystal layer 3. As a result, the liquid crystal molecules 3m are aligned in a tilted manner from the normal direction of the planes of the array substrate 1 and the counter substrate 2. In a state where a voltage is applied to the liquid crystal layer 3, the liquid crystal layer 3 is irradiated with light from the outside of the array substrate 1.

上記光照射により、光重合が開始され、重合性化合物が硬化し、硬化した重合性化合物により、プレチルト角を付与するPSAが形成される。なお、重合性化合物は全て硬化されるため、表示画像に悪影響を与えることは無い。   By the light irradiation, photopolymerization is started, the polymerizable compound is cured, and the cured polymerizable compound forms a PSA that imparts a pretilt angle. In addition, since all the polymerizable compounds are cured, the display image is not adversely affected.

次に、スタティック駆動(単純駆動)検査を行い、液晶表示装置が表示品位に優れているかどうか判断する。
この際、フレーム反転駆動法を用いたスタティック駆動方式にて、液晶層3に電圧を印加する。そして、T−V特性(電圧に対する透過率の特性)、応答速度、光学特性等を検査する。検査した後は、液晶層3への電圧の印加を止める。検査した結果、液晶表示装置が表示品位に優れていないと判断された場合、リペア工程に移行するか廃棄する。液晶表示装置が表示品位に優れていると判断された場合、次の製造工程に移行する。
Next, a static drive (simple drive) inspection is performed to determine whether the liquid crystal display device is excellent in display quality.
At this time, a voltage is applied to the liquid crystal layer 3 by a static driving method using a frame inversion driving method. Then, TV characteristics (transmittance characteristics with respect to voltage), response speed, optical characteristics, and the like are inspected. After the inspection, the application of voltage to the liquid crystal layer 3 is stopped. If it is determined that the liquid crystal display device is not excellent in display quality as a result of the inspection, the process proceeds to the repair process or is discarded. When it is determined that the liquid crystal display device is excellent in display quality, the process proceeds to the next manufacturing process.

PSAを形成し、検査した後、パッド73及びパッド74を導電材120にて接続する。これにより、第2配線w2の電位を第1配線w1と同電位に設定することができる。続いて、アレイ基板1の外面に第1偏光板8を配置し、対向基板2の外面に第2偏光板9を配置する。次いで、アレイ基板1に信号線駆動回路90を実装する。   After the PSA is formed and inspected, the pad 73 and the pad 74 are connected by the conductive material 120. Thereby, the potential of the second wiring w2 can be set to the same potential as the first wiring w1. Subsequently, the first polarizing plate 8 is disposed on the outer surface of the array substrate 1, and the second polarizing plate 9 is disposed on the outer surface of the counter substrate 2. Next, the signal line driving circuit 90 is mounted on the array substrate 1.

図1及び図2に示すように、その後、OLBパッド群70及び制御部100をFPC110にて接続し、バックライトユニットB等を取付ける。
これにより、液晶表示装置が完成する。
As shown in FIGS. 1 and 2, thereafter, the OLB pad group 70 and the control unit 100 are connected by the FPC 110, and the backlight unit B and the like are attached.
Thereby, a liquid crystal display device is completed.

以上のように構成された液晶表示装置及び液晶表示装置の製造方法によれば、製造工程において、スタティック駆動(単純駆動)を行うことができる。このため、PSAを精度良く形成することができる。また、スタティック駆動検査も行うことができるため、液晶表示装置が表示品位に優れているかどうか判断することができる。これにより、表示品位に優れていた液晶表示装置のみを次の製造工程に移行することができる。   According to the liquid crystal display device and the method for manufacturing the liquid crystal display device configured as described above, static driving (simple driving) can be performed in the manufacturing process. For this reason, PSA can be formed with high accuracy. Moreover, since a static drive test | inspection can also be performed, it can be judged whether a liquid crystal display device is excellent in display quality. Thereby, only the liquid crystal display device excellent in display quality can be transferred to the next manufacturing process.

PSAの形成及びスタティック駆動検査の後は、パッド73及びパッド74を導電材120にて接続することで、第2配線w2の電位を第1配線w1と同電位に設定することができる。さらに、液晶表示装置は、走査線駆動回路30、走査線制御回路40、信号線制御回路60及び信号線駆動回路90を備えている。   After the formation of the PSA and the static drive inspection, the potential of the second wiring w2 can be set to the same potential as that of the first wiring w1 by connecting the pad 73 and the pad 74 with the conductive material 120. The liquid crystal display device further includes a scanning line driving circuit 30, a scanning line control circuit 40, a signal line control circuit 60, and a signal line driving circuit 90.

このため、通常使用の際には画像表示中のダイナミック駆動を採ることができる。これにより、ダイナミック駆動にて多量の情報(例えば、動画像)を表示することができる。また、走査線制御回路、信号線制御回路等のオフ残像対策回路であるFDON回路を備えていることにより、FDON回路にローレベルの信号を入力すると、TFTのゲートを全てオフし、信号線を全て共通電極電圧Vcomとすることができ、画像表示終了時の残像を抑制することができる。
上記したことから、表示品位に優れた液晶表示装置及び液晶表示装置の製造方法を得ることができる。
For this reason, in normal use, dynamic driving during image display can be taken. Thereby, a large amount of information (for example, a moving image) can be displayed by dynamic driving. In addition, since an FDON circuit that is an off-afterimage countermeasure circuit such as a scanning line control circuit or a signal line control circuit is provided, when a low level signal is input to the FDON circuit, all the TFT gates are turned off and the signal lines are turned off. All can be set to the common electrode voltage Vcom, and an afterimage at the end of image display can be suppressed.
As described above, a liquid crystal display device excellent in display quality and a method for manufacturing the liquid crystal display device can be obtained.

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiments. For example, some components may be deleted from all the components shown in the embodiment.

例えば、導電材120は、パッド73及びパッド74を接続するように形成したが、これに限らず、第1配線w1及び第2配線w2を同電位に設定するように形成されていれば良い。   For example, the conductive material 120 is formed so as to connect the pad 73 and the pad 74. However, the conductive material 120 is not limited thereto, and may be formed so as to set the first wiring w1 and the second wiring w2 to the same potential.

信号線制御回路60は、複数の信号線20及び信号線駆動回路90(切替え回路50)間に電機的に接続されていても良い。
液晶表示パネルPの表示モードは、マルチドメイン型VA(Vertically Aligned)モードに限定されるものではなく、種々変形可能である。
The signal line control circuit 60 may be electrically connected between the plurality of signal lines 20 and the signal line driving circuit 90 (switching circuit 50).
The display mode of the liquid crystal display panel P is not limited to the multi-domain VA (Vertically Aligned) mode, and can be variously modified.

1…アレイ基板、2…対向基板、3…液晶層、4…カラーフィルタ、5…シール材、10…ガラス基板、11…画素、12…TFT、15…走査線、17…補助容量素子、20…信号線、26…画素電極、27…柱状スペーサ、28…配向膜、30…走査線駆動回路、40…走査線制御回路、50…切替え回路、60…信号線制御回路、70…OLBパッド群、71,72,73,74,75,76…パッド、80…ガラス基板、83…共通電極、85…配向膜、90…信号線駆動回路、100…制御部、110…FPC、120…導電材、P…液晶表示パネル、B…バックライトユニット、w1…第1配線、w2…第2配線、w3…第3配線、R1…表示領域、Vcom…共通電極電圧。   DESCRIPTION OF SYMBOLS 1 ... Array substrate, 2 ... Counter substrate, 3 ... Liquid crystal layer, 4 ... Color filter, 5 ... Sealing material, 10 ... Glass substrate, 11 ... Pixel, 12 ... TFT, 15 ... Scanning line, 17 ... Auxiliary capacitance element, 20 DESCRIPTION OF SYMBOLS ... Signal line 26 ... Pixel electrode 27 ... Columnar spacer 28 ... Alignment film 30 ... Scan line drive circuit 40 ... Scan line control circuit 50 ... Switching circuit 60 ... Signal line control circuit 70 ... OLB pad group , 71, 72, 73, 74, 75, 76 ... pad, 80 ... glass substrate, 83 ... common electrode, 85 ... alignment film, 90 ... signal line drive circuit, 100 ... control unit, 110 ... FPC, 120 ... conductive material , P ... liquid crystal display panel, B ... backlight unit, w1 ... first wiring, w2 ... second wiring, w3 ... third wiring, R1 ... display area, Vcom ... common electrode voltage.

Claims (4)

複数の信号線、前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極を有したアレイ基板と、
前記複数の画素電極に対向した共通電極を有した対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、
前記複数の走査線に電気的に接続され、前記複数の走査線に駆動信号を与える走査線駆動回路と、
前記走査線駆動回路に電気的に接続され、前記複数のスイッチング素子を全てオンさせる前記駆動信号を前記複数の走査線に与えるよう前記走査線駆動回路を制御する走査線制御回路と、
前記複数の信号線に接続され、前記複数の信号線に映像信号を与える映像信号出力部と、
前記複数の信号線に接続され、前記複数の信号線に共通の信号を同時に与える信号線制御回路と、を備えている液晶表示装置。
A plurality of signal lines, a plurality of scanning lines crossing the plurality of signal lines, a plurality of switching elements electrically connected to the plurality of signal lines and the plurality of scanning lines, and electrically connected to the plurality of switching elements An array substrate having a plurality of pixel electrodes formed,
A counter substrate having a common electrode facing the plurality of pixel electrodes;
A liquid crystal layer sandwiched between the array substrate and the counter substrate;
A scanning line driving circuit electrically connected to the plurality of scanning lines and supplying a driving signal to the plurality of scanning lines;
A scanning line control circuit that is electrically connected to the scanning line driving circuit and controls the scanning line driving circuit to give the driving signals to the plurality of scanning lines to turn on the plurality of switching elements;
A video signal output unit connected to the plurality of signal lines and providing a video signal to the plurality of signal lines;
And a signal line control circuit which is connected to the plurality of signal lines and simultaneously applies a common signal to the plurality of signal lines.
前記走査線駆動回路、走査線制御回路、映像信号出力部及び信号線制御回路に電気的に接続され、画像表示中に前記走査線駆動回路及び映像信号出力部を駆動し、画像表示前及び画像表示後の少なくとも何れかにおいて前記走査線制御回路及び信号線制御回路を駆動し、前記複数の画素電極全ての電位を前記共通電極と同電位に設定する制御部をさらに備えている請求項1に記載の液晶表示装置。   The scanning line driving circuit, the scanning line control circuit, the video signal output unit, and the signal line control circuit are electrically connected to drive the scanning line driving circuit and the video signal output unit during image display before image display and image 2. The apparatus according to claim 1, further comprising a control unit that drives the scanning line control circuit and the signal line control circuit at least after display and sets the potentials of all of the plurality of pixel electrodes to the same potential as the common electrode. The liquid crystal display device described. 前記共通電極に電気的に接続され、前記共通電極に共通電極電圧を与える第1配線と、
前記信号線制御回路に電気的に接続されているとともに前記信号線制御回路を介して前記複数の信号線に電気的に接続された第2配線と、
前記第1配線及び第2配線を電気的に接続した接続手段と、をさらに備えている請求項1に記載の液晶表示装置。
A first wiring electrically connected to the common electrode and applying a common electrode voltage to the common electrode;
A second wiring electrically connected to the signal line control circuit and electrically connected to the plurality of signal lines via the signal line control circuit;
The liquid crystal display device according to claim 1, further comprising connection means for electrically connecting the first wiring and the second wiring.
複数の信号線、前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線に電気的に接続された複数のスイッチング素子、前記複数のスイッチング素子に電気的に接続された複数の画素電極を有したアレイ基板と、前記複数の画素電極に対向した共通電極を有した対向基板と、前記アレイ基板及び対向基板間に挟持された液晶層と、前記複数の走査線に電気的に接続され、前記複数の走査線に駆動信号を与える走査線駆動回路と、前記走査線駆動回路に電気的に接続され、前記複数のスイッチング素子を全てオンさせる前記駆動信号を前記複数の走査線に与えるよう前記走査線駆動回路を制御する走査線制御回路と、前記複数の信号線に接続され、前記複数の信号線に共通の信号を同時に与える信号線制御回路と、前記共通電極に電気的に接続され、前記共通電極に共通電圧を与える第1配線と、前記信号線制御回路に電気的に接続されているとともに前記信号線制御回路を介して前記複数の信号線に電気的に接続された第2配線と、を備えた液晶表示装置を用意し、
前記第1配線を介して前記共通電極に共通電極電圧を与え、前記複数の走査線に前記駆動信号を与えて前記複数のスイッチング素子を全てオンさせ、前記第2配線及び信号線制御回路を介して前記複数の信号線に共通の信号を同時に与えて前記複数の画素電極及び共通電極間に電位差を生じさせ、
前記電位差を生じさせた後、前記第1配線及び第2配線を接続手段にて接続し、前記第2配線の電位を前記第1配線と同電位に設定し、
前記液晶表示装置を用意した後、前記複数の信号線に映像信号を与える映像信号出力部を前記複数の信号線に接続する液晶表示装置の製造方法。
A plurality of signal lines, a plurality of scanning lines crossing the plurality of signal lines, a plurality of switching elements electrically connected to the plurality of signal lines and the plurality of scanning lines, and electrically connected to the plurality of switching elements An array substrate having a plurality of pixel electrodes, a counter substrate having a common electrode facing the plurality of pixel electrodes, a liquid crystal layer sandwiched between the array substrate and the counter substrate, and the plurality of scanning lines A scanning line driving circuit that is electrically connected to the plurality of scanning lines and applies a driving signal to the plurality of scanning lines; and the driving signal that is electrically connected to the scanning line driving circuit and that turns on the plurality of switching elements. A scanning line control circuit that controls the scanning line driving circuit to be applied to the scanning lines, a signal line control circuit that is connected to the plurality of signal lines and simultaneously applies a common signal to the plurality of signal lines, and A first wiring that is electrically connected to the through electrode and applies a common voltage to the common electrode; and is electrically connected to the signal line control circuit and is connected to the plurality of signal lines via the signal line control circuit. A liquid crystal display device including a second wiring electrically connected;
A common electrode voltage is applied to the common electrode through the first wiring, the drive signal is applied to the plurality of scanning lines to turn on the plurality of switching elements, and the second wiring and the signal line control circuit are used. A common signal is simultaneously applied to the plurality of signal lines to cause a potential difference between the plurality of pixel electrodes and the common electrode,
After the potential difference is generated, the first wiring and the second wiring are connected by connection means, the potential of the second wiring is set to the same potential as the first wiring,
A method of manufacturing a liquid crystal display device, comprising: preparing a liquid crystal display device; and connecting a video signal output unit that applies a video signal to the plurality of signal lines to the plurality of signal lines.
JP2009098348A 2009-04-14 2009-04-14 Liquid crystal display device and method for manufacturing liquid crystal display device Withdrawn JP2010250014A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009098348A JP2010250014A (en) 2009-04-14 2009-04-14 Liquid crystal display device and method for manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009098348A JP2010250014A (en) 2009-04-14 2009-04-14 Liquid crystal display device and method for manufacturing liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2010250014A true JP2010250014A (en) 2010-11-04

Family

ID=43312421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009098348A Withdrawn JP2010250014A (en) 2009-04-14 2009-04-14 Liquid crystal display device and method for manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2010250014A (en)

Similar Documents

Publication Publication Date Title
KR101032440B1 (en) Liquid Crystal Display and Fabricating Method thereof
US7884892B2 (en) Electro-optical device, method of testing the same, and electronic apparatus
US7710139B2 (en) Electro-optical device and electronic apparatus
TWI429988B (en) Liquid crystal display device
KR101424283B1 (en) Liquid Crystal Display and Fabricating Method thereof
KR20070105245A (en) Electro optical device and electronic apparatus equipped with the same
KR20070072320A (en) Liquid crystal display device
TWI491955B (en) Liquid crystal display device
TWI388911B (en) Liquid crystal display
JP5575412B2 (en) Liquid crystal device and electronic device
KR100950228B1 (en) Liquid crystal display having multiple seal line and black matrix
JP3119357B2 (en) Liquid crystal display
KR101181244B1 (en) Liquid crystal display device
KR102381908B1 (en) Display panel and electrostatic discharging method thereof
JP5138999B2 (en) Display device
KR102043849B1 (en) Liquid crystal display device
JP2010250014A (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP2010217234A (en) Liquid crystal display device
US20130057794A1 (en) Pixel structure for liquid crystal display panel and liquid crystal display panel comprising the same
JPH11119246A (en) Production of liquid crystal display device
KR20060028885A (en) Liquid crystal display device and polarizing plate structure
KR101254645B1 (en) Liquid Crystal Display Device
JP5256104B2 (en) Liquid crystal display
JP2017138393A (en) Liquid crystal display device and inspection method of the same
KR101163398B1 (en) Liquid crystal display device without bad pixel and method of removing bad pixel

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120703